JP2854634B2 - 受光装置 - Google Patents
受光装置Info
- Publication number
- JP2854634B2 JP2854634B2 JP1307724A JP30772489A JP2854634B2 JP 2854634 B2 JP2854634 B2 JP 2854634B2 JP 1307724 A JP1307724 A JP 1307724A JP 30772489 A JP30772489 A JP 30772489A JP 2854634 B2 JP2854634 B2 JP 2854634B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- type
- junction
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光通信システム等に用いるアンバランシエフ
オトダイオード（APD）の構造，製造方法に関する。
オトダイオード（APD）の構造，製造方法に関する。
現在、光通信に用いられるAPDの基本構造はノイズ，
暗電流を低減させるため第２図に示したような光吸収層
と増倍層を空間的に分離した構造が主流である。その
際、素子の高速化，ノイズ低減の点から重要な事は、増
倍層に注入されるキヤリアの種類である。すなわち、電
子に対するイオン化率αとホールに対するイオン化率β
の比であるイオン化率比ｋ（＝α／β）が、１より大き
い場合には電子注入が、また１より小の場合にはホール
注入が望ましい。
暗電流を低減させるため第２図に示したような光吸収層
と増倍層を空間的に分離した構造が主流である。その
際、素子の高速化，ノイズ低減の点から重要な事は、増
倍層に注入されるキヤリアの種類である。すなわち、電
子に対するイオン化率αとホールに対するイオン化率β
の比であるイオン化率比ｋ（＝α／β）が、１より大き
い場合には電子注入が、また１より小の場合にはホール
注入が望ましい。
第２図（ａ）はホール注入型素子の、また同図（ｃ）
は電子注入型素子の従来構造の模式図である。（ａ），
（ｂ）の具体例としては、それぞれInP/InGaAs系APD,Ga
As/GaAlAs超格子APD〔セミコングクターズ アンド セ
ミメタルズ（Semicorductors and Semimetals）Vol.22
p117（1985）アカデミツク プレス インコーポレーテ
ツド（Academic Press Inc.）〕等がある。同図におい
て黒丸印（●）及び白丸印（○）は波線で示した光によ
り光吸収層内に生じた電子、およびホールを示し、矢印
は、APD動作時のそれぞれのキアリアのドリフト方向を
示す。
は電子注入型素子の従来構造の模式図である。（ａ），
（ｂ）の具体例としては、それぞれInP/InGaAs系APD,Ga
As/GaAlAs超格子APD〔セミコングクターズ アンド セ
ミメタルズ（Semicorductors and Semimetals）Vol.22
p117（1985）アカデミツク プレス インコーポレーテ
ツド（Academic Press Inc.）〕等がある。同図におい
て黒丸印（●）及び白丸印（○）は波線で示した光によ
り光吸収層内に生じた電子、およびホールを示し、矢印
は、APD動作時のそれぞれのキアリアのドリフト方向を
示す。
素子の高速化，暗電流の低減のため、pn接合を用いる
通常のAPDでは、接合面積を限定し、小さくする必要が
ある。そのような観点から、第２図（ａ），（ｃ）の構
造を比較すると、（ａ）では限定されたｐ型領域を持つ
プレーナ型、（ｃ）ではメサ型である。素子の信頼性，
表面準位の影響を考慮するとPN接合露出部の少ないプレ
ーナ型が望ましい。
通常のAPDでは、接合面積を限定し、小さくする必要が
ある。そのような観点から、第２図（ａ），（ｃ）の構
造を比較すると、（ａ）では限定されたｐ型領域を持つ
プレーナ型、（ｃ）ではメサ型である。素子の信頼性，
表面準位の影響を考慮するとPN接合露出部の少ないプレ
ーナ型が望ましい。
しかし、従来の構造では、電子注入型の（ｃ）タイプ
では、プレーナ構造を簡単に作製することは、困難であ
る。
では、プレーナ構造を簡単に作製することは、困難であ
る。
第２図（ｂ）は、代表的な電子注入型のAPDであるSi
−APD構造の原理的構成を示した図であるが、この場合
には、ｎ型不純物打込みによりプレーナ化が可能であ
る。しかし、光通信用APD材料であるIII−Ｖ族化合物半
導体では、ｎ型不純物の選択拡散、あるいはイオン打込
みにより１〜２μｍの深さをもつｎ型領域を作製するこ
とは、現状の作製プロセス技術では困難である。また、
他の作製方法として、（ｂ）に相当する構造を多数回の
結晶成長で作製する方法も考えられるが、再成長界面の
結晶性の低下のため、実用素子に適用することは難し
い。
−APD構造の原理的構成を示した図であるが、この場合
には、ｎ型不純物打込みによりプレーナ化が可能であ
る。しかし、光通信用APD材料であるIII−Ｖ族化合物半
導体では、ｎ型不純物の選択拡散、あるいはイオン打込
みにより１〜２μｍの深さをもつｎ型領域を作製するこ
とは、現状の作製プロセス技術では困難である。また、
他の作製方法として、（ｂ）に相当する構造を多数回の
結晶成長で作製する方法も考えられるが、再成長界面の
結晶性の低下のため、実用素子に適用することは難し
い。
本発明の目的は、電子注入型のAPDにおいてプレーナ
化が可能な構造、および実用可能な素子の作製法を提案
することである。
化が可能な構造、および実用可能な素子の作製法を提案
することである。
第２図（ｄ）に本発明のAPDの模式図を示す。本発明
の構造は、同図（ｂ）の構造と同様であり、同図（ａ）
の導電型を逆にした構造である。本構造により電子注入
条件が満たされることは明らかである。また、本構造が
増倍層に、ｋ＞１であることが知られているInGaAs/InA
lAs超格子増倍層を用いる。
の構造は、同図（ｂ）の構造と同様であり、同図（ａ）
の導電型を逆にした構造である。本構造により電子注入
条件が満たされることは明らかである。また、本構造が
増倍層に、ｋ＞１であることが知られているInGaAs/InA
lAs超格子増倍層を用いる。
本構造の作製方法としては、中央の受光機能部のpn接
合を含む多層構造を結晶成長により作製し、その後にZn
拡散,Beイオン打込み等によりｐ型接合制限領域を形成
すればよい。
合を含む多層構造を結晶成長により作製し、その後にZn
拡散,Beイオン打込み等によりｐ型接合制限領域を形成
すればよい。
本発明において、第２図（ｄ）は、基本原理図であ
り、後述の実施例に示す通り、他の層を付加すること、
増倍層等の導電型を変えることといつた変形が可能であ
る。
り、後述の実施例に示す通り、他の層を付加すること、
増倍層等の導電型を変えることといつた変形が可能であ
る。
本発明の特長は、受光機能に関与する主要なpn接合部
の結晶表面への露出を防ぐことができることである。こ
のことは、電子注入型の従来例（第１図（ｃ）と比較す
れば明らかである。その結果、表面リーク電流の減少，
素子の安定動作，信頼性の向上が可能となる。
の結晶表面への露出を防ぐことができることである。こ
のことは、電子注入型の従来例（第１図（ｃ）と比較す
れば明らかである。その結果、表面リーク電流の減少，
素子の安定動作，信頼性の向上が可能となる。
実施例１ 第１図（ａ）に本発明の一実施例の受光装置を示す。
本実施例は、イオン化率比ｋ＞１を満たすInGaAs/InAlA
s超格子26を増倍層とするプレーナ型APDである。ｐ−In
P基板（ｐ＝２×1018cm-3）30上にｐ−InAlAsバツフア
層（ｐ＝２×1018cm-3、膜厚ｄ＝１μｍ）29、ｐ−InGa
As光吸収層（ｐ＝５×1015cm-3,d＝1.5μｍ）28、ｐ−I
nAlAs電界緩和層（ｐ＝５×1016cm-3,d＝0.2μｍ）27、
ｐ−InGaAs/InAlAs超格子増倍層（ｐ＝１×1015cm-3,In
GaAsウエール層，幅15nm,InAlAsバリア層幅15nm,周期数
15）26、ｎ−InAlAs層（ｎ＝２×1018cm-3,d＝１μｍ）
25、およびｎ−InGaAsコンタクト層（ｎ＝１×1019c
m-3,d＝0.2μｍ）24の６層を積層している。22はSiNパ
シベーシヨン膜、21,31は電極である。本発明の接合領
域を制限するためのｐ型領域は、23の斜線部である。
本実施例は、イオン化率比ｋ＞１を満たすInGaAs/InAlA
s超格子26を増倍層とするプレーナ型APDである。ｐ−In
P基板（ｐ＝２×1018cm-3）30上にｐ−InAlAsバツフア
層（ｐ＝２×1018cm-3、膜厚ｄ＝１μｍ）29、ｐ−InGa
As光吸収層（ｐ＝５×1015cm-3,d＝1.5μｍ）28、ｐ−I
nAlAs電界緩和層（ｐ＝５×1016cm-3,d＝0.2μｍ）27、
ｐ−InGaAs/InAlAs超格子増倍層（ｐ＝１×1015cm-3,In
GaAsウエール層，幅15nm,InAlAsバリア層幅15nm,周期数
15）26、ｎ−InAlAs層（ｎ＝２×1018cm-3,d＝１μｍ）
25、およびｎ−InGaAsコンタクト層（ｎ＝１×1019c
m-3,d＝0.2μｍ）24の６層を積層している。22はSiNパ
シベーシヨン膜、21,31は電極である。本発明の接合領
域を制限するためのｐ型領域は、23の斜線部である。
素子の作製は、分子線エピタキシ法による結晶成長
（成長温度500℃），焼化亜鉛を用いた選択拡散，プラ
ズマCVDによるSiNパシベーシヨン膜形成，真空蒸着法に
よるｎ電極形成，リフトオフ法によるｎ電極パターニン
グ，電子ビーム蒸着法によるCr−Aup側電極形成を順次
行なつた。ｐ領域23の深さは〜３μｍとし、受光部pn接
合（25,26界面）より深くした。
（成長温度500℃），焼化亜鉛を用いた選択拡散，プラ
ズマCVDによるSiNパシベーシヨン膜形成，真空蒸着法に
よるｎ電極形成，リフトオフ法によるｎ電極パターニン
グ，電子ビーム蒸着法によるCr−Aup側電極形成を順次
行なつた。ｐ領域23の深さは〜３μｍとし、受光部pn接
合（25,26界面）より深くした。
第１図（ｂ）は（ａ）と同様な構造，同様なプロセス
で作製したAPDであるが、ｐ領域の深さを1.2μｍとし、
受光部接合位置と一致させたものである。
で作製したAPDであるが、ｐ領域の深さを1.2μｍとし、
受光部接合位置と一致させたものである。
第１図（ａ），（ｂ）に示した素子の電気特性，光学
特性を評価した。その結果、最大増倍率は、（ａ），
（ｂ）それぞれ30,25、増倍率１での暗電流は、それぞ
れ、100nA,40nA,利得・帯位積はそれぞれ95GHz,90GHzと
良好な結果を得た。なお、面内感度分布は、やや（ａ）
の方が良好であつた。
特性を評価した。その結果、最大増倍率は、（ａ），
（ｂ）それぞれ30,25、増倍率１での暗電流は、それぞ
れ、100nA,40nA,利得・帯位積はそれぞれ95GHz,90GHzと
良好な結果を得た。なお、面内感度分布は、やや（ａ）
の方が良好であつた。
次に、第１図（ａ）のｐ領域23を除去した構造に相当
するメサ型素子を試作し、上記特性を比較した。メサ型
素子では、暗電流が800nAと大きく、本発明の改善効果
の１つと考えられる。なお、増倍率，帯域に関する特性
に顕著な差はみられなかつた。
するメサ型素子を試作し、上記特性を比較した。メサ型
素子では、暗電流が800nAと大きく、本発明の改善効果
の１つと考えられる。なお、増倍率，帯域に関する特性
に顕著な差はみられなかつた。
次に本発明により予想される素子の信頼性，寿命の改
善効果を調べるため、前述の（ａ），（ｂ）及びメサ型
の３ケの素子を逆方向電流100μＡ、周囲温度20℃の条
件で寿命試験を行なつた。本発明の実施例である第１図
（ａ），（ｂ）の素子は共に106krに相当する時間まで
特性劣化は観測されなかつた。一方、メサ型素子では10
4krに相当する時間で暗電流の顕著な増大を示し、本発
明の効果が確認された。
善効果を調べるため、前述の（ａ），（ｂ）及びメサ型
の３ケの素子を逆方向電流100μＡ、周囲温度20℃の条
件で寿命試験を行なつた。本発明の実施例である第１図
（ａ），（ｂ）の素子は共に106krに相当する時間まで
特性劣化は観測されなかつた。一方、メサ型素子では10
4krに相当する時間で暗電流の顕著な増大を示し、本発
明の効果が確認された。
続いて別の実施例を第１図（ｃ）に示す。本素子は、
ｐ−InGaAsを光吸収層48,n−InAlAsを増倍層46とするプ
レーナ型APDである。第１図（ａ）の実施例との違い
は、表面入射型であるため、受光部のInGaAsコンタクト
層44を除去したこと、増倍層46をｎ型InAlAs（ｎ＝１×
1015cm-3,d＝１μｍ）としたこと、本発明のｐ領域43を
Beイオン打込みとそれに続くアニール処理により形成し
たことである。本素子も前述の寿命試験において106時
間に相当する信頼性，特性安定性を示した。
ｐ−InGaAsを光吸収層48,n−InAlAsを増倍層46とするプ
レーナ型APDである。第１図（ａ）の実施例との違い
は、表面入射型であるため、受光部のInGaAsコンタクト
層44を除去したこと、増倍層46をｎ型InAlAs（ｎ＝１×
1015cm-3,d＝１μｍ）としたこと、本発明のｐ領域43を
Beイオン打込みとそれに続くアニール処理により形成し
たことである。本素子も前述の寿命試験において106時
間に相当する信頼性，特性安定性を示した。
〔発明の効果〕 本発明によれば、電子注入型のAPDでプレーナ構造を
容易に作製できる。その際、主接合を大気にさらす工程
を含まないため、プロセス起因の素子特性の劣化、特に
暗電流の増大を防ぐことができる。さらに、プレーナ化
することにより、動作特性の安定性，再現性を実現で
き、また素子の信頼性，寿命を向上できる。
容易に作製できる。その際、主接合を大気にさらす工程
を含まないため、プロセス起因の素子特性の劣化、特に
暗電流の増大を防ぐことができる。さらに、プレーナ化
することにより、動作特性の安定性，再現性を実現で
き、また素子の信頼性，寿命を向上できる。
第１図（ａ），（ｂ），（ｃ）は本発明の実施例になる
APDの構造を示す断面図、第２図（ａ），（ｂ），
（ｃ）は従来構造のAPDの断面図、第２図（ｄ）は本発
明の原理的構成を示すAPDの断面図である。 21,31,41,51……電極、23,43……ｐ型領域、25,45……
ｎ−InAlAs、26……ｎ−InAlAs/InGaAs多重量子井戸増
倍層、27,47……ｐ−InAlAs電界緩和層、28,48……ｐ−
InGaAs光吸収層、46……ｐ−InAlAs増倍層。
APDの構造を示す断面図、第２図（ａ），（ｂ），
（ｃ）は従来構造のAPDの断面図、第２図（ｄ）は本発
明の原理的構成を示すAPDの断面図である。 21,31,41,51……電極、23,43……ｐ型領域、25,45……
ｎ−InAlAs、26……ｎ−InAlAs/InGaAs多重量子井戸増
倍層、27,47……ｐ−InAlAs電界緩和層、28,48……ｐ−
InGaAs光吸収層、46……ｐ−InAlAs増倍層。
フロントページの続き (72)発明者 野津 千秋 千葉県茂原市早野3681番地 日立デバイ スエンジニアリング株式会社内 (72)発明者 大歳 創 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 石田 宏司 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平１−205477（ＪＰ，Ａ) 特開 昭63−128679（ＪＰ，Ａ) 特開 昭60−58684（ＪＰ，Ａ) 特開 昭60−49681（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10
Claims (1)
- 【請求項１】所定の化合物半導体基板と、この化合物半
導体基板の上部に設けられた、入射光を受けてキャリア
を生成する光吸収層と、この生成された前記キャリアを
増倍する電子注入型増倍領域と、pn接合とを少なくとも
有する受光装置であって、前記光吸収領域はｐ型のIII
−Ｖ族化合物半導体で構成され、前記増倍領域は超格子
構造にて形成されておりｐ型の特性を示すと共にこの超
格子構造の電子とホールとに対するイオン化率αとβと
の比（ｋ＝α／β）が１より大きく、且つ前記pn接合は
前記化合物半導体基板の基板面に平行な方向では、ｎ型
のIII−Ｖ族化合物半導体層に不純物拡散により導入
し、形成されたｐ型不純物領域に囲まれて存在し、前記
pn接合の前記化合物半導体基板の基板面に交叉する方向
では、前記光吸収領域および前記増倍領域に達せず、少
なくとも前記光吸収層および前記増倍領域が前記pn接合
と前記化合物半導体基板との間に存在し、且つ前記化合
物半導体基板側にｎ電極と、前記ｎ型のIII−Ｖ族化合
物半導体層側にｐ電極とを有することを特徴とする受光
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1307724A JP2854634B2 (ja) | 1989-11-29 | 1989-11-29 | 受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1307724A JP2854634B2 (ja) | 1989-11-29 | 1989-11-29 | 受光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03169084A JPH03169084A (ja) | 1991-07-22 |
| JP2854634B2 true JP2854634B2 (ja) | 1999-02-03 |
Family
ID=17972488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1307724A Expired - Fee Related JP2854634B2 (ja) | 1989-11-29 | 1989-11-29 | 受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854634B2 (ja) |
-
1989
- 1989-11-29 JP JP1307724A patent/JP2854634B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03169084A (ja) | 1991-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9847441B2 (en) | Doped multiplier avalanche photodiode | |
| US4651187A (en) | Avalanche photodiode | |
| US7829915B2 (en) | Avalanche photodiode | |
| CA2969509C (en) | Avalanche photodiode | |
| JP3287458B2 (ja) | 超高速・低電圧駆動アバランシェ増倍型半導体受光素子 | |
| JP2845081B2 (ja) | 半導体受光素子 | |
| US8659053B2 (en) | Semiconductor light detecting element | |
| JPS6016474A (ja) | ヘテロ多重接合型光検出器 | |
| JPH06350123A (ja) | 組成変調アバランシ・フォトダイオード | |
| JP3828982B2 (ja) | 半導体受光素子 | |
| US4218692A (en) | Light-emitting and light-receiving diode particularly for optical telecommunications | |
| JPH04125977A (ja) | ヘテロ多重構造アバランシ・フォトダイオード | |
| US4974061A (en) | Planar type heterostructure avalanche photodiode | |
| JP2002231992A (ja) | 半導体受光素子 | |
| JP2682253B2 (ja) | アバランシェ・フォトダイオード及びその製造方法 | |
| JP2937166B2 (ja) | アバランシェフォトダイオード | |
| JP2854634B2 (ja) | 受光装置 | |
| JPH11330536A (ja) | 半導体受光素子 | |
| JPH0732264B2 (ja) | 半導体受光素子 | |
| JPH0493088A (ja) | アバランシェフォトダイオード | |
| EP0150564A2 (en) | Electronic device comprising a heterojunction | |
| JP2885164B2 (ja) | 超格子アバランシェフォトダイオード | |
| JP2754652B2 (ja) | アバランシェ・フォトダイオード | |
| EP0895292A1 (en) | Electroluminescent device | |
| JP2995751B2 (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |