JP2850879B2 - 半導体素子のワード線製造方法 - Google Patents

半導体素子のワード線製造方法

Info

Publication number
JP2850879B2
JP2850879B2 JP8246675A JP24667596A JP2850879B2 JP 2850879 B2 JP2850879 B2 JP 2850879B2 JP 8246675 A JP8246675 A JP 8246675A JP 24667596 A JP24667596 A JP 24667596A JP 2850879 B2 JP2850879 B2 JP 2850879B2
Authority
JP
Japan
Prior art keywords
word line
active region
forming
pattern
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8246675A
Other languages
English (en)
Other versions
JPH09129852A (ja
Inventor
相満 ▲裴▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019950030480A external-priority patent/KR100209363B1/ko
Priority claimed from KR1019950037052A external-priority patent/KR0169598B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH09129852A publication Critical patent/JPH09129852A/ja
Application granted granted Critical
Publication of JP2850879B2 publication Critical patent/JP2850879B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子のワード線製
造方法に関し、侍にＴ字状、又はＺ字状の活性領域を有
する非対称セルでワード線が素子分離酸化膜の段差によ
り、ノッチング等により損われる部分を補償することが
できるよう露光マスクのワード線パターンを、ノッチン
グを誘発する素子分離酸化膜側にシフトさせることによ
り、他の層等との工程マージンを向上させることができ
る半導体素子のワード線製造方法に関する。
【０００２】
【従来の技術】近来の半導体素子の高集積化の趨勢に伴
い、一層微細なパターン形成が必要になり、このような
微細パターン形成技術はマスクとなる感光膜パターンの
形成に影響を受ける。
【０００３】さらに、感光膜パターン形成の際、前記感
光膜パターンは露光装置の精密度、光の波長等のような
種々な制約要因によりある程度以下の微細パターンを形
成することができない。これは、例えば、用いられる光
の波長がそれぞれ４３６、３６５及ぴ２４８ｎｍである
Ｇ一線、ｉ一線及びアクシマレーザを光源に用いる縮小
露光装置において工程分解能は約０．６μｍ、０．３μ
ｍ、０．２μｍ程度の大きさの線／スペースを形成する
程度が限界であり、コンタクトホールの場合にはこれよ
りさらに大きく形成されるためである。
【０００４】なお、電荷を貯蔵するキャパシターとトラ
ンジスタとからなる単位セルを有するメモリ素子は６４
ＭＤＲＡＭ級以上の場合、０．４０μ以下の微細パター
ンを加工しなければならない。これにより、高集積化し
た半導体装置の微細パターンを実際ウェーハ上に形成し
て行く場合には、セルの高集積化が進行される程、露光
マスク上に形成されたパターンがウェーハ上に設計通り
現れない。
【０００５】図１乃至図３は、従来技術による半導体素
子のワード線製造方法を説明するための図面等で、Ｔ字
状の活性領域を有する非対称セルの例であり、互いに関
連させて説明する。先ず、図１に示したように、形成し
ようとする半導体素子は半導体基板１上にＴ字状の活性
領域２が定義され、前記活性領域２の両側部分を過ぎる
ワード線３が形成され、前記ワード線３の間の活性領域
２の中央突出部分にビット線コンタクト４が形成され
る。
【０００６】図１の設計により半導体素子を形成すれ
ば、図３に示されているように、半導体基板１上にＴ字
状の活性領域２を定義する素子分離酸化膜５を形成し、
前記活性領域２上にゲート酸化膜６を形成し、前記構造
の全表面にワード線３になる多結晶シリコン層７と感光
膜８を順次塗布する。その次に、光遮断膜パターン１２
が前記名結晶シリコン層７でワード線３に予定されてい
る部分と対応する部分に形成されている露光マス１０を
用いて露光した後、受像して感光膜８パターンを形成
し、これをマスクにして多結晶シリコン層７をエッチン
グすることによりワード線３を形成する。
【０００７】ここで、前記の露光工程の際、素子分離酸
化膜５が形成されていて活性領域２部分と段差が付いて
いるため、素子分離酸化膜５の傾斜部分Ｓでの乱反射に
よりその向い側の感光膜８が露光され、ｄ１ほどパター
ンが小さく形成される。
【０００８】従って、図３に示したように、Ｔ字形活性
領域２のピットラインコンタクト４のための突出部分を
基準に境界部分Ｓの向い側に位置するワード線３がノッ
チングにより激しく露出エッチングされ、全体的にワー
ド線３の屈曲部分が上方向の活性領域２側にｄ１ほど偏
って形成される。
【０００９】しかし、上記従来技術の半導体素子のワー
ド先製造方法によれば、Ｔ字状の活性領域でピットライ
ンコンタクトを中心に対称になるようワード線が設計さ
れるので、活性領域を定義する素子分離酸化膜はその境
界部分で乱反射する光によりノッチングが発生して、素
子分離酸化膜境界部分の向い側の活性領域側に偏って形
成され、後続工程、例えばビットラインコンタクトや電
荷貯蔵電極コンタクト等の工程の際、工程余裕度が減少
し、工程収率及び素子動作の信頼性が落ちるという問題
点がある。
【００１０】さらに、図４は従来技術の他の実施例によ
る半導体素子の設計レイアウト図であり、Ｚ字状の活性
領域を有する非対称セルの例である。先ず、図５及び図
６は図４による半導体素子のワード線製造方法を説明す
るための図面等であり、相互に関連させて説明する。先
ず、図６に示しているように、露光工程の際には素子分
離酸化膜５が形成されていて活性領域２部分と段差がつ
いているため、素子分離酸化膜５の傾斜部分Ｓでの乱反
射によりその向い側の感光膜８が露光しｄ１ほどパター
ンが小さく形成される。
【００１１】従って、図５に示したように、Ｚ字形活性
領域２でビットラインコンタクトが形成される中心部分
を基準に傾斜部分Ｓの向い側に位置するワード線３が激
しく露出エッチングされ、全体的にワード線３の屈曲部
分が左右非対称に欠けて形成される。
【００１２】しかし、ここではＺ字状の活性領域でビッ
トラインコンタクトを中心に対称になるようにワード線
が設計されるので、活性領域を定義する素子分離酸化膜
の境界部分で乱反射する光によりノッチングが発生し
て、素子分離酸化膜境界部分の向い側のワード線が斜線
に配置されるＺ字形の場合には、ワード線が左右非対称
に形成され、後続工程、例えばピットラインコンタクト
や電荷貯蔵電極コンタクト等の工程の際、工程余裕度が
減少し、工程収率及び素子動作の信頼性が落ちるという
問題点がある。
【００１３】
【発明が解決するための課題】本発明は上記のような問
題点を解決するためのもので、本発明の目的は斜線方向
の活性領域、即ちＴ字、又はＺ字状を定義するための素
子分離酸化膜の境界部分の向い側のワード線に予定され
ている導電層が露出エッチングされないようにして、露
光マスクの光遮断膜パターンを形成することにより、実
際、露光工程の際のワード線が非対称に形成されること
を補償して、後続工程余裕度を増加させ、工程収率及び
素子動作の信頼性を向上させることができる半導体素子
のワード線製造方法を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明による半導体素子のワード線製造方法は、半
導体基板上にＴ字状の活性領域を定義する素子分離酸化
膜を形成する工程と、前記活性領域上にゲート酸化膜を
形成する工程と、前記構造の全表面にワード線となる導
電層を形成する工程と、前記導電層上に感光膜を形成す
る工程と、前記活性領域の両側を通り当該活性領域の突
出部に対し左右対称の屈曲部を有するワード線を形成す
るため、前記導電層でワード線に予定されている部分と
対応する部分に光遮断膜パターンが形成されている露光
マスクを用いて、前記感光膜を選択露光するが、前記光
遮断膜パターンが形成しようとするワード線に対し活性
領域を中心に下側に所定距離ほどシフトした状態に形成
されている露光マクスを用いる工程と、前記感光膜を現
像して感光膜パターンを形成する工程と、前記感光膜パ
ターンをマスクにして導電層をエッチングして前記活性
領域の突出部分に対し対称になるよう形成されるワード
線を形成する工程とを備えたことを特徴としている。
【００１５】前記ワード線のシフト程度は、デザインル
ールの１０％以下の大きさ程シフトさせてもよいし、
０．０１〜１μｍシフトさせて形成してもよい。
【００１６】また、上記目的を達成するため、本発明に
よる半導体素子のワード線製造方法の他の特徴は、半導
体基板上に斜線方向に傾いた形状の活性領域を定義する
素子分離酸化膜を形成する工程と、前記活性領域上にゲ
ート酸化膜を形成する工程と、前記構造の全表面にワー
ド線となる導電層を形成する工程と、前記導電層上に感
光膜を形成する工程と、前記導電層でワード線に予定さ
れている部分と対応する部分に光遮断膜パターンが形成
されている露光マスクを用いて前記感光膜を選択露光す
るが、前記光遮断膜パターンが形成しようとするワード
線に対し活性領域を中心に上下に所定距離ほどシフトさ
れて非対称に形成されており、前記活性領域とは斜線の
上側部分で重なるワード線は活性領域の中心部分に対し
下側にシフトされており、斜線の下側と重なるワード線
は活性領域の中心部分に対し上側にシフトされている露
光マスクを用いて露光する工程と、前記感光膜を現像し
て前記活性領域の中心部分に対し対称になるよう形成さ
れる感光膜パターンを形成する工程と、前記感光膜パタ
ーンをマスクにして導電層をエッチングしてワード線を
形成する工程とを備えることにある。
【００１７】前記ワード線は、デザインルールの１０％
以下の範囲でシフトさせるようにするとよいし、０．０
１〜１μｍほどシフトさせるようにしてもよい。
【００１８】
【作用】本発明の半導体素子のワード線製造方法によれ
ば、Ｔ字状、又はＺ字状の活性領域を有する非対称セル
でワード線が素子分離酸化膜の段差によりノッチング
（Notching）等の発生を考慮してノッチングにより損わ
れる部分を補償できる程度に露光マスクのワード線パタ
ーンをノッチングを誘発する素子分離酸化膜側にシフト
形成して、実際パターン形成の際、ワード線に対応する
ノッチングした感光膜パターン部分を鑑みてシフトさせ
ることにより、他の層等との工程マージンを向上させる
ことができる。
【００１９】
【実施の形態】以下、本発明に係る半導体素子のワード
線製造方法の実施の形態に関し、添付図面を参照して詳
細に説明する。
【００２０】図７及び図８は、本発明の実施の形態に係
る半導体素子のワード線製造方法及びパターン形成を説
明するための図面等であり、Ｔ字形活性領域を有する半
導体素子の例である。
【００２１】先ず、図７に示したように、半導体素子は
半導体基板１上にＴ字状の活性領域２を定義し、前記活
性領域２の両側部分を過ぎるワード線３を形成するが、
前記活性領域２の中央突出部分に形成されるビット線コ
ンタクト４に対し下側へ傾いて形成される。
【００２２】このようなシフトしたワード線３の設計
は、コンタクトホールパターンマスクとは設計図面上に
おいて重合マージンの余裕度がなくなったり、相互短絡
して半導体の設計上、エラーで現われることもある等、
設計規則に背いてもワード線３をビットラインコンタク
ト４に対し下側ヘデザインルールの１０％の範囲、例え
ば０．０１〜０．１μｍシフトさせる。
【００２３】しかし、このような設計規則では重合マー
ジン範囲を外れるが、実際ウェーハ上にはビット線コン
タクトとは工程マージンが大きい正常的なワード線を得
ることができる。
【００２４】即ち、図７の設計通り半導体素子を形成す
れば、図８に示しているように、半導体基板１上に活性
領域２を定義する素子分離酸化膜５を形成し、前記活性
領域２上にゲート酸化膜６を形成した後、前記構造の全
表面に多結晶シリコン層７とポジティブ型感光膜８を順
次形成する。
【００２５】その次に、透明基板１１上にＣｒ等の光遮
断膜パターン１２が図７のワード線３と対応する部分に
形成されている露光マスク１０を用いて前記感光膜８を
露光し、露光された部分を現像除去して感光膜８パター
ンを形成する。
【００２６】その後、前記感光膜８パターンをマスクに
して多結晶シリコン層７をエッチングしてワード線３を
形成する。
【００２７】この際、前記活性領域２、左・右のワード
線３が、設計時には、ビットラインコンタクト４に対
し、下側にｄほどシフトされているので、露光工程の
際、素子分離酸化膜５の傾斜部分Ｓでの乱反射によりそ
の向い側の感光膜８が露光される。
【００２８】従って、実際には図７のように、マスクが
ｄほど下側に形成されているので、実際形成される位置
は従来の位置に比べ下側に形成され、結果的にワード線
３は前記ビットラインコンタクト４を中心に左右対称に
形成される。
【００２９】図９は本発明の他の実施例による半導体素
子の設計レイアウト図であり、図１０はこのレイアウト
による半導体素子のワード線製造方法を説明するための
概略図として、相互連係させ説明する。
【００３０】ここで、図９乃至図１０に用いられた図面
符号は図１乃至図５に用いられた符号と同様の要素を現
わす。
【００３１】先ず、図９に示しているように、半導体基
板１上にＺ字状の活性領域２を定義し、活性領域２の中
央部分に位置するビットラインコンタクト４の左右両側
を通るワード線３をそれぞれ上・下にシフトさせて設計
する。
【００３２】このようなシフトされたワード線３設計
は、コンタクトホールパターンマスクとは設計図面上お
いて重合マージン余裕度がなくなるとか、相互短絡して
半導体設計上エラーで現われることもある等、設計規則
に背いても左側のワード線は下側にウェーハ上で０．０
１〜０．１μｍほどシフトさせ、右側のワード線は上側
にウェーハ上で０．０１〜０．１μｍほどシフトさせ
る。前記でワード線等のシフト程度はデザインルールの
１０％以内にする。
【００３３】しかし、このように設計規則では重合マー
ジン範囲を外れるが、実際ウェーハ上には正常的なワー
ド線を得ることができる。
【００３４】即ち、図９の設計通り半導体素子を形成す
れば、図１０に示しているように、半導体基板１上に活
性領域２を定義する素子分離酸化膜５を形成し、前記活
性領域２上にゲート酸化膜６を形成した後、前記構造の
全表面に多結晶シリコン層７とポジティブ型感光膜８を
順次形成する。
【００３５】その次に、透明基板１１上に光遮断膜パタ
ーン１２が図２のワード線３と対応する部分に形成され
ている露光マスク１０を用いて前記感光膜８を露光し、
露光された部分を現像除去して感光膜８パターンを形成
する。
【００３６】その後、前記感光膜８パターンをマスクに
して多結晶シリコン層７をエッチングしてワード線３を
形成する。
【００３７】この際、前記活性領域２、左・右のワード
線３が、設計時には、ビツトラインコンタクト４に対
し、上・下側にｄほどシフトされているので、露光工程
の際、素子分離酸化膜５の傾斜部分Ｓでの乱反射によ
り、その向い側の感光膜８が露光される。
【００３８】従って、実際には図１０のように、左側感
光膜８はＣ３ほどマスクが大きく形成されていて、形成
される位置Ｃ２は従来の位置Ｃ１に比べ大きく形成さ
れ、右側感光膜８は、Ｃ４ほど大きくマスクが形成され
ているが、Ｃ５の位置で形成されるので、結果的にワー
ド線３は前記ビツトラインコンタクト４を中心に左右対
称に形成される。
【００３９】前記でシフトさせる程度はデザインルール
に従って異なり、デザインルール０．３５μｍ程度の６
４ＭＤＲＡＭではＺセル構造で傾斜角が４５°以内の
時、普通０．０１〜１μｍ程度てある。
【００４０】
【発明の効果】以上説明したように、本発明による半導
体素子のワード線製造方法によれば、Ｔ字、又はＺ字状
の活性領域を有する非対称メモリ単位セル構造で素子分
離酸化膜の境界部分での乱反射によるワード線の歪曲程
度を補償する方法として、乱反射で変形されるほど距離
を両側ワード線を上・下にシフトさせワード線の中心点
をコンタクトの中心点と一致するようにしたため、ワー
ド線形成が容易であり、周辺の其の他の層等との工程マ
ージン余裕度が増加し工程収率及び素子動作の信頼性を
向上させることができる。
【図面の簡単な説明】
【図１】従来技術が一実施例による半導体素子の設計レ
イアウト図である。
【図２】図１のレイアクトを用いてパターンが形成され
た半導体素子のレイアウト図である。
【図３】図２での線Ｉ一Ｉによる断面を用いて従来の製
造工程を説明するための概略図である。
【図４】従来技術の他の実施例による半導体素子の設計
レイアウト図である。
【図５】図４のレイアウトを用いて形成された半導体素
子のレイアウト図である。
【図６】図５での線Ｉ−Ｉによる断面を用いて従来の製
造工程を説明するための概略図である。
【図７】本発明の他の実施例による半導体素子の設計レ
イアウト図である。
【図８】図７のレイアウトによる半導体素子のワード線
製造方法を説明するための概略図である。
【図９】本発明による半導体素子の設計レイアウト図で
ある。
【図１０】図９のレイアウトによる半導体素子のワード
線製造方法を説明するため線II−IIによる断面を示した
概略図である。
【符号の説明】
１：半導体基板 ２：活性領域 ３：ワード線 ４：ビット線コンタクト ５：素子分離酸化膜 ６：ゲート酸化膜 ７：多結晶シリコン層 ８：感光膜 １０：露光マスク １１：透明基板 １２：光遮断膜パターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/108 H01L 21/027 H01L 21/467 H01L 21/768 H01L 21/8242

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板上にＴ字状の活性領域を定義す
    る素子分離酸化膜を形成する工程と、 前記活性領域上にゲート酸化膜を形成する工程と、 前記構造の全表面にワード線となる導電層を形成する工
    程と、 前記導電層上に感光膜を形成する工程と、 前記活性領域の両側を通り当該活性領域の突出部に対し
    左右対称の屈曲部を有するワード線を形成するため、前
    記導電層でワード線に予定されている部分と対応する部
    分に光遮断膜パターンが形成されている露光マスクを用
    いて、前記感光膜を選択露光するが、前記形成しようと
    するワード線に対し、前記光遮断膜パターンが活性領域
    を中心にノッチングを誘発させる突出した活性領域側の
    傾いた素子分離酸化膜側に所定距離ほどシフトした状態
    に形成されている露光マスクを用いる工程と、 前記感光膜を現像して感光膜パターンを形成する工程
    と、 前記感光膜パターンをマスクにして導電層をエッチング
    して前記活性領域の突出部分に対し対称になるように形
    成されるワード線を形成する工程と、 を備える半導体素子のワード線製造方法。
  2. 【請求項２】前記形成しようとするワード線に対する前
    記光遮断膜パターンのシフト程度を、デザインルールの
    １０％以下の大きさ程シフトさせることを特徴とする請
    求項１記載の半導体素子のワード線製造方法。
  3. 【請求項３】前記光遮断膜パターンを、前記形成しよう
    とするワード線に対し０．０１〜１μｍシフトさせて形
    成すること、を特徴とする請求項１記載の半導体素子の
    ワード線製造方法。
  4. 【請求項４】半導体基板上に斜線方向に傾いた形状の活
    性領域を定義する素子分離酸化膜を形成する工程と、 前記活性領域上にゲート酸化膜を形成する工程と、 前記構造の全表面にワード線となる導電層を形成する工
    程と、 前記導電層上に感光膜を形成する工程と、前記導電層で
    ワード線に予定されている部分と対応する部分に、光遮
    断膜パターンが形成されている露光マスクを用いて前記
    感光膜を選択露光するが、前記形成しようとするワード
    線に対し、前記光遮断膜パターンが活性領域を中心に上
    下に所定距離ほどシフトされて非対称に形成されてお
    り、前記活性領域とは斜線の上側部分で重合する前記光
    遮断膜パターンは活性領域の中心部分に対し下側にシフ
    トされており、斜線の下側と重合する前記光遮断膜パタ
    ーンは活性領域の中心部分に対し上側にシフトされてい
    る露光マスクを用いて露光する工程と、 前記感光膜を現像して前記活性領域の中心部分に対し対
    称となるよう形成される感光膜パターンを形成する工程
    と、 前記感光膜パターンをマスクにして導電層をエッチング
    してワード線を形成する工程と、 を備える半導体素子のワード線製造方法。
  5. 【請求項５】前記光遮断膜パターンを、前記形成しよう
    とするワード線に対しデザインルールの１０％以下の範
    囲でシフトさせることを特徴とする請求項４記載の半導
    体素子のワード線製造方法。
  6. 【請求項６】前記光遮断膜パターンを、前記形成しよう
    とするワード線に対し０．０１〜１μｍほどシフトさせ
    ることを特徴とする請求項４記載の半導体素子のワード
    線製造方法。
JP8246675A 1995-09-18 1996-09-18 半導体素子のワード線製造方法 Expired - Fee Related JP2850879B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019950030480A KR100209363B1 (ko) 1995-09-18 1995-09-18 반도체소자의 워드선 제조방법
KR1019950037052A KR0169598B1 (ko) 1995-10-25 1995-10-25 반도체 소자의 워드선 제조방법
KR1995P-37052 1995-10-25
KR1995P-30480 1995-10-25

Publications (2)

Publication Number Publication Date
JPH09129852A JPH09129852A (ja) 1997-05-16
JP2850879B2 true JP2850879B2 (ja) 1999-01-27

Family

ID=26631276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8246675A Expired - Fee Related JP2850879B2 (ja) 1995-09-18 1996-09-18 半導体素子のワード線製造方法

Country Status (2)

Country Link
US (1) US5834161A (ja)
JP (1) JP2850879B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100991381B1 (ko) * 2004-10-30 2010-11-02 주식회사 하이닉스반도체 리프레시 특성을 향상시킬 수 있는 반도체 소자
US8829610B2 (en) * 2012-05-15 2014-09-09 United Microelectronics Corp. Method for forming semiconductor layout patterns, semiconductor layout patterns, and semiconductor structure
KR102037063B1 (ko) 2013-03-15 2019-11-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10381351B2 (en) * 2017-12-26 2019-08-13 Nanya Technology Corporation Transistor structure and semiconductor layout structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503661B2 (ja) * 1989-06-28 1996-06-05 日本電気株式会社 半導体メモリ素子およびその製造方法
US5346842A (en) * 1992-02-04 1994-09-13 National Semiconductor Corporation Method of making alternate metal/source virtual ground flash EPROM cell array
KR950011636B1 (ko) * 1992-03-04 1995-10-07 금성일렉트론주식회사 개선된 레이아웃을 갖는 다이내믹 랜덤 액세스 메모리와 그것의 메모리셀 배치방법
WO1995022837A1 (en) * 1994-02-17 1995-08-24 National Semiconductor Corporation A method for reducing the spacing between the horizontally-adjacent floating gates of a flash eprom array

Also Published As

Publication number Publication date
JPH09129852A (ja) 1997-05-16
US5834161A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
TWI232511B (en) Fabrication method of semiconductor integrated circuit device
US6072242A (en) Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same
US20080268381A1 (en) Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold
US6743693B2 (en) Method of manufacturing semiconductor memory
JP3363799B2 (ja) デバイスの構造部分の配置方法およびデバイス
KR101489329B1 (ko) 포토키 및 이를 이용한 반도체 소자의 제조방법
JP2850879B2 (ja) 半導体素子のワード線製造方法
US20020070392A1 (en) Electronic device, semiconductor device, and electrode forming method
KR101068327B1 (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
US5879839A (en) Photomask having a half-tone type phase shift material and chrome pattern on a transparent substrate
US6858355B2 (en) Mask and method for defining a guard ring pattern
JPH07219206A (ja) フォトマスク
KR0169598B1 (ko) 반도체 소자의 워드선 제조방법
US5981114A (en) Photoresist check patterns in highly integrated circuits having multi-level interconnect layers
KR100673125B1 (ko) 포토 마스크
KR100209363B1 (ko) 반도체소자의 워드선 제조방법
KR100268326B1 (ko) 반도체 장치의 제조 방법
KR0135695B1 (ko) 반도체소자
JP3152195B2 (ja) 導電体の作製方法および電極パターン
JPH10335606A (ja) 半導体装置とその製造方法
JP2002076148A (ja) 不揮発性半導体記憶装置およびその製造方法、レチクル
KR970000965B1 (ko) 반도체 장치의 게이트 전극 패턴 레이아웃
KR0164069B1 (ko) 저장전극마스크 및 그 제조방법
KR20030092569A (ko) 반도체 소자의 제조 방법
JPH0697384A (ja) 半導体記憶装置とその製造に用いる露光用マスク

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071113

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101113

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101113

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111113

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111113

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees