JP2850018B2 - Semiconductor substrate continuous processing system - Google Patents
Semiconductor substrate continuous processing systemInfo
- Publication number
- JP2850018B2 JP2850018B2 JP16833389A JP16833389A JP2850018B2 JP 2850018 B2 JP2850018 B2 JP 2850018B2 JP 16833389 A JP16833389 A JP 16833389A JP 16833389 A JP16833389 A JP 16833389A JP 2850018 B2 JP2850018 B2 JP 2850018B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- processing
- unit
- carrier
- stocker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体基板を順次連続的に処理するためのシステムに
関し、 処理システムの一部に故障が生じたりメンテナンスを
行う場合においても該処理システムの稼働が可能であ
り、多品種の生産品目に対する自由度と生産性の高い処
理システムを実現することを目的とし、 半導体基板にそれぞれ所定の加工を行う各プロセス加
工部を、該半導体基板の搬送機構で結合し、該半導体基
板の連続処理を行うシステムにおいて、前記各プロセス
加工部は、搬送機構と該プロセス加工部との間で半導体
基板の移載を行う移載機構と、該半導体基板の識別を行
うウェハ識別部と、該半導体基板の一時的収納を行うバ
ッファ部と、から成るインタフェース部を介して搬送機
構と結合し、搬送機構に結合しており、プロセス加工中
の半導体基板を一時的に収納するために、該半導体基板
を収納するためのウェハ収納部と、該ウェハ収納部と搬
送機構との間で半導体基板の移載を行う移載機構と、該
半導体基板の識別を行うウェハ識別部と、該半導体基板
の搬入・搬出が可能なキャリア搬入／搬出部と、から成
るストッカと、前記搬送機構の搬送を制御する搬送制御
部と、前記プロセス加工部と、インタフェース部と、ス
トッカと、搬送制御部との間において、それぞれと通信
し制御するシステム制御部とを備え、インタフェース部
のバッファ部は、半導体基板を収納すると同時に該イン
タフェース部と着脱可能で該半導体基板の運搬を行うた
めのキャリアで構成し、ストッカのキャリア搬入／搬出
部は、さらに、前記キャリアの着脱が可能であるように
構成する。DETAILED DESCRIPTION OF THE INVENTION [Overview] Regarding a system for sequentially and sequentially processing semiconductor substrates, the processing system can be operated even when a part of the processing system fails or maintenance is performed, The object of the present invention is to realize a processing system having a high degree of freedom and high productivity with respect to various types of production items, and connecting each processing section for performing a predetermined processing to a semiconductor substrate by a transport mechanism of the semiconductor substrate. In the system for performing the continuous processing of the substrate, each of the processing units, a transfer mechanism that transfers a semiconductor substrate between the transport mechanism and the processing unit, and a wafer identification unit that identifies the semiconductor substrate, And a buffer unit for temporarily storing the semiconductor substrate, and an interface unit comprising: A wafer storage unit for storing the semiconductor substrate for temporarily storing the semiconductor substrate, a transfer mechanism for transferring the semiconductor substrate between the wafer storage unit and the transfer mechanism, and the semiconductor substrate A stocker comprising: a wafer identification unit for identifying a semiconductor substrate; and a carrier loading / unloading unit capable of loading / unloading the semiconductor substrate; a transport control unit for controlling transport of the transport mechanism; An interface unit, a stocker, and a transport control unit, a system control unit that communicates with and controls each of the interface units. The buffer unit of the interface unit is configured to receive a semiconductor substrate and to be detachable from the interface unit at the same time. The carrier is configured to carry a substrate, and the carrier loading / unloading unit of the stocker is further configured to be able to attach and detach the carrier.
本発明は、半導体装置を生産するためのシステム、特
に半導体基板を順次連続的に処理するためのシステムに
関する。The present invention relates to a system for producing semiconductor devices, and more particularly to a system for sequentially and continuously processing semiconductor substrates.
従来より、半導体基板にそれぞれ所定の加工を行う各
プロセス加工部を、該半導体基板の搬送機構で結合し、
半導体装置の連続一貫した生産を行っている。Conventionally, each process processing unit that performs a predetermined processing on a semiconductor substrate is coupled by a transport mechanism of the semiconductor substrate,
We perform continuous and consistent production of semiconductor devices.
しかし、従来のシステムでは、各加工部や搬送機構の
一部に故障が生じた場合においても、半導体装置を生産
するための処理システム全体を停止する必要があり、該
故障の復旧に長い時間を要する場合などにおいては、著
しい生産性の低下と生産計画の混乱を招いている。However, in the conventional system, even when a failure occurs in each processing unit or a part of the transport mechanism, it is necessary to stop the entire processing system for producing semiconductor devices, and it takes a long time to recover from the failure. In some cases, such situations require a significant drop in productivity and confusion in production planning.
そのため、前記処理システムの一部に故障が生じたり
メンテナンスを行う場合においても、処理システムが稼
働可能である事が望まれている。Therefore, it is desired that the processing system be operable even when a failure occurs in a part of the processing system or maintenance is performed.
（１）半導体装置と生産のための処理システムDRAM（dy
namic random access memory）のような少品種大量生産
品の生産においては、半導体基板を処理するための同一
処理システム内に、複数の生産品目が同時に存在し処理
されることはない。(1) Semiconductor device and processing system DRAM for production (dy
2. Description of the Related Art In the production of small-scale mass-produced products such as dynamic random access memory, a plurality of production items are not present and processed in the same processing system for processing semiconductor substrates.
そのため、半導体基板を同一の処理手順にしたがって
順序よく処理することによって、生産可能である。Therefore, the semiconductor substrate can be produced by processing the semiconductor substrates in order according to the same processing procedure.
他方、ASIC（application specific integrated circ
uit）のような多品種少量生産品の生産においては、半
導体基板を処理するための処理システム内で、複数の生
産品目を同時に処理する必要があり、しかも、所定納期
を満足するように生産する必要がある。On the other hand, ASIC (application specific integrated circ
In the production of high-mix low-volume products such as uit), it is necessary to process a plurality of production items at the same time in a processing system for processing semiconductor substrates, and to produce products so as to satisfy a predetermined delivery date. There is a need.
今日、ASICに限らず、半導体装置への多品種少量の需
要を積極的に満足する必要から、多品種の生産品目に対
する自由度が高い半導体基板の連続処理システムが求め
られている。Today, in addition to ASICs, continuous processing systems for semiconductor substrates having a high degree of freedom with respect to various types of production items have been demanded because it is necessary to actively satisfy the demand for various types and small quantities of semiconductor devices.
（２）従来の連続的処理システムの例 従来技術の例として、特公昭59−31211号公報記載の
処理装置を挙げることができる。(2) Example of conventional continuous processing system An example of the conventional technology is a processing apparatus described in Japanese Patent Publication No. 59-31211.
第14図は、同公報に記載されている装置の概略平面図
である。FIG. 14 is a schematic plan view of the device described in the publication.
1A〜1Fは各々独立したウェハの処理セクタ、２は往復
動作を行い、各セクタ間でウェハを授受するための中央
輸送装置である。すなわち、各処理セクタを中央輸送装
置２で結合することによって、ウェハの連続的な処理を
可能としている。Reference numerals 1A to 1F denote independent wafer processing sectors, and reference numeral 2 denotes a central transport device for performing reciprocating operations and exchanging wafers between the sectors. That is, continuous processing of wafers is enabled by connecting the respective processing sectors by the central transport device 2.
一例として、FET（field effct transistor）製造の
為の処理手順を説明する。As an example, a processing procedure for manufacturing an FET (field effct transistor) will be described.
ローダ３から、初期酸化セクタ1Aにウェハを供給す
る。A wafer is supplied from the loader 3 to the initial oxidation sector 1A.
初期酸化セクタ1Aにおいて、ウェハ表面の浄化、初期
酸化膜の形成、フォトレジストの塗布、を行う。In the initial oxidation sector 1A, cleaning of the wafer surface, formation of an initial oxide film, and application of a photoresist are performed.
中央輸送装置２で前記のウェハをピックアップし、
レジスト露光セクタ1Dへ搬送する。The wafer is picked up by the central transport device 2,
It is transported to the resist exposure sector 1D.
レジスト露光セクタ1Dにおいて、所定パターンの露光
を行う。In the resist exposure sector 1D, a predetermined pattern is exposed.
中央輸送装置２で前記のウェハをピックアップし、
ドレイン・セクタ1Bへ搬送する。The wafer is picked up by the central transport device 2,
Carry to drain sector 1B.
ドレイン・セクタ1Bにおいて、レジストの現像、酸化
膜のエッチング、ドレイン層の拡散、を行う。In the drain sector 1B, development of a resist, etching of an oxide film, and diffusion of a drain layer are performed.
そして、フォトレジストを塗布する。 Then, a photoresist is applied.
中央輸送装置２で前記のウェハをピックアップし、
レジスト露光セクタ1Dへ搬送する。The wafer is picked up by the central transport device 2,
It is transported to the resist exposure sector 1D.
レジスト露光セクタ1Dにおいて、ゲート領域パターン
の露光を行う。In the resist exposure sector 1D, the gate region pattern is exposed.
中央輸送装置２で前記のウェハをピックアップし、
ゲート酸化セクタ1Cへ搬送する。The wafer is picked up by the central transport device 2,
It is transported to the gate oxidation sector 1C.
ゲート酸化セクタ1Cにおいて、レジストの現像、エッ
チング、酸化膜の形成、を行う。In the gate oxidation sector 1C, development, etching, and formation of an oxide film of the resist are performed.
そして、フォトレジストを塗布する。 Then, a photoresist is applied.
中央輸送装置２で前記のウェハをピックアップし、
レジスト露光セクタ1Dへ搬送する。The wafer is picked up by the central transport device 2,
It is transported to the resist exposure sector 1D.
レジスト露光セクタ1Dにおいて、所定パターンの露光
を行う。In the resist exposure sector 1D, a predetermined pattern is exposed.
中央輸送装置２で前記のウェハをピックアップし、
金属化セクタ1Eへ搬送する。The wafer is picked up by the central transport device 2,
Transport to metallized sector 1E.
金属化セクタ1Eにおいて、レジストの現像、エッチン
グ、ウェハ表面の金属化、を行う。In the metallization sector 1E, development and etching of the resist and metallization of the wafer surface are performed.
そして、フォトレジストを塗布する。 Then, a photoresist is applied.
中央輸送装置２で前記のウェハをピックアップし、
レジスト露光セクタ1Dへ搬送する。The wafer is picked up by the central transport device 2,
It is transported to the resist exposure sector 1D.
レジスト露光セクタ1Dにおいて、所定パターンの露光
を行う。In the resist exposure sector 1D, a predetermined pattern is exposed.
中央輸送装置２で前記のウェハをピックアップし、
焼結セクタ1Fへ搬送する。The wafer is picked up by the central transport device 2,
Conveyed to sintering sector 1F.
焼結セクタ1Fにおいて、レジストの現像、金属膜のエ
ッチング、ウェハ焼結、を行う。In the sintering sector 1F, resist development, metal film etching, and wafer sintering are performed.
そして、アンローダ104にウェハを収容する。 Then, the wafer is stored in the unloader 104.
以上をもって、ウェハプロセスが完了する。 Thus, the wafer process is completed.
以上に説明したように、ウェハを各処理セクタへ所定
順序にしたがって順次搬送し処理することによって、一
連のウェハプロセスが完了する。As described above, a series of wafer processes is completed by sequentially transporting and processing wafers to each processing sector in a predetermined order.
しかし、このような処理システムでは、各々の処理セ
クタ1A〜1Fおよび中央輸送装置２のいずれか一部に故障
を生じると、一連のウェハプロセス処理を行うことがで
きなくなり、処理システム全体を停止する必要がある。However, in such a processing system, if a failure occurs in any one of the processing sectors 1A to 1F and the central transport device 2, a series of wafer processing cannot be performed, and the entire processing system is stopped. There is a need.
その結果、著しい生産性の低下と生産計画の混乱を招
くことになる。As a result, a significant decrease in productivity and confusion in production planning will be caused.
また、ウェハの処理は基本的に先入−先出方式である
ために、後行ウェハの処理速度（処理時間）は先行ウェ
ハの処理速度（処理時間）に規定され、全処理セクタの
中で最も処理速度の遅い処理セクタの処理時間によっ
て、処理システムの処理タクトが決まることになる。Further, since the processing of the wafer is basically a first-in first-out method, the processing speed (processing time) of the succeeding wafer is defined by the processing speed (processing time) of the preceding wafer, and is the largest among all processing sectors. The processing time of a processing sector having a low processing speed determines the processing tact of the processing system.
そのため、多品種の生産を行う場合には、各品目のプ
ロセシング・タイムの相違によって、著しくスループッ
トの低い処理システムとなっている。Therefore, in the case of producing a large variety of products, the processing system has a remarkably low throughput due to the difference in the processing time of each item.
本発明の技術的課題は、従来の処理システムにおける
以上のような問題を解消し、処理システムの一部に故障
が生じたりメンテナンスを行う場合においても該処理シ
ステムの稼働が可能であり、多品種の生産品目に対して
も処理タクトの変動が少なく、多品種の生産品目に対す
る自由度と生産性の高い処理システムを実現することに
ある。The technical problem of the present invention is to solve the above-described problems in the conventional processing system, and to operate the processing system even when a part of the processing system is broken or maintenance is performed. It is an object of the present invention to realize a processing system in which the processing tact does not fluctuate even with respect to the production items of various types and the degree of freedom and productivity of a variety of production items is high.
第１図は、本発明の基本原理を説明するブロック図で
ある。FIG. 1 is a block diagram illustrating the basic principle of the present invention.
また、第２図は、インタフェース部の基本構成を説明
するブロック図、第３図は、ストッカの基本構成を説明
するブロック図、である。FIG. 2 is a block diagram illustrating the basic configuration of the interface unit, and FIG. 3 is a block diagram illustrating the basic configuration of the stocker.
本発明の処理システムは、半導体基板の一時的収納が
可能であること、半導体基板の加工処理優先順序が設定
可能であること、半導体基板のキャリアによる運搬が可
能であること、等々に特徴がある。The processing system of the present invention is characterized in that the semiconductor substrate can be temporarily stored, the processing priority of the semiconductor substrate can be set, the semiconductor substrate can be transported by a carrier, and the like. .
（１）基本構成 すなわち、半導体基板にそれぞれ所定の加工を行う各
プロセス加工部５を、該半導体基板の搬送機構４で結合
し、該半導体基板の連続処理を行うシステムにおいて、 前記各プロセス加工部５は、搬送機構４と該プロセス
加工部５との間で半導体基板の移載を行う移載機構11
と、該半導体基板の識別を行うウェハ識別部13と、該半
導体基板の一時的収納を行うバッファ部12と、から成る
インタフェース部６を介して搬送機構４と結合し、 搬送機構４に結合しており、プロセス加工中の半導体
基板を一時的に収納するために、該半導体基板を収納す
るためのウェハ収納部15と、該ウェハ収納部15と搬送機
構４との間で半導体基板の移載を行う移載機構14と、該
半導体基板の識別を行うウェハ識別部16と、該半導体基
板の搬入・搬出が可能なキャリア搬入／搬出部17と、か
ら成るストッカ７と、 前記搬送機構４の搬送を制御する搬送制御部９と、 前記プロセス加工部５と、インタフェース部６と、ス
トッカ７と、搬送制御部９との間において、それぞれと
通信し制御するシステム制御部10と、を備えるように構
成する。(1) Basic Configuration In other words, in a system in which each processing section 5 for performing a predetermined processing on a semiconductor substrate is connected by a transport mechanism 4 for the semiconductor substrate to continuously process the semiconductor substrate, Reference numeral 5 denotes a transfer mechanism 11 for transferring a semiconductor substrate between the transport mechanism 4 and the process section 5.
And a wafer identification unit 13 for identifying the semiconductor substrate, and a buffer unit 12 for temporarily storing the semiconductor substrate, and are coupled to the transport mechanism 4 via the interface unit 6, and coupled to the transport mechanism 4. In order to temporarily store the semiconductor substrate being processed, the semiconductor substrate is transferred between the wafer storage unit 15 and the transfer mechanism 4 for temporarily storing the semiconductor substrate. A transfer mechanism 14, a wafer identification unit 16 for identifying the semiconductor substrate, and a carrier loading / unloading unit 17 capable of loading / unloading the semiconductor substrate. A transport control unit 9 for controlling transport, a process processing unit 5, an interface unit 6, a stocker 7, and a system control unit 10 for communicating with and controlling each of the transport control unit 9 are provided. To be configured.
また、各プロセス加工部５で処理した半導体基板を検
査する検査装置８を、前記構成に加えることも有効であ
る。さらに、必要に応じて前記プロセス加工部５は、各
々同種の処理を行う複数個５−11,5−12,…で構成すれ
ばよい。It is also effective to add an inspection device 8 for inspecting the semiconductor substrate processed by each process section 5 to the above configuration. Further, if necessary, the process processing section 5 may be composed of a plurality of processing units 5-11, 5-12,... Each performing the same type of processing.
（２）半導体基板のキャリアによる運搬に対応する構成 前記（１）の構成において、インタフェース部６のバ
ッファ部12を、半導体基板を収納すると同時に該インタ
フェース部６と着脱可能で該半導体基板の運搬を行うた
めのキャリアで構成し、他方、ストッカ７のキャリア搬
入／搬出部17は、前記キャリアの装着が可能である構成
とする。(2) Configuration Supporting Carrier Transport of Semiconductor Substrate In the configuration of (1), the buffer unit 12 of the interface unit 6 can be detachably attached to the interface unit 6 at the same time as storing the semiconductor substrate and transporting the semiconductor substrate. The carrier loading / unloading unit 17 of the stocker 7 has a configuration in which the carrier can be mounted.
本発明の半導体基板の連続処理システムは、次のよう
に作用する。The semiconductor substrate continuous processing system of the present invention operates as follows.
（１）半導体基板１枚単位の管理 インタフェース部６には、半導体基板の個別識別が可
能なウェハ識別部13が有り、搬送機構４からプロセス加
工部５へ移載する半導体基板を１枚単位で管理する。(1) Management of Single Semiconductor Substrate Unit The interface unit 6 has a wafer identification unit 13 capable of individually identifying semiconductor substrates. The semiconductor substrate to be transferred from the transport mechanism 4 to the process processing unit 5 is set in one unit. to manage.
ストッカ７には、半導体基板の個別識別が可能なウェ
ハ識別部16が有り、搬送機構４からウェハ収納部15へ移
載する半導体基板を１枚単位で管理する。The stocker 7 has a wafer identification unit 16 capable of individually identifying semiconductor substrates, and manages semiconductor substrates transferred from the transport mechanism 4 to the wafer storage unit 15 in units of one.
搬送制御部９は、システム制御部10の指示により搬送
機構４を制御し、半導体基板を１枚単位で所定の工程に
搬送する。The transfer control unit 9 controls the transfer mechanism 4 in accordance with an instruction from the system control unit 10, and transfers the semiconductor substrates to a predetermined process one by one.
システム制御部10は、プロセス加工部５、インタフェ
ース部６、ストッカ７、搬送制御部９、とそれぞれと通
信し制御することによって、半導体基板の処理内容の決
定と搬送、処理進行管理を個別に行う。The system control unit 10 communicates with and controls the process processing unit 5, the interface unit 6, the stocker 7, and the transfer control unit 9 to individually determine the processing content of the semiconductor substrate, transfer the process, and manage the process progress. .
すなわち、本発明の半導体基板の連続処理システム
は、システム制御部10に予めプログラムした加工処理内
容・加工処理手順・加工処理計画に基づいて、半導体基
板を１枚単位で個別に加工処理することが可能である。That is, the semiconductor substrate continuous processing system of the present invention can individually process semiconductor substrates one by one based on the processing content, processing procedure, and processing plan programmed in advance in the system controller 10. It is possible.
（２）半導体基板間の処理優先順序の柔軟性 インタフェース部６のバッファ部12は、搬送機構４で
搬送されてくる半導体基板を一時的に収納し、移載機構
11は、システム制御部10の指示する処理順序でプロセス
加工部５への半導体基板の移載を行う。(2) Flexibility of Processing Priority Order Between Semiconductor Substrates The buffer unit 12 of the interface unit 6 temporarily stores the semiconductor substrate conveyed by the conveyance mechanism 4, and the transfer mechanism
In step 11, the semiconductor substrate is transferred to the processing section 5 in the processing order specified by the system control section 10.
すなわち、本発明の半導体基板の連続処理システム
は、半導体基板がインタフェース部６に搬送されてくる
順序ではなく、システム制御部10の加工処理計画に基づ
いて、半導体基板の処理優先順序を決定することが可能
である。That is, the semiconductor substrate continuous processing system according to the present invention determines the processing priority order of the semiconductor substrates based on the processing plan of the system control unit 10 instead of the order in which the semiconductor substrates are transported to the interface unit 6. Is possible.
（３）各プロセス加工部間の工程バランスに対する柔軟
性 プロセス加工部５における各半導体基板のプロセシン
グ・タイムの相違があると、各プロセス加工部５間の工
程バランスを不平衡化し、次工程の半導体基板の受け入
れ余裕が無くなる状態を生じる。(3) Flexibility with respect to process balance between the respective processing units If there is a difference in the processing time of each semiconductor substrate in the processing unit 5, the process balance between the respective processing units 5 becomes unbalanced, and the semiconductor in the next step is unbalanced. A state occurs in which there is no room to receive the substrate.
このようなときシステム制御部10は、前記次工程に搬
送する予定の半導体基板をストッカ７に一時的に収納
し、前記次工程が受け入れ可能となれば前記次工程に搬
送するための指示を、搬送機構４とストッカ７に与え
る。In such a case, the system control unit 10 temporarily stores the semiconductor substrate to be transported to the next process in the stocker 7, and when the next process becomes acceptable, issues an instruction to transport the semiconductor substrate to the next process. This is given to the transport mechanism 4 and the stocker 7.
すなわち、本発明の半導体基板の連続処理システム
は、非同期で作動する各プロセス加工部５の加工処理の
渋滞に対しても、連続処理を円滑に行うための弾力的な
余裕を有する。That is, the continuous processing system of the semiconductor substrate of the present invention has an elastic margin for smoothly performing the continuous processing even in the traffic jam of each processing section 5 which operates asynchronously.
（４）搬送機構の故障およびメンテナンスに対する柔軟
性 インタフェース部６のバッファ部12とストッカ７のキ
ャリア搬入／搬出部17は、半導体基板を運搬するキャリ
アの装着が可能である。(4) Flexibility against failure and maintenance of the transport mechanism The buffer unit 12 of the interface unit 6 and the carrier loading / unloading unit 17 of the stocker 7 can mount a carrier for transporting semiconductor substrates.
したがって、搬送機構４に依らずに半導体基板の運搬
を行うことが可能である。Therefore, it is possible to carry the semiconductor substrate without depending on the carrying mechanism 4.
（１）連続処理システムの運用例 前記、第１図、第２図、第３図、に説明する基本的な
半導体基板の連続処理システムにおいて、一連の加工処
理が実際上どのように行われるかを次に説明する。(1) Example of Operation of Continuous Processing System In the basic continuous processing system for semiconductor substrates described in FIG. 1, FIG. 2, and FIG. 3, how a series of processing is actually performed. Will be described below.
前記半導体基板の連続処理システムは、搬送機構によ
って半導体基板を搬送する第１モードのシステム運用手
順と、搬送機構に依らずに半導体基板を運搬する第２モ
ードのシステム運用手順とを設定することができる。The semiconductor substrate continuous processing system may set a first mode system operation procedure for transporting the semiconductor substrate by the transport mechanism and a second mode system operation procedure for transporting the semiconductor substrate regardless of the transport mechanism. it can.
１）第１モードのシステム運用手順 第４図は、第１モードのシステム運用手順を説明する
フローチャートで、該フローチャートは同図（ａ）図→
（ｂ）図→（ｃ）図→（ｄ）図の順に作業を行う。1) System operation procedure in the first mode FIG. 4 is a flowchart for explaining the system operation procedure in the first mode.
Work is performed in the order of (b) → (c) → (d).
次に順を追って説明する。 Next, description will be made step by step.
（１）或るロットを所定プロセス加工部５の工程に受け
入れる場合、対応するインタフェース部６のウェハ識別
部13で半導体基板を１枚づつ個別識別し、その後バッフ
ァ部12に収納する。(1) When accepting a certain lot in the process of the predetermined process processing unit 5, the semiconductor substrates are individually identified one by one by the wafer identification unit 13 of the corresponding interface unit 6, and then stored in the buffer unit 12.
（２）インタフェース部６はシステム制御部10へ半導体
基板の識別結果を送信し、該システム制御部10はバッフ
ァ部12内の半導体基板の処理優先順を決定し、処理開始
を指示する。(2) The interface unit 6 transmits the identification result of the semiconductor substrate to the system control unit 10, and the system control unit 10 determines the processing priority of the semiconductor substrate in the buffer unit 12, and instructs the start of the processing.
（３）プロセス加工部５は、システム制御部10が指示す
る通りの加工処理を半導体基板に行う。(3) The process processing unit 5 performs processing on the semiconductor substrate as instructed by the system control unit 10.
（４）前記（３）の加工処理が正しく行われたかを検査
する場合は、半導体基板を検査装置８へ搬送するように
システム制御部10が搬送制御部９に指示する。(4) When inspecting whether the processing of (3) has been correctly performed, the system control unit 10 instructs the transfer control unit 9 to transfer the semiconductor substrate to the inspection device 8.
（５）検査装置８でシステム制御部10の指示する半導体
基板の検査を行い、さらに加工処理の物理的状態および
電気的状態の測定が必要なときは当該の測定を行う。(5) The inspection device 8 inspects the semiconductor substrate instructed by the system control unit 10, and when the physical state and the electrical state of the processing need to be measured, the measurement is performed.
（６）前記（４）において検査が不要の場合、および前
記（５）において検査・測定が終了した場合、半導体基
板を次工程へ搬送するための指示を、システム制御部10
から搬送制御部９へ与える。(6) When the inspection is unnecessary in the above (4) and when the inspection / measurement is completed in the above (5), an instruction for transporting the semiconductor substrate to the next step is sent to the system control unit 10.
To the transport control unit 9
ただし、前記搬送指示を与える場合、システム制御部
10は、次工程プロセス加工部５の稼働状況を調べ、稼働
停止状態である場合および仕掛品の容量が過大であると
判断すると、前記半導体基板をストッカ７へ搬送するた
めの指示を、搬送制御部９へ与える。However, when giving the transfer instruction, the system control unit
10 examines the operation status of the next process processing unit 5, and when the operation is stopped and when it is determined that the capacity of the work-in-progress is excessive, an instruction for transporting the semiconductor substrate to the stocker 7 is provided by the transport control. Give to Part 9.
（７）前記（６）において、ストッカ７へ搬送した半導
体基板は、ウェハ識別部16で個別識別した後にウェハ収
納部15に収納する。(7) In the above (6), the semiconductor substrate transported to the stocker 7 is individually identified by the wafer identification unit 16 and then stored in the wafer storage unit 15.
（８）システム制御部10は、次工程のプロセス加工部５
が稼働し、かつ仕掛品の容量が適正であると判断する
と、ストッカ７へ指示を出し、前記（７）において収納
した半導体基板をウェハ収納部15から搬出し、ウェハ識
別部16で個別識別した後に搬送機構４へ搬出させる。(8) The system control unit 10 controls the process processing unit 5 in the next process.
Is operated and the capacity of the work-in-progress is determined to be appropriate, an instruction is issued to the stocker 7, and the semiconductor substrate stored in (7) above is unloaded from the wafer storage unit 15 and individually identified by the wafer identification unit 16. Later, it is carried out to the transport mechanism 4.
そして、前記半導体基板を次工程へ搬送するための指
示を搬送制御部９へ与える。Then, an instruction for transporting the semiconductor substrate to the next step is given to the transport control unit 9.
（９）前記（６）および（８）において次工程に搬送す
る半導体基板は、該次工程が同種複数のプロセス加工部
で構成されている場合は、システム制御部10が該同種複
数のプロセス加工部の仕掛品量を比較し、適当であると
判断したプロセス加工部へ搬送する。(9) In the above (6) and (8), when the next step is constituted by a plurality of the same type of process processing units, the system control unit 10 controls the semiconductor substrate to be transferred to the next step. The in-process parts are compared, and the parts are conveyed to the processing part determined to be appropriate.
（10）次工程のプロセス加工部５が、次ロットの半導体
基板を受け入れる。(10) The process processing section 5 of the next step receives the semiconductor substrate of the next lot.
以後、フローチャートの加工処理開始点に戻り、同様
の加工処理作業を繰り返し、半導体基板の所定処理が完
了する。Thereafter, returning to the processing start point in the flowchart, the same processing is repeated, and the predetermined processing of the semiconductor substrate is completed.
２）第２モードのシステム運用手順 第５図は、第２モードのシステム運用手順を説明する
フローチャートで、該フローチャートは同図（ａ）図→
（ｂ）図の順に作業を行う。2) System operation procedure in the second mode FIG. 5 is a flowchart for explaining the system operation procedure in the second mode, which is shown in FIG.
(B) Perform the work in the order shown.
次に順を追って説明する。 Next, description will be made step by step.
（１）或るロットの半導体基板を収容したキャリアを、
所定プロセス加工部５に対応するインタフェース部６の
バッファ部12に装着する。(1) A carrier accommodating a certain lot of semiconductor substrates is
It is mounted on the buffer unit 12 of the interface unit 6 corresponding to the predetermined process processing unit 5.
（２）インタフェース部６は、キャリア中の半導体基板
をウェハ識別部13で１枚づつ個別識別したのちにバッフ
ァ部12に収納する。(2) The interface unit 6 stores the semiconductor substrates in the carrier in the buffer unit 12 after being individually identified one by one by the wafer identification unit 13.
そして、半導体基板の識別結果をシステム制御部10へ
送信し、該システム制御部10はバッファ部12内の半導体
基板の処理優先順を決定し、処理開始を指示する。Then, the identification result of the semiconductor substrate is transmitted to the system control unit 10. The system control unit 10 determines the processing priority order of the semiconductor substrates in the buffer unit 12, and instructs the start of the processing.
（３）前記（１）のプロセス加工部５は、システム制御
部10が指示する通りの加工処理を半導体基板に行い、加
工処理が終了するとバッファ部12へ収納する。(3) The process processing unit 5 of the above (1) performs the processing on the semiconductor substrate as instructed by the system control unit 10, and stores it in the buffer unit 12 when the processing is completed.
（４）前記（３）において、すべての半導体基板に対し
て加工処理が終了した後、例えば作業員がキャリアをス
トッカ７へ運搬し、キャリア搬入／搬出部17に装着す
る。(4) In the above (3), after all semiconductor substrates have been processed, for example, an operator transports the carrier to the stocker 7 and mounts the carrier on the carrier loading / unloading unit 17.
（５）ストッカ７は、キャリア内の半導体基板をウェハ
識別部16で個別識別した後、ウェハ収納部15に収納す
る。また、該個別識別結果をシステム制御部10へ送信す
る。(5) The stocker 7 stores the semiconductor substrate in the carrier in the wafer storage unit 15 after individually identifying the semiconductor substrate in the wafer identification unit 16. Further, the individual identification result is transmitted to the system control unit 10.
（６）システム制御部10は、次工程の同一プロセス加工
部で加工処理する半導体基板のみをキャリアに搬出する
ために、ストッカ７へ指示を与える。(6) The system control unit 10 gives an instruction to the stocker 7 to carry out only the semiconductor substrate to be processed in the same process processing unit in the next process to the carrier.
（７）ストッカ７は、ウェハ収納部15から半導体基板を
搬出し、ウェハ識別部16で該半導体基板の個別識別を行
い、次工程の同一プロセス加工部で加工処理する半導体
基板のみを、キャリア搬入／搬出部17のキャリアへ搬出
する。(7) The stocker 7 unloads the semiconductor substrate from the wafer storage unit 15, performs individual identification of the semiconductor substrate by the wafer identification unit 16, and carries in only the semiconductor substrate to be processed by the same process processing unit in the next process. / Unload to the carrier of the unloading section 17.
（８）システム制御部10が指示するプロセス加工部５
へ、前記（７）のキャリアを例えば作業員が運搬する。(8) Process processing unit 5 specified by system control unit 10
Next, for example, an operator transports the carrier of (7).
以後、フローチャートの加工処理開始点に戻り、同様
の加工処理作業を繰り返し、半導体基板の所定処理が完
了する。Thereafter, returning to the processing start point in the flowchart, the same processing is repeated, and the predetermined processing of the semiconductor substrate is completed.
尚、前記キャリアの運搬は、作業員以外に例えば運送
ロボットによって行うことも可能である。また、システ
ム制御部10が作業員に対して次工程へのキャリアの運搬
を指示する場合の指示方法は、ストッカ７やインタフェ
ース部６に例えばディスプレイ装置などの表示手段を設
けることによって可能である。The carrier can be transported by, for example, a transport robot other than the worker. In addition, the instruction method when the system control unit 10 instructs the worker to transport the carrier to the next process can be provided by providing the stocker 7 and the interface unit 6 with display means such as a display device.
（２）連続処理システムの構成例 第６図は、実施例を説明するブロック図で、特にゲー
トアレイ（gate array）を用いたASIC生産のための連続
処理システムである。(2) Configuration Example of Continuous Processing System FIG. 6 is a block diagram illustrating an embodiment, particularly a continuous processing system for ASIC production using a gate array.
本実施例は、電子ビーム露光装置を２台、ステッパ露
光装置を２台、レジスト塗布装置とレジスト現像装置と
をそれぞれ１台、AL（aluminum）エッチング装置を２
台、PSG（phospho sillicate glass）エッチング装置を
２台、ALデポジション（deposition）装置を２台、PSG
デポジション装置を２台、検査装置を３台、ストッカを
２台、測定装置を１台、ナンバリング装置を１台、を備
えており、ストッカを除く各装置はインタフェース装置
18−６〜34−6,37−6,38−６を介して搬送機構に結合し
ている。In this embodiment, two electron beam exposure apparatuses, two stepper exposure apparatuses, one resist coating apparatus and one resist developing apparatus, and two AL (aluminum) etching apparatuses are used.
Table, 2 PSG (phospho sillicate glass) etching equipment, 2 AL deposition (deposition) equipment, PSG
It has two deposition devices, three inspection devices, two stockers, one measurement device, and one numbering device. Each device except the stocker is an interface device.
It is connected to the transport mechanism via 18-6 to 34-6,37-6,38-6.
また、システム制御装置10aは、前記各装置とオンラ
イン（on line）で通信し制御可能であり、加工処理す
る半導体基板の個々についての加工内容データを有し、
また、その加工処理の進行状態を把握している。Further, the system control device 10a is capable of communicating with and controlling each of the above-described devices online (on-line), and has processing content data for each of the semiconductor substrates to be processed.
In addition, the progress of the processing is grasped.
尚、前記構成において特に重要なことは、必ずしも全
てのプロセス加工部を複数の装置で構成する必要はな
く、装置故障を短時間で復旧できるような装置は１台だ
けでもよく、装置故障の際の復旧に長い時間を要するよ
うな装置、例えば真空雰囲気中で加工処理を行うような
装置について複数の装置で構成することが極めて有効で
ある。What is particularly important in the above configuration is that it is not always necessary to configure all the processing units with a plurality of devices, and only one device that can recover from a device failure in a short time may be used. It is very effective to configure a plurality of devices for a device that requires a long time for recovery, for example, a device that performs processing in a vacuum atmosphere.
すなわち、装置の一方に故障が生じたとしても他方の
装置での加工処理が可能であり、該工程における長い時
間に渡る加工処理の停止を防止できるからである。That is, even if a failure occurs in one of the apparatuses, the processing can be performed in the other apparatus, and the processing can be prevented from being stopped for a long time in the process.
（３）ウェハプロセスの例 ゲートアレイを用いたASICは、基本論理素子を行列状
に配置したバックウェハ（bulk wafer）に、所定の配線
を行うことによって製造する。(3) Example of Wafer Process An ASIC using a gate array is manufactured by performing predetermined wiring on a back wafer (bulk wafer) in which basic logic elements are arranged in a matrix.
本実施例は前記配線をALで行い、AL配線各層間をPSG
で絶縁するものである。In this embodiment, the wiring is performed by AL, and PSG
Is to insulate.
第７図は、ASIC製造のウェハプロセスを説明するフロ
ーチャートで、（ａ）は基本的な作業を工程順に示し、
（ｂ）は前記（ａ）の各工程間にそれぞれ在るサブルー
チンである。FIG. 7 is a flowchart for explaining a wafer process for manufacturing an ASIC, in which (a) shows basic operations in the order of steps;
(B) is a subroutine that exists between the steps of (a).
同図（ｂ）のサブルーチンは、次工程の装置が繁忙で
あるときに、半導体基板を一時ストッカに収納すること
を説明している。The subroutine in FIG. 7B describes that the semiconductor substrate is temporarily stored in the stocker when the next-stage apparatus is busy.
次に同図（ａ）にしたがってウェハプロセスを説明す
る。Next, the wafer process will be described with reference to FIG.
（１）工程１ ALデポジション済のバルクウェハ（半導体基板）を、
第１ストッカ35に収納する。(1) Step 1 AL deposited bulk wafer (semiconductor substrate)
Stored in the first stocker 35.
（２）工程２ バルクウェハをナンバリング装置38へ搬送し、ウェハ
番号を例えばバーコードによって付与し、製造ロットを
編成する。(2) Step 2 The bulk wafer is transported to the numbering device 38, the wafer number is assigned by, for example, a bar code, and the production lot is organized.
（３）工程３ レジスト塗布装置22でレジスト剤を塗布する。(3) Step 3 A resist agent is applied by the resist coating device 22.
（４）工程４ 第１で電子ビーム露光装置18あるいは第２電子ビーム
露光装置19で、一層目のAL配線を露光する。(4) Step 4 First, the first-layer AL wiring is exposed by the electron beam exposure device 18 or the second electron beam exposure device 19.
（５）工程５ レジスト現像装置23でレジスト剤を現像する。(5) Step 5 The resist agent is developed by the resist developing device 23.
（６）工程６ 第1ALエッチング装置24あるいは第2ALエッチング装置
25で、一層目AL配線のエッチングを行う。(6) Step 6 1st AL etching device 24 or 2nd AL etching device
At 25, the first AL wiring is etched.
（７）工程７ 第1PSGデポジション装置30あるいは第2PSGデポジショ
ン装置31で、層間絶縁膜を形成する。(7) Step 7 The first PSG deposition device 30 or the second PSG deposition device 31 forms an interlayer insulating film.
（８）工程８ レジスト塗布装置22でレジスト剤を塗布する。(8) Step 8 A resist agent is applied by the resist coating device 22.
（９）工程９ 第１ステッパ露光装置20あるいは第２ステッパ露光装
置21で、第２層目AL配線を行うコンタクト窓を露光す
る。(9) Step 9 The first stepper exposure device 20 or the second stepper exposure device 21 exposes the contact window for the second layer AL wiring.
（10）工程10 レジスト現像装置23でレジスト剤を現像する。(10) Step 10 The resist agent is developed by the resist developing device 23.
（11）工程11 第1PSGエッチング装置26あるいは第2PSGエッチング装
置27で、PSG層のエッチングを行う。(11) Step 11 The PSG layer is etched by the first PSG etching device 26 or the second PSG etching device 27.
（12）工程12 第1ALデポジション装置28あるいは第2ALデポジション
装置29で、次層配線のためのAL層を形成する。(12) Step 12 The first AL deposition device 28 or the second AL deposition device 29 forms an AL layer for the next layer wiring.
以後、前記工程３に戻り、２層目、３層目の配線を行
い、所定論理ASICのウェハを製造する。Thereafter, returning to the step 3, the wiring of the second and third layers is performed, and a wafer of a predetermined logic ASIC is manufactured.
尚、各工程においては、仕掛品量が適切である装置を
選択し、各装置における処理優先順は、システム制御装
置10aにプログラムした処理生産計画に基づいて決定す
る。In each process, an apparatus with an appropriate work-in-progress quantity is selected, and the processing priority order in each apparatus is determined based on a processing production plan programmed in the system controller 10a.
また、ウェハを搬送機構4aに依らずに運搬する場合
（例えば作業員や搬送ロボット等によって運搬する場
合）においても前記の工程順には変化がなく、ウェハを
収納したキャリアを運搬する際に、必ず第１ストッカ35
あるいは第２ストッカ36を経由して行う点のみ相違する
だけである。Further, even when the wafer is transported without using the transport mechanism 4a (for example, when transported by a worker or a transport robot), there is no change in the above-described process order. 1st stocker 35
Alternatively, the only difference is that the processing is performed via the second stocker 36.
（４）インタフェース部の実施例 第８図は、インタフェース部の実施例を説明するブロ
ック図である。(4) Embodiment of Interface Unit FIG. 8 is a block diagram illustrating an embodiment of the interface unit.
本実施例は、プロセス加工部5aの入力側と出力側と
に、それぞれインタフェース装置6a,6bを設けたもので
ある。また、インタフェース装置6a,6bは、バッファ12
a,12b、ウェハ識別装置13a,13b、移載機構11a,11bとか
ら成り、制御装置39a,39bが該インタフェース装置6a,6b
の作動を制御する。In this embodiment, interface devices 6a and 6b are provided on the input side and the output side of the process section 5a, respectively. Further, the interface devices 6a and 6b
a, 12b, wafer identification devices 13a, 13b, transfer mechanisms 11a, 11b, and the control devices 39a, 39b are used by the interface devices 6a, 6b.
Controls the operation of.
他方、プロセス加工部5aは制御装置40を有し、該プロ
セス加工部5aの加工処理を制御する。On the other hand, the processing section 5a has a control device 40 and controls the processing of the processing section 5a.
そして、工程制御装置41は、前記制御装置39a,39b,40
を統括制御し、インタフェース装置6a,6bとプロセス加
工部5a間との作業同期を行う。Then, the process control device 41 includes the control devices 39a, 39b, 40
And synchronizing work between the interface devices 6a, 6b and the process processing unit 5a.
尚、前記制御装置39a,39b,40,41は、第６図に示すシ
ステム制御装置10aと通信することによって制御され
る。The control devices 39a, 39b, 40, 41 are controlled by communicating with a system control device 10a shown in FIG.
第９図は、インタフェース部の実施例を説明する図
で、（ａ）はインタフェース部の斜視図、（ｂ）はキャ
リアの斜視図、である。9A and 9B are diagrams illustrating an embodiment of the interface unit, wherein FIG. 9A is a perspective view of the interface unit, and FIG. 9B is a perspective view of the carrier.
本実施例のインタフェース部は、ウェハ42を移載する
ためのハンドラ11cを中心として、ウェハ42を識別する
ためのバーコードリーダ13c、ウェハ42を一時収納する
バッファ部12cとしてキャリア45、から成る。また、エ
レベータ43は搬送機構とインタフェース部の設置高さが
異なる場合に、ウェハ42を上下方向に搬送するためのも
のである。The interface unit according to the present embodiment includes a barcode reader 13c for identifying the wafer 42, and a carrier 45 as a buffer unit 12c for temporarily storing the wafer 42, centering on the handler 11c for transferring the wafer 42. The elevator 43 is for transporting the wafer 42 in the vertical direction when the transport mechanism and the interface unit are installed at different heights.
キャリア45は、バッファ12cと着脱可能であり、作業
員が運搬し易いように取手46を備えている。The carrier 45 is detachable from the buffer 12c, and has a handle 46 for easy transportation by an operator.
（５）ストッカの実施例 第10図は、ストッカの実施例を説明するブロック図で
ある。(5) Embodiment of Stocker FIG. 10 is a block diagram illustrating an embodiment of the stocker.
本実施例のストッカ7aは、キャリア搬入装置17aとキ
ャリア搬出装置17bとを別々に有している。また、ウェ
ハ収納部15a、ウェハ識別装置16a、移載機構14aから成
り、制御装置47が該ストッカ7aの作動を制御する。The stocker 7a of this embodiment has a carrier carrying-in device 17a and a carrier carrying-out device 17b separately. The control unit 47 controls the operation of the stocker 7a. The control unit 47 includes a wafer storage unit 15a, a wafer identification device 16a, and a transfer mechanism 14a.
尚、前記制御装置47は、第６図に示すシステム制御装
置10aと通信することによって制御される。The control device 47 is controlled by communicating with the system control device 10a shown in FIG.
第11図は、ストッカの実施例を説明する平面図であ
る。FIG. 11 is a plan view illustrating an embodiment of a stocker.
本実施例のストッカは、ウェハ42を移載する移載ハン
ド14dを中心として、ウェハを収納するためのウェハ収
納部15a、ウェハを識別するためのバーコードリーダ16
b、キャリア45を搬入するためのキャリア搬入口48、キ
ャリア45を搬出するためのキャリア搬出口49、キャリア
45からウェハ42を引き出すハンドラ14c、キャリア45へ
ウェハを収容するハンドラ14b、から成る。The stocker of this embodiment includes a transfer hand 14d for transferring the wafer 42, a wafer storage unit 15a for storing the wafer, and a barcode reader 16 for identifying the wafer.
b, a carrier entrance 48 for carrying in the carrier 45, a carrier exit 49 for carrying out the carrier 45, a carrier
It comprises a handler 14c for extracting the wafer 42 from 45 and a handler 14b for accommodating the wafer in the carrier 45.
また、バーコードリーダ16bは、搬送機構4aとの間で
出入りするウェハ42と、キャリア45との間で出入りする
ウェハ42とに対し読み取り可能とするため、前記搬送機
構4aとキャリア45のそれぞれの方向からウェハ42が通過
可能となる位置に設けている。In addition, the barcode reader 16b is capable of reading the wafer 42 that enters and exits from the transport mechanism 4a and the wafer 42 that enters and exits from the carrier 45. It is provided at a position where the wafer 42 can pass from the direction.
（６）小規模搬送機構の実施例 第12図は、プロセス加工部と小規模搬送機構を説明す
るブロック図である。(6) Embodiment of Small-Scale Transport Mechanism FIG. 12 is a block diagram illustrating a process processing section and a small-size transport mechanism.
全てのプロセス加工装置を、直接に搬送機構に結合す
ると、工場のスペース利用効率が低下する場合が多い。When all the processing apparatuses are directly connected to the transport mechanism, the space utilization efficiency of the factory is often reduced.
その場合、搬送機構4aに小規模搬送機構4bを枝状に設
け、該小規模搬送機構4bに処理装置5a,5b,5c,5dを結合
すると便利である。In this case, it is convenient to provide the small-sized transport mechanism 4b in the transport mechanism 4a in a branch shape and to connect the processing devices 5a, 5b, 5c, 5d to the small-sized transport mechanism 4b.
ただし、搬送機構4aと小規模搬送機構4bとの結合部に
は、ウェハの移載機構50を設ける必要がある。However, it is necessary to provide a wafer transfer mechanism 50 at the joint between the transfer mechanism 4a and the small-size transfer mechanism 4b.
第13図は、処理装置と搬送機構の結合状態を説明する
斜視図である。FIG. 13 is a perspective view illustrating a combined state of the processing apparatus and the transport mechanism.
処理装置5a〜5dの上部に小規模搬送機構4bを配置し、
該処理装置5a〜5dと該小規模搬送機構4bとの間のウェハ
の移載は、インタフェース装置6a,6bのエレベータ43で
行う。A small-scale transport mechanism 4b is arranged above the processing devices 5a to 5d,
The transfer of wafers between the processing devices 5a to 5d and the small-size transfer mechanism 4b is performed by the elevator 43 of the interface devices 6a and 6b.
そして、加工部51へとウェハを搬送する。 Then, the wafer is transferred to the processing section 51.
以上のように本発明の半導体基板の連続処理システム
は、次に記載する特徴を有している。As described above, the semiconductor substrate continuous processing system of the present invention has the following features.
（１）半導体基板１枚単位での管理が可能である。(1) The management can be performed for each semiconductor substrate.
（２）搬送機構とプロセス加工部との間にはインタフェ
ース部が有り、該インタフェース部は半導体基板の一時
的収納と該収納半導体基板の処理優先順を設定すること
ができる。(2) An interface section is provided between the transport mechanism and the processing section, and the interface section can set the temporary storage of the semiconductor substrate and the processing priority of the stored semiconductor substrate.
（３）半導体基板を次工程のプロセス加工部へ搬送する
場合に、該プロセス加工部が非稼働あるいは該プロセス
加工部の加工処理仕掛品が過大である場合は、半導体基
板を一旦ストッカに収納し、該プロセス加工部の稼働開
始あるいは加工処理仕掛品が適正量となる迄収納する。(3) When transporting the semiconductor substrate to the next process processing section, if the process processing section is not operating or the work in process of the process processing section is excessive, the semiconductor substrate is temporarily stored in a stocker. Then, the process is started until the operation of the processing section is completed or the work-in-process is processed to an appropriate amount.
（４）半導体基板を次工程のプロセス加工部へ搬送する
際に、該次工程に同種の加工処理を行うプロセス加工部
を複数有する場合は、該同種の加工処理を行うプロセス
加工部のうち仕掛品量の少ないプロセス加工部へ搬送す
る。(4) When the semiconductor substrate is transported to the next process step, if there are a plurality of process steps that perform the same type of processing in the next step, the process in the process section that performs the same type of process is performed. It is transported to the process processing part where the quantity is small.
（５）搬送機構の故障あるいはメンテナンス時において
も、システム制御部によるオンライン制御が可能であ
り、半導体基板の運搬を該搬送機構に依らずキャリア単
位で行うことにより処理システムの稼働が可能である。(5) Even in the event of a failure or maintenance of the transport mechanism, online control by the system control unit is possible, and the processing system can be operated by transporting the semiconductor substrate in units of carriers regardless of the transport mechanism.
したがって、本発明の半導体基板の連続処理システム
は、次に記載する効果を有している。Therefore, the semiconductor substrate continuous processing system of the present invention has the following effects.
（１）搬送機構の故障あるいはメンテナンス時において
も、処理システムの稼働が可能であり、処理生産計画の
遅滞を最小限に止めることができる。(1) The processing system can be operated even in the event of a failure or maintenance of the transport mechanism, and delays in the processing production plan can be minimized.
（２）加工処理生産計画に遅延する半導体基板を優先的
に処理することが可能であり、複数ロットの半導体基板
に対し、同時にしかも高水準で所定納期を満足すること
ができる。(2) Processing It is possible to preferentially process semiconductor substrates that are delayed in the production plan, and it is possible to satisfy a predetermined delivery date simultaneously and at a high level with respect to a plurality of lots of semiconductor substrates.
（３）複数種の半導体基板を同時に処理することが可能
であり、該半導体基板のプロセシング・タイムがそれぞ
れ異なる場合においても、同時にしかも高水準で所定納
期を満足することができる。(3) A plurality of types of semiconductor substrates can be processed simultaneously, and even when the processing times of the semiconductor substrates are different from each other, the predetermined delivery date can be satisfied simultaneously and at a high level.
（４）バッファは着脱可能なように構成しており、搬送
機構のダウンに対して、人手によるキャリアの搬送がで
きる。(4) The buffer is configured to be detachable, so that the carrier can be manually transported when the transport mechanism is down.
以上のような結果、複数ロットあるいは複数種の半導
体基板の連続処理に対し、極めて柔軟で生産性の高い処
理システムを実現することができる。As a result, an extremely flexible and highly productive processing system can be realized for continuous processing of a plurality of lots or a plurality of types of semiconductor substrates.
第１図は、本発明の基本原理を説明するブロック図、 第２図は、インタフェース部の基本構成を説明するブロ
ック図、 第３図は、ストッカの基本構成を説明するブロック図、 第４図は、第１モードのシステム運用手順を説明するフ
ローチャート、 第５図は、第２モードのシステム運用手順を説明するフ
ローチャート、 第６図は、実施例を説明するブロック図、 第７図は、ASIC製造のウェハプロセスを説明するフロー
チャートで、（ａ）は基本的な作業を説明するフローチ
ャート、（ｂ）は前記（ａ）の各工程間にそれぞれ在る
サブルーチンを説明するフローチャート、 第８図は、インタフェース部の実施例を説明するブロッ
ク図、 第９図は、インタフェース部の実施例を説明する図で、
（ａ）はインタフェース部の斜視図、（ｂ）はキャリア
の斜視図、 第10図は、ストッカの実施例を説明するブロック図、 第11図は、ストッカの実施例を説明する平面図、 第12図は、プロセス加工部と小規模搬送機構を説明する
ブロック図、 第13図は、処理装置と搬送機構の結合状態を説明する斜
視図、 第14図は、従来の処理装置の概略を説明する平面図、で
ある。 図において、1Aは初期酸化セクタ、1Bはドレイン・セク
タ、1Cはゲート酸化セクタ、1Dはレジスト露光セクタ、
1Eは金属化セクタ、1Fは焼結セクタ、２は中央輸送装
置、３はローダ、４は搬送機構、５はプロセス加工部、
６はインタフェース部、７はストッカ、８は検査装置、
９は搬送制御部、10はシステム制御部、11,14,50は移載
機構、12はバッファ部、13,16はウェハ識別部、17はキ
ャリア搬入／搬出部、18は第１電子ビーム露光装置、19
は第２電子ビーム露光装置、20は第１ステッパ露光装
置、21は第２ステッパ露光装置、22はレジスト塗布装
置、23はレジスト現像装置、24は第1ALエッチング装
置、25は第2ALエッチング装置、26は第1PSGエッチング
装置、27は第2PSGエッチング装置、28は第1ALデポジシ
ョン装置、29は第2ALデポジション装置、30は第1PSGデ
ポジション装置、31は第2PSGデポジション装置、32は第
１検査装置、33は第２検査装置、34は第３検査装置、35
は第１ストッカ、36は第２ストッカ、37は測定装置、38
はナンバリング装置、39a,39bはインタフェース装置の
制御装置、40はプロセス加工部の制御装置、41は工程制
御装置、42はウェハ、43はエレベータ、44はウェハ台、
45はキャリア、46は取手、47はストッカの制御装置、48
はキャリア搬入口、49はキャリア搬出口、51は加工部、
104はアンローダ、をそれぞれ示している。FIG. 1 is a block diagram illustrating a basic principle of the present invention, FIG. 2 is a block diagram illustrating a basic configuration of an interface unit, FIG. 3 is a block diagram illustrating a basic configuration of a stocker, FIG. Is a flowchart for explaining a system operation procedure in the first mode, FIG. 5 is a flowchart for explaining a system operation procedure in the second mode, FIG. 6 is a block diagram for explaining the embodiment, and FIG. FIGS. 8A and 8B are flow charts for explaining a manufacturing wafer process, wherein FIG. 8A is a flow chart for explaining a basic operation, FIG. 8B is a flow chart for explaining a subroutine between the respective steps of FIG. FIG. 9 is a block diagram illustrating an embodiment of the interface unit. FIG. 9 is a diagram illustrating an embodiment of the interface unit.
(A) is a perspective view of an interface unit, (b) is a perspective view of a carrier, FIG. 10 is a block diagram illustrating an embodiment of a stocker, FIG. 11 is a plan view illustrating an embodiment of a stocker, FIG. 12 is a block diagram illustrating a process processing unit and a small-sized transport mechanism. FIG. 13 is a perspective view illustrating a coupled state of a processing apparatus and a transport mechanism. FIG. 14 illustrates an outline of a conventional processing apparatus. FIG. In the figure, 1A is an initial oxidation sector, 1B is a drain sector, 1C is a gate oxidation sector, 1D is a resist exposure sector,
1E is a metallization sector, 1F is a sintering sector, 2 is a central transportation device, 3 is a loader, 4 is a transport mechanism, 5 is a processing section,
6 is an interface unit, 7 is a stocker, 8 is an inspection device,
9 is a transport control unit, 10 is a system control unit, 11, 14, 50 is a transfer mechanism, 12 is a buffer unit, 13, 16 is a wafer identification unit, 17 is a carrier loading / unloading unit, and 18 is first electron beam exposure Equipment, 19
Is a second electron beam exposure device, 20 is a first stepper exposure device, 21 is a second stepper exposure device, 22 is a resist coating device, 23 is a resist developing device, 24 is a first AL etching device, 25 is a second AL etching device, 26 is the first PSG etching device, 27 is the second PSG etching device, 28 is the first AL deposition device, 29 is the second AL deposition device, 30 is the first PSG deposition device, 31 is the second PSG deposition device, and 32 is the first Inspection device, 33 is the second inspection device, 34 is the third inspection device, 35
Is the first stocker, 36 is the second stocker, 37 is the measuring device, 38
Is a numbering device, 39a and 39b are interface device control devices, 40 is a process processing unit control device, 41 is a process control device, 42 is a wafer, 43 is an elevator, 44 is a wafer table,
45 is a carrier, 46 is a handle, 47 is a stocker control device, 48
Is the carrier entrance, 49 is the carrier exit, 51 is the processing section,
Reference numeral 104 denotes an unloader.
フロントページの続き (72)発明者 重見 修久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 豊田 隆之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭62−286242（ＪＰ，Ａ) 特開 昭63−139811（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/02 H01L 21/68Continuing from the front page (72) Inventor Shuhisa Shigemi 1015 Uedanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Takayuki Toyoda 1015 Kamodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited (56) References JP-A-62-286242 (JP, A) JP-A-63-139811 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/02 H01L 21/68
Claims (5)
プロセス加工部（５）を、該半導体基板の搬送機構
（４）で結合し、該半導体基板の連続処理を行うシステ
ムにおいて、前記各プロセス加工部（５）は、搬送機構
（４）と該プロセス加工部（５）との間で半導体基板の
移載を行う移載機構（11）と、該半導体基板の識別を行
うウェハ識別部（13）と、該半導体基板の一時的収納を
行うバッファ部（12）と、から成るインタフェース部
（６）を介して搬送機構（４）と結合し、 搬送機構（４）に結合しており、プロセス加工中の半導
体基板を一時的に収納するために、該半導体基板を収納
するためのウェハ収納部（15）と、該ウェハ収納部（1
5）と搬送機構（４）との間で半導体基板の移載を行う
移載機構（14）と、該半導体基板の識別を行うウェハ識
別部（16）と、該半導体基板の搬入・搬出が可能なキャ
リア搬入／搬出部（17）と、から成るストッカ（７）
と、 前記搬送機構（４）の搬送を制御する搬送制御部（９）
と、 前記プロセス加工部（５）と、インタフェース部（６）
と、ストッカ（７）と、搬送制御部（９）との間におい
て、それぞれと通信し制御するシステム制御部（10）と
を備え、 インタフェース部（６）のバッファ部（12）は、半導体
基板を収納すると同時に該インタフェース部（６）と着
脱可能で該半導体基板の運搬を行うためのキャリアで構
成し、 ストッカ（７）のキャリア搬入／搬出部（17）は、さら
に、前記キャリアの着脱が可能であることを特徴とする
半導体基板の連続処理システム。1. A system for continuously processing semiconductor substrates, wherein each processing section (5) for performing a predetermined processing on a semiconductor substrate is connected by a transfer mechanism (4) for the semiconductor substrate. The processing unit (5) includes a transfer mechanism (11) for transferring a semiconductor substrate between the transport mechanism (4) and the process processing unit (5), and a wafer identification unit (11) for identifying the semiconductor substrate. 13), a buffer unit (12) for temporarily storing the semiconductor substrate, and an interface unit (6) composed of an interface unit (6), which is coupled to the transport mechanism (4), and is coupled to the transport mechanism (4); In order to temporarily store a semiconductor substrate being processed, a wafer storage unit (15) for storing the semiconductor substrate and the wafer storage unit (1).
A transfer mechanism (14) for transferring a semiconductor substrate between 5) and a transfer mechanism (4), a wafer identification unit (16) for identifying the semiconductor substrate, and a loading / unloading of the semiconductor substrate. A stocker (7) comprising a possible carrier loading / unloading section (17)
And a transport controller (9) for controlling transport of the transport mechanism (4).
And the process processing section (5) and the interface section (6).
And a system control unit (10) that communicates with and controls the stocker (7) and the transport control unit (9). The buffer unit (12) of the interface unit (6) includes a semiconductor substrate. And a carrier for carrying the semiconductor substrate, which is detachable from the interface unit (6) at the same time as storing the semiconductor substrate. The carrier loading / unloading unit (17) of the stocker (7) further includes a detachable carrier. A continuous processing system for semiconductor substrates, characterized in that it is possible.
セス加工部（５）で処理した半導体基板を検査する検査
装置（８）を備えていることを特徴とする請求項１記載
の半導体基板の連続処理システム。2. The apparatus according to claim 1, further comprising an inspection device coupled to said transport mechanism for inspecting a semiconductor substrate processed in each of the processing sections. Continuous processing system for semiconductor substrates.
搬送し、 システム制御部（10）が、プロセス加工部（５）と、イ
ンタフェース部（６）と、ストッカ（７）と、搬送制御
部（９）と、の間で通信し制御することによって、該シ
ステム制御部（10）に予めプログラムした手順にしたが
い各プロセス加工部（５）に半導体基板を搬送し、該半
導体基板の連続処理を行い、 半導体基板を次工程のプロセス加工部（５）へ搬送する
場合に、該次工程が半導体基板の受け入れ容量を超える
時は、該半導体基板をストッカ（７）へ搬送し、該スト
ッカ（７）では該半導体基板をウェハ識別部（16）で個
別識別した後にウェハ収納部（15）に収納し、 前記次工程が半導体基板の受け入れを可能とした時は、
システム制御部（10）のプログラムにしたがって順にス
トッカ（７）のウェハ収納部（15）から半導体基板を搬
出し、ウェハ識別部（16）で個別識別した後に該次工程
に搬送し、 前記各プロセス加工部（５）における各半導体基板の加
工処理の優先順は、システム制御部（10）がインタフェ
ース部（６）と通信することによって決定し、該決定
は、該インタフェース部（６）のウェハ識別部（13）で
個別識別しその後バッファ部（12）に収納した半導体基
板のうち、該システム制御部（10）のプログラムにした
がって順に行うこと、 を特徴とする請求項１記載の半導体基板の連続処理シス
テム。3. A semiconductor substrate is transported by the transport mechanism (4), and a system control unit (10) includes a process processing unit (5), an interface unit (6), a stocker (7), and a transport control unit. By communicating and controlling between (9) and (9), the semiconductor substrate is transported to each processing section (5) according to a procedure programmed in advance in the system control section (10), and the continuous processing of the semiconductor substrate is performed. Then, when the semiconductor substrate is transferred to the process processing section (5) in the next step, if the next step exceeds the receiving capacity of the semiconductor substrate, the semiconductor substrate is transferred to the stocker (7), and the stocker (7) is transferred. In)), the semiconductor substrate is individually identified by the wafer identification unit (16), and then stored in the wafer storage unit (15). When the next step enables the reception of the semiconductor substrate,
In accordance with the program of the system control unit (10), the semiconductor substrates are sequentially unloaded from the wafer storage unit (15) of the stocker (7), individually identified by the wafer identification unit (16), and then transported to the next process. The priority order of the processing of each semiconductor substrate in the processing section (5) is determined by the system control section (10) communicating with the interface section (6), and the determination is made by the wafer identification of the interface section (6). 2. The continuation of semiconductor substrates according to claim 1, wherein the semiconductor substrates individually identified by the unit (13) and subsequently stored in the buffer unit (12) are sequentially performed according to a program of the system control unit (10). Processing system.
の処理を行う複数個（５−11）（５−12）…が備えられ
ており、次工程のプロセス加工部（５）への半導体基板
の搬送は、同種の複数プロセス加工部（５−11）（５−
12）…のうち、該複数のプロセス加工部のそれぞれと結
合するインタフェース部（６）のバッファ部（12）の空
き容量が大きいプロセス加工部を選択して行うことを特
徴とする請求項１記載の半導体基板の連続処理システ
ム。4. Each of the processing sections (5) is provided with a plurality (5-11) (5-12)... Each of which performs the same type of processing. The transfer of the semiconductor substrate of the same type is performed by the same type of multiple
12. The method according to claim 1, wherein, among the plurality of processing units, a processing unit having a large free space in the buffer unit of the interface unit coupled to each of the plurality of processing units is selected. Semiconductor substrate continuous processing system.
は、半導体基板を該搬送機構（４）によらずに運搬し、 システム制御部（10）がプロセス加工部（５）と、イン
タフェース部（６）と、ストッカ（７）と、の間で通信
し制御することによって、該システム制御部（10）に予
めプログラムした手順にしたがい各プロセス加工部
（５）にキャリア単位での半導体基板の運搬を指示し、
該半導体基板の連続処理を行い、 キャリアを前工程から次工程へ運搬する場合は、まずキ
ャリアをストッカ（７）のキャリア搬入／搬出部（17）
に装着し、 前記ストッカ（７）ではキャリア中の半導体基板をウェ
ハ識別部（16）で個別識別した後にウェハ収納部（15）
に一旦収納し、次にシステム制御部（10）の指示によっ
て前記次工程へ運搬する半導体基板のみをウェハ収納部
（15）から搬出し、ウェハ識別部（16）で個別識別した
後にキャリア搬入／搬出部（17）に装着したキャリアに
収容し、 前記収納の完了したキャリアを搬送機構（４）によらず
に前記次工程へ運搬し、 前記各プロセス加工部（５）における各半導体基板の加
工処理の優先順は、システム制御部（10）がインタフェ
ース部（６）と通信することによって決定し、該決定
は、該インタフェース部（６）のウェハ識別部（13）で
個別識別しその後バッファ部（12）に収納した半導体基
板のうち、該システム制御部（10）のプログラムにした
がって順に行うこと、 を特徴とする請求項１記載の半導体基板の連続処理シス
テム。5. Normally, the semiconductor substrate operates as described in claim 3. On the other hand, when the transport mechanism (4) is out of order or during maintenance, the semiconductor substrate is transported without using the transport mechanism (4). The unit (10) communicates with and controls the process processing unit (5), the interface unit (6), and the stocker (7), thereby following a procedure preprogrammed in the system control unit (10). Instruct each process processing section (5) to transport the semiconductor substrate in carrier units,
When carrying out the continuous processing of the semiconductor substrate and transporting the carrier from the previous process to the next process, first, the carrier is transferred to the carrier loading / unloading section (17) of the stocker (7).
In the stocker (7), the semiconductor substrate in the carrier is individually identified by the wafer identification section (16), and then the wafer storage section (15)
The semiconductor substrate to be transported to the next process is then unloaded from the wafer storage unit (15) according to an instruction from the system control unit (10), and is individually identified by the wafer identification unit (16). The carrier accommodated in the unloading unit (17) is accommodated in the carrier, and the carrier whose accommodation is completed is transported to the next process without using the transport mechanism (4). The processing priority is determined by the system control unit (10) communicating with the interface unit (6), and the determination is individually performed by the wafer identification unit (13) of the interface unit (6), and then the buffer unit is determined. 2. The continuous semiconductor substrate processing system according to claim 1, wherein the semiconductor substrate stored in (12) is sequentially performed according to a program of the system control unit (10).
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16833389A JP2850018B2 (en) | 1989-06-30 | 1989-06-30 | Semiconductor substrate continuous processing system |
| US07/403,355 US5024570A (en) | 1988-09-14 | 1989-09-06 | Continuous semiconductor substrate processing system |
| DE68921273T DE68921273T2 (en) | 1988-09-14 | 1989-09-12 | System for the continuous treatment of semiconductor substrates. |
| EP89309250A EP0359525B1 (en) | 1988-09-14 | 1989-09-12 | Continuous semiconductor substrate processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16833389A JP2850018B2 (en) | 1989-06-30 | 1989-06-30 | Semiconductor substrate continuous processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334441A JPH0334441A (en) | 1991-02-14 |
| JP2850018B2 true JP2850018B2 (en) | 1999-01-27 |
Family
ID=15866110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16833389A Expired - Fee Related JP2850018B2 (en) | 1988-09-14 | 1989-06-30 | Semiconductor substrate continuous processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850018B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668056A (en) * | 1990-12-17 | 1997-09-16 | United Microelectronics Corporation | Single semiconductor wafer transfer method and manufacturing system |
| JP2536459Y2 (en) * | 1991-05-16 | 1997-05-21 | 株式会社シマノ | Fishing reel |
| KR100576814B1 (en) * | 1999-11-12 | 2006-05-10 | 삼성전자주식회사 | A system for carring wafer carriers |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3889355A (en) * | 1973-02-05 | 1975-06-17 | Ibm | Continuous processing system |
| JPS5850750A (en) * | 1981-09-19 | 1983-03-25 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS58145144A (en) * | 1982-02-22 | 1983-08-29 | Nec Corp | Wafers conveying device |
| JPS6084819A (en) * | 1983-10-14 | 1985-05-14 | Mitsubishi Electric Corp | Semiconductor manufacturing apparatus |
| JPS605516A (en) * | 1984-05-11 | 1985-01-12 | Hitachi Ltd | Device for processing semiconductor wafer |
| JPS61271832A (en) * | 1985-05-28 | 1986-12-02 | Canon Inc | Position detecting apparatus |
| JPS61123150A (en) * | 1985-10-23 | 1986-06-11 | Hitachi Ltd | Production apparatus |
| JPS63220513A (en) * | 1987-03-09 | 1988-09-13 | Oki Electric Ind Co Ltd | Data management method for monitor wafer |
| JPH0831431B2 (en) * | 1987-11-11 | 1996-03-27 | 東京エレクトロン株式会社 | Inspection methods |
-
1989
- 1989-06-30 JP JP16833389A patent/JP2850018B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334441A (en) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0359525B1 (en) | Continuous semiconductor substrate processing system | |
| US7522969B2 (en) | Methods and apparatus for material control system interface | |
| US7778721B2 (en) | Small lot size lithography bays | |
| US4544318A (en) | Manufacturing system | |
| US7603195B2 (en) | Methods and apparatus for integrating large and small lot electronic device fabrication facilities | |
| US6351686B1 (en) | Semiconductor device manufacturing apparatus and control method thereof | |
| JPH07122622A (en) | Production system and production method | |
| US7672748B2 (en) | Automated manufacturing systems and methods | |
| US8702370B2 (en) | Substrate transfer method for performing processes including photolithography sequence | |
| JP2003188229A (en) | System and method for manufacturing wafer | |
| US8160736B2 (en) | Methods and apparatus for white space reduction in a production facility | |
| JPH0722490A (en) | Device and method for automatically arranging lots | |
| JP5223778B2 (en) | Substrate processing apparatus, substrate processing method, and storage medium | |
| US9250623B2 (en) | Methods and systems for fabricating integrated circuits utilizing universal and local processing management | |
| US8306646B2 (en) | Coating and developing apparatus, coating and developing method, and storage medium | |
| JPH07101706B2 (en) | Wafer continuous processing apparatus and continuous processing method | |
| JP5183861B2 (en) | Method of using a small lot size substrate carrier and semiconductor device manufacturing facility | |
| JP2850018B2 (en) | Semiconductor substrate continuous processing system | |
| JPH07237095A (en) | Continuous production method for various kinds and device therefor | |
| US6996448B2 (en) | Transport system with multiple-load-port stockers | |
| US7032739B2 (en) | Intermediate product carrying apparatus, and intermediate product carrying method | |
| TW201519352A (en) | Substrate processing device, substrate processing method and memory medium | |
| JP2001102427A (en) | Process treating method, device thereof, semicoductor manufacturing line and transfer method of substrate to be treated in semiconductor manufacturing line | |
| JP2719524B2 (en) | Semiconductor manufacturing equipment | |
| JP7347658B2 (en) | Substrate processing equipment and substrate processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |