JP2848987B2 - Waveform equalization circuit - Google Patents
Waveform equalization circuitInfo
- Publication number
- JP2848987B2 JP2848987B2 JP3214211A JP21421191A JP2848987B2 JP 2848987 B2 JP2848987 B2 JP 2848987B2 JP 3214211 A JP3214211 A JP 3214211A JP 21421191 A JP21421191 A JP 21421191A JP 2848987 B2 JP2848987 B2 JP 2848987B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- output
- outputting
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、入力映像信号に波形歪
が含まれている場合に、これを自動的に補正する波形等
化回路に関するものであり、更に詳しくは、入力映像信
号に、波形等化に用いるゴースト除去用の基準信号が含
まれていない場合でも、該基準信号に代わる任意の映像
波形を用いて波形等化を行うことのできる波形等化回路
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform equalizing circuit for automatically correcting a waveform distortion in an input video signal when the input video signal includes the waveform distortion. The present invention relates to a waveform equalization circuit that can perform waveform equalization using an arbitrary video waveform instead of the reference signal even when a ghost removal reference signal used for waveform equalization is not included.
【0002】[0002]
【従来の技術】平成元年のクリアビジョン放送の開始を
契機として、すべての放送波の映像信号垂直帰線期間中
に、ゴースト除去用の基準信号(GCR信号)が挿入さ
れることになり、この信号を用いて、高精度なゴースト
の除去、伝送路における波形歪の等化、を行うことがで
きるようになった。2. Description of the Related Art With the start of the clear vision broadcasting in 1989, a reference signal (GCR signal) for ghost removal is inserted during a vertical retrace period of video signals of all broadcast waves. Using this signal, ghost removal with high accuracy and equalization of waveform distortion in a transmission path can be performed.
【0003】かかるゴースト除去用の基準信号(GCR
信号)を用いて行う波形等化回路の一例を図2に示す。
同図において、201は映像信号入力端子、202はA
D変換器、203はトランスバーサルフィルタ、204
はDA変換器、205は映像信号出力端子、206はノ
イズ除去回路、207は波形メモリ、208は差分回
路、209は減算器、210は基準波形発生回路、21
1はタップ係数制御回路、212はタップ係数メモリで
ある。A ghost removal reference signal (GCR)
FIG. 2 shows an example of a waveform equalizing circuit using the signal (e.g., signal).
In the figure, 201 is a video signal input terminal, 202 is A
D converter 203, transversal filter 203
Is a DA converter, 205 is a video signal output terminal, 206 is a noise removal circuit, 207 is a waveform memory, 208 is a difference circuit, 209 is a subtractor, 210 is a reference waveform generation circuit, 21
1 is a tap coefficient control circuit, and 212 is a tap coefficient memory.
【0004】次に回路動作を説明する。AD変換器20
2によってディジタル信号に変換された映像信号は、ト
ランスバーサルフィルタ203を介して、ノイズ除去回
路206へ入力される。通常、波形等化動作開始時にお
けるトランスバーサルフィルタのタップ係数は全て0で
あり、入力した映像信号はそのまま後段へと出力され
る。Next, the circuit operation will be described. AD converter 20
The video signal converted into a digital signal by 2 is input to the noise removal circuit 206 via the transversal filter 203. Normally, the tap coefficients of the transversal filter at the start of the waveform equalization operation are all 0, and the input video signal is output as it is to the subsequent stage.
【0005】ノイズ除去回路206では、映像信号中の
GCR信号を含む部分を抽出し、数フィールド分平均化
してランダムなノイズ成分を除去し、波形メモリ207
へ記憶する。波形メモリ207から読み出したGCR信
号は、差分回路208において微分されインパルス波形
となる。[0005] The noise removing circuit 206 extracts a portion including the GCR signal in the video signal, averages it for several fields, removes a random noise component, and removes the noise component.
To memorize. The GCR signal read from the waveform memory 207 is differentiated by the difference circuit 208 to form an impulse waveform.
【0006】基準波形発生回路210からは理想的なG
CR信号のインパルス波形が出力され、減算器209に
おいて、入力映像信号から抽出したGCR信号(差分回
路208の出力)と減算され、その結果、歪による誤差
信号が出力される。From the reference waveform generation circuit 210, an ideal G
The impulse waveform of the CR signal is output, and the subtractor 209 subtracts the impulse waveform from the GCR signal (output of the difference circuit 208) extracted from the input video signal. As a result, an error signal due to distortion is output.
【0007】こうして得られた歪による誤差を基に、タ
ップ係数制御回路211において、トランスバーサルフ
ィルタ203に与えるべきタップ係数が算出され、タッ
プ係数メモリ212に記憶される。タップ係数メモリ2
12から読み出されたタップ係数を、トランスバーサル
フィルタ203に与えることによって、入力した映像信
号の歪が軽減されて該フィルタ203から出力される。The tap coefficient to be given to the transversal filter 203 is calculated in the tap coefficient control circuit 211 based on the error caused by the distortion thus obtained, and stored in the tap coefficient memory 212. Tap coefficient memory 2
By providing the tap coefficients read from the filter 12 to the transversal filter 203, the distortion of the input video signal is reduced and output from the filter 203.
【0008】上記動作を繰り返し行なうことによって徐
々に歪を軽減して行き、最終的に等化された映像信号
は、DA変換器204を介して出力される。このような
波形等化回路を記載した文献例としては特開平1−28
4179号公報などを挙げることができる。By repeating the above operation, the distortion is gradually reduced, and the finally equalized video signal is output via the DA converter 204. An example of a document describing such a waveform equalizing circuit is disclosed in JP-A-1-228.
No. 4179, and the like.
【0009】[0009]
【発明が解決しようとする課題】上記従来技術による波
形等化回路では、何らかの理由で、入力映像信号にGC
R信号が挿入されていない場合、それに対する配慮がな
されておらず、システムの誤動作を招いたり、画質を劣
化させたりする可能性があった。既に述べたように、放
送波にはGCR信号が挿入されているが、ビデオディス
ク、VTR、CATVなどからの映像信号にはGCR信
号は挿入されておらず、GCR信号の挿入されていない
映像信号が入力される場合も多いわけである。In the above-described waveform equalizing circuit according to the prior art, for some reason, the input video signal is subjected to GC.
If the R signal is not inserted, no consideration is given to it, and there is a possibility of causing a system malfunction or deteriorating image quality. As described above, a GCR signal is inserted in a broadcast wave, but a GCR signal is not inserted in a video signal from a video disc, VTR, CATV, or the like, and a video signal without a GCR signal is inserted. Is often input.
【0010】本発明の目的は、上記問題点を解決し、入
力された映像信号にGCR信号が挿入されている場合は
勿論、挿入されていない場合にも、正しく動作する波形
等化回路を提供することにある。An object of the present invention is to solve the above-mentioned problems and to provide a waveform equalizing circuit which operates correctly even when a GCR signal is inserted into an input video signal as well as when it is not inserted. Is to do.
【0011】[0011]
【課題を解決するための手段】上記目的は、波形等化回
路において、入力映像信号にGCR信号が挿入されてい
るか否かを検出する手段と、挿入されている場合には該
GCR信号を用い、挿入されていない場合には、任意の
映像波形を用いて、波形歪みとしての遅延時間を検出す
る遅延検出手段と、を設けることによって達成される。The object of the present invention is to provide a waveform equalizing circuit for detecting whether or not a GCR signal is inserted into an input video signal, and using the GCR signal when the signal is inserted. In the case where it is not inserted, the delay is achieved by providing a delay detecting means for detecting a delay time as waveform distortion using an arbitrary video waveform.
【0012】[0012]
【作用】GCR信号挿入の有無を検出する手段は、映像
信号にGCR信号が挿入されているかどうかを検出し、
出力する。この出力により、波形等化に用いる信号をG
CR信号にするか、映像波形にするか決定する。遅延検
出手段は、GCR信号或いは映像波形から波形歪みとし
ての遅延時間を検出する。その検出された遅延時間に対
応するトランスバーサルフィルタ内のタップを所要の値
に設定すれば、入力映像信号に含まれるゴーストや波形
歪を除去することができる。The means for detecting the presence or absence of GCR signal insertion detects whether or not a GCR signal has been inserted into the video signal,
Output. By this output, the signal used for waveform equalization is G
It is determined whether to use a CR signal or a video waveform. The delay detecting means detects a delay time as waveform distortion from the GCR signal or the video waveform. By setting the tap in the transversal filter corresponding to the detected delay time to a required value, ghost and waveform distortion included in the input video signal can be removed.
【0013】[0013]
【実施例】以下、本発明の実施例について説明する。図
1は、本発明の一実施例を示すブロック図である。同図
において、101は映像信号入力端子、102はAD変
換器、103はトランスバーサルフィルタ、104はD
A変換器、105は映像信号出力端子、106はノイズ
除去回路、107は波形メモリ、108は遅延検出回
路、109は減算器、110は基準波形発生回路、11
1はタップ係数制御回路、112はタップ係数メモリ、
113はGCR検出回路、114は積分回路である。Embodiments of the present invention will be described below. FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, 101 is a video signal input terminal, 102 is an AD converter, 103 is a transversal filter, and 104 is a D
A converter, 105 is a video signal output terminal, 106 is a noise removal circuit, 107 is a waveform memory, 108 is a delay detection circuit, 109 is a subtractor, 110 is a reference waveform generation circuit, 11
1 is a tap coefficient control circuit, 112 is a tap coefficient memory,
113 is a GCR detection circuit, and 114 is an integration circuit.
【0014】以下、動作について説明する。まず、波形
等化動作の概要について説明する。動作開始時には、ト
ランスバーサルフィルタ103内のタップ係数を全て0
に設定しておき、入力した映像信号をそのまま通過させ
てノイズ除去回路106へと供給する。ノイズ除去回路
106では、映像信号中のGCR信号部分を抽出し、波
形メモリ107を用いて、映像信号を数フィールド分平
均化することによりノイズ成分を除去する。The operation will be described below. First, an outline of the waveform equalizing operation will be described. At the start of operation, all tap coefficients in the transversal filter 103 are set to 0.
, And the input video signal is passed through as it is and supplied to the noise removal circuit 106. The noise removing circuit 106 extracts a GCR signal portion in the video signal, and uses the waveform memory 107 to average the video signal for several fields to remove a noise component.
【0015】このようにしてノイズ成分を除去されたG
CR信号は、遅延検出回路108に入力され、不要波
(ゴースト)の主信号からの遅延時間が歪み情報として
検出される。遅延検出回路108から出力された歪み情
報は、積分回路114に入力される。この積分回路11
4は、通常は何も処理せずに信号を出力する。積分回路
114から出力された歪み情報は、減算器109に入力
される。The G from which the noise component has been removed in this way
The CR signal is input to the delay detection circuit 108, and the delay time from the main signal of the unnecessary wave (ghost) is detected as distortion information. The distortion information output from the delay detection circuit 108 is input to the integration circuit 114. This integration circuit 11
4 normally outputs a signal without any processing. The distortion information output from the integration circuit 114 is input to the subtractor 109.
【0016】減算器109において、基準波形発生回路
110からの信号と積分回路114からの歪み情報との
間で減算が行われて得られた歪み情報は、タップ係数制
御回路111に入力され、ここでこの歪み情報を基に、
所要のタップ係数を算出し、タップ係数メモリ112に
記憶する。それと共に、算出されたタップ係数がトラン
スバーサルフィルタ103に与えられ、該フィルタ10
3内のタップ係数を制御し、第1回目の波形等化動作を
終了する。In the subtractor 109, the distortion information obtained by performing the subtraction between the signal from the reference waveform generation circuit 110 and the distortion information from the integration circuit 114 is input to a tap coefficient control circuit 111. Based on this distortion information,
The required tap coefficient is calculated and stored in the tap coefficient memory 112. At the same time, the calculated tap coefficients are given to the transversal filter 103, and the filter 10
Then, the tap coefficients in 3 are controlled, and the first waveform equalization operation ends.
【0017】図3は、図1におけるトランスバーサルフ
ィルタ103の回路構成を示すブロック図である。同図
において、301は映像信号入力端子、302、30
3、304、305は遅延回路、306、307、30
8、309は乗算器、310、311、312、313
はタップ係数入力端子、314、315は加算器、31
6は映像信号出力端子である。FIG. 3 is a block diagram showing a circuit configuration of the transversal filter 103 in FIG. In the figure, reference numeral 301 denotes a video signal input terminal;
3, 304, 305 are delay circuits, 306, 307, 30
8, 309 are multipliers, 310, 311, 312, 313
Is a tap coefficient input terminal, 314 and 315 are adders, 31
Reference numeral 6 denotes a video signal output terminal.
【0018】歪み情報を基に算出されたタップ係数(各
遅延時間に応じたタップ係数)をタップ係数入力端子3
10、311、312、313から与えることによっ
て、加算器314の出力には補正信号が得られる。この
信号を入力信号に加算することによって波形等化を行な
う。動作開始時には補正信号は0であるから、入力信号
は遅延回路302、加算器315を通ってそのまま出力
される。A tap coefficient (a tap coefficient corresponding to each delay time) calculated based on the distortion information is input to a tap coefficient input terminal 3.
The correction signal is obtained from the output of the adder 314 by giving the signals from 10, 311, 312, and 313. Waveform equalization is performed by adding this signal to the input signal. Since the correction signal is 0 at the start of the operation, the input signal is output as it is through the delay circuit 302 and the adder 315.
【0019】次に図4は、図1におけるノイズ除去回路
106の回路構成を示すブロック図である。同図におい
て、401は映像信号入力端子、402は切り替え信号
発生回路、403はバッファメモリ、404は乗算器、
405、408は選択回路、406は加算器、407は
除算器、409は初期化信号入力端子、410はGCR
信号入力端子、411、412はGCR信号出力端子で
ある。FIG. 4 is a block diagram showing a circuit configuration of the noise removing circuit 106 in FIG. In the figure, 401 is a video signal input terminal, 402 is a switching signal generation circuit, 403 is a buffer memory, 404 is a multiplier,
405 and 408 are selection circuits, 406 is an adder, 407 is a divider, 409 is an initialization signal input terminal, and 410 is a GCR
Signal input terminals 411 and 412 are GCR signal output terminals.
【0020】図8は、図4に示すノイズ除去回路の動作
を説明するための波形図である。図4において、図8の
(a)に示されるようなGCR波形(入力映像信号から
抽出されたGCR信号の含まれる部分)を抽出し、バッ
ファメモリ403に一旦記憶する。なお、GCR信号
は、映像信号の垂直帰線区間の18Hと281Hに、8
フィールドシーケンスで送られるバー信号であること
は、良く知られている通りである。FIG. 8 is a waveform chart for explaining the operation of the noise elimination circuit shown in FIG. In FIG. 4, a GCR waveform (a portion including the GCR signal extracted from the input video signal) as shown in FIG. 8A is extracted and temporarily stored in the buffer memory 403. It should be noted that the GCR signal is set at 8H and 281H in the vertical retrace interval of the video signal,
It is well known that the bar signal is transmitted in a field sequence.
【0021】この時、切り替え信号発生回路402で
は、入力されたGCR信号がsinX/Xバー信号かペ
デスタルレベル信号かを判断し、切り替え信号を出力す
る。選択回路405では、切り替え信号に応じて、GC
R信号が図8の(a)に示すsinX/Xバー信号の時
はバッファメモリ403の出力を選択し、図8の(b)
に示すペデスタルレベル信号のときは、乗算器404に
よって−1倍した信号を選択する。その後、加算器40
6において、選択回路408からの出力と加算し波形メ
モリ107へ記憶する。At this time, the switching signal generation circuit 402 determines whether the input GCR signal is a sinX / X bar signal or a pedestal level signal, and outputs a switching signal. In the selection circuit 405, the GC
When the R signal is a sinX / X bar signal shown in FIG. 8A, the output of the buffer memory 403 is selected, and FIG.
In the case of the pedestal level signal shown in FIG. Then, the adder 40
At 6, the output from the selection circuit 408 is added and stored in the waveform memory 107.
【0022】初期状態では、選択回路408は、GND
側すなわち0を選択することにより、入力したGCR信
号をそのまま波形メモリ107へ記憶するようにし、2
フィールド目からは、波形メモリ107の出力を選択し
て、入力したGCR信号との加算を行なってから波形メ
モリ107へ記憶する。In the initial state, the selection circuit 408 is connected to GND
By selecting 0, ie, 0, the input GCR signal is stored in the waveform memory 107 as it is,
From the field, the output of the waveform memory 107 is selected, added to the input GCR signal, and stored in the waveform memory 107.
【0023】この動作を毎フィールド繰り返して数フィ
ールド分加算したGCR信号は、除算器407におい
て、ゲインを1/N倍することによって、図8(c)に
示すようなノイズを除去したGCR波形となり、出力端
子412から出力される。加算するフィールド数として
は、GCR信号が8フィールドシーケンスとして挿入さ
れていることから、8の整数倍が望ましい。例えば、1
28フィールド分の加算を行なったとすると、除算器4
07では(1/64)倍することになる。The GCR signal obtained by repeating this operation for each field and adding for several fields becomes a GCR waveform from which noise is removed as shown in FIG. , Output terminal 412. The number of fields to be added is preferably an integer multiple of 8, since the GCR signal is inserted as an 8-field sequence. For example, 1
Assuming that 28 fields have been added, the divider 4
At 07, it is multiplied by (1/64).
【0024】次に図6は、図1における遅延検出回路1
08の回路構成を示すブロック図である。同図におい
て、601は映像信号入力端子、602、604はフー
リエ変換回路、603は対数変換回路、605は映像信
号出力端子である。FIG. 6 shows the delay detection circuit 1 in FIG.
It is a block diagram which shows the circuit structure of 08. In the figure, 601 is a video signal input terminal, 602 and 604 are Fourier transform circuits, 603 is a logarithmic transform circuit, and 605 is a video signal output terminal.
【0025】映像信号入力端子601から入力された映
像信号は、フーリエ変換回路602に入力され、時間軸
上の信号が周波数軸上の信号に変換される。周波数軸上
の信号に変換された信号は、その後対数変換回路603
に入力され、対数変換される。更に、対数変換された映
像信号は、フーリエ変換回路604でフーリエ変換さ
れ、再び時間次元の信号に変換される。A video signal input from a video signal input terminal 601 is input to a Fourier transform circuit 602, and a signal on a time axis is converted into a signal on a frequency axis. The signal converted to the signal on the frequency axis is then converted to a logarithmic conversion circuit 603.
And is logarithmically converted. Further, the logarithmically converted video signal is Fourier-transformed by the Fourier transform circuit 604, and is again converted into a time-dimensional signal.
【0026】このフーリエ変換・対数変換・フーリエ変
換は、ケプストラムと呼ばれる従来周知の変換方法で、
信号中に反射波(ゴーストに相当する)などが含まれて
いた場合に、その反射波の遅延時間を求めるのに用いら
れる。この変換を振幅と位相に分けて行えば、遅延時間
と位相の両方を得ることができる。The Fourier transform / logarithmic transform / Fourier transform is a conventionally known conversion method called cepstrum.
When a reflected wave (corresponding to a ghost) or the like is included in a signal, the signal is used to determine a delay time of the reflected wave. If this conversion is performed separately for the amplitude and the phase, both the delay time and the phase can be obtained.
【0027】この際、出力端子605に得られる信号
は、基本の映像信号に対して位相のずれたことを示す歪
み情報なので、この結果は即ち、ゴースト及び波形歪を
もたらす妨害波である。尚、ここで用いるフーリエ変換
回路602、604及び対数変換回路603は、ハード
ウエアによる回路でも良いし、ソフトウエアによる計算
回路のどちらでも良い。At this time, the signal obtained at the output terminal 605 is distortion information indicating that the phase is shifted from the basic video signal, so that the result is an interference wave causing ghost and waveform distortion. The Fourier transform circuits 602 and 604 and the logarithmic transform circuit 603 used here may be either hardware circuits or software calculation circuits.
【0028】次に、図9は、図1における減算器109
において行われる減算の様子を示す波形図である。減算
器109では、基準波形発生回路110から出力された
図9の(a)に示すような、予め計算しておいた基準波
形の信号と、積分回路114から出力された図9の
(b)に示すような歪み情報(積分回路114を経由し
て遅延検出回路108から与えられる波形)と、の間で
減算を行う。その結果、図9の(c)に示すような歪及
びゴーストによる歪み情報が得られてタップ係数制御回
路111へ出力される。Next, FIG. 9 shows the subtractor 109 in FIG.
FIG. 6 is a waveform diagram showing a state of subtraction performed in the step (a). In the subtracter 109, a signal of a reference waveform calculated in advance as shown in FIG. 9A output from the reference waveform generation circuit 110 and a signal of the reference waveform output from the integration circuit 114 in FIG. Is subtracted from the distortion information (a waveform given from the delay detection circuit 108 via the integration circuit 114) as shown in FIG. As a result, distortion information due to distortion and ghost as shown in FIG. 9C is obtained and output to the tap coefficient control circuit 111.
【0029】次に図5は、図1におけるタップ係数制御
回路111の構成例を示すブロック図である。同図にお
いて、501は歪み情報入力端子、502は乗算器、5
03は加算器、504は選択回路、505は初期化信号
入力端子、506はタップ係数入力端子、507、50
8はタップ係数出力端子である。FIG. 5 is a block diagram showing a configuration example of the tap coefficient control circuit 111 in FIG. In the figure, 501 is a distortion information input terminal, 502 is a multiplier, 5
03 is an adder, 504 is a selection circuit, 505 is an initialization signal input terminal, 506 is a tap coefficient input terminal, 507 and 50
8 is a tap coefficient output terminal.
【0030】図5において、入力した歪み情報を乗算器
502により−α倍し、加算器503で選択回路504
からの出力と加算して、タップ係数メモリ112へ記憶
する。αは修正係数であり、通常α<1である。初期状
態では、選択回路504はGND側すなわち0を選択す
ることにより、タップ係数として0をトランスバーサル
フィルタ103の全タップへ出力すると同時に、−α倍
した歪み情報をそのままタップ係数メモリ112へ記憶
する。In FIG. 5, the input distortion information is multiplied by −α by a multiplier 502, and a selection circuit 504 is added by an adder 503.
, And the result is stored in the tap coefficient memory 112. α is a correction coefficient, usually α <1. In the initial state, the selection circuit 504 outputs 0 as a tap coefficient to all taps of the transversal filter 103 by selecting the GND side, that is, 0, and stores the distortion information multiplied by -α in the tap coefficient memory 112 as it is. .
【0031】以上で、図1の等化回路を構成する大部分
の回路の具体的構成例の説明を終えたので、再び図1に
戻り、2回目以降の波形等化動作について説明する。2
回目以降は、まず、タップ係数制御回路111内の選択
回路504(図5)が、タップ係数メモリ112からの
出力を選択することによって、タップ係数メモリ112
から前回算出したタップ係数をトランスバーサルフィル
タ103の対応するタップに与える。Now that the description of the specific configuration example of most of the circuits constituting the equalization circuit of FIG. 1 has been completed, returning to FIG. 1 again, the second and subsequent waveform equalization operations will be described. 2
After the first time, the selection circuit 504 (FIG. 5) in the tap coefficient control circuit 111 selects the output from the tap coefficient memory 112,
To the corresponding taps of the transversal filter 103.
【0032】トランスバーサルフィルタ103を通った
映像信号は、前回よりも歪が軽減されて出力される。こ
の映像信号から、1回目と同様にGCR信号部分を抽出
してノイズ除去を行ない、遅延時間を検出し、理想的な
GCR信号波形を、遅延時間検出処理した信号から、減
算して歪み情報を得る。この歪み情報を−α倍し、前回
のタップ係数と加算してタップ係数メモリ112へ記憶
する。The video signal that has passed through the transversal filter 103 is output with less distortion than in the previous time. From this video signal, the GCR signal portion is extracted as in the first time, noise is removed, the delay time is detected, and the ideal GCR signal waveform is subtracted from the signal subjected to the delay time detection processing to obtain distortion information. obtain. The distortion information is multiplied by -α, added to the previous tap coefficient, and stored in the tap coefficient memory 112.
【0033】このような波形等化動作を数回、あるい
は、一定時間繰り返すことによって最終的な等化波形を
得ることができる。尚、上記のような波形等化動作は、
上記のように逐次比較しながら行ってもよいが、予めタ
ップ係数を計算しておいてから、その最終結果を、最後
にトランスバーサルフィルタ103に入力して波形等化
するようにしても良い。The final equalized waveform can be obtained by repeating such a waveform equalizing operation several times or for a predetermined time. Note that the waveform equalization operation as described above
As described above, the comparison may be performed with successive comparisons. Alternatively, the tap coefficients may be calculated in advance, and the final result may be finally input to the transversal filter 103 to perform waveform equalization.
【0034】さて、以上のような波形等化回路におい
て、入力した映像信号にGCR信号が挿入されていない
場合、そのまま動作させると逆に歪を付加してしまうな
どの誤動作をする可能性がある。そこで、図1におい
て、GCR信号の有無を検出するGCR検出回路113
を設け、GCR信号がない場合にはGCR信号を用いた
波形等化動作をやめ、映像波形を用いた波形等化を行
う。In the above-described waveform equalization circuit, if a GCR signal is not inserted into an input video signal, if the GCR signal is operated as it is, there is a possibility that an erroneous operation such as adding distortion will occur. . Therefore, in FIG. 1, a GCR detection circuit 113 for detecting the presence or absence of a GCR signal is provided.
When there is no GCR signal, the waveform equalization operation using the GCR signal is stopped, and the waveform equalization using the video waveform is performed.
【0035】一般に映像波形そのものは、GCR信号の
ように広帯域で利得の平坦な信号ではないので、そのま
ま遅延時間を検出することは難しい。しかし、様々な映
像波形を用いて何度も遅延時間検出を繰り返せば、映像
波形内容の影響を無視することができるので、GCR信
号を用いたときと同じように波形等化することができ
る。Generally, the video waveform itself is not a signal having a wide band and a flat gain like a GCR signal, and therefore, it is difficult to directly detect the delay time. However, if the detection of the delay time is repeated many times using various video waveforms, the effect of the video waveform content can be ignored, so that the waveform can be equalized as in the case of using the GCR signal.
【0036】この場合には、図1において、ノイズ除去
回路106の動作をやめ、代わりに、遅延検出回路10
8の後に接続されている積分回路114を機能させて積
分動作が行われる。これにより、遅延検出回路108か
ら出力される歪み情報を積分する。これを何度も繰り返
せば、さまざまな映像波形について遅延検出したことに
なり、より精度の高い歪み情報が得られる。この様子を
図10を用いて説明する。In this case, the operation of the noise removing circuit 106 is stopped in FIG.
The integrating operation is performed by causing the integrating circuit 114 connected after 8 to function. Thus, the distortion information output from the delay detection circuit 108 is integrated. If this is repeated many times, it means that the delay has been detected for various video waveforms, and more accurate distortion information can be obtained. This will be described with reference to FIG.
【0037】図10は、GCR信号がないときの波形等
化の様子を示した波形図である。図10の(a)は、入
力された映像信号の1走査線分を時間軸上で示したもの
である。このような信号が入力されると、これはどうし
ても時間軸上で振れることからノイズ除去効果を期待で
きないので、ノイズ除去回路106はノイズ除去の動作
をやめ、遅延検出回路108へ出力する。遅延検出回路
108は、入力された映像信号を、図10の(b)に示
すように、ケプストラム変換して出力する。FIG. 10 is a waveform diagram showing a state of waveform equalization when there is no GCR signal. FIG. 10A shows one scanning line of the input video signal on the time axis. When such a signal is input, the signal is deviated on the time axis, so that a noise removing effect cannot be expected. Therefore, the noise removing circuit 106 stops the noise removing operation and outputs the signal to the delay detecting circuit 108. The delay detection circuit 108 performs cepstrum conversion on the input video signal as shown in FIG.
【0038】また、別の映像波形が入力された場合に
は、図10の(c)に示されるように、遅延検出回路1
08でケプストラム変換されて出力される。こうしてケ
プストラム変換された映像波形は、図1の積分回路11
4で積分されノイズを除去される。積分された歪み情報
は、減算器109で、基準波形発生回路110から出力
された信号から減算され、図10の(d)に見られるよ
うな歪み情報のみが得られる。When another video waveform is input, as shown in FIG. 10C, the delay detection circuit 1
At 08, cepstrum conversion is performed and output. The cepstrum-converted video waveform is integrated with the integration circuit 11 in FIG.
The noise is removed by integration at 4. The integrated distortion information is subtracted by the subtractor 109 from the signal output from the reference waveform generation circuit 110, and only the distortion information as shown in FIG. 10D is obtained.
【0039】この基準波形発生回路110から出力され
る基準波形は、基本的には映像信号帯域(4.2MH
z)までの平坦な信号を遅延検出回路108でケプスト
ラム変換した信号であるが、入力される信号にGCR信
号が挿入されていない場合には、映像信号の帯域いっぱ
いまで波形等化することは難しいので、基準波形として
帯域の狭い信号を用いるようにGCR信号検出回路11
3の出力で切り替えてもよい。The reference waveform output from the reference waveform generation circuit 110 basically has a video signal band (4.2 MHz).
This signal is a signal obtained by cepstrum-converting the flat signal up to z) by the delay detection circuit 108. However, when the GCR signal is not inserted into the input signal, it is difficult to equalize the waveform to the full band of the video signal. Therefore, the GCR signal detection circuit 11 uses a narrow band signal as a reference waveform.
3 may be switched.
【0040】次に、GCR検出回路113におけるGC
R信号の有無検出は、微分したGCR信号のピーク位置
とピーク値の大きさから検出することができ、例えば、
図7に示す構成で実現できる。Next, the GC in the GCR detection circuit 113
The presence or absence of the R signal can be detected from the peak position and the magnitude of the peak value of the differentiated GCR signal.
This can be realized by the configuration shown in FIG.
【0041】図7は、図1におけるGCR検出回路11
3の構成例を示すブロック図である。図7において、7
01は波形メモリ107のアドレス信号入力端子、70
2は(波形メモリ107から読み出され、ノイズ除去回
路106を経由してくる)GCR信号入力端子、70
3、705はラッチ回路、704、706、707は比
較回路、708はゲート回路、709は初期化信号出力
端子、710は波形メモリ107の読み出し期間を示す
信号の入力端子、711は差分回路である。FIG. 7 shows the GCR detection circuit 11 in FIG.
3 is a block diagram illustrating a configuration example of FIG. In FIG. 7, 7
01 is an address signal input terminal of the waveform memory 107;
2 is a GCR signal input terminal (read from the waveform memory 107 and passing through the noise removal circuit 106);
Reference numerals 3 and 705 denote latch circuits, 704, 706 and 707 denote comparison circuits, 708 denotes a gate circuit, 709 denotes an initialization signal output terminal, 710 denotes an input terminal of a signal indicating a reading period of the waveform memory 107, and 711 denotes a difference circuit. .
【0042】入力端子702から入力されたGCR信号
は、差分回路711で1クロック差分をとって、インパ
ルス波形となる。差分回路711から出力されたインパ
ルス波形は、ラッチ回路705、比較回路706へ供給
される。比較回路706では、ラッチ回路705の入力
と出力とを比較し、前者の方が後者より大きいときにラ
ッチパルスを出力してラッチ回路705と703へ与え
る。The GCR signal input from the input terminal 702 takes one clock difference by the difference circuit 711 to form an impulse waveform. The impulse waveform output from the difference circuit 711 is supplied to the latch circuit 705 and the comparison circuit 706. The comparison circuit 706 compares the input and output of the latch circuit 705, and outputs a latch pulse to the latch circuits 705 and 703 when the former is larger than the latter.
【0043】これにより、ラッチ回路705では、波形
メモリ107から読み出されて入力してくる信号のピー
ク値がラッチされ、ラッチ回路703では、該信号ピー
ク値の記憶されている波形メモリ107のアドレスが、
ラッチされる。比較回路707では、ラッチ回路705
にラッチされたピーク値が、予め定めた値よりも小さい
場合には、GCR信号なしと判断する。As a result, the latch circuit 705 latches the peak value of the signal read and input from the waveform memory 107, and the latch circuit 703 stores the address of the waveform memory 107 in which the signal peak value is stored. But,
Latched. In the comparison circuit 707, the latch circuit 705
If the peak value latched in is smaller than a predetermined value, it is determined that there is no GCR signal.
【0044】また、比較回路704では、ラッチ回路7
03にラッチされたアドレスが、予め定めた範囲内にな
い場合にGCR信号なしと判断する(GCR波形が波形
メモリ107において記憶されるアドレスは予め定まっ
ているので、そのアドレスを含む一定範囲を比較回路7
04において、二つの固定値により設定しておく)。In the comparison circuit 704, the latch circuit 7
If the address latched at 03 is not within the predetermined range, it is determined that there is no GCR signal. (Because the address where the GCR waveform is stored in the waveform memory 107 is predetermined, a predetermined range including that address is compared. Circuit 7
04, two fixed values are set).
【0045】ゲート回路708では、波形メモリ107
の読み出し期間に、比較回路704、707のどちらか
でGCR信号なしと判断した場合に、初期化信号を出力
する。この初期化信号により、図1におけるノイズ除去
回路106を初期化し、積分回路114と基準波形発生
回路110を切り替える。また、この初期化信号を保持
することによって、波形等化動作を停止することも可能
である。ただし、波形等化動作が正常終了した後であれ
ば、GCR信号なし、或いは有りと検出した場合でも、
必ずしも初期化する必要はない。In the gate circuit 708, the waveform memory 107
If the comparison circuit 704 or 707 determines that there is no GCR signal during the readout period, an initialization signal is output. With this initialization signal, the noise removal circuit 106 in FIG. 1 is initialized, and the integration circuit 114 and the reference waveform generation circuit 110 are switched. By holding the initialization signal, the waveform equalization operation can be stopped. However, after the waveform equalization operation has been completed normally, even if it is detected that there is no GCR signal or that there is a GCR signal,
It is not always necessary to initialize.
【0046】本実施例では、GCR信号の検出は微分し
た波形を用いて行なったが、微分する以前の信号、すな
わち、ノイズ除去回路106の出力からも検出すること
が可能である。本実施例によれば、GCR信号がある場
合にはGCR信号を用いた波形等化を行い、GCR信号
がない場合には映像波形を用いた波形等化を行うことが
できる。In this embodiment, the GCR signal is detected using the differentiated waveform. However, the GCR signal can also be detected from the signal before the differentiation, that is, from the output of the noise removing circuit 106. According to this embodiment, when there is a GCR signal, waveform equalization using a GCR signal can be performed, and when there is no GCR signal, waveform equalization using a video waveform can be performed.
【0047】次に、本発明の第2の実施例を説明する。
図11は本発明の第2の実施例を示すブロック図であ
る。この第2の実施例は、図1に示した回路構成におい
て、基準波形発生回路110の制御をGCR検出回路1
13から行うのではなく、遅延検出回路108から行う
ようにしたものである。以下、その動作を、図12をも
参照して、説明をする。図12は、基準波形修正の様子
を示した波形図である。Next, a second embodiment of the present invention will be described.
FIG. 11 is a block diagram showing a second embodiment of the present invention. In the second embodiment, in the circuit configuration shown in FIG.
13, instead of from the delay detection circuit 108. Hereinafter, the operation will be described with reference to FIG. FIG. 12 is a waveform diagram showing how the reference waveform is corrected.
【0048】図12(a)の実線に示すような、高域の
周波数特性の劣化した映像信号が入力されたとすると、
本発明のような波形等化回路で波形等化を行うと、図1
2の(a)の点線に示すように周波数特性が補正され
る。しかし、高域部に関しては、波形等化回路に入力さ
れたときにはすでに情報が欠落していると考えられるの
で、そのまま波形等化を行って高域の周波数特性を改善
すると、ノイズ成分のみ強くなり、S/Nの非常に悪い
映像になってしまうことがある。Assuming that a video signal having a degraded high-frequency characteristic as shown by a solid line in FIG.
When waveform equalization is performed by the waveform equalization circuit according to the present invention, FIG.
The frequency characteristic is corrected as shown by the dotted line in FIG. However, as for the high-frequency part, it is considered that information is already missing when input to the waveform equalization circuit, so if the waveform equalization is performed as it is to improve the high-frequency characteristics, only the noise component becomes strong. , The video may be very poor in S / N.
【0049】そこで、遅延検出回路108の1つめのフ
ーリエ変換回路602の出力を基準波形発生回路110
に入力する。フーリエ変換回路602の出力は、入力信
号の周波数特性を示すものなので、高域の情報がどれだ
け劣化しているかを知ることができる。よって、この信
号を用いて波形等化用の基準波形を、図12の(b)の
実線のように補正すれば、高域を不要に補正し過ぎるこ
とがないので、S/Nが劣化するのを防ぐことができる
効果がある。Therefore, the output of the first Fourier transform circuit 602 of the delay detection circuit 108 is
To enter. Since the output of the Fourier transform circuit 602 indicates the frequency characteristic of the input signal, it is possible to know how much the high-frequency information has deteriorated. Therefore, if this signal is used to correct the reference waveform for waveform equalization as shown by the solid line in FIG. 12 (b), the high frequency will not be corrected unnecessarily, and the S / N will deteriorate. There is an effect that can be prevented.
【0050】次に、本発明の第3の実施例について説明
する。図13は、本発明の第3の実施例を示すもので、
図1の減算器109が除去された構成になっている。本
実施例において、遅延検出回路108は、ノイズ除去回
路106から出力されたGCR信号或いは映像信号と、
基準波形発生回路110から出力された基準波形が入力
され、歪み情報を出力する。出力された歪み情報は、積
分回路114でGCR信号がないときだけ積分され、タ
ップ係数制御回路111に送られ、波形等化が行われ
る。ここで、遅延検出回路108について詳しく説明す
る。Next, a third embodiment of the present invention will be described. FIG. 13 shows a third embodiment of the present invention.
The configuration is such that the subtractor 109 in FIG. 1 is removed. In the present embodiment, the delay detection circuit 108 includes a GCR signal or a video signal output from the noise removal circuit 106,
The reference waveform output from the reference waveform generation circuit 110 is input, and distortion information is output. The output distortion information is integrated only when there is no GCR signal by the integration circuit 114, sent to the tap coefficient control circuit 111, and subjected to waveform equalization. Here, the delay detection circuit 108 will be described in detail.
【0051】図14は、図13における遅延検出回路1
08の内部構成を示すブロック図で、610は減算器、
611は基準波形入力端子であり、図6と同一部分には
同一符号を付してある。フーリエ変換回路602から出
力された信号は、基準波形入力端子611から入力され
た基準波形から、減算器610で減算される。この様子
を図15を用いて説明する。FIG. 14 shows the delay detection circuit 1 in FIG.
08 is a block diagram showing an internal configuration of a reference numeral 08, where 610 is a subtractor,
Reference numeral 611 denotes a reference waveform input terminal, and the same parts as those in FIG. 6 are denoted by the same reference numerals. The signal output from the Fourier transform circuit 602 is subtracted by the subtractor 610 from the reference waveform input from the reference waveform input terminal 611. This will be described with reference to FIG.
【0052】図15の(a)は、基準波形発生回路11
0から出力された基準波形である。また、図15の
(b)は、入力された信号がフーリエ変換回路602で
周波数軸上の信号にに変換された波形である。このとき
減算器610は、入力されている2つの信号を減算し、
図15の(c)のような差信号を出力する。この差信号
は、入力された信号の歪みをそのまま示すもので、この
信号がなくなるようにトランスバーサルフィルタ103
のタップ係数を、タップ係数制御回路111で設定する
ことによって、波形等化を行うことができる。FIG. 15A shows the reference waveform generating circuit 11.
This is a reference waveform output from 0. FIG. 15B shows a waveform in which the input signal is converted into a signal on the frequency axis by the Fourier transform circuit 602. At this time, the subtractor 610 subtracts the two input signals,
A difference signal as shown in FIG. The difference signal indicates the distortion of the input signal as it is, and the transversal filter 103 is used to eliminate the signal.
Is set by the tap coefficient control circuit 111, waveform equalization can be performed.
【0053】また、本発明の第3の実施例である図13
において、基準波形発生回路110は、本発明の第2の
実施例と同様に、フーリエ変換回路602の出力でその
基準波形を補正するようにすれば、第2の実施例と同様
の効果も上げることができる。FIG. 13 shows a third embodiment of the present invention.
In this case, if the reference waveform generation circuit 110 corrects the reference waveform with the output of the Fourier transform circuit 602 as in the second embodiment of the present invention, the same effect as that of the second embodiment can be obtained. be able to.
【0054】更に、GCR信号が挿入されている映像信
号であっても、映像内容の周波数特性が高域の劣化した
ものや、逆に持ち上がっているものも考えられる。この
ような場合には、本発明のGCR信号を用いた波形等化
と、映像信号を用いた波形等化の両方を用いることによ
り、映像内容にあった波形等化を実現できる効果があ
る。この場合には、基本的な波形等化はGCR信号を用
いて行う。Further, even in the case of a video signal into which a GCR signal has been inserted, it is conceivable that the frequency characteristic of the video content is deteriorated in a high frequency range, or conversely, is raised. In such a case, by using both the waveform equalization using the GCR signal of the present invention and the waveform equalization using the video signal, there is an effect that the waveform equalization suitable for the video content can be realized. In this case, basic waveform equalization is performed using a GCR signal.
【0055】更に、入力されている映像信号の周波数特
性がGCR信号の周波数特性と大きく異なる場合には、
映像信号による波形等化を行って、微調する。勿論、こ
こでのGCR信号を用いた波形等化は、従来例に示した
差分回路を用いた方式であっても良い。Further, when the frequency characteristic of the input video signal is significantly different from the frequency characteristic of the GCR signal,
Fine adjustment is performed by performing waveform equalization using a video signal. Of course, the waveform equalization using the GCR signal here may be a method using the difference circuit shown in the conventional example.
【0056】[0056]
【発明の効果】以上、述べたように、本発明の波形等化
回路によれば、GCR信号が挿入されていない映像信号
でも、映像波形そのものを波形等化に用いることによっ
て、波形等化を行うことができる利点がある。As described above, according to the waveform equalizing circuit of the present invention, even for a video signal into which a GCR signal is not inserted, the waveform equalization is performed by using the video waveform itself for waveform equalization. There are advantages that can be done.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図2】従来技術による波形等化回路のブロック図であ
る。FIG. 2 is a block diagram of a waveform equalization circuit according to the related art.
【図3】トランスバーサルフィルタの構成例を示すブロ
ック図である。FIG. 3 is a block diagram illustrating a configuration example of a transversal filter.
【図4】ノイズ除去回路の構成例を示すブロック図であ
る。FIG. 4 is a block diagram illustrating a configuration example of a noise removal circuit.
【図5】タップ係数制御回路の構成例を示すブロック図
である。FIG. 5 is a block diagram illustrating a configuration example of a tap coefficient control circuit.
【図6】遅延検出回路の構成例を示すブロック図であ
る。FIG. 6 is a block diagram illustrating a configuration example of a delay detection circuit.
【図7】GCR検出回路の構成例を示すブロック図であ
る。FIG. 7 is a block diagram illustrating a configuration example of a GCR detection circuit.
【図8】ノイズ除去回路の動作の様子を示す波形図であ
る。FIG. 8 is a waveform chart showing the operation of the noise removal circuit.
【図9】遅延検出回路の動作の様子を示す模式図であ
る。FIG. 9 is a schematic diagram illustrating an operation of the delay detection circuit.
【図10】GCR信号がないときの波形等化の様子を示
す波形図である。FIG. 10 is a waveform diagram showing a state of waveform equalization when there is no GCR signal.
【図11】本発明の他の実施例を示すブロック図であ
る。FIG. 11 is a block diagram showing another embodiment of the present invention.
【図12】本発明の他の実施例における基準波形修正の
様子を示す波形図である。FIG. 12 is a waveform chart showing how a reference waveform is corrected in another embodiment of the present invention.
【図13】本発明の更に他の実施例を示すブロック図で
ある。FIG. 13 is a block diagram showing still another embodiment of the present invention.
【図14】遅延検出回路の構成例を示すブロック図であ
る。FIG. 14 is a block diagram illustrating a configuration example of a delay detection circuit.
【図15】本発明の更に他の実施例の動作を説明する周
波数特性図である。FIG. 15 is a frequency characteristic diagram for explaining the operation of still another embodiment of the present invention.
101…映像信号入力端子、102…AD変換器、10
3…トランスバーサルフィルタ、104…DA変換器、
105…映像信号出力端子、106…ノイズ除去回路、
107…波形メモリ、108…遅延検出回路、109…
減算器、110…基準波形発生回路、111…タップ係
数制御回路、112…タップ係数メモリ、113…GC
R検出回路101: video signal input terminal, 102: AD converter, 10
3: Transversal filter, 104: DA converter,
105: video signal output terminal, 106: noise removal circuit,
107 ... waveform memory, 108 ... delay detection circuit, 109 ...
Subtractor, 110: Reference waveform generation circuit, 111: Tap coefficient control circuit, 112: Tap coefficient memory, 113: GC
R detection circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関矢 博 神奈川県横浜市戸塚区吉田町292番地 株式会社日立画像情報システム内 (72)発明者 栗田 俊之 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (72)発明者 村田 敏則 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (56)参考文献 特開 平1−280970(JP,A) 特開 平3−110977(JP,A) 特開 平3−10469(JP,A) 特開 昭63−107371(JP,A) 特開 平2−285866(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04N 5/14 - 5/217──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hiroshi Sekiya 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside Hitachi Image Information Systems Co., Ltd. (72) Inventor Toshiyuki Kurita 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Co., Ltd. Hitachi, Ltd. Video Media Research Laboratories (72) Inventor Toshinori Murata 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Within Hitachi Media Video Research Laboratories Co., Ltd. (56) References JP-A-1-280970 (JP, A) JP-A-3-110977 (JP, A) JP-A-3-10469 (JP, A) JP-A-63-107371 (JP, A) JP-A-2-285866 (JP, A) (58) Int.Cl. 6 , DB name) H04N 5/ 14-5/217
Claims (9)
信号の周波数特性を変化させて出力するトランスバーサ
ルフィルタと、該トランスバーサルフィルタからの出力
を数フィールド分平均化することにより、その中に含ま
れるノイズを除去して出力するノイズ除去手段と、該ノ
イズ除去手段からの出力を記憶する第1の記憶手段と、
該第1の記憶手段から読み出した出力から、その中に含
まれている歪み成分の遅延時間を検出し、該遅延時間だ
け歪み成分の遅延した波形として出力する遅延検出手段
と、予め定められた基準波形を出力する基準波形発生手
段と、該基準波形発生手段からの出力と前記遅延検出手
段からの出力との間で減算を行って結果を出力する減算
手段と、該減算手段の出力から所要のタップ係数を算出
し、それに従って前記トランスバーサルフィルタのタッ
プ係数を制御するタップ係数制御手段と、該タップ係数
制御手段からの制御出力を記憶する第2の記憶手段と、
から成る波形等化回路において、 入力映像信号にゴースト除去用基準信号が挿入されてい
るかどうかを検出するゴースト除去用基準信号検出手段
を設け、ゴースト除去用基準信号が挿入されていないと
判断した場合には、前記ノイズ除去手段の機能を停止さ
せると共に、前記遅延検出手段の出力を積分することに
より、その中に含まれるノイズを除去して、前記減算手
段へ供給する積分手段を設けておいて機能させ、ゴース
ト除去用基準信号に代わる任意の映像波形を用いて波形
等化を行うことを特徴とする波形等化回路。1. A transversal filter for changing the frequency characteristic of an input video signal according to a controlled tap coefficient and outputting the output signal, and averaging the output from the transversal filter for several fields, thereby providing Noise removing means for removing and outputting included noise, first storage means for storing an output from the noise removing means,
A delay detecting means for detecting a delay time of a distortion component contained therein from an output read from the first storage means, and outputting a delay waveform of the distortion component by the delay time; A reference waveform generating means for outputting a reference waveform, a subtracting means for performing a subtraction between an output from the reference waveform generating means and an output from the delay detecting means and outputting a result; Tap coefficient control means for calculating a tap coefficient of the transversal filter, and a second storage means for storing a control output from the tap coefficient control means,
A ghost removal reference signal detecting means for detecting whether or not a ghost removal reference signal is inserted into the input video signal, and determining that the ghost removal reference signal is not inserted. Is provided with an integrating means for stopping the function of the noise removing means, removing the noise contained therein by integrating the output of the delay detecting means, and supplying the noise to the subtracting means. A waveform equalization circuit, which functions and performs waveform equalization using an arbitrary video waveform instead of a ghost removal reference signal.
て、前記ゴースト除去用基準信号検出手段が、入力映像
信号にゴースト除去用基準信号が挿入されていると判断
した場合には、ゴースト除去用基準信号を用いて波形等
化を行うことを特徴とする波形等化回路。2. A ghost elimination circuit according to claim 1, wherein said ghost elimination reference signal detecting means determines that a ghost elimination reference signal is inserted in the input video signal. A waveform equalizing circuit characterized in that waveform equalization is performed using a reference signal for use.
て、前記ゴースト除去用基準信号検出手段が、 前記第1の記憶手段から読み出された出力の、該第1の
記憶手段におけるアドレスを入力されてラッチすべき第
1のラッチ手段と、前記第1のラッチ手段の出力が予め
定められた値の範囲内にあるか否かを判別する第1の比
較手段と、前記第1の記憶手段から読み出された出力信
号を入力され、そこにゴースト除去用基準信号が含まれ
ているとき、その差分をとって出力する差分手段と、該
差分手段の出力を入力されてラッチすべき第2のラッチ
手段と、該第2のラッチ手段の入力と出力を比較し前者
が後者より大きい場合に前記第1及び第2の各ラッチ手
段に対してラッチパルスを与えてラッチせしめる第2の
比較手段と、前記第2のラッチ手段の出力が予め定めら
れた値を超えるか否か判別する第3の比較手段と、前記
第1の記憶手段からの出力読み出し期間に、前記第1の
比較手段における判別結果と前記第3の比較手段におけ
る判別結果に依存して、得られたゴースト除去用基準信
号の有無信号を出力するゲート手段と、から成ることを
特徴とする波形等化回路。3. The waveform equalization circuit according to claim 1, wherein the ghost elimination reference signal detection unit detects an address in the first storage unit of an output read from the first storage unit. First latch means to be input and latched, first comparison means for determining whether or not the output of the first latch means is within a predetermined value range; and the first storage means. Means for receiving the output signal read from the means, and when the reference signal for ghost removal is included therein, taking the difference and outputting the result; and And a second comparing means for comparing the input and the output of the second latch means with each other, and when the former is larger than the latter, giving a latch pulse to each of the first and second latch means to perform latching. Means and said second rack. A third comparing means for determining whether or not an output of the means exceeds a predetermined value; and a determination result of the first comparing means during the output reading period from the first storage means. A gate means for outputting a signal indicating the presence / absence of the obtained ghost removal reference signal depending on a result of the determination by the comparing means.
て、前記基準波形発生手段は、前記ゴースト除去用基準
信号検出手段において、ゴースト除去用基準信号が映像
信号に挿入されていないことが検出されたとき、その旨
の出力で発生波形を制御される波形発生手段から成るこ
とを特徴とする波形等化回路。4. The waveform equalizing circuit according to claim 1, wherein the reference waveform generating means detects that the ghost removing reference signal is not inserted into the video signal by the ghost removing reference signal detecting means. And a waveform generating means for controlling a generated waveform by an output to that effect.
て、前記遅延検出手段は、入力信号である時間軸上の信
号を周波数軸上の信号に変換して出力する第1の変換手
段と、該第1の変換手段の出力を対数変換して出力する
第2の変換手段と、該第2の変換手段の出力を時間軸上
の信号に変換して出力する第3の変換手段と、から成る
ことを特徴とする波形等化回路。5. The waveform equalizing circuit according to claim 1, wherein the delay detecting means converts a signal on a time axis, which is an input signal, into a signal on a frequency axis and outputs the converted signal. A second conversion means for performing logarithmic conversion on an output of the first conversion means and outputting the result, a third conversion means for converting an output of the second conversion means into a signal on a time axis and outputting the signal, A waveform equalizing circuit comprising:
て、前記基準波形発生手段は、前記ゴースト除去用基準
信号検出手段において、ゴースト除去用基準信号が映像
信号に挿入されていないことが検出されたときは、前記
遅延検出手段における前記第1の変換手段の出力で、発
生波形を制御される波形発生手段から成ることを特徴と
する波形等化回路。6. The waveform equalization circuit according to claim 5, wherein the reference waveform generating means detects that the ghost removal reference signal is not inserted in the video signal, in the ghost removal reference signal detection means. A waveform generating means for controlling a generated waveform by an output of the first converting means in the delay detecting means.
信号の周波数特性を変化させて出力するトランスバーサ
ルフィルタと、該トランスバーサルフィルタからの出力
を数フィールド分平均化することにより、その中に含ま
れるノイズを除去して出力するノイズ除去手段と、該ノ
イズ除去手段からの出力を記憶する第1の記憶手段と、
予め定められた基準波形を出力する基準波形発生手段
と、前記第1の記憶手段から読み出された出力と前記基
準波形発生手段からの出力とを入力され歪み情報を検出
して出力する遅延検出手段と、該遅延検出手段からの歪
み情報により所要のタップ係数を算出し、それに従って
前記トランスバーサルフィルタのタップ係数を制御する
タップ係数制御手段と、該タップ係数制御手段からの制
御出力を記憶する第2の記憶手段と、から成る波形等化
回路において、 入力映像信号にゴースト除去用基準信号が挿入されてい
るかどうかを検出するゴースト除去用基準信号検出手段
を設け、ゴースト除去用基準信号が挿入されていないと
判断した場合には、前記ノイズ除去手段の機能を停止さ
せると共に、前記遅延検出手段の出力を積分することに
より、その中に含まれるノイズを除去して、前記タップ
係数制御手段へ供給する積分手段を設けておいて機能さ
せ、ゴースト除去用基準信号に代わる任意の映像波形を
用いて波形等化を行うことを特徴とする波形等化回路。7. A transversal filter for changing the frequency characteristic of an input video signal according to a controlled tap coefficient and outputting the output signal, and averaging the output from the transversal filter for several fields, thereby providing Noise removing means for removing and outputting included noise, first storage means for storing an output from the noise removing means,
Reference waveform generating means for outputting a predetermined reference waveform; delay detection for receiving an output read from the first storage means and an output from the reference waveform generating means to detect and output distortion information; Means, a required tap coefficient based on distortion information from the delay detecting means, a tap coefficient control means for controlling a tap coefficient of the transversal filter in accordance therewith, and a control output from the tap coefficient control means are stored. A ghost elimination reference signal detecting means for detecting whether or not a ghost elimination reference signal is inserted into the input video signal, wherein the ghost elimination reference signal is inserted. If it is determined that the delay has not been performed, the function of the noise removal unit is stopped, and the output of the delay detection unit is integrated. Providing an integrating means for removing noise contained therein and supplying the same to the tap coefficient control means to function, and performing waveform equalization using an arbitrary video waveform instead of the ghost removing reference signal A waveform equalizing circuit.
て、前記遅延検出手段は、前記第1の記憶手段から読み
出された出力である時間軸上の信号を入力されて周波数
軸上の信号に変換して出力する第1の変換手段と、前記
基準波形発生手段からの出力を入力され、これと前記第
1の変換手段の出力との間で減算を行って結果を出力す
る減算手段と、該減算手段の出力を対数変換して出力す
る第2の変換手段と、該第2の変換手段の出力を時間軸
上の信号に変換して出力する第3の変換手段と、から成
ることを特徴とする波形等化回路。8. The waveform equalization circuit according to claim 7, wherein the delay detection means receives a signal on the time axis, which is an output read from the first storage means, and receives the signal on the frequency axis. First conversion means for converting the signal into a signal and outputting the signal, and subtraction means for receiving an output from the reference waveform generation means and performing a subtraction between the signal and the output of the first conversion means and outputting the result And second conversion means for performing logarithmic conversion on the output of the subtraction means and outputting the result, and third conversion means for converting the output of the second conversion means into a signal on the time axis and outputting the signal. A waveform equalization circuit characterized by the above-mentioned.
いて、前記遅延検出手段は、ゴースト除去用基準信号に
ついて遅延検出を行うと共に、ゴースト除去用基準信号
に代わる任意の映像波形についても遅延検出を行い、両
方の結果を出力することを特徴とする波形等化回路。9. The waveform equalizing circuit according to claim 1, wherein said delay detecting means detects a delay with respect to the ghost removing reference signal and also performs an arbitrary video waveform in place of the ghost removing reference signal. A waveform equalizing circuit for detecting a delay and outputting both results.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3214211A JP2848987B2 (en) | 1991-08-01 | 1991-08-01 | Waveform equalization circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3214211A JP2848987B2 (en) | 1991-08-01 | 1991-08-01 | Waveform equalization circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0537827A JPH0537827A (en) | 1993-02-12 |
JP2848987B2 true JP2848987B2 (en) | 1999-01-20 |
Family
ID=16652069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3214211A Expired - Fee Related JP2848987B2 (en) | 1991-08-01 | 1991-08-01 | Waveform equalization circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2848987B2 (en) |
-
1991
- 1991-08-01 JP JP3214211A patent/JP2848987B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0537827A (en) | 1993-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3863294B2 (en) | Noise reduction signal processing circuit and video display device | |
US4389623A (en) | Automatic equalizer ulitizing a preiodically contained reference signal | |
JPH06233156A (en) | Ghost-erasing reference signal trapping circuit used for tv receiver or video recorder | |
JPH07322097A (en) | Method for driving ghost removal circuit of video signal processor | |
KR930003567B1 (en) | Ghost cancelling system | |
JP2612438B2 (en) | Video signal processing device | |
KR960013223B1 (en) | Ghost canceller for tv signals | |
JP2843690B2 (en) | Waveform equalization circuit | |
JP2848987B2 (en) | Waveform equalization circuit | |
JP2861282B2 (en) | Waveform distortion detection circuit | |
JP2538963B2 (en) | Waveform equalizer | |
US5343253A (en) | Ghost removal apparatus for television receiver using changed and adaptive ghost detection coefficients | |
JP2996086B2 (en) | Ghost removal device | |
JPS6259950B2 (en) | ||
JP3226228B2 (en) | Waveform equalization circuit | |
JP3011422B2 (en) | Waveform equalizer and waveform equalization method | |
JPH0159791B2 (en) | ||
JP2525448B2 (en) | Ghost removal device | |
JPH06113173A (en) | Ghost removal reference signal detection device | |
JPH0888783A (en) | Control method for waveform equalizer | |
KR100283887B1 (en) | How to calculate filter coefficients for ghost eliminator | |
JPH04322569A (en) | Waveform equalizing circuit | |
JPH0218637B2 (en) | ||
JP2538627B2 (en) | Ghost removal device | |
KR100283888B1 (en) | How to calculate filter coefficients for ghost eliminator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |