JP2842094B2 - Huffman decoding circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、ハフマン符号を復号処
理するハフマン復号回路に関し、特にハフマン復号処理
スピード等を改善するとともに、集積化に適したハフマ
ン復号回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Huffman decoding circuit for decoding a Huffman code, and more particularly to a Huffman decoding circuit which improves the Huffman decoding processing speed and the like and is suitable for integration.

【０００２】[0002]

【従来の技術】従来のハフマン復号回路は、ハフマン符
号に対応する復号語を見つけるために、最大符号語長分
のアドレスを持ったメモリを使用したり、１ビット毎に
復号ツリーを追跡する回路あるいはメモリを分割した復
号回路を用いている。2. Description of the Related Art A conventional Huffman decoding circuit uses a memory having an address corresponding to the maximum code word length to find a decoded word corresponding to a Huffman code, or tracks a decoding tree for each bit. Alternatively, a decoding circuit obtained by dividing a memory is used.

【０００３】図６は従来の一例を示すハフマン復号回路
のブロック図である。図６に示すように、このハフマン
復号回路は最大符号長分のアドレスを持つメモリ９を設
けて構成されるが、このメモリ９は６４ＫＷ×１３ビッ
ト構成である。すなわち、メモリ９のアドレス入力にハ
フマン符号データ列ｈを与え、そのメモリ９の出力とし
て復号語ｊおよび符号長ｋからなる復号結果を得るよう
になっている。今、ハフマン符号データｈの最大符号語
長を１６ビット、復号語を８ビットとすれば、メモリ９
に復号語８ビットと符号長５ビットを設定する。例え
ば、復号語Ａに対するハフマン符号が‘０１０１’であ
れば、アドレス‘０１０１０…０’から‘０１０１１…
１’の全てに復号語Ａと符号長４を設定する。同様に、
各復号語に対するハフマン符号についてのアドレスを設
定する。FIG. 6 is a block diagram of a Huffman decoding circuit showing an example of the prior art. As shown in FIG. 6, the Huffman decoding circuit is provided with a memory 9 having an address corresponding to the maximum code length. The memory 9 has a configuration of 64 KW × 13 bits. That is, a Huffman code data string h is given to the address input of the memory 9, and a decoding result including a decoded word j and a code length k is obtained as an output of the memory 9. If the maximum code word length of the Huffman code data h is 16 bits and the decoded word is 8 bits, the memory 9
, A decoded word of 8 bits and a code length of 5 bits are set. For example, if the Huffman code for the decoded word A is “0101”, addresses “01010... 0” to “01011.
A decoded word A and a code length of 4 are set for all 1 '. Similarly,
An address for the Huffman code for each decoded word is set.

【０００４】このハフマン復号回路においては、まずハ
フマン符号データ列ｈの先頭から１６ビットをメモリ９
のアドレスに入力する。仮に、‘０１０１…’が送られ
てきたとすると、メモリ９のアドレス上位４ビットに
‘０１０１’が入力され、下位１２ビットには次のハフ
マン符号が入力される。このように、メモリ９のアドレ
ス‘０１０１０…０’から‘０１０１１…１’には全て
復号語Ａ，符号長４を設定してあるので、メモリ９から
復号語Ａ，符号長４が出力される。この符号長４はハフ
マン符号データ列へ送られ、次のハフマン符号データ列
の先頭が決り、先頭から１６ビットをメモリ９のアドレ
スへ入力する。以下同様に、この動作を繰り返すことに
よって復号される。In this Huffman decoding circuit, first, 16 bits from the head of a Huffman code data string h are stored in a memory 9.
Enter the address. Assuming that "0101 ..." has been sent, "0101" is input to the upper 4 bits of the address of the memory 9, and the next Huffman code is input to the lower 12 bits. As described above, since the decoded word A and the code length 4 are all set in the addresses "01010 ... 0" to "01011 ... 1" in the memory 9, the decoded word A and the code length 4 are output from the memory 9. . This code length 4 is sent to the Huffman code data string, the head of the next Huffman code data string is determined, and the 16 bits from the head are input to the address of the memory 9. Similarly, decoding is performed by repeating this operation.

【０００５】図７は従来の他の例を示すハフマン復号回
路のブロック図である。図７に示すように、この復号回
路は１ビット毎に復号ツリーを追跡するものである。こ
の復号回路はラッチ１０と内部メモリ１１とを有する。
内部メモリ１１は５１２Ｗ×９ビット構成であり、ハフ
マン符号データ列ｈの先頭から１ビットを最下位のアド
レス入力とし且つラッチ回路１０の出力８ビットを上位
８ビットのアドレス入力とする。また、ラッチ回路１０
は内部メモリ１１からポインタが出力された場合にラッ
チする。この内部メモリ１１の出力９ビットの内８ビッ
トで復号語ｍもしくはポインタを表わし、他の１ビット
は復号語の出力であれば１、ポインタの出力であれば０
であればフラグｎを表わすこの復号回路の動作は、まず
最初にハフマン符号データ列ｈから入力した１ビットに
よりメモリアドレスを決定し、内部メモリ１１の出力を
得る。その出力結果がポインタであれば、そのポインタ
と次のハフマン符号データ列の１ビットで再び内部メモ
リ１１をアクセスする。一方、出力が復号語であれば、
１回の復号動作を終了する。以下具体的な１例をとりあ
げて動作を説明する。FIG. 7 is a block diagram of a Huffman decoding circuit showing another conventional example. As shown in FIG. 7, this decoding circuit tracks a decoding tree for each bit. This decoding circuit has a latch 10 and an internal memory 11.
The internal memory 11 has a configuration of 512 W × 9 bits, in which 1 bit from the head of the Huffman code data string h is used as the lowest address input, and 8 bits output from the latch circuit 10 are used as the upper 8 bits address input. In addition, the latch circuit 10
Latches when a pointer is output from the internal memory 11. Of the 9 bits output from the internal memory 11, 8 bits represent the decoded word m or pointer, and the other 1 bit is 1 if the decoded word is output, and 0 if the pointer is output.
If so, the operation of this decoding circuit representing the flag n first determines the memory address based on one bit input from the Huffman code data string h, and obtains the output of the internal memory 11. If the output result is a pointer, the internal memory 11 is accessed again with the pointer and one bit of the next Huffman code data string. On the other hand, if the output is a decoded word,
One decoding operation ends. The operation will be described below using a specific example.

【０００６】図８は図７に示す内部メモリをあらかじめ
設定した状態を表わす図である。図８に示すように、こ
こではハフマン符号が‘０１０１’の復号語Ａを例にし
たが、同様にして各復号語に対するハフマン符号につい
てのアドレスも設定する。FIG. 8 shows a state where the internal memory shown in FIG. 7 is set in advance. As shown in FIG. 8, here, the decoded word A whose Huffman code is “0101” is taken as an example, but the address of the Huffman code for each decoded word is set in the same manner.

【０００７】再び、図７に戻ると、ハフマン符号データ
列の先頭から１ビットとラッチ回路１０からの８ビット
の計９ビットのアドレスが内部メモリ１１へ送られる。
ハフマン符号データ列ｈの先頭の１ビットは内部メモリ
１１のアドレス最下位ビットに入力される。例えば、復
号語Ａに対するハフマン符号‘０１０１’が送られてき
たとすると、ラッチ回路１０はリセットされ、８ビット
全てに‘０’が出力され、ハフマン符号の４ビット目の
‘０’と共に内部メモリ１１に送られる。ここで、ハフ
マン符号の‘０’は最下位アドレスに入力される。内部
メモリ１１はポインタ‘０００００００１’とポイント
の出力を表わすフラグ＝０が出力される。ポインタ，フ
ラグ＝０がラッチ回路１０に送られると、ラッチ回路１
０は‘０００００００１’を出力し、ハフマン符号の３
ビット目の‘１’と共に内部メモリ１１に送出する。従
って、内部メモリ１１からポインタ‘００００００１
０’とポイントの出力を表わすフラグ＝０が出力され
る。ポインタ，フラグ＝０がラッチ回路１０に送られる
ので、ラッチ回路１０は‘００００００１０’を出力
し、ハフマン符号の２ビット目の‘０’と共に内部メモ
リ１１に送出する。再び、内部メモリ１１はポインタ
‘００００００１１’とポイントの出力を表わすフラグ
＝０を出力し、ポインタ，フラグ＝０はラッチ回路１０
に転送される。ラッチ回路１０は‘００００００１１’
を出力し、ハフマン符号の１ビット目の‘１’と共に内
部メモリ１１に送られる。内部メモリ１１で復号語Ａと
復号語の出力を表わすフラグ＝１を出力する。このフラ
グ＝１により、ラッチ回路１０はリセットされ、そして
次のハフマン符号データ列の先頭が送られてくる。以下
同様に、この動作を繰り返すことにより復号される。Returning to FIG. 7, a 9-bit address of 1 bit from the head of the Huffman code data string and 8 bits from the latch circuit 10 is sent to the internal memory 11.
The first bit of the Huffman code data string h is input to the least significant bit of the address of the internal memory 11. For example, if the Huffman code '0101' for the decoded word A is sent, the latch circuit 10 is reset, '0' is output to all eight bits, and the internal memory 11 is output together with the fourth bit '0' of the Huffman code. Sent to Here, the Huffman code “0” is input to the lowest address. The internal memory 11 outputs the pointer “00000001” and the flag = 0 indicating the output of the point. When the pointer and flag = 0 are sent to the latch circuit 10, the latch circuit 1
0 outputs '00000001' and Huffman code 3
It is sent to the internal memory 11 together with the bit “1”. Therefore, the pointer '0000001
0 ′ and a flag = 0 indicating the output of the point are output. Since the pointer and the flag = 0 are sent to the latch circuit 10, the latch circuit 10 outputs "00000010" and sends it to the internal memory 11 together with the second bit "0" of the Huffman code. Again, the internal memory 11 outputs the pointer '00000011' and the flag = 0 indicating the output of the point, and the pointer and flag = 0
Is forwarded to Latch circuit 10 is '00000011'
Is output to the internal memory 11 together with the first bit “1” of the Huffman code. The internal memory 11 outputs the decoded word A and the flag = 1 indicating the output of the decoded word. With this flag = 1, the latch circuit 10 is reset, and the head of the next Huffman code data string is sent. Similarly, decoding is performed by repeating this operation.

【０００８】図９は従来のまた別の例を示すハフマン復
号回路のブロック図である。図９に示すように、ここで
はメモリを分割し、ハフマン符号データｒの最大符号語
長を１６ビットとするとともに、符号長の小さい順に符
号を割り付け直したものとする。この復号回路はハフマ
ン符号データ列ｒの先頭から１０ビットをアドレス入力
とする半導体集積回路内の内部メモリ１２と、データ列
ｒの１３ビット目から１ビット目までをアドレス入力と
する半導体集積回路外の外部メモリ１３と、これら内部
メモリ１２，外部メモリ１３の出力を選択する復号語の
セレクタ１４および符号長のセレクタ１５と、内部メモ
リ１２の出力が有効であれば内部メモリ１２の出力を選
択するセレクト信号をセレクタ１４に送るセレクト信号
生成部１６とを有する。内部メモリ１２は１ＫＷ×１３
ビット、外部メモリ１３は８ＫＷ×１３ビット構成であ
る。FIG. 9 is a block diagram of a Huffman decoding circuit showing another conventional example. As shown in FIG. 9, here, it is assumed that the memory is divided, the maximum codeword length of the Huffman code data r is set to 16 bits, and codes are reassigned in ascending order of code length. This decoding circuit is composed of an internal memory 12 in the semiconductor integrated circuit which receives the first 10 bits of the Huffman code data string r as an address input and an external memory 12 which receives the 13th to first bits of the data string r as an address input. , A decoded word selector 14 and a code length selector 15 for selecting the outputs of the internal memory 12 and the external memory 13, and the output of the internal memory 12 if the output of the internal memory 12 is valid. And a select signal generation unit 16 that sends a select signal to the selector 14. Internal memory 12 is 1KW x 13
The bit and external memory 13 have an 8 KW × 13 bit configuration.

【０００９】まず、内部メモリ１２，外部メモリ１３に
復号語８ビットと符号長５ビットを設定する。内部メモ
リ１２には、ハフマン符号データ列ｒの１６ビットのう
ち上位１０ビット以下で復号語を表わすものについて復
号語と符号長を設定し、その内部メモリ１２の出力が有
効な場合は１、無効な場合は０であるフラグを符号長５
ビット目に設定する。一方、外部メモリ１３には１１ビ
ット以上１６ビットまでのハフマン符号に対する復号語
および符号長を設定する。但し、符号長の順にハフマン
コードが割り当ててあれば、１１ビット以上のハフマン
符号の先頭３ビットは必ず‘１１１’になるので、外部
メモリ１３のアドレス入力には先頭３ビットを除いて入
力している。First, a decoded word of 8 bits and a code length of 5 bits are set in the internal memory 12 and the external memory 13. In the internal memory 12, a decoded word and a code length are set for a word representing a decoded word in the upper 10 bits or less of the 16 bits of the Huffman code data sequence r, and 1 when the output of the internal memory 12 is valid, and invalid. If the flag is 0, the code length is set to 5.
Set to bit number. On the other hand, a decoded word and a code length for the Huffman code of 11 to 16 bits are set in the external memory 13. However, if the Huffman code is assigned in the order of the code length, the first three bits of the Huffman code of 11 bits or more are always "111". I have.

【００１０】更に、内部メモリ１２には、例えば復号語
Ａに対するハフマン符号が‘０１０１’であれば、アド
レス‘０１０１０…０’から‘０１０１１…１’の全て
に復号語Ａ，符号長４を設定する。外部メモリ１３に
は、例えば復号語Ｂに対するハフマン符号が‘１１１１
１０１０００１’であれば、アドレス‘１１０１０００
１０…０’から‘１１０１０００１１…１’の全てに復
号語Ｂ，符号長１１を設定する。同様に、各復号語に対
するハフマン符号についてのアドレスを設定する。Further, if the Huffman code for the decoded word A is "0101", for example, the decoded word A and the code length 4 are set in all of the addresses "01010 ... 0" to "01011 ... 1" in the internal memory 12. I do. In the external memory 13, for example, the Huffman code for the decoded word B is' 1111.
1010001 ', address'1101000'
A decoded word B and a code length 11 are set for all of "10 ... 0" to "110100011 ... 1". Similarly, an address for the Huffman code for each decoded word is set.

【００１１】次に、かかる復号回路の動作は、ハフマン
符号データ列ｒの先頭から上位１０ビット（１５：６）
を内部メモリ１２のアドレスに、下位１３ビット（１
２：０）を外部メモリ１３のアドレスに与える。仮に、
ハフマン符号‘０１０１…’が送られてきたとすると、
内部メモリ１２のアドレス上位４ビットに‘０１０１’
が入力され、復号語Ａ，符号長４を出力する。このと
き、フラグ＝１も出力し、内部メモリ１２からの出力が
有効であることをセレクト信号生成部１６に送る。ま
た、外部メモリ１３はアドレス入力された１３ビットで
得られた復号語と符号長を出力する。これらメモリ１
２，１３から得られた復号語と符号長はそれぞれセレク
タ１４，１５に送られる。一方、セレクト信号生成部１
６はフラグ＝１より内部メモリ１２の出力を選択するよ
うにセレクタ１４，１５にセレクト信号を送る。これに
より、各セレクタ１４，１５は内部メモリ１２からの復
号語Ａ，符号長４を出力する。この符号長４はハフマン
符号データ列に送られ、次のハフマン符号データ列の先
頭が決る。以下同様に、この動作を繰り返すことによっ
て符号データが復号される。Next, the operation of the decoding circuit is based on the upper 10 bits (15: 6) from the head of the Huffman code data string r.
In the address of the internal memory 12 and the lower 13 bits (1
2: 0) to the address of the external memory 13. what if,
If Huffman code '0101 ...' is sent,
'0101' in upper 4 bits of address of internal memory 12
, And outputs a decoded word A and a code length of 4. At this time, the flag = 1 is also output, and the fact that the output from the internal memory 12 is valid is sent to the select signal generator 16. Further, the external memory 13 outputs a decoded word and a code length obtained by the 13-bit address input. These memories 1
The decoded words and code lengths obtained from 2, 13 are sent to selectors 14, 15, respectively. On the other hand, select signal generator 1
6 sends a select signal to the selectors 14 and 15 so as to select the output of the internal memory 12 from the flag = 1. As a result, each of the selectors 14 and 15 outputs the decoded word A and the code length 4 from the internal memory 12. This code length 4 is sent to the Huffman code data sequence, and the head of the next Huffman code data sequence is determined. Similarly, the code data is decoded by repeating this operation.

【００１２】[0012]

【発明が解決しようとする課題】上述した従来のハフマ
ン復号回路は、１ビット毎にコード・ツリーを追跡した
場合、符号ビット数回のメモリ・アクセスを必要とする
ので、処理スピードの時間かかるという欠点がある。In the conventional Huffman decoding circuit described above, if the code tree is traced bit by bit, it takes several code bits to access the memory, so that it takes a long processing speed. There are drawbacks.

【００１３】また、これを避ける回路として、最大符号
語長分のビット・アドレスを持つメモリを使用する回路
を用いることがある。しかしながら、この復号回路は、
例えば１６ビットで６５５３６ワードの大きなメモリを
必要とし、このように大きなメモリをチップにのせる
と、面積が大きくなり、価格が高くなるという欠点があ
る。As a circuit for avoiding this, a circuit using a memory having a bit address corresponding to the maximum code word length may be used. However, this decoding circuit
For example, a large memory of 16536 bits and 65536 words is required, and mounting such a large memory on a chip has a disadvantage that the area becomes large and the price becomes high.

【００１４】更に、これらを避ける回路として、メモリ
を分割するものがある。この回路は、前述した復号回路
と比べると、１０２４ワードの内部メモリですむが、外
部メモリも必要とするため、システム全体では価格が高
くなるという欠点がある。Further, as a circuit for avoiding these, there is a circuit for dividing a memory. Although this circuit requires an internal memory of 1024 words as compared with the above-described decoding circuit, it requires an external memory, and thus has a disadvantage in that the price of the entire system becomes high.

【００１５】本発明の目的は、復号処理スピードを速く
し、必要とするメモリ容量も少なくするとともに、集積
化の容易なハフマン復号回路を提供することにある。An object of the present invention is to provide a Huffman decoding circuit which can increase the decoding processing speed, reduce the required memory capacity, and can be easily integrated.

【００１６】[0016]

【課題を解決するための手段】本発明のハフマン復号回
路は、入力されるハフマン符号データを復号処理するた
めの復号語を保持しフラグによりリセットされるラッチ
手段と、アドレス用データを作成するために、前記ラッ
チ手段の出力の一部または前記ハフマン符号データの一
部を外部からのセレクト信号によって選択する選択手段
と、前記ハフマン符号データの先頭の１ビットを含む残
りのデータと前記ラッチ手段の出力の残りのデータと前
記選択手段から出力される前記アドレス用データをアド
レス入力とし、前記復号語および符号長と前記フラグを
出力するとともに、１ビット追跡に必要な容量を持った
メモリ手段とを有し、前記メモリ手段を前記セレクト信
号が１ビット追跡および複数ビット追跡のいずれの場合
にも使用できるように構成される。また、本発明のハフ
マン復号回路は、入力されるハフマン符号データを復号
処理するための復号語を保持しフラグによりリセットさ
れるラッチ手段と、アドレス用データを作成するため
に、前記ラッチ手段の出力の一部または前記ハフマン符
号データの一部を外部からのセレクト信号によって選択
する第１の選択手段と、前記第１の選択手段の出力およ
び前記ハフマン符号データの一部をアドレス入力とし、
前記復号語および符号長と前記フラグを出力するととも
に、２ビット追跡に必要な容量を持った第１のメモリ手
段と、前記ハフマン符号データのみをアドレス入力と
し、前記第１のメモリ手段の前記復号語および前記符号
長とは別の復号語および符号長を出力する第２のメモリ
手段と、前記第１，第２のメモリ手段から出力される前
記各復号語を選択して出力する第２の選択手段と、前記
第１，第２のメモリ手段から出力される前記各符号長を
選択して出力する第３の選択手段と、前記第１のメモリ
手段の前記符号長とともに出力される前記フラグに基い
て前記第２，第３の選択手段を制御するためのセレクト
信号を作成するセレクト信号生成部とを有し、前記第１
のメモリ手段を前記セレクト信号が２ビット追跡および
それ以外の複数ビット追跡のいずれの場合にも使用でき
るように構成される。SUMMARY OF THE INVENTION A Huffman decoding circuit according to the present invention has a latch means for holding a decoded word for decoding input Huffman code data and resetting by a flag, and for generating address data. a selecting means for selecting by the select signal from the outside part of part or the Huffman code data of the output of said latch means, the remaining data and said latch means including a first one bit of the Huffman code data The remaining data of the output and the address data output from the selecting means are used as an address input, and the decoded word, the code length and the flag are output , and a capacity necessary for 1-bit tracking is provided. have a memory means, the memory means the select signal
If the signal is one-bit tracking or multi-bit tracking
It is also configured to be usable . Further, the Huffman decoding circuit of the present invention has a latch means for holding a decoded word for decoding input Huffman code data and resetting by a flag, and for creating address data.
, The first selection means for selecting by the select signal from the outside part of part or the Huffman code data of the output of said latch means, a portion of the output and the Huffman code data of the first selection means Is the address input,
Together and outputs the flag to the decoded word and the code length
A first memory means having a capacity necessary for 2-bit tracking, and an address input of only the Huffman code data, and a decoded word and a code length different from the decoded word and the code length of the first memory means. A second memory for outputting a code length, a second selector for selecting and outputting each of the decoded words output from the first and second memory, and the first and second memories Third selecting means for selecting and outputting each of the code lengths output from the means, and the second and third selecting means based on the flag output together with the code length of the first memory means. to create a select signal for controlling the possess a select signal generator, the first
The select signal tracks two bits in the memory means.
Can be used for any other multi-bit tracking
It is configured to be .

【００１７】[0017]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例を示すハフマ
ン復号回路のブロック図である。図１に示すように、本
実施例は４ビットのハフマン符号データ列ｄの先頭１ビ
ットを最下位のアドレス入力とする５１２Ｗ×９ビット
構成のメモリ３と、このメモリ３からのＱＦの出力すな
わちフラグｃが０である場合にデータＱ７−Ｑ０の８ビ
ットをラッチするリセット付ラッチ回路１と、ハフマン
復号を１ビット単位に行う場合はラッチ回路１からの３
ビットを選択し、４ビット単位で行う場合にはハフマン
符号データｄの３ビットを選択するセレクタ２とから構
成される。特に、メモリ３は最下位アドレスＡＬのほか
にセレクタ２の出力３ビットをアドレス２ビット目から
４ビット目とし且つラッチ回路１から出力８ビットの内
５ビットを上位５ビットのアドレス入力とし、ＱＤから
復号語ａと符号長ｂを出力し、ＱＦからフラグｃを出力
する。このメモリ３のＱＦの出力は、ＱＤの出力が復号
語であれば１、ポインタであれば０を表わすフラグであ
る。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a Huffman decoding circuit showing a first embodiment of the present invention. As shown in FIG. 1, in the present embodiment, a memory 3 having a 512W × 9-bit configuration in which the first one bit of a 4-bit Huffman code data string d is the lowest address input, and a QF output from the memory 3, ie, When the flag c is 0, the latch circuit 1 with a reset latches 8 bits of data Q7-Q0, and when the Huffman decoding is performed in 1-bit units, 3
In the case where bits are selected and performed in units of 4 bits, the selector 2 is configured to select 3 bits of the Huffman code data d. In particular, the memory 3 sets the output 3 bits of the selector 2 to the second to fourth bits of the address in addition to the least significant address AL, and sets 5 bits out of the 8 bits output from the latch circuit 1 to the upper 5 bits of the address input. Output a decoded word a and a code length b, and output a flag c from QF. The output of the QF of the memory 3 is a flag representing 1 if the output of the QD is a decoded word and 0 if it is a pointer.

【００１８】図２（ａ），（ｂ）はそれぞれ図１に示す
メモリの２つの設定例を説明するための図である。図２
（ａ），（ｂ）に示すように、メモリ３にはあらかじめ
復号語ＡおよびＣのデータが設定されているとする。以
下、ハフマン符号ｄが‘０１０１’の復号語Ａと、‘１
１０１０００１０１’の復号語Ｃとを４ビット単位で復
号した場合について説明する。FIGS. 2A and 2B are diagrams for explaining two setting examples of the memory shown in FIG. FIG.
As shown in (a) and (b), it is assumed that the data of the decoded words A and C are set in the memory 3 in advance. Hereinafter, the decoded word A whose Huffman code d is “0101” and “1”
The case where the decoded word C of 101000101 ′ is decoded in units of 4 bits will be described.

【００１９】まず、図２（ａ）に示すように、復号語Ａ
に対するハフマン符号‘０１０１’が送られてくると、
ラッチ回路１はリセットされ、８ビット全て‘０’を出
力する。この８ビットの内上位５ビットはメモリ３のア
ドレス上位５ビットに入力される。また、下位３ビット
はセレクタ２のＡ０端子に入力されるが、４ビット単位
の時のセレクタ２は外部からのセレクト信号ｅによりＡ
１端子側を選択するので、この下位３ビットデータは無
視される。次に、ハフマン符号データｄの４ビット目の
‘０’はメモリ３の最下位アドレスに入力される。３ビ
ット目から１ビット目の‘１０１’はセレクタ２のＡ１
端子を経由してメモリ３のアドレスＡＨＬに送られる。
結局、メモリ３にはアドレス‘０００００１０１０’が
送られるので、メモリ３は復号語Ａ，符号長４と復号語
の出力を表わすフラグ＝１を出力する。このフラグ＝１
により、ラッチ回路１はリセットされる。そして、次の
ハフマン符号データ列ｄの先頭が送られてくる。First, as shown in FIG.
Huffman code '0101' for
The latch circuit 1 is reset and outputs "0" for all eight bits. The upper 5 bits of the 8 bits are input to the upper 5 bits of the address of the memory 3. The lower three bits are input to the A0 terminal of the selector 2. However, the selector 2 in the unit of 4 bits receives an A signal in response to an external select signal e.
Since one terminal side is selected, the lower 3 bits of data are ignored. Next, the fourth bit “0” of the Huffman code data d is input to the lowest address of the memory 3. '101' of the third bit to the first bit is A1 of the selector 2
It is sent to the address AHL of the memory 3 via the terminal.
After all, since the address '00000001010' is sent to the memory 3, the memory 3 outputs the decoded word A, the code length 4, and the flag = 1 indicating the output of the decoded word. This flag = 1
Thereby, the latch circuit 1 is reset. Then, the head of the next Huffman code data sequence d is sent.

【００２０】次に、図２（ｂ）に示すように、復号語Ｃ
に対するハフマン符号‘１１０１０００１０１’が送ら
れてきたとする。このときのラッチ回路１はリセットさ
れ、８ビット全て‘０’が出力される。従って、メモリ
アドレスＡＨＨには‘０００００’が入力され、一方ハ
フマン符号データｄの１０ビット目の‘１’はメモリ３
の最下位アドレスＡＬに入力される。また、９ビット目
から７ビット目の‘１０１’はセレクタ２のＡ１を経由
してメモリアドレスＡＨＬに入力される。結局、メモリ
３にはアドレス‘０００００１０１１’が入力され、メ
モリ３からポインタ‘００００１０００’とフラグ＝０
が出力される。このメモリ３の出力がポインタであるの
で、このポインタとハフマン符号データ列ｄの次の４ビ
ットに基づいて再度追跡を行う。Next, as shown in FIG.
Is assumed to have been sent. At this time, the latch circuit 1 is reset, and "0" is output for all eight bits. Therefore, the memory address AHH inputted is '00000', whereas the '1' 10 bit of the Huffman code data d is memory 3
Is input to the lowest address AL. Also, the 9th bit
The '101 ' of the seventh bit from is input to the memory address AHL via A1 of the selector 2 . Eventually, the address “0000001011” is input to the memory 3, the pointer “00001000” and the flag = 0 from the memory 3.
Is output. Since the output of the memory 3 is a pointer, tracking is performed again based on the pointer and the next four bits of the Huffman code data sequence d.

【００２１】次に、ラッチ回路１はポインタをラッチす
るので、‘００００１０００’を出力する。この出力の
うち、上位５ビット‘００００１’はメモリアドレスＡ
ＨＨに入力される。また、ハフマン符号データｄの６ビ
ット目の‘０’はメモリ３の最下位アドレスＡＬに入力
される。更に、５ビット目から３ビット目の‘００１’
はセレクタ２のＡ１を経由してメモリアドレスＡＨＬに
入力される。結局、メモリ３にはアドレス‘００００１
１０００’が入力され、メモリ３からはポインタ‘００
０１００００’とフラグ＝０が出力される。この出力が
またもポインタであるので、再度追跡を行う。Next, since the latch circuit 1 latches the pointer, it outputs '00001000'. Of this output, the upper 5 bits '00001' are the memory address A
Input to HH. The sixth bit “0” of the Huffman code data d is input to the lowest address AL of the memory 3. Furthermore, "001" of the 5th bit to the 3rd bit
Is input to the memory address AHL via the selector A1. Eventually, the address “00001” is stored in the memory 3.
1000 'is input, and the pointer '00 is
010000 'and flag = 0 are output. Since this output is a pointer again, tracking is performed again.

【００２２】これにより、ラッチ回路１はポインタをラ
ッチするので、‘０００１００００’を出力する。この
うち、上位５ビット‘０００１０’はメモリアドレスＡ
ＨＨに入力され、ハフマン符号データｄの２ビット目の
‘０’はメモリ３の最下位アドレスＡＬに入力される。
更に、１ビット目の‘１’と次のハフマン符号データ列
ｄの先頭２ビット‘××’はセレクタ２のＡ１端子を経
由し、メモリアドレスＡＨＬに入力される。従って、メ
モリ３にはアドレス‘０００１０××１０’が入力さ
れ、メモリ３からは復号語Ｃ，符号長１０と復号語の出
力をあらわすフラグ＝１が出力される。このフラグによ
ってラッチ回路１はリセットされる。As a result, since the latch circuit 1 latches the pointer, it outputs '00010000'. Of these, the upper 5 bits '00010' are the memory address A
HH, the second bit “0” of the Huffman code data d is input to the lowest address AL of the memory 3.
Further, the first bit “1” and the first two bits “xx” of the next Huffman code data string d are input to the memory address AHL via the A1 terminal of the selector 2. Accordingly, the address “00010 ×× 10” is input to the memory 3, and the decoded word C, the code length 10 and the flag = 1 indicating the output of the decoded word are output from the memory 3. The latch circuit 1 is reset by this flag.

【００２３】以上のように、４ビット単位でハフマン復
号を行うのであるが、復号テーブルの大きさは最悪の場
合１ビット単位に比べ８倍の容量が必要になる。このよ
うな場合は、１ビット単位の復号ツリーをメモリ３に設
定し、セレクタ２をＡ０端子側にして１ビット単位で復
号ツリーを追跡する。As described above, Huffman decoding is performed in units of 4 bits. In the worst case, the size of the decoding table requires eight times the capacity of the unit of 1 bit. In such a case, a decoding tree in units of 1 bit is set in the memory 3, and the decoding tree is tracked in units of 1 bit by setting the selector 2 to the A0 terminal side.

【００２４】図３は本発明の第２の実施例を示すハフマ
ン復号回路のブロック図である。図３に示すように、本
実施例はラッチ１およびセレクタ２と、１６ビットのハ
フマン符号データ列ｈの先頭から２ビットをメモリアド
レス下位２ビットに入力し且つセレクタ２の出力８ビッ
トをアドレス３ビット目から１０ビット目のアドレス入
力とする内部メモリ４と、ハフマン符号データ列ｈの下
位１３ビットをアドレス入力とする外部メモリ５と、内
部メモリ４の出力が有効であれば内部メモリ４の出力を
選択するセレクト信号をセレクタ６，７に送るセレクト
信号生成部８とを有する。このうち、ラッチ回路１は内
部メモリ４からのフラグの出力が０である場合にデータ
（Ｑ７−Ｑ０）をラッチする。セレクタ２は２ビット毎
の追跡を行う場合にラッチ回路１からの８ビットを選択
し、それ以外の場合にハフマン符号データ８ビット（１
３−６）を選択する。更に、内部メモリ４は１ＫＷ×１
３ビット、外部メモリ５は８ＫＷ×１３ビットで構成さ
れる。FIG. 3 is a block diagram of a Huffman decoding circuit showing a second embodiment of the present invention. As shown in FIG. 3, in the present embodiment, the first two bits of the 16-bit Huffman code data string h are input to the lower 2 bits of the memory address, and the output 8 bits of the selector 2 are assigned to the address 3 An internal memory 4 for inputting an address of the 10th to 10th bits, an external memory 5 for inputting the lower 13 bits of the Huffman code data string h as an address, and an output of the internal memory 4 if the output of the internal memory 4 is valid And a select signal generation unit 8 that sends a select signal for selecting the select signal to the selectors 6 and 7. The latch circuit 1 latches the data (Q7-Q0) when the output of the flag from the internal memory 4 is 0. The selector 2 selects 8 bits from the latch circuit 1 when performing tracking for every 2 bits, and otherwise selects 8 bits (1 bit) of Huffman code data.
Select 3-6). Further, the internal memory 4 is 1KW × 1
The external memory 5 is composed of 3 bits and 8 KW × 13 bits.

【００２５】まず、内部メモリ４および外部メモリ５に
それぞれ復号語８ビットと符号長５ビット以下で復号語
をあらわすものについて復号語および符号長を設定す
る。また、内部メモリ４の出力が有効な場合は１、無効
な場合は０であるフラグを符号長５ビット目に設定す
る。一方、外部メモリ５には、１１ビット以上１６ビッ
トまでのハフマン符号に対する復号語および符号長を設
定する。First, a decoded word and a code length are set in the internal memory 4 and the external memory 5 for a decoded word having a decoded word of 8 bits and a code length of 5 bits or less. Further, a flag which is 1 when the output of the internal memory 4 is valid and 0 when the output is invalid is set to the fifth bit of the code length. On the other hand, a decoded word and a code length for the Huffman code of 11 bits to 16 bits are set in the external memory 5.

【００２６】次に、かかるハフマン復号回路において、
ハフマン符号長が１０ビット以内であれば内部メモリ４
だけで高速に復号出来る。復号処理スピードが遅くても
良い場合は、１ビット毎の復号ツリーを追跡して復号す
る。逆に、価格が高くても処理スピードを速くする必要
がある場合は、内部メモリ４と外部メモリ５を用いて復
号する。以下、内部メモリ４の具体的設定例をとり上げ
て説明する。Next, in such a Huffman decoding circuit,
If the Huffman code length is within 10 bits, the internal memory 4
Can be decoded at high speed. If the decoding processing speed can be low, the decoding tree is tracked and decoded for each bit. Conversely, when the processing speed needs to be increased even if the price is high, decoding is performed using the internal memory 4 and the external memory 5. Hereinafter, a specific setting example of the internal memory 4 will be described.

【００２７】図４は図３に示す内部メモリの一設定例を
表わす図である。図４に示すように、まずハフマン符号
データｈが１０ビット以内であり、内部メモリだけで十
分な場合について説明する。この内部メモリ４には、復
号語Ｄと符号長６が設定されているとし、今ハフマン符
号データ列ｈに‘０１０１０１…’が送られてきたとす
る。このとき、ラッチ回路１はリセットされ、８ビット
全て‘０’が出力される。この８ビットはセレクタ２の
Ａ０端子に入力されるが、この場合はセレクタ２が外部
セレクト信号ｅによりＡ１端子を選択するので、８ビッ
トは無視される。次に、ハフマン符号データ列ｈの先頭
２ビット‘０１’は内部メモリ４に送られ、３ビット目
から８ビットはセレクタ２のＡ１端子を経て内部メモリ
４に送られる。この内部メモリ４はアドレス‘××××
１０１０１０’が入力されるので、復号語Ｄと符号長６
およびフラグ＝１を出力する。これらのデータは各セレ
クタ６，７に送出される。しかるに、フラグ＝１により
内部メモリ４からの出力が有効であることをセレクト信
号生成部８に送出するので、セレクト信号生成部８は内
部メモリ４の出力を選択するように各セレクタ６，７に
セレクト信号を送る。従って、各セレクタ６，７は内部
メモリ４からの復号語Ｄおよび符号長６を出力する。こ
のうち、符号長６はハフマン符号データ列ｈに送られ、
次のハフマン符号データ列ｈの先頭が決まる。FIG. 4 is a diagram showing a setting example of the internal memory shown in FIG. As shown in FIG. 4, the case where the Huffman code data h is within 10 bits and only the internal memory is sufficient will be described. It is assumed that a decoded word D and a code length 6 are set in the internal memory 4 and that “010101...” Has been sent to the Huffman code data string h. At this time, the latch circuit 1 is reset, and all eight bits of “0” are output. These 8 bits are input to the A0 terminal of the selector 2. In this case, since the selector 2 selects the A1 terminal by the external select signal e, the 8 bits are ignored. Next, the first two bits “01” of the Huffman code data string h are sent to the internal memory 4, and the third to eight bits are sent to the internal memory 4 via the A1 terminal of the selector 2. This internal memory 4 has the address' ××××
Since 101010 ′ is input, the decoded word D and the code length 6
And flag = 1. These data are sent to the selectors 6,7. However, the fact that the output from the internal memory 4 is valid is sent to the select signal generation unit 8 by the flag = 1, so that the select signal generation unit 8 causes each of the selectors 6 and 7 to select the output of the internal memory 4. Send a select signal. Accordingly, each of the selectors 6 and 7 outputs the decoded word D and the code length 6 from the internal memory 4. The code length 6 is sent to the Huffman code data string h,
The head of the next Huffman code data string h is determined.

【００２８】図５は図３に示す内部メモリの他の設定例
を表わす図である。図５に示すように、この内部メモリ
４は２ビット単位でハフマン復号が行われる場合であ
り、復号語Ｂと符号長１１が設定されているとする。
今、ハフマン符号データ列‘１１１１１０１０００１
…’が送られてきたとすると、ラッチ回路１はリセット
され、出力８ビットは全て‘０’が出力される。この８
ビットはセレクタ２のＡ０端子を経て内部メモリ４に入
力される。一方、セレクタ２のＡ１にはハフマン符号８
ビットが入力されるが、２ビット毎の追跡の場合はセレ
クタ２がＡ０側を選択するので、無視される。このハフ
マン符号データｈの先頭２ビット‘１１’は内部メモリ
４のアドレスの下位２ビットに送られる。従って、内部
メモリ４はアドレス‘００００００００１１’が入力さ
れ、ポインタ‘０００００００１’とフラグ＝０を出力
する。このポインタ８ビットはラッチ回路１でラッチさ
れ、その出力８ビットに‘０００００００１’を出力す
る。このラッチ１の出力８ビット‘０００００００１’
はセレクタ２のＡ０端子を経て内部メモリ４に入力され
る。FIG. 5 is a diagram showing another example of setting of the internal memory shown in FIG. As shown in FIG. 5, the internal memory 4 is a case where Huffman decoding is performed in units of 2 bits, and it is assumed that a decoded word B and a code length 11 are set.
Now, the Huffman code data string '11111010001
.. Are sent, the latch circuit 1 is reset, and all the output 8 bits output "0". This 8
The bit is input to the internal memory 4 via the A0 terminal of the selector 2. On the other hand, A1 of selector 2 has Huffman code 8
Bits are input, but in the case of tracking every two bits, since the selector 2 selects the A0 side, it is ignored. The first two bits '11' of the Huffman code data h are sent to the lower two bits of the address of the internal memory 4. Therefore, the internal memory 4 receives the address '00000000011' and outputs the pointer '00000001' and the flag = 0. The 8 bits of this pointer are latched by the latch circuit 1, and the output 8 bits output '00000001'. Output 8 bits of this latch 1 '00000001'
Is input to the internal memory 4 via the A0 terminal of the selector 2.

【００２９】次に、ハフマン符号データ列ｈの次の２ビ
ットの‘１１’は内部メモリ４のアドレスの下位２ビッ
トに送られる。すなわち、内部メモリ４には、アドレス
‘０００００００１１１’が入力され、その出力側には
ポインタ‘００００００１０’を出力する。この８ビッ
ト‘００００００１０’はセレクタ２のＡ０端子を経て
内部メモリ４に入力される。また、ハフマン符号データ
列ｈの次の２ビットの‘１０’は内部メモリ４のアドレ
スの下位２ビットに送られるので、内部メモリ４にはア
ドレス‘００００００１００１’が入力され、ポインタ
‘００００００１１’とフラグ＝０を出力する。このポ
インタはラッチ回路１でラッチし、８ビット‘００００
００１１’をセレクタ２に出力する。この８ビット‘０
０００００１１’はセレクタ２のＡ０端子を経て内部メ
モリ４に入力される。Next, the next two bits '11' of the Huffman code data string h are sent to the lower two bits of the address of the internal memory 4. That is, the address '0000000111' is input to the internal memory 4, and the pointer '00000010' is output to the output side. The 8-bit '00000010' is input to the internal memory 4 via the A0 terminal of the selector 2. Further, since the next two bits “10” of the Huffman code data string h are sent to the lower two bits of the address of the internal memory 4, the address “00000001001” is input to the internal memory 4, and the pointer “000000011” and the flag = 0 is output. This pointer is latched by the latch circuit 1, and the 8-bit '0000'
0011 ′ is output to the selector 2. This 8-bit '0'
0000011 'is input to the internal memory 4 via the A0 terminal of the selector 2.

【００３０】更に、ハフマン符号データ列ｈの次の２ビ
ットの‘１０’は内部メモリ４のアドレスの下位２ビッ
トに送られる。すると、内部メモリ４にはアドレス‘０
０００００１１０１’が入力され、ポインタ‘００００
０１００’とフラグ＝０を出力する。このポインタはラ
ッチ回路１でラッチし、‘０００００１００’を出力す
る。この８ビット‘０００００１００’はセレクタ２の
Ａ０端子を経て内部メモリ４に入力される。また、ハフ
マン符号データ列ｈの次の２ビットの‘００’は内部メ
モリ４のアドレスの下位２ビットに送られる。これによ
り、内部メモリ４には、アドレス‘０００００１０００
０’が入力され、ポインタ‘０００００１０１’とフラ
グ＝０を出力する。同様に、ポインタはラッチ回路１で
ラッチされ、‘０００００１０１’をセレクタ２に出力
する。この８ビット‘０００００１０１’はセレクタ２
のＡ０端子を経て内部メモリ４に入力される。Further, the next two bits “10” of the Huffman code data string h are sent to the lower two bits of the address of the internal memory 4. Then, the address “0” is stored in the internal memory 4.
000000111 'is input and the pointer' 0000 '
0100 'and flag = 0 are output. This pointer is latched by the latch circuit 1 and outputs '00000100'. The 8-bit '00000100' is input to the internal memory 4 via the A0 terminal of the selector 2. The next two bits “00” of the Huffman code data string h are sent to the lower two bits of the address of the internal memory 4. Thus, the address '000001000' is stored in the internal memory 4.
0 is input, and a pointer '00000101' and flag = 0 are output. Similarly, the pointer is latched by the latch circuit 1 and outputs '00000101' to the selector 2. The 8 bits '000000101' are
Is input to the internal memory 4 through the A0 terminal.

【００３１】次に、ハフマン符号データ列ｈの次の２ビ
ットの‘１×’が内部メモリ４のアドレスの下位２ビッ
トに送られると、内部メモリ４にはアドレス‘００００
０１０１×１’が入力されるので、復号語Ｂと符号長１
１およびフラグ＝１を出力する。この内部メモリ４の出
力は各セレクタ６，７に送られるとともに、フラグ＝１
により内部メモリ４からの出力が有効であることをセレ
クト信号生成部８に送出する。従って、セレクト信号生
成部８は内部メモリ４の出力を選択するように、各セレ
クタ６，７にセレクト信号を送出する。これを受けて各
セレクタ６，７は内部メモリ４からの復号語Ｂおよび符
号長１１を出力する。この符号長１１はハフマン符号デ
ータ列ｈに送られ、次のハフマン符号データ列ｈの先頭
が決まる。Next, when the next two bits “1 ×” of the Huffman code data string h are sent to the lower two bits of the address of the internal memory 4, the address “0000” is stored in the internal memory 4.
0101 × 1 ′, the decoded word B and the code length 1
1 and flag = 1 are output. The output of the internal memory 4 is sent to each of the selectors 6 and 7, and the flag = 1
To the select signal generator 8 that the output from the internal memory 4 is valid. Therefore, the select signal generator 8 sends a select signal to each of the selectors 6 and 7 so as to select an output of the internal memory 4. In response, the selectors 6 and 7 output the decoded word B and the code length 11 from the internal memory 4. This code length 11 is sent to the Huffman code data string h, and the head of the next Huffman code data string h is determined.

【００３２】次に、内部メモリ４と外部メモリ５の両者
を使用する場合についての回路動作を説明する。まず、
内部メモリ４にはハフマン符号データ列１６ビットの上
位１０ビット以下で復号語をあらわすものについて復号
語および符号長を設定する。また、内部メモリ４の出力
が有効な場合は１、無効な場合は０であるフラグを符号
長５ビット目に設定する。更に、外部メモリ５には、１
１ビット以上１６ビットまでのハフマン符号に対する復
号語および符号長を設定する。但し、符号長の順にハフ
マンコードが割り当ててあれば、１１ビット以上のハフ
マン符号の先頭３ビットは必ず‘１１１’になるので、
外部メモリ５のアドレス入力には先頭３ビットを除いて
入力している。しかも、内部メモリ４には、例えば復号
語Ｄに対するハフマン符号が‘０１０１０１’であれ
ば、アドレス‘××××１０１０１０’の全てに復号語
Ｄと符号長６を設定し、外部メモリ５には、例えば復号
語Ｂに対するハフマン符号が‘１１１１１０１０００
１’であれば、アドレス‘×××××１０００１０１１
に復号語Ｂと符号長１１を設定する。Next, the circuit operation when both the internal memory 4 and the external memory 5 are used will be described. First,
A decoded word and a code length are set in the internal memory 4 for a decoded word represented by the upper 10 bits or less of the 16 bits of the Huffman code data string. Further, a flag which is 1 when the output of the internal memory 4 is valid and 0 when the output is invalid is set to the fifth bit of the code length. Further, the external memory 5 has 1
A decoded word and a code length for a Huffman code of 1 bit to 16 bits are set. However, if Huffman codes are assigned in the order of the code length, the first three bits of the Huffman code of 11 bits or more are always '111'.
The address input to the external memory 5 is input except for the first three bits. In addition, if the Huffman code for the decoded word D is “010101” in the internal memory 4, the decoded word D and the code length 6 are set in all of the addresses “xxx10101” , and the external memory 5 is set in the external memory 5. For example, if the Huffman code for the decoded word B is' 1111101000
If it is 1 ', the address is ' xxxxxx10001011
, The decoded word B and the code length 11 are set.

【００３３】今、ハフマン符号データ列ｈに‘０１０１
０１…’が送られてきたとする。このハフマン符号デー
タ列ｈの先頭２ビット‘０１’は内部メモリ４に送ら
れ、３ビット目から６ビット目の‘０１０１’と次のハ
フマン符号データｈの先頭４ビットはセレクタ２のＡ１
端子を経て内部メモリ４に送られる。これら内部メモリ
４と外部メモリ５の両方を用いるときは、セレクタ２が
Ａ１端子を選択するからである。従って、内部メモリ４
には、アドレスアドレス‘××××０１０１０１’が入
力され、復号語Ｄと符号長６およびフラグ＝１が出力さ
れる。このフラグ＝１により、内部メモリ４からの出力
が有効であることをセレクト信号生成部８に送出する。
一方、外部メモリ５はアドレス入力された１３ビットで
得られた復号語と符号長を出力する。これら各メモリ
４，５から得られた復号語と符号長は各セレクタ６，７
に送られるが、セレクト信号生成部８はフラグ＝１によ
り内部メモリ４の出力を選択するように各セレクタ６，
７に選択信号を送る。従って、各セレクタ６，７は内部
メモリ４からの復号語Ｄと符号長６を出力する。この符
号長６はハフマン符号データ列ｈに送られ、次のハフマ
ン符号データ列ｈの先頭が決まる。 次に、ハフマン符号
データ列‘１１１１１０１０００１…’が送られてきた
とする。このとき、内部メモリ４には、先頭２ビット
‘１１’とセレクタ２のＡ１端子を経た先頭３ビット目
から１０ビット目の‘１１１０１０００’が送られる。
従って、アドレス‘０００１０１１１１１’が入力され
る。また、この内部メモリ４には、フラグ＝０が設定さ
れており、このフラグ＝０により、内部メモリ４の出力
が無効であることをセレクト信号生成部８に送出する。
一方、外部メモリ５には、先頭３ビット目から１３ビッ
トが送られる。従って、外部メモリ５には、アドレス
‘×××××１０００１０１１’が入力され、復号語Ｂ
と符号長１１を出力する。ここで、セレクト信号生成部
８はフラグ＝０より外部メモリ５の出力を選択するよう
に各セレクタに選択信号を送る。これにより、各セレク
タは、外部メモリ５からの復号語Ｂと符号長１１を出力
する。この符号長１１は、ハフマン符号データ列に送ら
れ、次のハフマン符号データ列の先頭が決まる。 以下同
様に、これらの動作を繰り返えすことによってハフマン
符号が復号される。Now, '0101' is added to the Huffman code data string h.
01 ... 'has been sent. The first two bits “ 01 ” of the Huffman coded data string h are sent to the internal memory 4, and the third to sixth bits “ 0101 ” and the first four bits of the next Huffman coded data h are A1 of the selector 2.
It is sent to the internal memory 4 via the terminal. This is because when both the internal memory 4 and the external memory 5 are used, the selector 2 selects the A1 terminal. Therefore, the internal memory 4
Receives the decoded address D, the code length 6, and the flag = 1. By this flag = 1, the fact that the output from the internal memory 4 is valid is sent to the select signal generator 8.
On the other hand, the external memory 5 outputs the decoded word and the code length obtained et the 13 bits address input. The decoded words and code lengths obtained from the memories 4 and 5 are stored in the selectors 6 and 7 respectively.
To the selectors 6 and 6 so that the output of the internal memory 4 is selected by the flag = 1.
7 is sent a selection signal. Accordingly, each of the selectors 6 and 7 outputs the decoded word D and the code length 6 from the internal memory 4. The code length 6 is sent to the Huffman code data sequence h, the beginning of the next Huffman code data sequence h is Ru Kemah. Next, the Huffman code
Data string '11111010001 ...' has been sent
And At this time, the first two bits are stored in the internal memory 4.
The first 3 bits via '11' and A1 terminal of selector 2
, The 11th bit '11101000' is sent.
Therefore, the address '0001011111' is input.
You. Also, a flag = 0 is set in the internal memory 4.
When the flag = 0, the output of the internal memory 4 is
Is sent to the select signal generator 8.
On the other hand, the external memory 5 has 13 bits from the third bit at the beginning.
Is sent. Therefore, the external memory 5 has the address
'Xxxxxx10001011' is input and the decoded word B
And the code length 11 are output. Here, the select signal generation unit
8 selects the output of the external memory 5 from the flag = 0
To each selector. This allows each select
Outputs the decoded word B and the code length 11 from the external memory 5
I do. This code length 11 is transmitted to the Huffman code data sequence.
The head of the next Huffman code data sequence is determined. Under Similarly following, the Huffman code is decoded by to Kaee repeated the operation of these.

【００３４】[0034]

【発明の効果】以上説明したように、本発明のハフマン
復号回路は１ビット追跡に必要な容量のメモリしか持た
ないので、処理スピードが早く、４ビット復号でもコス
トが安くて済むという効果がある。例えば、メモリ容量
は４ビット追跡の場合の最悪のメモリ容量に比べ１６分
の１で済む。また、本発明において外部メモリを設ける
場合、ユーザがコストとスピードにより各種方式を選択
できるという効果がある。尚、本発明はハフマン符号の
構成条件によっては１ビット単位の低速の復号ツリー追
跡しか出来なくなるが、静止画符号化等で常用されてい
る符号では４ビット追跡出来る範囲に収まっている。As described above, since the Huffman decoding circuit of the present invention has only a memory having a capacity necessary for 1-bit tracking, the processing speed is high and the cost can be reduced even with 4-bit decoding. . For example, the memory capacity is only 1/16 of the worst memory capacity for 4-bit tracking. Further, in the case where an external memory is provided in the present invention, there is an effect that a user can select various methods according to cost and speed. In the present invention, only low-speed decoding tree tracing in units of 1 bit can be performed depending on the configuration conditions of the Huffman code, but a code commonly used in still image coding or the like is within the range in which 4 bits can be tracing.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施例を示すハフマン復号回路
のブロック図である。FIG. 1 is a block diagram of a Huffman decoding circuit showing a first embodiment of the present invention.

【図２】図１に示すメモリの２つの設定例を説明するた
めの図である。FIG. 2 is a diagram for describing two setting examples of a memory shown in FIG. 1;

【図３】本発明の第２の実施例を示すハフマン復号回路
のブロック図である。FIG. 3 is a block diagram of a Huffman decoding circuit showing a second embodiment of the present invention.

【図４】図３に示す内部メモリの一設定例を表わす図で
ある。FIG. 4 is a diagram illustrating a setting example of an internal memory illustrated in FIG. 3;

【図５】図３に示す内部メモリの他の設定例を表わす図
である。FIG. 5 is a diagram showing another example of setting of the internal memory shown in FIG.

【図６】従来の一例を示すハフマン復号回路のブロック
図である。FIG. 6 is a block diagram of a Huffman decoding circuit showing an example of the related art.

【図７】従来の他の例を示すハフマン復号回路のブロッ
ク図である。FIG. 7 is a block diagram of a Huffman decoding circuit showing another conventional example.

【図８】図７に示す内部メモリの設定例を表わす図であ
る。FIG. 8 is a diagram illustrating an example of setting of an internal memory illustrated in FIG. 7;

【図９】従来のまた別の例を示すハフマン復号回路のブ
ロック図である。FIG. 9 is a block diagram of a Huffman decoding circuit showing still another conventional example.

【符号の説明】[Explanation of symbols]

１ リセット付ラッチ回路 ２，６，７ セレクタ ３，４ 内部メモリ ５ 外部メモリ ８ セレクト信号生成部 ａ，ｆ 復号語 ｄ，ｇ 符号長 ｃ フラグ ｄ，ｈ ハフマン符号データ ｅ 外部セレクト信号 Reference Signs List 1 Latch circuit with reset 2, 6, 7 Selector 3, 4 Internal memory 5 External memory 8 Select signal generator a, f Decoded word d, g Code length c Flag d, h Huffman code data e External select signal

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03M 7/40──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. ⁶ , DB name) H03M 7/40

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 入力されるハフマン符号データを復号処
理するための復号語を保持しフラグによりリセットされ
るラッチ手段と、アドレス用データを作成するために、
前記ラッチ手段の出力の一部または前記ハフマン符号デ
ータの一部を外部からのセレクト信号によって選択する
選択手段と、前記ハフマン符号データの先頭の１ビット
を含む残りのデータと前記ラッチ手段の出力の残りのデ
ータと前記選択手段から出力される前記アドレス用デー
タをアドレス入力とし、前記復号語および符号長と前記
フラグを出力するとともに、１ビット追跡に必要な容量
を持ったメモリ手段とを有し、前記メモリ手段を前記セ
レクト信号が１ビット追跡および複数ビット追跡のいず
れの場合にも使用できるようにしたことを特徴とするハ
フマン復号回路。1. A latch means for holding a decoded word for decoding input Huffman code data and resetting by a flag, and for creating address data,
Selecting means for selecting a part of the output of the latch means or a part of the Huffman code data by an external select signal; and the remaining data including the first one bit of the Huffman code data and the output of the latch means. The remaining data and the address data output from the selection means are used as an address input, and the decoded word, code length and the flag are output, and the capacity required for 1-bit tracking is output.
Have a memory means having, said the memory means cell
Rect signal is one-bit tracking or multi-bit tracking
A Huffman decoding circuit characterized in that it can be used in both cases . 【請求項２】 入力されるハフマン符号データを復号処
理するための復号語を保持しフラグによりリセットされ
るラッチ手段と、アドレス用データを作成するために、
前記ラッチ手段の出力の一部または前記ハフマン符号デ
ータの一部を外部からのセレクト信号によって選択する
第１の選択手段と、前記第１の選択手段の出力および前
記ハフマン符号データの一部をアドレス入力とし、前記
復号語および符号長と前記フラグを出力するとともに、
２ビット追跡に必要な容量を持った第１のメモリ手段
と、前記ハフマン符号データのみをアドレス入力とし、
前記第１のメモリ手段の前記復号語および前記符号長と
は別の復号語および符号長を出力する第２のメモリ手段
と、前記第１，第２のメモリ手段から出力される前記各
復号語を選択して出力する第２の選択手段と、前記第
１，第２のメモリ手段から出力される前記各符号長を選
択して出力する第３の選択手段と、前記第１のメモリ手
段の前記符号長とともに出力される前記フラグに基いて
前記第２，第３の選択手段を制御するためのセレクト信
号を作成するセレクト信号生成部とを有し、前記第１の
メモリ手段を前記セレクト信号が２ビット追跡およびそ
れ以外の複数ビット追跡のいずれの場合にも使用できる
ようにしたことを特徴とするハフマン復号回路。2. A latch means for holding a decoded word for decoding input Huffman code data and resetting by a flag, and for creating address data,
First selecting means for selecting a part of the output of the latch means or a part of the Huffman code data by an external select signal; addressing the output of the first selecting means and a part of the Huffman code data to an address; As an input, while outputting the decoded word and the code length and the flag ,
First memory means having a capacity required for 2-bit tracking, and only the Huffman code data as an address input;
A second memory unit for outputting a decoded word and a code length different from the decoded word and the code length of the first memory unit, and the respective decoded words output from the first and second memory units A second selecting means for selecting and outputting the code length, a third selecting means for selecting and outputting each of the code lengths output from the first and second memory means, and the second based on the flag to be output together with the code length, a select signal generator for creating a select signal for controlling the third selection means possess, the first
The select signal is used to track and store two bits in the memory means.
Can be used for any other multi-bit tracking
Huffman decoding circuit, characterized in that the the like.