JP2841985B2 - Bit synchronization system and burst demodulator - Google Patents
Bit synchronization system and burst demodulatorInfo
- Publication number
- JP2841985B2 JP2841985B2 JP3342782A JP34278291A JP2841985B2 JP 2841985 B2 JP2841985 B2 JP 2841985B2 JP 3342782 A JP3342782 A JP 3342782A JP 34278291 A JP34278291 A JP 34278291A JP 2841985 B2 JP2841985 B2 JP 2841985B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output signal
- output
- bit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、π／２シフトＢＰＳＫ
あるいはπ／４シフトＱＰＳＫを用いたバースト伝送シ
ステムの受信機において適用されるビット同期方式と、
このビット同期方式を採用したバースト復調装置に関す
る。The present invention relates to a π / 2 shift BPSK.
Or a bit synchronization scheme applied in a receiver of a burst transmission system using π / 4 shift QPSK;
The present invention relates to a burst demodulator employing this bit synchronization system.
【０００２】[0002]
【従来の技術】ディジタル位相変調を用いたバースト伝
送システムでは、ビット同期及び搬送波再生などの復調
動作を迅速に行う必要があり、一般にバースト先頭に復
調専用のデータシーケンス即ちプリアンブルを付加す
る。より高い伝送効率を得るためには、このプリアンブ
ルをできるだけ短縮したい。従って、より高速なビット
同期方式が望まれる。2. Description of the Related Art In a burst transmission system using digital phase modulation, it is necessary to rapidly perform demodulation operations such as bit synchronization and carrier wave reproduction. In general, a data sequence dedicated to demodulation, that is, a preamble is added to the head of a burst. To obtain higher transmission efficiency, we want to shorten this preamble as much as possible. Therefore, a faster bit synchronization scheme is desired.
【０００３】この要求に答える従来のビット同期方式と
して、例えば、図７に示されるような変調波のエンベロ
ープ情報からビット周波数成分を抽出し、オープンルー
プでビットタイミングを推定する方式がある。図７は従
来例のブロック図である。同図において、細線は実数信
号、太線は複素信号を示す。発振器２１は、ビット周波
数の約Ｎ（Ｎは正の整数）倍の周波数のクロック信号を
発振する。Ａ／Ｄ変換器２２は、発振器２１のクロック
信号により、ディジタル位相変調信号を準同期検波した
入力信号をサンプルし、ｌ（ｌは正の整数）ビットにデ
ィジタル量子化する。エンベロープ検出手段２３は、Ａ
／Ｄ変換器２２の出力信号を受け、そのエンベロープを
検出する。複素正弦波発生手段２４は、発振器２１のク
ロック信号を受け、その周波数の１／Ｎの周波数の複素
正弦波を出力する。乗算手段２５は、エンベロープ検出
手段２３の出力信号と複素正弦波発生手段２４の出力信
号とを乗算し、ビット周波数成分と複素正弦波との位相
相関を計算する。ローパスフィルタ２６は、乗算手段２
５の出力信号を平均する。逆正接計算手段２７は、ロー
パスフィルタ２６の出力信号の逆正接を計算する。逆正
接計算手段２７の出力がビットタイミング信号となる。
サンプラあるいは内挿手段２８は、逆正接計算手段２７
のビットタイミング信号でＡ／Ｄ変換器２２の出力信号
をサンプルする。あるいは、Ａ／Ｄ変換器２２の出力
中、連続する数サンプルを用いて内挿計算を行う。[0003] As a conventional bit synchronization method that meets this demand, for example, there is a method of extracting a bit frequency component from envelope information of a modulated wave and estimating a bit timing in an open loop as shown in FIG. FIG. 7 is a block diagram of a conventional example. In the figure, a thin line indicates a real number signal, and a thick line indicates a complex signal. The oscillator 21 oscillates a clock signal having a frequency that is about N times (N is a positive integer) times the bit frequency. The A / D converter 22 samples the input signal obtained by quasi-synchronous detection of the digital phase modulation signal by the clock signal of the oscillator 21 and digitally quantizes the input signal to l (1 is a positive integer) bits. The envelope detecting means 23
It receives the output signal of the / D converter 22 and detects its envelope. The complex sine wave generating means 24 receives the clock signal of the oscillator 21 and outputs a complex sine wave having a frequency of 1 / N of that frequency. The multiplier 25 multiplies the output signal of the envelope detector 23 by the output signal of the complex sine wave generator 24, and calculates the phase correlation between the bit frequency component and the complex sine wave. The low-pass filter 26 is a multiplication unit 2
5 are averaged. The arc tangent calculating means 27 calculates the arc tangent of the output signal of the low-pass filter 26. The output of the arctangent calculation means 27 becomes a bit timing signal.
The sampler or interpolation means 28 comprises an arctangent calculation means 27
The output signal of the A / D converter 22 is sampled by the bit timing signal of. Alternatively, the interpolation calculation is performed using several consecutive samples during the output of the A / D converter 22.
【０００４】また、図４には前述のビット同期方式を用
いた従来のバースト復調装置の従来例を合せて示してあ
る。前述のビット同期方式は、ビット周波数成分の抽出
に変調波のエンベロープ情報を用いているため、搬送波
周波数位相偏差の影響を受けにくいという特徴がある。
従って、搬送波再生に先行してビット同期を行うことが
できる。この場合、プリアンブルには図５に示されるよ
うな交番データ変調パタンを一貫して用いる。FIG. 4 also shows a conventional example of a conventional burst demodulator using the above-mentioned bit synchronization method. The bit synchronization method described above has a feature that it is hardly affected by the carrier frequency phase deviation because the envelope information of the modulated wave is used for extracting the bit frequency component.
Therefore, bit synchronization can be performed prior to carrier wave reproduction. In this case, an alternating data modulation pattern as shown in FIG. 5 is used consistently for the preamble.
【０００５】図４において、逆変調手段２９は、サンプ
ラあるいは内挿手段２８の出力信号を受け、同期したプ
リアンブルパタンで逆変調する。搬送波再生及び位相復
調手段３０は、逆変調手段２９の出力信号を受け、搬送
波再生及び位相復調を行う。これにより、従来、搬送波
再生からビット同期への処理モード切り替え時に生じる
処理モードとプリアンブルパタンの不一致を回避でき
る。また、ローパスフィルタ２６の出力であるビット相
関信号の振幅あるいは電力を観測することでビット同期
と同時にキャリア検出を行えるなどの利点が生じる。そ
の結果、プリアンブルをより有効に利用することができ
る。In FIG. 4, an inverse modulation means 29 receives an output signal of a sampler or interpolation means 28 and inversely modulates it with a synchronized preamble pattern. The carrier recovery and phase demodulation unit 30 receives the output signal of the inverse modulation unit 29 and performs carrier recovery and phase demodulation. As a result, it is possible to avoid a mismatch between the processing mode and the preamble pattern which conventionally occurs when the processing mode is switched from carrier wave reproduction to bit synchronization. Further, by observing the amplitude or power of the bit correlation signal output from the low-pass filter 26, there is an advantage that carrier detection can be performed simultaneously with bit synchronization. As a result, the preamble can be used more effectively.
【０００６】[0006]
【発明が解決しようとする課題】以上に示した従来のビ
ット同期方式は、ビット周波数成分の抽出に変調波をエ
ンベロープ情報を用いている。これをπ／２シフトＢＰ
ＳＫあるいはπ／４シフトＱＰＳＫ信号に適用する場
合、特にπ／２シフトＢＰＳＫ信号においてエンベロー
プ変化が小さいため、十分なビット周波数成分が得られ
ない。また、受信機における増幅器の飽和などでエンベ
ロープ情報が得られない場合にはビットタイミングを抽
出できない。このためビット同期がとれないという問題
がある。In the above-described conventional bit synchronization system, a modulated wave is used to extract bit frequency components using envelope information. This is π / 2 shift BP
When applied to an SK or π / 4 shift QPSK signal, a sufficient bit frequency component cannot be obtained because the envelope change is small especially in a π / 2 shift BPSK signal. If envelope information cannot be obtained due to saturation of an amplifier in a receiver, bit timing cannot be extracted. Therefore, there is a problem that bit synchronization cannot be obtained.
【０００７】また、以上に示したバースト復調装置で
は、再生ビットタイミングでサンプルあるいは内挿計算
した信号を既知のプリアンブルパタンで逆変調してい
る。この場合、ＢＰＳＫあるいはＱＰＳＫで用いられる
ゼロπ変調プリアンブルに対して常に無変調信号が得ら
れるが、π／２シフトＢＰＳＫで用いられるゼロπ／２
変調プリアンブルあるいはπ／４シフトＱＰＳＫで用い
られるゼロ３π／４変調プリアンブルに対しては１／２
の確率で生じる逆変調パタンのずれにより、無変調信号
が得られない場合が生じる。例えば、ゼロ３π／４変調
信号の逆変調では、２ビット周期で０と−３π／４の位
相シフトが交互に繰り返されるが、この２ビットの逆変
調パタン周期にずれが生じた場合には、ゼロ３π／４変
調信号は無変調信号とならずゼロπ／２変調信号となり
正しい復調信号出力が得られないという問題がある。In the burst demodulator described above, a signal sampled or interpolated at the reproduction bit timing is inversely modulated by a known preamble pattern. In this case, an unmodulated signal is always obtained for the zero π modulation preamble used in BPSK or QPSK, but the zero π / 2 used in π / 2 shift BPSK is always used.
1/2 for a modulation preamble or a zero 3π / 4 modulation preamble used in π / 4 shift QPSK.
In some cases, a non-modulated signal cannot be obtained due to the shift of the inverse modulation pattern caused by the probability of. For example, in the reverse modulation of a zero 3π / 4 modulated signal, a phase shift of 0 and −3π / 4 is alternately repeated in a two-bit cycle. If a shift occurs in the two-bit reverse modulation pattern cycle, The zero 3π / 4 modulated signal is not a non-modulated signal, but becomes a zero π / 2 modulated signal, and there is a problem that a correct demodulated signal output cannot be obtained.
【０００８】従って、本発明の目的は、ゼロπ／２変調
あるいはゼロ３π／４変調プリアンブルのエンベロープ
情報を用いずに、そのエンベロープの変化に依存しない
位相変化からビット周波数成分を抽出し、ビットタイミ
ングを求める高速なビット同期方式を提供することにあ
る。Accordingly, an object of the present invention is to extract a bit frequency component from a phase change that does not depend on the envelope change without using the envelope information of the zero π / 2 modulation or zero 3π / 4 modulation preamble, It is an object of the present invention to provide a high-speed bit synchronization method that requires the following.
【０００９】また、搬送波再生に必要な無変調信号を得
るためにビット同期のとれた信号を逆変調する際、ゼロ
π／２変調あるいはゼロ３π／４変調プリアンブルの位
相変化検出から求めたビットタイミングを用いて逆変調
パタンの同期をとるπ／２シフトＢＰＳＫあるいはπ／
４シフトＱＰＳＫバースト復調装置を提供することにあ
る。When inversely modulating a bit-synchronized signal to obtain an unmodulated signal required for carrier wave reproduction, the bit timing obtained from the phase change detection of the zero π / 2 modulation or the zero 3π / 4 modulation preamble is used. Π / 2 shift BPSK or π /
An object of the present invention is to provide a 4-shift QPSK burst demodulator.
【００１０】更に、全ディジタル的処理を用いるため、
無調整かつＩＣ化が容易でディジタル信号処理プロセッ
サを用いたソフトウェア処理も行うことができるビット
同期方式及びバースト復調装置を提供することにある。Further, since all digital processing is used,
It is an object of the present invention to provide a bit synchronization system and a burst demodulation device that can be adjusted without any difficulty, can be easily integrated, and can perform software processing using a digital signal processor.
【００１１】[0011]
【課題を解決するための手段】本発明のビット同期方式
は、ビット周波数の約Ｎ（Ｎは正の整数）倍周波数のク
ロック信号を出力する発振器と、外部より入力されるπ
／２シフト２相位相偏移変調（ＢＰＳＫ）あるいはπ／
４シフト４相位相偏移変調（ＱＰＳＫ）信号を準同期検
波しこの検波した信号を前記クロック信号でサンプルし
ｌ（ｌは正の整数）ビットにディジタル量子化するＡ／
Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号を受けその位
相変化を検出する位相変化検出手段と、前記クロック信
号を受けその周波数の１／２Ｎの周波数の複素正弦波を
出力する複素正弦波発生手段と、前記位相変化検出手段
の出力信号と前記複素正弦波発生手段の出力信号とを乗
算する乗算手段と、前記乗算手段の出力信号を平均する
ローパスフィルタと、前記ローパスフィルタの出力信号
の逆正接を計算する逆正接計算手段と、前記逆正接計算
手段の出力信号を受けその値を２倍して２πの剰余をと
る２倍操作手段と、前記２倍操作手段の出力ビットタイ
ミング信号で前記Ａ／Ｄ変換器の出力信号をサンプルあ
るいは内挿して外部へビット同期信号を出力するサンプ
ラあるいは内挿手段とを備えている。According to the bit synchronization system of the present invention, an oscillator for outputting a clock signal having a frequency approximately N times (N is a positive integer) times the bit frequency, and an externally input π
/ 2 shift binary phase shift keying (BPSK) or π /
A / S which performs quasi-synchronous detection of a 4-shift 4-phase phase shift keying (QPSK) signal, samples the detected signal with the clock signal, and digitally quantizes the signal into l (1 is a positive integer) bits.
A D converter, phase change detecting means for receiving an output signal of the A / D converter and detecting a phase change thereof, and a complex sine for receiving the clock signal and outputting a complex sine wave having a frequency of 1 / 2N of the frequency thereof Wave generating means, multiplying means for multiplying an output signal of the phase change detecting means and an output signal of the complex sine wave generating means, a low-pass filter for averaging output signals of the multiplying means, and an output signal of the low-pass filter Arc tangent calculating means for calculating the arc tangent of the above, doubling operation means for receiving the output signal of the arc tangent calculating means and doubling its value to obtain a remainder of 2π, and output bit timing signal of the doubling operation means And a sampler or interpolation means for sampling or interpolating the output signal of the A / D converter and outputting a bit synchronization signal to the outside.
【００１２】本発明のバースト復調装置は、前記発振器
と、前記Ａ／Ｄ変換器と、前記位相変化検出手段と、前
記複素正弦発生手段と、前記乗算手段と、前記ローパス
フィルタと、前記逆正接計算手段と、前記２倍操作手段
と、前記サンプラあるいは内挿手段とで構成される前記
ビット同期方式と、前記逆正接計算手段の出力信号を受
け逆変調パタンの同期情報を抽出する逆変調パタン同期
手段と、前記逆変調パタン同期手段の出力信号を受け前
記サンプラあるいは内挿手段の出力信号を同期したプリ
アンブルパタンで逆変調する逆変調手段と、前記逆変調
手段の出力信号を受け、搬送波再生及び位相復調を行う
搬送波再生及び位相復調手段とを備えている。[0012] The burst demodulator according to the present invention includes the oscillator, the A / D converter, the phase change detecting means, the complex sine generating means, the multiplying means, the low-pass filter, and the arctangent. A bit synchronization system including a calculation unit, the doubling operation unit, the sampler or the interpolation unit, and an inverse modulation pattern for receiving an output signal of the arctangent calculation unit and extracting synchronization information of the inverse modulation pattern A synchronizing means, an inverse modulating means for receiving an output signal of the inverse modulation pattern synchronizing means and inversely modulating the output signal of the sampler or the interpolating means with a synchronized preamble pattern; And carrier recovery and phase demodulation means for performing phase demodulation.
【００１３】本発明の他のバースト復調装置は、前記発
振器と、前記Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力
信号を受けそのエンベロープを検出するエンベロープ検
出手段と、前記発振器の出力信号を受けその周波数の１
／Ｎの周波数の複素正弦波を出力する第２の複素正弦波
発生手段と、前記エンベロープ検出手段の出力信号と前
記第２の複素正弦波発生手段の出力信号とを乗算する第
２の乗算手段と、前記第２の乗算手段の出力信号を平均
する第２のローパスフィルタと、前記第２のローパスフ
ィルタの出力信号を受けその逆正接を計算する第２の逆
正接計算手段と、前記第２の逆正接計算手段の出力ビッ
トタイミング信号で前記Ａ／Ｄ変換器の出力信号をサン
プルあるいは内挿する前記サンプラあるいは内挿手段
と、前記位相変化検出手段と、前記複素正弦波発生手段
と、前記乗算手段と、前記ローパスフィルタと、前記逆
正接計算手段と、前記逆正接計算手段の出力信号と前記
第２の逆正接計算手段の出力信号を受け逆変調パタンの
同期情報を抽出する逆変調パタン同期手段と、前記逆変
調手段と、前記搬送波再生及び位相復調手段とを備えて
いる。Another burst demodulator according to the present invention comprises: the oscillator, the A / D converter, an envelope detection means for receiving an output signal of the A / D converter and detecting an envelope of the output signal, and an output of the oscillator. Receiving the signal
A second complex sine wave generating means for outputting a complex sine wave having a frequency of / N, and a second multiplying means for multiplying an output signal of the envelope detecting means and an output signal of the second complex sine wave generating means. A second low-pass filter for averaging the output signal of the second multiplying means, a second arc-tangent calculating means for receiving the output signal of the second low-pass filter and calculating the arc tangent thereof, The sampler or interpolation means for sampling or interpolating the output signal of the A / D converter with the output bit timing signal of the arctangent calculation means, the phase change detection means, the complex sine wave generation means, Multiplying means, the low-pass filter, the arctangent calculating means, and an output signal of the arctangent calculating means and an output signal of the second arctangent calculating means for extracting synchronization information of an inverse modulation pattern; It comprises a modulation pattern synchronizing means, and the inverse modulation means, and said carrier reproduction and phase demodulation means.
【００１４】[0014]
【実施例】次に本発明について図面を参照して説明す
る。図１に本発明によるビット同期方式の一実施例を示
す。本ビット同期方式は、π／２シフトＢＰＳＫあるい
はπ／４シフトＱＰＳＫ信号に適用され、各場合でゼロ
π／２変調あるいはゼロ３π／４変調プリアンブルを必
要とする。発振器１は、ビット周波数の約Ｎ（Ｎは正の
整数）倍の周波数のクロック信号を出力する。Ａ／Ｄ変
換器２は、発振器１のクロック信号で、π／２シフトＢ
ＰＳＫあるいはπ／４シフトＱＰＳＫ信号を準同期検波
した信号をサンプルし、ｌ（ｌは正の整数）ビットにデ
ィジタル量子化する。位相変化検出手段３は、Ａ／Ｄ変
換器２の出力信号を受け、その位相変化即ち周波数を検
出する。ゼロπ／２変調あるいはゼロ３π／４変調プリ
アンブルは、２ビット周期で正負の位相変化を繰り返す
ため、１／２ビット周波数成分を含んでいる。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 shows an embodiment of a bit synchronization system according to the present invention. This bit synchronization scheme is applied to π / 2 shift BPSK or π / 4 shift QPSK signals, and in each case requires a zero π / 2 modulation or a zero 3π / 4 modulation preamble. The oscillator 1 outputs a clock signal having a frequency that is about N times (N is a positive integer) times the bit frequency. The A / D converter 2 uses the clock signal of the oscillator 1 to generate a π / 2 shift B
A signal obtained by quasi-synchronous detection of the PSK or π / 4 shift QPSK signal is sampled, and digitally quantized to l (1 is a positive integer) bits. The phase change detecting means 3 receives the output signal of the A / D converter 2 and detects the phase change, that is, the frequency. Since the zero π / 2 modulation or the zero 3π / 4 modulation preamble repeats a positive / negative phase change in a 2-bit cycle, it contains a 1 / 2-bit frequency component.
【００１５】位相変化検出手段３は、図４に示されるク
ロスプロダクト型周波数弁別器により比較的容易に実現
できる。同図において変調波の実数部を第１の遅延手段
４０で１サンプルだけ遅延させた信号と変調波の虚数部
を第１の乗算器４１で乗算する。また、変調波の虚数部
を第２の遅延手段４２で１サンプルだけ遅延させた信号
と変調波の実数部を第２の乗算器４３で乗算する。第１
の乗算器４１の出力から第２の乗算器４３の出力を減算
した値が周波数誤差となる。この演算は現在の変調波と
１サンプル前の変調波の複素共役をとった値とを乗じ
て、その虚数部をとることに等しく、周波数弁別特性は
正弦波状になる。位相変化検出手段３は、この他にも変
調波の逆正接をとり、その差分を計算しても得られる。The phase change detecting means 3 can be relatively easily realized by the cross product type frequency discriminator shown in FIG. In the figure, the first multiplier 41 multiplies the signal obtained by delaying the real part of the modulated wave by one sample by the first delay means 40 and the imaginary part of the modulated wave. The second multiplier 43 multiplies the signal obtained by delaying the imaginary part of the modulated wave by one sample by the second delay means 42 with the real part of the modulated wave. First
The value obtained by subtracting the output of the second multiplier 43 from the output of the multiplier 41 is the frequency error. This operation is equivalent to multiplying the current modulated wave by the value obtained by taking the complex conjugate of the modulated wave one sample before and taking the imaginary part thereof, and the frequency discrimination characteristic becomes a sine wave shape. The phase change detection means 3 can also be obtained by taking the arc tangent of the modulated wave and calculating the difference.
【００１６】複素正弦波発生手段４は、発振器１のクロ
ック信号を受け、その周波数の１／２Ｎの周波数の複素
正弦波を出力する。複素正弦波発生手段４は、ＲＯＭテ
ーブルを参照することにより容易に実現できる。乗算手
段５は、位相変化検出手段３の出力と複素正弦波発生手
段４の出力信号を乗算し、１／２ビット周波数成分と複
素正弦波との位相相関を計算する。ローパスフィルタ６
は、乗算手段５の出力信号を平均する。逆正接計算手段
７は、ローパスフィルタ６の出力信号の逆正接を計算す
る。逆正接計算手段７の出力タイミング信号は、２ビッ
ト周期が±πまで表現されている。２台操作手段８は、
逆正接計算手段７の出力タイミングを１ビット周期が±
πで表現されるビットトイミングに変換するため、その
値を２倍して２πの剰余をとる。サンプラあるいは内挿
手段９は、２倍操作手段８の出力ビットタイミングでＡ
／Ｄ変換器２の出力をサンプルあるいは内挿する。The complex sine wave generating means 4 receives the clock signal of the oscillator 1, and outputs a complex sine wave having a frequency of 1 / 2N of that frequency. The complex sine wave generating means 4 can be easily realized by referring to the ROM table. The multiplication means 5 multiplies the output of the phase change detection means 3 by the output signal of the complex sine wave generation means 4 and calculates the phase correlation between the 1 / 2-bit frequency component and the complex sine wave. Low-pass filter 6
Averages the output signal of the multiplication means 5. The arc tangent calculating means 7 calculates the arc tangent of the output signal of the low-pass filter 6. The output timing signal of the arctangent calculating means 7 is expressed in a 2-bit cycle up to ± π. The two operation means 8
The output timing of the arc tangent calculation means 7 is set to ± 1 bit cycle.
In order to convert to bit timing represented by π, the value is doubled and a remainder of 2π is obtained. The sampler or interpolation means 9 outputs A at the output bit timing of the double operation means 8.
The output of the / D converter 2 is sampled or interpolated.
【００１７】図２に本発明によるバースト復調装置の第
１の実施例を示す。プリアンブルには図５に示されるよ
うな交番データ変換パタンを一貫して用いる。例えば、
π／２シフトＢＰＳＫではゼロπ／２繰り返し変調プリ
アンブルを、π／４シフトＱＰＳＫではゼロ３π／４繰
り返し変調プリアンブルを用いる。図２において、発振
器１、Ａ／Ｄ変換器２、位相変化検出手段３、複素正弦
波発生手段４、乗算手段５、ローパスフィルタ６、逆正
接計算手段７、２倍操作手段８、サンプラあるいは内挿
手段９で図１に示すビット同期方式を構成している。FIG. 2 shows a first embodiment of a burst demodulator according to the present invention. An alternating data conversion pattern as shown in FIG. 5 is used consistently for the preamble. For example,
The π / 2 shift BPSK uses a zero π / 2 repetition modulation preamble, and the π / 4 shift QPSK uses a zero 3π / 4 repetition modulation preamble. In FIG. 2, an oscillator 1, an A / D converter 2, a phase change detecting means 3, a complex sine wave generating means 4, a multiplying means 5, a low-pass filter 6, an arctangent calculating means 7, a double operating means 8, a sampler or an internal The insertion means 9 constitutes the bit synchronization system shown in FIG.
【００１８】逆変調パタン同期手段１０は、逆正接計算
手段７の出力信号を受け、逆変調パタンの同期情報を抽
出する。逆正接計算手段７の出力ビットタイミング信号
は、２ビット周期が±πで表現されている。図６に逆正
接計算手段７の出力ビットタイミングθｆとサンプルタ
イミングの位相関係を示す。図６では１ビット当りのサ
ンプル数Ｎを４にとり、実際のビットタイミングのサン
プルは内挿計算により求めるものと仮定している。第１
ビットタイミングθｆは、１／２ビット周波数の複素正
弦波のゼロ位相の値を乗じた第１サンプルタイミングか
らのタイミング誤差として表される。また、第２ビット
タイミングはθｆの対向に位置する。The inverse modulation pattern synchronization means 10 receives the output signal of the inverse tangent calculation means 7 and extracts synchronization information of the inverse modulation pattern. The output bit timing signal of the arc tangent calculation means 7 has a 2-bit cycle represented by ± π. FIG. 6 shows the phase relationship between the output bit timing θf of the arctangent calculation means 7 and the sample timing. In FIG. 6, it is assumed that the number N of samples per bit is set to 4, and the sample at the actual bit timing is obtained by interpolation. First
The bit timing θf is expressed as a timing error from the first sample timing multiplied by the value of the zero phase of the complex sine wave having a ビ ッ ト bit frequency. Further, the second bit timing is located opposite to θf.
【００１９】逆変調パタン同期手段１０は、サンプラあ
るいは内挿手段９の出力が第１ビットであるか、あるい
は第２ビットであるかの情報を提供する。逆変調手段１
１は、逆変調パタン同期手段１０の出力信号を受け、サ
ンプラあるいは内挿手段９の出力信号を同期したプリア
ンブルパタンで逆変調する。逆変調手段１１は、プリア
ンブル終了直前に逆変換動作を中止し、入力をそのまま
出力するように切り替わる。搬送波再生及び位相復調手
段１２は、逆変調手段１１の出力信号を受け、搬送波再
生及び位相復調を行う。プリアンブル入力中の搬送波再
生には無変調信号を用い、データ変調信号の入力直前に
変調信号対応に切り替わる。搬送波再生及び位相復調手
段１２として、コスタス、逆変調ループやオープンルー
プを用いた搬送波再生方式など様々なものが考えられ
る。The inverse modulation pattern synchronization means 10 provides information on whether the output of the sampler or interpolation means 9 is the first bit or the second bit. Inverse modulation means 1
1 receives the output signal of the inverse modulation pattern synchronizing means 10 and inversely modulates the output signal of the sampler or interpolation means 9 with a synchronized preamble pattern. Immediately before the end of the preamble, the inverse modulation means 11 stops the inverse conversion operation and switches so as to output the input as it is. The carrier recovery and phase demodulation unit 12 receives the output signal of the inverse modulation unit 11 and performs carrier recovery and phase demodulation. An unmodulated signal is used for carrier recovery during the input of the preamble, and switching is performed immediately before the input of the data modulated signal so as to correspond to the modulated signal. Various types of carrier recovery and phase demodulation means 12, such as a carrier recovery method using Costas, an inverse modulation loop, or an open loop, can be considered.
【００２０】以上に述べるようなプリアンブルの位相変
化検出によるタイミング抽出法は、プリアンブルを入力
とした場合にだけに有効であり、データ変調信号の入力
時にはビットタイミングが得られない。このためバース
トが非常に長い場合には、プリアンブルから求めたビッ
トタイミングを全てのバーストで用いると、ビット周波
数誤差の影響でバースト後方になるに従いタイミング誤
差が増加してしまう。The above-described timing extraction method by detecting a preamble phase change is effective only when a preamble is input, and bit timing cannot be obtained when a data modulation signal is input. For this reason, when the burst is very long, if the bit timing obtained from the preamble is used for all bursts, the timing error increases toward the rear of the burst due to the bit frequency error.
【００２１】さらに位相変化検出によるビットタイミン
グ検出法は、エンベロープ検出によるビットタイミング
検出法と比較して、低Ｓ／Ｎ環境、あるいは、大きな搬
送波周波数偏差が存在する場合にタイミング誤差特性が
劣化する傾向がある。これは一般に周波数弁別器が正弦
波特性を有しているためで、低Ｓ／Ｎ環境になるほどそ
の利得は低下する。また、大きな搬送波周波数偏差が存
在する場合には周波数弁別器の動作点がずれ、より低利
得点で動作することになる。従って、データ判定にはエ
ンベロープ検出によるビットタイミングを用いる方法も
考えられ、位相変化検出から求めたビットタイミング
は、逆変調パタン同期の目的だけに用いられる。Further, the bit timing detection method based on phase change detection tends to deteriorate timing error characteristics in a low S / N environment or when a large carrier frequency deviation exists, as compared with the bit timing detection method based on envelope detection. There is. This is because the frequency discriminator generally has a sine wave characteristic, and the lower the S / N environment, the lower the gain. If a large carrier frequency deviation exists, the operating point of the frequency discriminator shifts, and the discriminator operates at a lower gain point. Therefore, a method using bit timing based on envelope detection is also considered for data determination, and the bit timing obtained from phase change detection is used only for the purpose of inverse modulation pattern synchronization.
【００２２】図３に本発明によるバースト復調装置の第
２の実施例を示す。本実施例は先述した第１の実施例の
欠点を補ったものである。エンベロープ検出手段１３
は、Ａ／Ｄ変換器２の出力信号を受け、そのエンベロー
プを検出する。第２の複素正弦波発生手段１４は、発振
器１の出力信号を受け、その周波数の１／Ｎの周波数の
複素正弦波を出力する。第２の乗算手段１５は、エンベ
ロープ検出手段１３の出力信号と第２の複素正弦波発生
手段１４の出力信号とを乗算する。第２のローパスフィ
ルタ１６は、第２の乗算手段１５の出力信号を平均す
る。第２の逆正接計算手段１７は、第２のローパスフィ
ルタ１６の出力信号を受け、その逆正接を計算する。サ
ンプラあるいは内挿手段９は、第２の逆正接計算手段１
７の出力ビットタイミング信号でＡ／Ｄ変換器２の出力
信号をサンプルあるいは内挿する。FIG. 3 shows a second embodiment of the burst demodulator according to the present invention. This embodiment compensates for the disadvantage of the first embodiment described above. Envelope detecting means 13
Receives the output signal of the A / D converter 2 and detects its envelope. The second complex sine wave generating means 14 receives the output signal of the oscillator 1 and outputs a complex sine wave having a frequency of 1 / N of that frequency. The second multiplier 15 multiplies the output signal of the envelope detector 13 by the output signal of the second complex sine wave generator 14. The second low-pass filter 16 averages the output signal of the second multiplying means 15. The second arc tangent calculating means 17 receives the output signal of the second low-pass filter 16 and calculates its arc tangent. The sampler or the interpolation means 9 is the second arctangent calculation means 1
The output signal of the A / D converter 2 is sampled or interpolated by the output bit timing signal 7.
【００２３】一方、発振器１、Ａ／Ｄ変換器２、位相変
化検出手段３、複素正弦波発生手段４、乗算手段５、ロ
ーパスフィルタ６、逆正接計算手段７により、２ビット
周期のタイミング信号が抽出される。逆変調パタン同期
手段１８は、逆正接計算手段７の出力信号と第２の逆正
接計算手段１７の出力信号を受け、逆変調パタンの同期
情報を抽出する。第２の逆正接計算手段１７の出力タイ
ミングθｅは、１ビット周期が±πで表現されている。On the other hand, the oscillator 1, the A / D converter 2, the phase change detecting means 3, the complex sine wave generating means 4, the multiplying means 5, the low-pass filter 6, and the arctangent calculating means 7 generate a 2-bit cycle timing signal. Is extracted. The inverse modulation pattern synchronization means 18 receives the output signal of the inverse tangent calculation means 7 and the output signal of the second inverse tangent calculation means 17 and extracts synchronization information of the inverse modulation pattern. The output timing θe of the second arc tangent calculation means 17 is represented by a one-bit period of ± π.
【００２４】ここで、θｅを図６の第１サンプルタイミ
ングからのタイミング誤差と考えると、これが第１、第
２ビットのいずれであるかが分かればよい。まず、θｅ
を±π／２の範囲に分周するため２で割り、ゼロ位相の
点を第１サンプルタイミングに重ね合わせ、エンベロー
プ検出によるビットタイミングθｅ／２が位相変化検出
による第１、第２ビットタイミングのどちらに近いかで
判断する。即ち、｜θｆ−θｅ／２｜≦π／２を満足す
ればθｅは第１ビットである。満足しない場合は第２ビ
ットである。図６ではエンベロープ検出によるビットタ
イミングは、位相変化検出による第２ビットタイミング
に近いため第２ビットとみなせる。Here, assuming that θe is a timing error from the first sample timing in FIG. 6, it suffices to know whether this is the first or second bit. First, θe
Is divided by 2 to divide the frequency into a range of ± π / 2, the zero-phase point is superimposed on the first sample timing, and the bit timing θe / 2 by the envelope detection is the first and second bit timings by the phase change detection. Judge by which is closer. That is, if | θf−θe / 2 | ≦ π / 2 is satisfied, θe is the first bit. If not satisfied, it is the second bit. In FIG. 6, the bit timing based on the envelope detection is close to the second bit timing based on the phase change detection, and can be regarded as the second bit.
【００２５】逆変調パタン同期手段１０は、サンプラあ
るいは内挿手段の出力信号が第１ビットであるか、ある
いは第２ビットであるかの情報を提供する。逆変調手段
１１は、サンプラ及び内挿手段９の出力信号を受け、同
期したプリアンブルパタンで逆変調する。搬送波再生及
び位相復調手段１２は、逆変調手段１１の出力を受け、
搬送波再生及び位相復調を行う。The inverse modulation pattern synchronization means 10 provides information as to whether the output signal of the sampler or the interpolation means is the first bit or the second bit. The inverse modulation means 11 receives the output signals of the sampler and the interpolation means 9 and inversely modulates them with a synchronized preamble pattern. The carrier recovery and phase demodulation means 12 receives the output of the inverse modulation means 11,
Carrier recovery and phase demodulation are performed.
【００２６】[0026]
【発明の効果】以上に説明したように本発明によるビッ
ト同期方式では、ゼロπ／２変調あるいはゼロ３π／４
変調プリアンブルのエンベロープ情報を用いずに、その
位相変化からビット周波数成分を抽出してタイミングを
求めることにより、動作安定で高速なビット同期を実現
できる。また、本発明によるバースト復調装置では、搬
送波再生に必要な無変調信号を得るためにビット同期の
とれた信号を逆変調する際、ゼロπ／２変調あるいはゼ
ロ３π／４変調プリアンブルの位相変化検出から求めた
ビットタイミングを用いて逆変調パタンの同期をとるこ
とにより、常に正しい逆変調出力を得ることができる。
これにより搬送波再生に先立ちビット同期を行うことが
できるので、より短いプリアンブルで正しいバースト復
調出力が得られるなどの効果がある。As described above, in the bit synchronization system according to the present invention, zero π / 2 modulation or zero 3π / 4
By extracting the bit frequency component from the phase change and determining the timing without using the envelope information of the modulation preamble, stable operation and high-speed bit synchronization can be realized. Further, in the burst demodulator according to the present invention, when inversely modulating a bit-synchronized signal to obtain an unmodulated signal required for carrier wave recovery, a phase change detection of a zero π / 2 modulation or a zero 3π / 4 modulation preamble is performed. By synchronizing the inverse modulation pattern using the bit timing obtained from the above, a correct inverse modulation output can always be obtained.
As a result, the bit synchronization can be performed prior to the carrier wave reproduction, so that there is an effect that a correct burst demodulation output can be obtained with a shorter preamble.
【００２７】さらに、本発明によるビット同期方式及び
バースト復調装置では、全ディジタル的処理を用いるた
めＩＣ化が容易で、かつディジタル信号処理プロセッサ
を用いたソフトウェア処理も行うことができるなどの効
果がある。Further, in the bit synchronization system and the burst demodulator according to the present invention, since all-digital processing is used, an IC can be easily formed, and software processing using a digital signal processor can be performed. .
【図１】本発明のビット同期方式の一実施例を示すブロ
ック図である。FIG. 1 is a block diagram showing an embodiment of a bit synchronization system according to the present invention.
【図２】本発明のバースト復調装置の第１の実施例を示
すブロック図である。FIG. 2 is a block diagram showing a first embodiment of a burst demodulator according to the present invention.
【図３】本発明のバースト復調装置の第２の実施例を示
すブロック図である。FIG. 3 is a block diagram showing a second embodiment of the burst demodulator according to the present invention.
【図４】本発明のビット同期方式及びバースト復調装置
で用いる位相変化検出器の一実施例を示すブロック図で
ある。FIG. 4 is a block diagram showing an embodiment of a phase change detector used in the bit synchronization system and the burst demodulator according to the present invention.
【図５】バースト復調装置で用いるバーストフォーマッ
トを示すフォーマット図である。FIG. 5 is a format diagram showing a burst format used in a burst demodulator.
【図６】逆正接計算手段のビットタイミングとサンプル
タイミングとの位相関係を示す説明図である。FIG. 6 is an explanatory diagram showing a phase relationship between a bit timing and a sample timing of the arc tangent calculation means.
【図７】従来のビット同期方式及びバースト復調装置の
従来例を示すブロック図である。FIG. 7 is a block diagram showing a conventional example of a conventional bit synchronization system and a conventional burst demodulator.
【符号の説明】 １ 発振器 ２ Ａ／Ｄ変換器 ３ 位相変化検出手段 ４，１４ 複素正弦波発生手段 ５，１５，４１，４３ 乗算手段 ６，１６ ローパスフィルタ ７，１７ 逆正接計算手段 ８ ２倍操作手段 ９ サンプラあるいは内挿手段 １０，１８ 逆変調パタン同期手段 １１ 逆変調手段 １２ 搬送波再生及び位相復調手段 １３ エンベロープ検出手段 ４０，４２ 遅延手段 ４４ 減算手段[Description of Signs] 1 oscillator 2 A / D converter 3 phase change detecting means 4, 14 complex sine wave generating means 5, 15, 41, 43 multiplying means 6, 16 low-pass filter 7, 17 arctangent calculating means 8 2 times Operating means 9 Sampler or interpolation means 10, 18 Inverse modulation pattern synchronization means 11 Inverse modulation means 12 Carrier recovery and phase demodulation means 13 Envelope detection means 40, 42 Delay means 44 Subtraction means
Claims (5)
周波数のクロック信号を出力する発振器と、外部より入
力されるπ／２シフト２相位相偏移変調（ＢＰＳＫ）あ
るいはπ／４シフト４相位相偏移変調（ＱＰＳＫ）信号
を準同期検波しこの検波した信号を前記クロック信号で
サンプルしｌ（ｌは正の整数）ビットにディジタル量子
化するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号を
受けその位相変化を検出する位相変化検出手段と、前記
クロック信号を受けその周波数の１／２Ｎの周波数の複
素正弦波を出力する複素正弦波発生手段と、前記位相変
化検出手段の出力信号と前記複素正弦波発生手段の出力
信号とを乗算する乗算手段と、前記乗算手段の出力信号
を平均するローパスフィルタと、前記ローパスフィルタ
の出力信号の逆正接を計算する逆正接計算手段と、前記
逆正接計算手段の出力信号を受けその値を２倍して２π
の剰余をとる２倍操作手段と、前記２倍操作手段の出力
ビットタイミング信号で前記Ａ／Ｄ変換器の出力信号を
サンプルあるいは内挿して外部へビット同期信号を出力
するサンプラあるいは内挿手段とを備えることを特徴と
するビット同期方式。An oscillator for outputting a clock signal having a frequency approximately N times the bit frequency (N is a positive integer), and a π / 2-shift two-phase shift keying (BPSK) or π / 4 input from outside. An A / D converter that performs quasi-synchronous detection of a shifted four-phase phase shift keying (QPSK) signal, samples the detected signal with the clock signal, and digitally quantizes the signal into l (1 is a positive integer) bits; Phase change detecting means for receiving an output signal of the / D converter and detecting a phase change thereof; complex sine wave generating means for receiving the clock signal and outputting a complex sine wave having a frequency of 1 / 2N of the frequency; Multiplying means for multiplying the output signal of the change detecting means by the output signal of the complex sine wave generating means; a low-pass filter for averaging the output signals of the multiplying means; and an arc tangent of the output signal of the low-pass filter And arctangent calculating means for calculating, by doubling the value receives the output signal of the arc tangent calculating means 2π
And a sampler or interpolation means for sampling or interpolating the output signal of the A / D converter with the output bit timing signal of the double operation means and outputting a bit synchronization signal to the outside. A bit synchronization method comprising:
π／４シフトＱＰＳＫ信号の代りにそれぞれゼロπ／２
繰り返し変調信号をプリアンブルとして付加したバース
ト状π／２シフトＢＰＳＫあるいはゼロ３π／４繰り返
し変調信号をプリアンブルとして付加したバースト状π
／４シフトＱＰＳＫ信号を入力とし、前記プリアンブル
を用いてビット同期を行うことを特徴とする請求項１記
載のビット同期方式。2. Instead of the π / 2 shift BPSK signal or the π / 4 shift QPSK signal, a zero π / 2 signal is used.
Burst-like π / 2-shift BPSK to which a repetition modulation signal is added as a preamble or burst-like π to which a zero 3π / 4 repetition modulation signal is added as a preamble
2. The bit synchronization system according to claim 1, wherein a / 4 shift QPSK signal is input, and bit synchronization is performed using the preamble.
周波数のクロック信号を出力する発振器と、π／２シフ
トＢＰＳＫあるいはπ／４シフトＱＰＳＫ信号を準同期
検波し前記クロック信号でサンプルしｌ（ｌは正の整
数）ビットにディジタル量子化するＡ／Ｄ変換器と、前
記Ａ／Ｄ変換器の出力信号を受けその位相変化を検出す
る位相変化検出手段と、前記クロック信号とを受けその
周波数の１／２Ｎの周波数の複素正弦波を出力する複素
正弦波発生手段と、前記位相変化検出手段の出力信号と
前記複素正弦波発生手段の出力信号とを乗算する乗算手
段と、前記乗算手段の出力信号を平均するローパスフィ
ルタと、前記ローパスフィルタの出力信号の逆正接を計
算する逆正接計算手段と、前記逆正接計算手段の出力信
号とを受けその値を２倍して２πの剰余をとる２倍操作
手段と、前記２倍操作手段の出力ビットタイミング信号
で前記Ａ／Ｄ変換器の出力信号をサンプルあるいは内挿
するサンプラあるいは内挿手段と、前記逆正接計算手段
の出力を受け逆変調パタンの同期情報を抽出する逆変調
パタン同期手段と、前記逆変調パタン同期手段の出力信
号を受け前記サンプラあるいは内挿手段の出力信号を同
期したプリアンブルパタンで逆変調する逆変調手段と、
前記逆変調手段の出力信号を受け搬送波再生及び位相復
調を行う搬送波再生及び位相復調手段とを備えることを
特徴とするバースト復調装置。3. An oscillator for outputting a clock signal having a frequency approximately N times the bit frequency (N is a positive integer), quasi-synchronous detection of a π / 2 shift BPSK or π / 4 shift QPSK signal, and sampling with the clock signal. An A / D converter for digitally quantizing to l (1 is a positive integer) bits, phase change detecting means for receiving an output signal of the A / D converter and detecting a phase change thereof, and the clock signal. A complex sine wave generating means for outputting a complex sine wave having a frequency of 1 / 2N of the received frequency, a multiplying means for multiplying an output signal of the phase change detecting means and an output signal of the complex sine wave generating means, A low-pass filter for averaging the output signal of the multiplying means, an arc-tangent calculating means for calculating an arc-tangent of the output signal of the low-pass filter, and receiving the output signal of the arc-tangent calculating means, Doubling operation means for taking the remainder of 2π, sampler or interpolation means for sampling or interpolating the output signal of the A / D converter with the output bit timing signal of the doubling operation means, and calculating the arctangent An inverse modulation pattern synchronization means for receiving the output of the means and extracting synchronization information of the inverse modulation pattern, and receiving the output signal of the inverse modulation pattern synchronization means and inversely modulating the output signal of the sampler or interpolation means with a synchronized preamble pattern. Inverse modulation means;
A burst demodulation device comprising: a carrier recovery and phase demodulation unit that receives a signal output from the inverse modulation unit and performs carrier recovery and phase demodulation.
周波数のクロック信号を出力する発振器と、π／２シフ
トＢＰＳＫあるいはπ／４シフトＱＰＳＫ信号を準同期
検波し前記クロック信号でサンプルしｌ（ｌは正の整
数）ビットにディジタル量子化するＡ／Ｄ変換器と、前
記Ａ／Ｄ変換器の出力信号を受けそのエンベロープを検
出するエンベロープ検出手段と、前記クロック信号を受
けその周波数の１／Ｎの周波数の複素正弦波を出力する
第２の複素正弦波発生手段と、前記エンベロープ検出手
段の出力信号と前記第２の複素正弦波発生手段の出力信
号とを乗算する第２の乗算手段と、前記第２の乗算手段
の出力信号を平均する第２のローパスフィルタと、前記
第２のローパスフィルタの出力信号を受けその逆正接を
計算する第２の逆正接計算手段と、前記第２の逆正接計
算手段の出力ビットタイミング信号で前記Ａ／Ｄ変換器
の出力信号をサンプルあるいは内挿する前記サンプラあ
るいは内挿手段と、前記Ａ／Ｄ変換器の出力信号を受け
その位相変化を検出する位相変化検出手段と、前記クロ
ック信号を受けその周波数の１／２Ｎの周波数の複素正
弦波を出力する複素正弦波発生手段と、前記位相変化検
出手段の出力信号と前記複素正弦波発生手段の出力信号
とを乗算する乗算手段と、前記乗算手段の出力信号を平
均するローパスフィルタと、前記ローパスフィルタの出
力信号の逆正接を計算する逆正接計算手段と、前記逆正
接計算手段の出力信号と前記第２の逆正接計算手段の出
力を受け逆変調パタンの同期情報を抽出する逆変調パタ
ン同期手段と、前記逆変調パタン同期手段の出力信号を
受け前記サンプラあるいは内挿手段の出力信号を同期し
たプリアンブルパタンで逆変調する逆変調手段と、前記
逆変調手段の出力信号を受け搬送波再生及び位相復調を
行う搬送波再生及び位相復調手段とを備えることを特徴
とするバースト復調装置。4. An oscillator for outputting a clock signal having a frequency approximately N times the bit frequency (N is a positive integer), quasi-synchronous detection of a π / 2 shift BPSK or π / 4 shift QPSK signal, and sampling with the clock signal. An A / D converter for digitally quantizing to l (1 is a positive integer) bits, an envelope detection means for receiving the output signal of the A / D converter and detecting the envelope, and a frequency for receiving the clock signal Second complex sine wave generating means for outputting a complex sine wave having a frequency of 1 / N, and a second signal for multiplying an output signal of the envelope detecting means and an output signal of the second complex sine wave generating means. Multiplication means, a second low-pass filter for averaging the output signal of the second multiplication means, and a second arc-tangent for receiving the output signal of the second low-pass filter and calculating the arc tangent thereof Calculation means; the sampler or interpolation means for sampling or interpolating the output signal of the A / D converter with the output bit timing signal of the second arctangent calculation means; and the output signal of the A / D converter Phase change detecting means for receiving the clock signal, detecting a phase change thereof, receiving the clock signal and outputting a complex sine wave having a frequency of 1 / 2N of the frequency, and an output signal of the phase change detecting means. Multiplying means for multiplying the output signal of the complex sine wave generating means, a low-pass filter for averaging the output signal of the multiplying means, arc tangent calculating means for calculating an arc tangent of the output signal of the low-pass filter; Inverse modulation pattern synchronization means for receiving an output signal of the tangent calculation means and an output of the second inverse tangent calculation means and extracting synchronization information of an inverse modulation pattern; Inverse modulation means for receiving the output signal of the sampler or the interpolation means and inversely modulating the output signal of the interpolation means with a preamble pattern synchronized therewith; and carrier recovery and phase demodulation means for receiving the output signal of the inverse modulation means and performing carrier recovery and phase demodulation. And a burst demodulator.
π／４シフトＱＰＳＫ信号の代りにそれぞれゼロπ／２
繰り返し変調信号をプリアンブルとして付加したバース
ト状π／２シフトＢＰＳＫ信号あるいはゼロ３π／４繰
り返し変調信号をプリアンブルとして付加したバースト
状π／４シフトＱＰＳＫ信号を入力とし、前記プリアン
ブルを用いて復調を行うことを特徴とする請求項３及び
４記載のバースト復調装置。5. Instead of the π / 2 shift BPSK signal or the π / 4 shift QPSK signal, a zero π / 2 signal is used.
A burst π / 2 shift BPSK signal to which a repetitively modulated signal is added as a preamble or a burst π / 4 shifted QPSK signal to which a zero 3π / 4 repeated modulation signal is added as a preamble is input, and demodulation is performed using the preamble. 5. The burst demodulator according to claim 3, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342782A JP2841985B2 (en) | 1991-12-25 | 1991-12-25 | Bit synchronization system and burst demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342782A JP2841985B2 (en) | 1991-12-25 | 1991-12-25 | Bit synchronization system and burst demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211532A JPH05211532A (en) | 1993-08-20 |
| JP2841985B2 true JP2841985B2 (en) | 1998-12-24 |
Family
ID=18356460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342782A Expired - Fee Related JP2841985B2 (en) | 1991-12-25 | 1991-12-25 | Bit synchronization system and burst demodulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841985B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11177644A (en) | 1997-12-15 | 1999-07-02 | Nec Corp | Bit timing reproducing circuit |
| JP4489922B2 (en) * | 2000-09-22 | 2010-06-23 | 株式会社日立国際電気 | Demodulation method |
| CN100438520C (en) * | 2003-12-25 | 2008-11-26 | 电子科技大学 | 1 bit sampling differentiate four-phase PSK demodulation circuit and method |
| US8494087B2 (en) * | 2006-09-26 | 2013-07-23 | Koninklijke Philips N.V. | Method and system to reduce PAPR in single carrier and SCBT communications systems |
-
1991
- 1991-12-25 JP JP3342782A patent/JP2841985B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05211532A (en) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643792B2 (en) | Demodulator | |
| US4583048A (en) | MSK digital demodulator for burst communications | |
| EP0375272B1 (en) | Coherent phase shift keyed demodulator | |
| US5633895A (en) | Communication device with synchronized zero-crossing demodulator and method | |
| JP2797916B2 (en) | Carrier recovery circuit | |
| USRE43224E1 (en) | Data aided symbol timing system for precoded continuous phase modulated signals | |
| JPH0552101B2 (en) | ||
| EP0833482A2 (en) | Method and apparatus for preamble-less demodulation | |
| US6377634B1 (en) | Circuit for reproducing bit timing and method of reproducing bit timing | |
| EP0763919B1 (en) | QPSK demodulator with frequency and phase tracking | |
| US7970071B2 (en) | Method and device for synchronizing the carrier frequency of an offset quadrature phase-modulated signal | |
| US6975691B1 (en) | Receiver | |
| JP2841985B2 (en) | Bit synchronization system and burst demodulator | |
| EP1003312A2 (en) | Carrier recovery from digitally phase modulated signals | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| US5774508A (en) | Data synchronizer phase detector and method of operation thereof | |
| JP3120136B2 (en) | TDMA data receiver | |
| US6717993B1 (en) | Receiver | |
| JP2003218969A (en) | Demodulator | |
| JP2570538B2 (en) | Signal detection system and burst demodulator | |
| JPH0983582A (en) | Spread spectrum transmitter and receiver | |
| JP3865893B2 (en) | Demodulator circuit | |
| JP2698979B2 (en) | Carrier recovery method in PSK demodulator | |
| JPH066397A (en) | Delay detector | |
| JP2004235693A (en) | Communication system, and transmitter and receiver therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980922 |
|
| LAPS | Cancellation because of no payment of annual fees |