JP2839868B2 - ５ビット４トリット符号体系 - Google Patents
５ビット４トリット符号体系Info
- Publication number
- JP2839868B2 JP2839868B2 JP8077019A JP7701996A JP2839868B2 JP 2839868 B2 JP2839868 B2 JP 2839868B2 JP 8077019 A JP8077019 A JP 8077019A JP 7701996 A JP7701996 A JP 7701996A JP 2839868 B2 JP2839868 B2 JP 2839868B2
- Authority
- JP
- Japan
- Prior art keywords
- codeword
- bit
- disparity
- codewords
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/16—Conversion to or from representation by pulses the pulses having three levels
- H03M5/18—Conversion to or from representation by pulses the pulses having three levels two levels being symmetrical with respect to the third level, i.e. balanced bipolar ternary code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、伝送用のデータを
符号化するための方法および装置に関する。また本発明
は、詳しくはショートパケット（最低長４ビットから数
百ビットまでの）から構成されたメッセージの長距離間
（例えば約１０ｍまたは２０ｍよりも長距離の）の伝送
に関するが、専らこれのみに関するものではない。
符号化するための方法および装置に関する。また本発明
は、詳しくはショートパケット（最低長４ビットから数
百ビットまでの）から構成されたメッセージの長距離間
（例えば約１０ｍまたは２０ｍよりも長距離の）の伝送
に関するが、専らこれのみに関するものではない。
【０００２】
【従来の技術】本発明は、特にコンピュータ間のメッセ
ージの伝送に関し、プロセッサと、そのプロセッサから
のメッセージを受けて、メッセージを符号化してその符
号化されたデータを伝送するためのリンクインタフェー
スとを有している各コンピュータ間のメッセージの伝送
に関する。各リンクインタフェースはまた、符号化した
データを受取り、それを復号化して、メッセージをプロ
セッサに提供するように構成されている。
ージの伝送に関し、プロセッサと、そのプロセッサから
のメッセージを受けて、メッセージを符号化してその符
号化されたデータを伝送するためのリンクインタフェー
スとを有している各コンピュータ間のメッセージの伝送
に関する。各リンクインタフェースはまた、符号化した
データを受取り、それを復号化して、メッセージをプロ
セッサに提供するように構成されている。
【０００３】コンピュータによるメッセージの伝送用の
公知の書式は、いわゆるデータストローブフォーマット
（Ｄ−Ｓフォーマット）であって、この場合には所定の
方向に、その１つはデータ信号用、また他の１つはスト
ローブ信号用の２つの接続が行なわれる。Ｄ−Ｓフォー
マットは、メッセージをデータまたは制御情報のいずれ
かを含むトークンに符号化する。このメッセージフォー
マットは、本発明者らの欧州特許出願第９１３０４７１
１．４号に記載されている。
公知の書式は、いわゆるデータストローブフォーマット
（Ｄ−Ｓフォーマット）であって、この場合には所定の
方向に、その１つはデータ信号用、また他の１つはスト
ローブ信号用の２つの接続が行なわれる。Ｄ−Ｓフォー
マットは、メッセージをデータまたは制御情報のいずれ
かを含むトークンに符号化する。このメッセージフォー
マットは、本発明者らの欧州特許出願第９１３０４７１
１．４号に記載されている。
【０００４】長いメッセージまたはパケットを使用する
伝送装置においては、安価で包括的なエラー検出法とし
て周期冗長コードを使用している。しかし、コンピュー
タシステム間の通信時には、パケットは非常に短く（Ｄ
−Ｓフォーマットで単一バイト以下に）なることがあ
り、また周期冗長コードは高価で且つオーバーヘッドが
不十分である。周期冗長コード等の高水準検査を個々の
パケットについて実施していないときには、受信したデ
ータストリームを復号化する際に迅速にエラーを検知す
ることが重要になる。このような理由からＤ−Ｓフォー
マットでは、それぞれパリティビットを含むトークンを
使用しており、また受信装置での単一ビットエラーの検
出をこれによって確保している。
伝送装置においては、安価で包括的なエラー検出法とし
て周期冗長コードを使用している。しかし、コンピュー
タシステム間の通信時には、パケットは非常に短く（Ｄ
−Ｓフォーマットで単一バイト以下に）なることがあ
り、また周期冗長コードは高価で且つオーバーヘッドが
不十分である。周期冗長コード等の高水準検査を個々の
パケットについて実施していないときには、受信したデ
ータストリームを復号化する際に迅速にエラーを検知す
ることが重要になる。このような理由からＤ−Ｓフォー
マットでは、それぞれパリティビットを含むトークンを
使用しており、また受信装置での単一ビットエラーの検
出をこれによって確保している。
【０００５】コンピュータが、単一の光ファイバによっ
て所定の方向に接続されている場合には、各方向に単一
のデータ経路のみを使用する別のコードが必要である。
このようなコード構成は、発明者らの欧州特許出願公告
第０６２９０６７号に記載されている。欧州特許出願公
告第０６２９０６７号には、４ビットデータトークンを
単純２進変調を使用した平衡６ビット記号に符号化す
る、いわゆる６の３コードが説明されている。これは、
斯かるコードが光ファイバで伝送されているときには、
約数百ｍの距離に対して有効な符号体系である。このこ
とは、単一ビットエラーを多重ビットエラーに復号する
ことができる場合には、その他の符号体系と対照的であ
る。
て所定の方向に接続されている場合には、各方向に単一
のデータ経路のみを使用する別のコードが必要である。
このようなコード構成は、発明者らの欧州特許出願公告
第０６２９０６７号に記載されている。欧州特許出願公
告第０６２９０６７号には、４ビットデータトークンを
単純２進変調を使用した平衡６ビット記号に符号化す
る、いわゆる６の３コードが説明されている。これは、
斯かるコードが光ファイバで伝送されているときには、
約数百ｍの距離に対して有効な符号体系である。このこ
とは、単一ビットエラーを多重ビットエラーに復号する
ことができる場合には、その他の符号体系と対照的であ
る。
【０００６】
【発明が解決しようとする課題】コンピュータを長距離
間（例えば約１００ｍ）で銅線ケーブルで接続する場合
には、６の３コードのボーレートが高いために、伝送中
のデータに減衰を生じる。ケーブルの減衰は周波数と共
に増加する。したがって、銅線ケーブルでメッセージを
長距離間で伝送しなければならないときには、ボーレー
トを出来るだけ小さくすることが望ましい。
間（例えば約１００ｍ）で銅線ケーブルで接続する場合
には、６の３コードのボーレートが高いために、伝送中
のデータに減衰を生じる。ケーブルの減衰は周波数と共
に増加する。したがって、銅線ケーブルでメッセージを
長距離間で伝送しなければならないときには、ボーレー
トを出来るだけ小さくすることが望ましい。
【０００７】いわゆるツイストペア接続は、コンピュー
タの接続に使用することは公知であり、また４対のツイ
ストペア線を含んでいる標準ケーブルも公知である。各
ツイストペア線は、相互結合による妨害を減少するよう
に物理的に捩られた２本の単線のデータ経路を提供す
る。これらのケーブルは１０ Ｂａｓｅ Ｔ Ｅｔｈｅ
ｒｎｅｔ およびツイストペアトークンリングに使用さ
れている。ボーレートを半分にするための１つの方法
は、伝送用に２本のツイストペア線を使用し、また受信
用にも２本のツイストペア線を使用することである。
タの接続に使用することは公知であり、また４対のツイ
ストペア線を含んでいる標準ケーブルも公知である。各
ツイストペア線は、相互結合による妨害を減少するよう
に物理的に捩られた２本の単線のデータ経路を提供す
る。これらのケーブルは１０ Ｂａｓｅ Ｔ Ｅｔｈｅ
ｒｎｅｔ およびツイストペアトークンリングに使用さ
れている。ボーレートを半分にするための１つの方法
は、伝送用に２本のツイストペア線を使用し、また受信
用にも２本のツイストペア線を使用することである。
【０００８】本発明の１つの目的は、データを３水準の
コードワードすなわち３進コードワードに符号化するこ
とにより、ボーレートを減少せしめることのできる符号
体系を提供することにある。
コードワードすなわち３進コードワードに符号化するこ
とにより、ボーレートを減少せしめることのできる符号
体系を提供することにある。
【０００９】
【課題を解決するための手段】３水準コードは、例えば
４データビットを３トリット・コードワード（４Ｂ３
Ｔ）で伝送するために、２進コードに比較してボーレー
トが低くなるＭＳ４３コードなどが公知である。しか
し、これには、上に述べたように、単一のビットエラー
が多重ビットエラーに復号化され得るという欠点があ
る。
４データビットを３トリット・コードワード（４Ｂ３
Ｔ）で伝送するために、２進コードに比較してボーレー
トが低くなるＭＳ４３コードなどが公知である。しか
し、これには、上に述べたように、単一のビットエラー
が多重ビットエラーに復号化され得るという欠点があ
る。
【００１０】本発明の１つの側面にしたがえば、ソース
から目標への伝送リンク上での伝送のためにデータを符
号化する方法において、 ａ）符号器の蓄積手段に３グループのコードワードを蓄
積して前記符号器を初期化し、前記グループは４トリッ
トコードワードの４８の組み合わせから規定し、前記３
グループの各々は１６のコードワードを含み、１グルー
プ内の各コードワードはそのグループ内の何れかの他の
コードワードから少なくとも２だけのハミング距離を有
していて各コードワードは５ビットシンボルから選択さ
れた４つの予め定められたビット位置の値の１６の可能
な組み合わせの特定の一つと組み合わされてなり、 ｂ）前記ソースから前記符号器の入力手段に５ビットシ
ンボルを出力し、 ｃ）前記５ビットシンボルを受ける前記入力手段に応動
して前記符号器の前記蓄積手段中における前記グループ
の１を選択し、 ｄ）前記入力手段で受けられた前記５ビットシンボルの
４つの予め定められたビット位置の値にしたがってコー
ドワードの前記選択されたグループから４トリットコー
ドを選択し、 ｅ）前記符号器の出力手段から前記伝送リンクの前記目
標に前記選択された４トリットコードワードを伝送する
データの符号化方法、が提供される。
から目標への伝送リンク上での伝送のためにデータを符
号化する方法において、 ａ）符号器の蓄積手段に３グループのコードワードを蓄
積して前記符号器を初期化し、前記グループは４トリッ
トコードワードの４８の組み合わせから規定し、前記３
グループの各々は１６のコードワードを含み、１グルー
プ内の各コードワードはそのグループ内の何れかの他の
コードワードから少なくとも２だけのハミング距離を有
していて各コードワードは５ビットシンボルから選択さ
れた４つの予め定められたビット位置の値の１６の可能
な組み合わせの特定の一つと組み合わされてなり、 ｂ）前記ソースから前記符号器の入力手段に５ビットシ
ンボルを出力し、 ｃ）前記５ビットシンボルを受ける前記入力手段に応動
して前記符号器の前記蓄積手段中における前記グループ
の１を選択し、 ｄ）前記入力手段で受けられた前記５ビットシンボルの
４つの予め定められたビット位置の値にしたがってコー
ドワードの前記選択されたグループから４トリットコー
ドを選択し、 ｅ）前記符号器の出力手段から前記伝送リンクの前記目
標に前記選択された４トリットコードワードを伝送する
データの符号化方法、が提供される。
【００１１】したがって、本発明においては、ボーレー
トは、−１、０、１のそれぞれの水準を有するトリット
を使用することによりデータを３水準コードワード、す
なわち３進コードワードに符号化することにより減少さ
れる。
トは、−１、０、１のそれぞれの水準を有するトリット
を使用することによりデータを３水準コードワード、す
なわち３進コードワードに符号化することにより減少さ
れる。
【００１２】好ましくは、グループは逐次記号の実行デ
ィジタル和を用いて選択する。したがってグループは、
実行中のコードのディジタル和をゼロ近くに維持する
か、または一定の限界内に維持して、直流平衡コードを
確保するように選択することができる。
ィジタル和を用いて選択する。したがってグループは、
実行中のコードのディジタル和をゼロ近くに維持する
か、または一定の限界内に維持して、直流平衡コードを
確保するように選択することができる。
【００１３】この方法は、好ましくは前記第５ビットに
依存する追加ビットを発生させ、また前記グループを選
択するために前記追加ビットと前記実行ディジタル和と
を使用する追加の工程を含んでいる。
依存する追加ビットを発生させ、また前記グループを選
択するために前記追加ビットと前記実行ディジタル和と
を使用する追加の工程を含んでいる。
【００１４】この方法は、好ましくは単一ビットエラー
の迅速な検出を行なうものであって、前記追加ビットは
好ましくはパリティビットである。
の迅速な検出を行なうものであって、前記追加ビットは
好ましくはパリティビットである。
【００１５】好ましくは、実行ディジタル和が＋２より
も小さく−２よりも大きいときに、第１のグループは＋
１のディスパリティを有するコードワードを含み、第２
のグループは−１のディスパリティを有するコードワー
ドを含み、また第３のグループは０のディスパリティを
有するコードワードを含んでいる。
も小さく−２よりも大きいときに、第１のグループは＋
１のディスパリティを有するコードワードを含み、第２
のグループは−１のディスパリティを有するコードワー
ドを含み、また第３のグループは０のディスパリティを
有するコードワードを含んでいる。
【００１６】好ましくは、さらに６グループが３ペアに
配置されており、各ペアは各記号ごとに一致するか又は
反対のディスパリティを有する１組のコードワードを含
み、第１のペアは＋１もしくは−１のディスパリティを
有するコードワードを含み、第２のペアは＋２もしくは
−２または０のディスパリティを有するコードワードを
含み、また第３のペアは＋３もしくは−３または０のデ
ィスパリティを有するコードワードを含んでいる。
配置されており、各ペアは各記号ごとに一致するか又は
反対のディスパリティを有する１組のコードワードを含
み、第１のペアは＋１もしくは−１のディスパリティを
有するコードワードを含み、第２のペアは＋２もしくは
−２または０のディスパリティを有するコードワードを
含み、また第３のペアは＋３もしくは−３または０のデ
ィスパリティを有するコードワードを含んでいる。
【００１７】本発明の第２の側面にしたがえば、それぞ
れ４トリットを有する一連のコードワードを受ける入力
回路と、コードワードをそれぞれ４つの２進ビットを有
する一連のシーケンスに変換する変換回路と、各コード
ワードのディスパリティを決定する回路と、間欠的なコ
ードワードの実行デジタル和を計算する回路と、前記実
行デジタル和およびディスパリティにより決定された各
グループにしたがって第５の２進ビットを発生するビッ
ト発生回路であって、前記グループは前記シンボルが符
号化されるものであり各グループが４トリットコードワ
ードの４８の組み合わせから規定される１６のコードワ
ードを有し、１グループ内の各コードワードはそのグル
ープ内の何れか他のコードワードから少なくとも２のハ
ミング距離を有し、各コードワードは４ビットの特定の
結合と組み合わされるビット発生回路と、前記４つの２
進ビットの組および前記ビット発生回路により発生され
た前記第５のビットをそれぞれ有するシンボル発生用出
力回路とをそなえたデータ受信回路、が提供される。
れ４トリットを有する一連のコードワードを受ける入力
回路と、コードワードをそれぞれ４つの２進ビットを有
する一連のシーケンスに変換する変換回路と、各コード
ワードのディスパリティを決定する回路と、間欠的なコ
ードワードの実行デジタル和を計算する回路と、前記実
行デジタル和およびディスパリティにより決定された各
グループにしたがって第５の２進ビットを発生するビッ
ト発生回路であって、前記グループは前記シンボルが符
号化されるものであり各グループが４トリットコードワ
ードの４８の組み合わせから規定される１６のコードワ
ードを有し、１グループ内の各コードワードはそのグル
ープ内の何れか他のコードワードから少なくとも２のハ
ミング距離を有し、各コードワードは４ビットの特定の
結合と組み合わされるビット発生回路と、前記４つの２
進ビットの組および前記ビット発生回路により発生され
た前記第５のビットをそれぞれ有するシンボル発生用出
力回路とをそなえたデータ受信回路、が提供される。
【００１８】データ伝送回路は、好ましくはさらに逐次
コードワードの実行ディジタル和を計算するための実行
ディジタル和計算回路を有しており、その回路中のグル
ープ選択回路は３つのグループの１つを選択するために
一連のコードワードの実行ディジタル和を使用する。し
たがって、実行ディジタル和計算回路は、各記号を符号
化するためのグループを選択するために使用することが
でき、その結果実行ディジタル和は有限の境界（好まし
くは、コードワードの境界の＋２，−２）内に維持され
る。
コードワードの実行ディジタル和を計算するための実行
ディジタル和計算回路を有しており、その回路中のグル
ープ選択回路は３つのグループの１つを選択するために
一連のコードワードの実行ディジタル和を使用する。し
たがって、実行ディジタル和計算回路は、各記号を符号
化するためのグループを選択するために使用することが
でき、その結果実行ディジタル和は有限の境界（好まし
くは、コードワードの境界の＋２，−２）内に維持され
る。
【００１９】グループ選択器は、好ましくは５ビット記
号の第５ビットに応じて追加のビットを発生するための
ビット発生回路を含んでおり、前記追加ビットは前記グ
ループを選択するための前記第５のビットと共に使用さ
れる。
号の第５ビットに応じて追加のビットを発生するための
ビット発生回路を含んでおり、前記追加ビットは前記グ
ループを選択するための前記第５のビットと共に使用さ
れる。
【００２０】ビット発生回路は、好ましくは単一のビッ
トエラーを迅速に検出できるためのパリティビット発生
回路である。
トエラーを迅速に検出できるためのパリティビット発生
回路である。
【００２１】本発明は、別の側面においては、４つの３
進トリットを有するコードワードを５つの２進ビットを
有する記号に符号化するための方法を提供する。さらに
別の側面においては、本発明は符号化の前記方法を実行
するためのデータ受信回路を提供する。
進トリットを有するコードワードを５つの２進ビットを
有する記号に符号化するための方法を提供する。さらに
別の側面においては、本発明は符号化の前記方法を実行
するためのデータ受信回路を提供する。
【００２２】本発明を更に良く理解するために、またそ
の理解したところを如何に実行することができるかを示
すために、実施例により添付図面を参照して以下に説明
する。
の理解したところを如何に実行することができるかを示
すために、実施例により添付図面を参照して以下に説明
する。
【００２３】
【発明の実施の形態】本発明を実施するために要求され
る基本構造について、図１を参照して最初に説明する。
図１はデータを符号化し、また復号化するために本発明
を実施するための基本回路のブロック線図である。回路
には、符号器２、復号器４、２台の出力３進シフトレジ
スタ６および８、２台のラインドライバ２６および２
８、２台の入力３進シフトレジスタ１０および１２、な
らびに２台のラインレシーバ３４および３６が含まれて
いる。符号器２は、符号化されるべき第１の記号を代表
する５つの平列２進ビットＳＹ１＿ ＴＢ０〜４の最初
の集合１４と、符号化されるべき第２の記号を代表する
５つの並列２進ビットＳＹＭ２＿ ＴＢ０〜４の第２の
集合１６とを入力として受信する。これらの記号は、符
号器に接続されたプロセッサによって提供され、伝送さ
れるべきメッセージまたはメッセージの１部を表わす。
る基本構造について、図１を参照して最初に説明する。
図１はデータを符号化し、また復号化するために本発明
を実施するための基本回路のブロック線図である。回路
には、符号器２、復号器４、２台の出力３進シフトレジ
スタ６および８、２台のラインドライバ２６および２
８、２台の入力３進シフトレジスタ１０および１２、な
らびに２台のラインレシーバ３４および３６が含まれて
いる。符号器２は、符号化されるべき第１の記号を代表
する５つの平列２進ビットＳＹ１＿ ＴＢ０〜４の最初
の集合１４と、符号化されるべき第２の記号を代表する
５つの並列２進ビットＳＹＭ２＿ ＴＢ０〜４の第２の
集合１６とを入力として受信する。これらの記号は、符
号器に接続されたプロセッサによって提供され、伝送さ
れるべきメッセージまたはメッセージの１部を表わす。
【００２４】この説明の目的のために、各トリットは単
一回線上を伝送されていると見做すことができ、それぞ
れ負電圧、ゼロ電圧、および正電圧によって表わされる
３つの状態−１、０、＋１を有する。
一回線上を伝送されていると見做すことができ、それぞ
れ負電圧、ゼロ電圧、および正電圧によって表わされる
３つの状態−１、０、＋１を有する。
【００２５】本発明にしたがえば、符号器２は第１のコ
ードワードを表わす４つの並列３進トリットＣＷ１＿Ｔ
Ｔ０〜３の第１の集合１８と、第２のコードワードを表
わす４つの並列３進トリットＣＷ２＿ＴＴ０〜３の第２
の集合２０とを出力する。出力３進シフトレジスタ６は
４つの並列３進トリットＣＷ１＿ＴＴ０〜３の第１の集
合１８を受信し、またこれらを信号ＣＷ１＿ＴＸとし
て、直列形式で回線２２に出力する。出力３進シフトレ
ジスタ８は、４つの並列３進トリットＣＷ２＿ＴＴ０〜
３の第２の集合２０を受信し、またこれらを信号ＣＷ２
＿ＴＸとして直列形式で回線２４に出力する。ラインド
ライバ２６は、ぞの入力部で３進信号ＣＷ１＿ＴＸを受
信し、またそれを信号ＣＷ１として第１のツイストペア
接続線３０に出力する。ラインドライバ２８は、ぞの入
力部で３進信号ＣＷ２＿ＴＸを受信し、またそれを信号
ＣＷ１として第２のツイストペア接続線３２に出力す
る。ラインレシーバ３４はその入力部で信号ＣＷ１を受
信し、それを信号ＣＷ１＿ＲＸとして回線３８に出力す
る。ラインレシーバ３６はその入力部で信号ＣＷ２を受
信し、それを信号ＣＷ２＿ＲＸとして回線４０に出力す
る。入力３進シフトレジスタ１０は、その直列入力部に
信号ＣＷ１＿ＲＸを受信し、また第１の受信コードワー
ドを表わす４つの並列トリットＣＷ１＿ＲＴ０〜３の集
合４２を出力する。入力３進シフトレジスタ１２は、そ
の直列入力部に信号ＣＷ２＿ＲＸを受信し、また第２の
受信コードワードを表わす４つの並列トリットＣＷ２＿
ＲＴ０〜３の集合４４を出力する。復号器４は、入力と
して４つの並列トリットの第１の集合４２と第２の集合
４４とを受信する。本発明にしたがえば、復号器４は第
１の受信記号を表わす５つの並列２進ビットＳＹＭ１＿
ＲＢ０〜４の第１の集合４６と、第２の受信記号を表わ
す５つの並列２進ビットＳＹＭ２＿ＲＢ０〜４の第１の
集合４８とを出力する。
ードワードを表わす４つの並列３進トリットＣＷ１＿Ｔ
Ｔ０〜３の第１の集合１８と、第２のコードワードを表
わす４つの並列３進トリットＣＷ２＿ＴＴ０〜３の第２
の集合２０とを出力する。出力３進シフトレジスタ６は
４つの並列３進トリットＣＷ１＿ＴＴ０〜３の第１の集
合１８を受信し、またこれらを信号ＣＷ１＿ＴＸとし
て、直列形式で回線２２に出力する。出力３進シフトレ
ジスタ８は、４つの並列３進トリットＣＷ２＿ＴＴ０〜
３の第２の集合２０を受信し、またこれらを信号ＣＷ２
＿ＴＸとして直列形式で回線２４に出力する。ラインド
ライバ２６は、ぞの入力部で３進信号ＣＷ１＿ＴＸを受
信し、またそれを信号ＣＷ１として第１のツイストペア
接続線３０に出力する。ラインドライバ２８は、ぞの入
力部で３進信号ＣＷ２＿ＴＸを受信し、またそれを信号
ＣＷ１として第２のツイストペア接続線３２に出力す
る。ラインレシーバ３４はその入力部で信号ＣＷ１を受
信し、それを信号ＣＷ１＿ＲＸとして回線３８に出力す
る。ラインレシーバ３６はその入力部で信号ＣＷ２を受
信し、それを信号ＣＷ２＿ＲＸとして回線４０に出力す
る。入力３進シフトレジスタ１０は、その直列入力部に
信号ＣＷ１＿ＲＸを受信し、また第１の受信コードワー
ドを表わす４つの並列トリットＣＷ１＿ＲＴ０〜３の集
合４２を出力する。入力３進シフトレジスタ１２は、そ
の直列入力部に信号ＣＷ２＿ＲＸを受信し、また第２の
受信コードワードを表わす４つの並列トリットＣＷ２＿
ＲＴ０〜３の集合４４を出力する。復号器４は、入力と
して４つの並列トリットの第１の集合４２と第２の集合
４４とを受信する。本発明にしたがえば、復号器４は第
１の受信記号を表わす５つの並列２進ビットＳＹＭ１＿
ＲＢ０〜４の第１の集合４６と、第２の受信記号を表わ
す５つの並列２進ビットＳＹＭ２＿ＲＢ０〜４の第１の
集合４８とを出力する。
【００２６】図１では記号の第１の集合と第２の集合を
並列に受信し、また一方向のそれぞれの並列ツイストペ
アに符号化して送る配置が図示されているが、第１およ
び第２の記号集合は一方向に接続される単一のツイスト
ペアに符号化することもできる。かかる配置において
は、第１と第２の集合の記号に対応するコードワードを
交互に単一のツイストペア接続線に送信することもでき
る。
並列に受信し、また一方向のそれぞれの並列ツイストペ
アに符号化して送る配置が図示されているが、第１およ
び第２の記号集合は一方向に接続される単一のツイスト
ペアに符号化することもできる。かかる配置において
は、第１と第２の集合の記号に対応するコードワードを
交互に単一のツイストペア接続線に送信することもでき
る。
【００２７】ここに説明する符号化体系によって、完全
に直流平衡化され、またＶｉｔｅｒｉ復号化に従い、ま
た有効なコードワード列間に少なくとも２のハミング距
離があるｎＢ（ｎ−１）Ｔの格子コードを提供される。
グループ内の各コードワードは、そのグループ内の他の
いずれのコードワードからも少なくとも２のハミング距
離を持っている。ここに説明する好ましい実施例はｎ＝
５の系である。
に直流平衡化され、またＶｉｔｅｒｉ復号化に従い、ま
た有効なコードワード列間に少なくとも２のハミング距
離があるｎＢ（ｎ−１）Ｔの格子コードを提供される。
グループ内の各コードワードは、そのグループ内の他の
いずれのコードワードからも少なくとも２のハミング距
離を持っている。ここに説明する好ましい実施例はｎ＝
５の系である。
【００２８】ここで説明したように、符号器は記号ペア
を受信してコードワードペアを出力する。コードワード
ペアの各コードワードは、記号ペアのそれぞれの記号を
表わしている。４トリットの３進コードワードから得ら
れる組み合わせには８１の組み合わせが可能である。し
かし、コードワードとしては、−−−−、００００およ
び＋＋＋＋は、これらがなんら遷移を有せず、また更に
コードワード−−−−および＋＋＋＋はコードの実行デ
ィジタル和（ＲＤＳ）を増加させるので、使用されな
い。実行ディジタル和は、伝送開始以来、伝送されてい
る複数の−、複数の０および複数の＋のディジタル和で
ある。直流平衡伝送を達成するために、実行ディジタル
和は低くあるべきである。残りの７８のコードワードを
分析することによって、下記の詳細が得られる。
を受信してコードワードペアを出力する。コードワード
ペアの各コードワードは、記号ペアのそれぞれの記号を
表わしている。４トリットの３進コードワードから得ら
れる組み合わせには８１の組み合わせが可能である。し
かし、コードワードとしては、−−−−、００００およ
び＋＋＋＋は、これらがなんら遷移を有せず、また更に
コードワード−−−−および＋＋＋＋はコードの実行デ
ィジタル和（ＲＤＳ）を増加させるので、使用されな
い。実行ディジタル和は、伝送開始以来、伝送されてい
る複数の−、複数の０および複数の＋のディジタル和で
ある。直流平衡伝送を達成するために、実行ディジタル
和は低くあるべきである。残りの７８のコードワードを
分析することによって、下記の詳細が得られる。
【００２９】ａ）１８のコードワードは、ゼロのコード
ワードディスパリティを持っている。 ｂ）１７のコードワードは、−１のコードワードディス
パリティを持っており、またこの１７のコードワードと
補数関係にある１７のコードワードは＋１のディスパリ
ティを有する。 ｃ）１０コードワードは、−２のコードワードディスパ
リティを有し、またこの１０のコードワードと補数関係
にある１０のコードワードは＋２のディスパリティを有
する。 ｄ）４つのコードワードは、−３のコードワードディス
パリティを有し、またこの４つのコードワードと補数関
係にある４つのコードワードは＋３のディスパリティを
有する。
ワードディスパリティを持っている。 ｂ）１７のコードワードは、−１のコードワードディス
パリティを持っており、またこの１７のコードワードと
補数関係にある１７のコードワードは＋１のディスパリ
ティを有する。 ｃ）１０コードワードは、−２のコードワードディスパ
リティを有し、またこの１０のコードワードと補数関係
にある１０のコードワードは＋２のディスパリティを有
する。 ｄ）４つのコードワードは、−３のコードワードディス
パリティを有し、またこの４つのコードワードと補数関
係にある４つのコードワードは＋３のディスパリティを
有する。
【００３０】ここで、ゼロのディスパリティを持つ１８
のコードワードがそれら自体でペアになっていると考え
られ、また負のディスパリティを持つコードワードがそ
れぞれそれらと補数関係にあり、正のディスパリティを
持つコードワードとペアになっているときには、４８の
コードワードがゼロのディスパリティを持っている。い
ずれのコードにおいても、そのコードができるだけ直流
平衡状態に近いように、実行ディジタル和をできる限り
ゼロに近く保持することが望ましい。好ましい実施例に
したがう符号体系はコードワードの境界で＋／−２を超
えない実行ディジタル和を有している。以下に説明する
ように、コードワードの選択は、この制限内に実行ディ
ジタル和を維持するように制御される。
のコードワードがそれら自体でペアになっていると考え
られ、また負のディスパリティを持つコードワードがそ
れぞれそれらと補数関係にあり、正のディスパリティを
持つコードワードとペアになっているときには、４８の
コードワードがゼロのディスパリティを持っている。い
ずれのコードにおいても、そのコードができるだけ直流
平衡状態に近いように、実行ディジタル和をできる限り
ゼロに近く保持することが望ましい。好ましい実施例に
したがう符号体系はコードワードの境界で＋／−２を超
えない実行ディジタル和を有している。以下に説明する
ように、コードワードの選択は、この制限内に実行ディ
ジタル和を維持するように制御される。
【００３１】ゼロのディスパリティを持つ４８のコード
ワードペアは、ゼロのディスパリティを持つ１７コード
ワードペアの３つの集合であると見做すことができ、便
利である。すなわち１つの集合は１６集合の（ｂ）ペア
を有し、１つの集合は１０集合の（ｃ）ペアと６集合の
（ａ）ペアを有し、また１つの集合は４集合の（ｄ）ペ
アと１２集合の（ａ）ペアとを有する。４つの２進ビッ
トは１６のコードワードで完全に符号化できる。したが
って、各５ビット２進記号は、３集合の１６コードワー
ドペアの１つにしたがって、５ビットの４つを符号化す
ることによって、第５ビットを負または正のディスパリ
ティを持つペアのコードワードを使用するかどうかを決
めるために使用しながら、符号化することができる。
ワードペアは、ゼロのディスパリティを持つ１７コード
ワードペアの３つの集合であると見做すことができ、便
利である。すなわち１つの集合は１６集合の（ｂ）ペア
を有し、１つの集合は１０集合の（ｃ）ペアと６集合の
（ａ）ペアを有し、また１つの集合は４集合の（ｄ）ペ
アと１２集合の（ａ）ペアとを有する。４つの２進ビッ
トは１６のコードワードで完全に符号化できる。したが
って、各５ビット２進記号は、３集合の１６コードワー
ドペアの１つにしたがって、５ビットの４つを符号化す
ることによって、第５ビットを負または正のディスパリ
ティを持つペアのコードワードを使用するかどうかを決
めるために使用しながら、符号化することができる。
【００３２】３集合の１６のコードワードペアがゼロの
ディスパリティを持っていると仮定すると、１集合のみ
を選択することができるよりも、むしろ３集合の１つを
選択できることのほうが望ましい。２進記号がペアで符
号化されているときは、各記号のそれぞれ第５ビット
は、４つから１つを選択するために組み合わせて使用す
ることができる。１６コードワードの各集合はアルファ
ベットで呼ばれ、またこれら３つのアルファベットは
Ａ、ＢおよびＣで呼ばれる。
ディスパリティを持っていると仮定すると、１集合のみ
を選択することができるよりも、むしろ３集合の１つを
選択できることのほうが望ましい。２進記号がペアで符
号化されているときは、各記号のそれぞれ第５ビット
は、４つから１つを選択するために組み合わせて使用す
ることができる。１６コードワードの各集合はアルファ
ベットで呼ばれ、またこれら３つのアルファベットは
Ａ、ＢおよびＣで呼ばれる。
【００３３】復号時にエラーを迅速に検出することがで
きるように、パリティビットを伝送される各コードワー
ドペアと対応付けさせておくことが望ましい。１つのペ
ア中の各記号のそれぞれの第５ビットを用いて、パリテ
ィビットを発生することができ、またこのパリティビッ
トは各第５ビットと組み合わせて、コードワードセット
の８つの組み合わせ、すなわちアルファベットを選択す
ることができる。パリティビットは、転送されるコード
ワード中で、特定のコードワードビットとしてではな
く、記号を符号化するために使用されるアルファベット
を選ぶことによって代表される。
きるように、パリティビットを伝送される各コードワー
ドペアと対応付けさせておくことが望ましい。１つのペ
ア中の各記号のそれぞれの第５ビットを用いて、パリテ
ィビットを発生することができ、またこのパリティビッ
トは各第５ビットと組み合わせて、コードワードセット
の８つの組み合わせ、すなわちアルファベットを選択す
ることができる。パリティビットは、転送されるコード
ワード中で、特定のコードワードビットとしてではな
く、記号を符号化するために使用されるアルファベット
を選ぶことによって代表される。
【００３４】上述のように、コードの実行ディジタル和
はゼロに近くすることが望ましい。説明した実施の形態
においては、符号器がコードの実行ディジタル和を計算
し、その実行ディジタル和が正か負のいずれであるかに
よって、その実行ディジタル和をゼロまたは反対の符号
にするように、負または正のディスパリティをもつコー
ドワードペアのコードワードを選択する。したがって、
コードは直流平衡化される。さらに異なるアルファベッ
トを選択するときに異なるコードワードディスパリティ
があるように、１回を超えてアルファベットの選択が行
なわれる。本発明の好ましい実施の形態では、２回のア
ルファベット選択が行なわれる。すなわち１回は実行デ
ィジタル和が極値である場合、すなわちＲＤＳ＝±２で
あるとき、また１回は実行ディジタル和が極値でない場
合、すなわち＋２＞ＲＤＳ＞−２であるときである。本
発明の好ましい実施の形態にしたがうアルファベット選
択を表１に示す。別の実施の形態では２回の異なるアル
ファベット選択を行なうこともできる。例えば、１回は
実行ディジタル和がゼロでない場合に使用され、また１
回は実行ディジタル和がゼロの場合に使用される。
はゼロに近くすることが望ましい。説明した実施の形態
においては、符号器がコードの実行ディジタル和を計算
し、その実行ディジタル和が正か負のいずれであるかに
よって、その実行ディジタル和をゼロまたは反対の符号
にするように、負または正のディスパリティをもつコー
ドワードペアのコードワードを選択する。したがって、
コードは直流平衡化される。さらに異なるアルファベッ
トを選択するときに異なるコードワードディスパリティ
があるように、１回を超えてアルファベットの選択が行
なわれる。本発明の好ましい実施の形態では、２回のア
ルファベット選択が行なわれる。すなわち１回は実行デ
ィジタル和が極値である場合、すなわちＲＤＳ＝±２で
あるとき、また１回は実行ディジタル和が極値でない場
合、すなわち＋２＞ＲＤＳ＞−２であるときである。本
発明の好ましい実施の形態にしたがうアルファベット選
択を表１に示す。別の実施の形態では２回の異なるアル
ファベット選択を行なうこともできる。例えば、１回は
実行ディジタル和がゼロでない場合に使用され、また１
回は実行ディジタル和がゼロの場合に使用される。
【００３５】表１の左側の部分は、実行ディジタル和が
極値であるときの好ましい実施の形態にしたがうアルフ
ァベット選択を示す。このアルファベット選択では、ア
ルファベットＡはディスパリティが＋／−１の１６のコ
ードワードを有し、アルファベットＢはディスパリティ
が＋／−２の１０のコードワードペアと共にディスパリ
ティが２つのーと２つの＋から成る６つのコードワード
を有し、またアルファベットＣはディスパリティが＋／
−３の４つのコードワードペアと共に、−が１つで＋が
１つのディスパリティがゼロである１２のコードワード
を有している。アルファベット選択を行なうときには、
実行ディジタル和を特定の境界内に保持するようにコー
ドワードが選ばれる。説明した実施例において、実行デ
ィジタル和の特定の境界は＋／−２である。
極値であるときの好ましい実施の形態にしたがうアルフ
ァベット選択を示す。このアルファベット選択では、ア
ルファベットＡはディスパリティが＋／−１の１６のコ
ードワードを有し、アルファベットＢはディスパリティ
が＋／−２の１０のコードワードペアと共にディスパリ
ティが２つのーと２つの＋から成る６つのコードワード
を有し、またアルファベットＣはディスパリティが＋／
−３の４つのコードワードペアと共に、−が１つで＋が
１つのディスパリティがゼロである１２のコードワード
を有している。アルファベット選択を行なうときには、
実行ディジタル和を特定の境界内に保持するようにコー
ドワードが選ばれる。説明した実施例において、実行デ
ィジタル和の特定の境界は＋／−２である。
【００３６】極値アルファベットＡにおいては、すべて
のコードワードのディスパリティが奇数であり、したが
ってこのアルファベット中のコードワード間に少なくと
も２のハミング距離がなければならない。極値アルファ
ベットＢの場合には、コードワードはすべて偶数ディス
パリティであり、したがって同様にこのアルファベット
のコードワードの間に少なくとも２のハミング距離があ
る。極値アルファベットＣにおいては、ディスパリティ
が偶数のものと奇数のものとがあるが、ディスパリティ
がゼロとディスパリティが＋／−３のコードワード間の
差は、このアルファベットのゼロと奇数のディスパリテ
ィ数の間に少なくとも２のハミング距離のあることを意
味する。
のコードワードのディスパリティが奇数であり、したが
ってこのアルファベット中のコードワード間に少なくと
も２のハミング距離がなければならない。極値アルファ
ベットＢの場合には、コードワードはすべて偶数ディス
パリティであり、したがって同様にこのアルファベット
のコードワードの間に少なくとも２のハミング距離があ
る。極値アルファベットＣにおいては、ディスパリティ
が偶数のものと奇数のものとがあるが、ディスパリティ
がゼロとディスパリティが＋／−３のコードワード間の
差は、このアルファベットのゼロと奇数のディスパリテ
ィ数の間に少なくとも２のハミング距離のあることを意
味する。
【００３７】表１の右側の部分に、実行ディジタル和が
非極値であるときの好ましい実施の形態にしたがうアル
ファベット選択を示す。コードワード境界の実行ディジ
タル和が非極値であるときには、＋／−３のディスパリ
ティを持つコードワードを使用することが望ましいが、
これはそれらのコードワードが＋／−２の範囲を超える
実行ディジタル和を取るからである。そのために、非極
値が与えられている。このアルファベット選択の場合に
は、アルファベットＡはディスパリティが＋１の１６の
コードワードを含んでおり、アルファベットＢはディス
パリティ−１の１６のコードワードを有し、またアルフ
ァベットＣはディスパリティゼロの１６のコードワード
を含んでいる。
非極値であるときの好ましい実施の形態にしたがうアル
ファベット選択を示す。コードワード境界の実行ディジ
タル和が非極値であるときには、＋／−３のディスパリ
ティを持つコードワードを使用することが望ましいが、
これはそれらのコードワードが＋／−２の範囲を超える
実行ディジタル和を取るからである。そのために、非極
値が与えられている。このアルファベット選択の場合に
は、アルファベットＡはディスパリティが＋１の１６の
コードワードを含んでおり、アルファベットＢはディス
パリティ−１の１６のコードワードを有し、またアルフ
ァベットＣはディスパリティゼロの１６のコードワード
を含んでいる。
【００３８】表１に示したように、記号を符号化するた
めにアルファベットにコードワードを割り当てること
は、数多くあるアルファベット割り当ての一例にすぎな
い。しかし、この割り当ては、出来るだけ体系的である
ように、また異なるアルファベット中の同一の記号に対
するコードワード間のハミング距離を最小にするように
行なわれている。
めにアルファベットにコードワードを割り当てること
は、数多くあるアルファベット割り当ての一例にすぎな
い。しかし、この割り当ては、出来るだけ体系的である
ように、また異なるアルファベット中の同一の記号に対
するコードワード間のハミング距離を最小にするように
行なわれている。
【００３９】再び図１について説明する。伝送クロック
（説明を明瞭にするために図１には示されていない）の
制御下で、信号ＳＹＭ１＿ＴＢ０〜４およびＳＹＭ２＿
ＴＢ０〜４として表わされた符号化されるべき２つの２
進記号が並列形式で符号器２に入力される。
（説明を明瞭にするために図１には示されていない）の
制御下で、信号ＳＹＭ１＿ＴＢ０〜４およびＳＹＭ２＿
ＴＢ０〜４として表わされた符号化されるべき２つの２
進記号が並列形式で符号器２に入力される。
【００４０】以下に詳細に説明する方法で、符号器２は
２つの記号を符号化して、伝送すべき２つの並列３進コ
ードワードＣＷ１＿ＴＴ０〜３およびＣＷ２＿ＴＴ０〜
３を出力する。伝送すべき２つの並列コードワードは各
出力３進シフトレジスタ６および８に並列にロードされ
る。コードワードは次いで３進シフトレジスタから直列
形式で各ラインドライバ２６および２８に出力され、ラ
インドライバは回線２２および２４のトリットを、ツイ
ストペア３０および３２で伝送するために、適当な３水
準信号に変換する。ラインレシーバ３４および３６は、
ツイストペア上の３水準信号を検出して、適当な信号水
準に変換し、入力３進シフトレジスタ１０および１２で
受信したトリットは直列に記憶される。それぞれの受信
されたコードワードは次いで並列形式で３進シフトレジ
スタから符号器４に出力される。信号ＣＷ１＿ＲＴ０〜
３およびＣＷ２ーＲＴ０〜３によって表わされる受信コ
ードワードは次いで、以下に詳細に説明するように、信
号ＳＹＭ１＿ＲＢ０〜４およびＳＹＭ２＿ＲＢ０〜４に
よってそれぞれ表わされる２つの受信記号に復号化され
る。
２つの記号を符号化して、伝送すべき２つの並列３進コ
ードワードＣＷ１＿ＴＴ０〜３およびＣＷ２＿ＴＴ０〜
３を出力する。伝送すべき２つの並列コードワードは各
出力３進シフトレジスタ６および８に並列にロードされ
る。コードワードは次いで３進シフトレジスタから直列
形式で各ラインドライバ２６および２８に出力され、ラ
インドライバは回線２２および２４のトリットを、ツイ
ストペア３０および３２で伝送するために、適当な３水
準信号に変換する。ラインレシーバ３４および３６は、
ツイストペア上の３水準信号を検出して、適当な信号水
準に変換し、入力３進シフトレジスタ１０および１２で
受信したトリットは直列に記憶される。それぞれの受信
されたコードワードは次いで並列形式で３進シフトレジ
スタから符号器４に出力される。信号ＣＷ１＿ＲＴ０〜
３およびＣＷ２ーＲＴ０〜３によって表わされる受信コ
ードワードは次いで、以下に詳細に説明するように、信
号ＳＹＭ１＿ＲＢ０〜４およびＳＹＭ２＿ＲＢ０〜４に
よってそれぞれ表わされる２つの受信記号に復号化され
る。
【００４１】図２は、図１の符号器２を実現するために
使用することのできる回路のブロック線図である。図２
にはまた、図１の出力３進シフトレジスタ６および８が
含まれている。符号器２は、パリティ発生器５０、アル
ファベット選択器５２、第１のアルファベットコーダ５
４、第２のアルファベットコーダ５６、第１の実行ディ
ジタル和計算器５８、および第２の実行ディジタル和計
算器６０とを有している。パリティ発生器５０は入力と
して５つの並列２進ビットの第１集合１４の回線１４ａ
のビットＳＹＭ１＿ＴＢ０と、５つの並列２進ビットの
第２集合１６の回線１６ａのビットＳＹＭ２＿ＴＢ０と
を受信し、また出力信号ＴＸ＿ＰＡＲを回線６２に発生
する。アルファベット選択器５２は、入力としてビット
ＳＹＭ１＿ＴＢ０、ビットＳＹＭ２＿ＴＢ０および信号
ＴＸ＿ＰＡＲを受信し、また出力信号ＳＹＭ１＿ＡＬ
Ａ、ＳＹＭ１＿ＡＬＢおよびＳＹＭ１＿ＡＬＣをそれぞ
れ回線６４ａ、６４ｂおよび６４ｃ上に発生し、出力信
号ＳＹＭ２＿ＡＬＡ、ＳＹＭ２＿ＡＬＢおよびＳＹＭ２
＿ＡＬＣをそれぞれ回線６６ａ、６６ｂおよび６６ｃ上
に発生する。第１のアルファベットコーダ５４は、入力
として５つの並列２進ビットの第１の集合の回線１４ｂ
〜１４ｅ上のビットＳＹＭ１＿ＴＢ１〜４と、信号ＳＹ
Ｍ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢおよびＳＹＭ１＿ＡＬ
Ｃと、回線６８ａ上の信号ＳＹＭ１＿ＬＳＢと、回線６
８ｂ上の信号ＳＹＭ１＿ＭＳＢと、回線６８ｃ上の信号
ＳＹＭ１＿ＳＩＧＮとを受信する。第２のアルファベッ
トコーダ５４は、出力として４つの並列３進ビットの第
１の集合１８の回線１８ａ〜１８ｄ上に信号ＣＷ１＿Ｔ
Ｔ０〜３を発生する。第２のアルファベットコーダ５６
は、入力として５つの並列２進ビットの第２集合１６の
回線１６ｂ〜１６ｅ上のビットＳＹＭ２＿ＴＢ１〜４
と、信号ＳＹＭ２＿ＡＬＡ、ＳＹＭ２＿ＡＬＢおよびＳ
ＹＭ２＿ＡＬＣと、回線７０ａ上の信号ＳＹＭ２＿ＬＳ
Ｂと、回線７０ｂ上の信号ＳＹＭ２＿ＭＳＢと、回線７
０ｃ上の信号ＳＹＭ２＿ＳＩＧＮとを受信する。第２の
アルファベットコーダ５４は、出力として４つの並列３
進ビットの第２の集合２０の回線２０ａ〜２０ｄ上に信
号ＣＷ１＿ＴＴ０〜３を発生する。第１の実行ディジタ
ル和計算器５８は、入力として信号ＣＷ１＿ＴＴ０〜３
を受信し、また出力として信号ＳＹＭ１＿ＬＳＢ、ＳＹ
Ｍ１＿ＭＳＢ、およびＳＹＭ１＿ＳＩＧＮを出力する。
第２の実行ディジタル和計算器６０は、入力として信号
ＣＷ２＿ＴＴ０〜３を受信し、また出力として信号ＳＹ
Ｍ２＿ＬＳＢ、ＳＹＭ２＿ＭＳＢ、およびＳＹＭ２＿Ｓ
ＩＧＮを出力する。パリティ発生器５０、第１のアルフ
ァベットコーダ５４、第２のアルファベットコーダ５
６、第１の実行ディジタル和計算器５８および第２の実
行ディジタル和計算器６０はそれぞれ回線７２で通過ク
ロック信号ＴＸＣＬＫを受信する。出力３進シフトレジ
スタ６および８は回線７４でクロック信号ＴＸＣＬＫＤ
２を受信し、また回線７３でクロック信号ＳＥＲＴＸＣ
ＬＫを受信する。
使用することのできる回路のブロック線図である。図２
にはまた、図１の出力３進シフトレジスタ６および８が
含まれている。符号器２は、パリティ発生器５０、アル
ファベット選択器５２、第１のアルファベットコーダ５
４、第２のアルファベットコーダ５６、第１の実行ディ
ジタル和計算器５８、および第２の実行ディジタル和計
算器６０とを有している。パリティ発生器５０は入力と
して５つの並列２進ビットの第１集合１４の回線１４ａ
のビットＳＹＭ１＿ＴＢ０と、５つの並列２進ビットの
第２集合１６の回線１６ａのビットＳＹＭ２＿ＴＢ０と
を受信し、また出力信号ＴＸ＿ＰＡＲを回線６２に発生
する。アルファベット選択器５２は、入力としてビット
ＳＹＭ１＿ＴＢ０、ビットＳＹＭ２＿ＴＢ０および信号
ＴＸ＿ＰＡＲを受信し、また出力信号ＳＹＭ１＿ＡＬ
Ａ、ＳＹＭ１＿ＡＬＢおよびＳＹＭ１＿ＡＬＣをそれぞ
れ回線６４ａ、６４ｂおよび６４ｃ上に発生し、出力信
号ＳＹＭ２＿ＡＬＡ、ＳＹＭ２＿ＡＬＢおよびＳＹＭ２
＿ＡＬＣをそれぞれ回線６６ａ、６６ｂおよび６６ｃ上
に発生する。第１のアルファベットコーダ５４は、入力
として５つの並列２進ビットの第１の集合の回線１４ｂ
〜１４ｅ上のビットＳＹＭ１＿ＴＢ１〜４と、信号ＳＹ
Ｍ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢおよびＳＹＭ１＿ＡＬ
Ｃと、回線６８ａ上の信号ＳＹＭ１＿ＬＳＢと、回線６
８ｂ上の信号ＳＹＭ１＿ＭＳＢと、回線６８ｃ上の信号
ＳＹＭ１＿ＳＩＧＮとを受信する。第２のアルファベッ
トコーダ５４は、出力として４つの並列３進ビットの第
１の集合１８の回線１８ａ〜１８ｄ上に信号ＣＷ１＿Ｔ
Ｔ０〜３を発生する。第２のアルファベットコーダ５６
は、入力として５つの並列２進ビットの第２集合１６の
回線１６ｂ〜１６ｅ上のビットＳＹＭ２＿ＴＢ１〜４
と、信号ＳＹＭ２＿ＡＬＡ、ＳＹＭ２＿ＡＬＢおよびＳ
ＹＭ２＿ＡＬＣと、回線７０ａ上の信号ＳＹＭ２＿ＬＳ
Ｂと、回線７０ｂ上の信号ＳＹＭ２＿ＭＳＢと、回線７
０ｃ上の信号ＳＹＭ２＿ＳＩＧＮとを受信する。第２の
アルファベットコーダ５４は、出力として４つの並列３
進ビットの第２の集合２０の回線２０ａ〜２０ｄ上に信
号ＣＷ１＿ＴＴ０〜３を発生する。第１の実行ディジタ
ル和計算器５８は、入力として信号ＣＷ１＿ＴＴ０〜３
を受信し、また出力として信号ＳＹＭ１＿ＬＳＢ、ＳＹ
Ｍ１＿ＭＳＢ、およびＳＹＭ１＿ＳＩＧＮを出力する。
第２の実行ディジタル和計算器６０は、入力として信号
ＣＷ２＿ＴＴ０〜３を受信し、また出力として信号ＳＹ
Ｍ２＿ＬＳＢ、ＳＹＭ２＿ＭＳＢ、およびＳＹＭ２＿Ｓ
ＩＧＮを出力する。パリティ発生器５０、第１のアルフ
ァベットコーダ５４、第２のアルファベットコーダ５
６、第１の実行ディジタル和計算器５８および第２の実
行ディジタル和計算器６０はそれぞれ回線７２で通過ク
ロック信号ＴＸＣＬＫを受信する。出力３進シフトレジ
スタ６および８は回線７４でクロック信号ＴＸＣＬＫＤ
２を受信し、また回線７３でクロック信号ＳＥＲＴＸＣ
ＬＫを受信する。
【００４２】ここで、図２の符号器２の操作について図
３〜図６を参照して説明する。
３〜図６を参照して説明する。
【００４３】図３に、本発明の好ましい実施の形態にし
たがうパリティ発生器の構成を示す。パリティ発生器５
０は、ラッチＳｎ−２ ８０、ラッチＳｎ−１ ８２、
ラッチＳｍ ８４、および２つのモジュロ−２加算器８
６と８８とを有している。モジュロ−２加算器８６と８
６とはそれぞれ２つの入力と１つの出力を備えている。
たがうパリティ発生器の構成を示す。パリティ発生器５
０は、ラッチＳｎ−２ ８０、ラッチＳｎ−１ ８２、
ラッチＳｍ ８４、および２つのモジュロ−２加算器８
６と８８とを有している。モジュロ−２加算器８６と８
６とはそれぞれ２つの入力と１つの出力を備えている。
【００４４】モジュロ−２加算器８６は、１つの入力と
してラッチＳｎ−２ ８０の出力を受信し、また別の入
力として回線１６ａのビットＳＹＭ２＿ ＴＢ０を受信
する。モジュロ−２加算器８６の出力はモジュロ−２入
力の和であって、ラッチＳｎ−１ ８２への出力を形成
する。モジュロ−２加算器８８は、１つの入力としてラ
ッチＳｎ−１ ８２を受信し、またもう１つの別の入力
として回線１４ａのＳＹＭ１＿ ＴＢ０を受信する。モ
ジュロ−２加算器８８の出力は、その入力の和である
が、ラッチＳｎ８４への入力を形成する。ラッチＳｎ８
４の出力は回線６２の信号ＴＸ＿ ＰＡＲおよびラッチ
Ｓｎ−２への出力を形成する。ラッチ機構はすべて回線
７２のクロック信号ＴＸＣＬＫによって保持される。
してラッチＳｎ−２ ８０の出力を受信し、また別の入
力として回線１６ａのビットＳＹＭ２＿ ＴＢ０を受信
する。モジュロ−２加算器８６の出力はモジュロ−２入
力の和であって、ラッチＳｎ−１ ８２への出力を形成
する。モジュロ−２加算器８８は、１つの入力としてラ
ッチＳｎ−１ ８２を受信し、またもう１つの別の入力
として回線１４ａのＳＹＭ１＿ ＴＢ０を受信する。モ
ジュロ−２加算器８８の出力は、その入力の和である
が、ラッチＳｎ８４への入力を形成する。ラッチＳｎ８
４の出力は回線６２の信号ＴＸ＿ ＰＡＲおよびラッチ
Ｓｎ−２への出力を形成する。ラッチ機構はすべて回線
７２のクロック信号ＴＸＣＬＫによって保持される。
【００４５】パリティ発生器５０は、重畳コーダであっ
て、ビットＳＹＭ２＿ＴＢ０、ＳＹＭ１＿ＴＢ０、およ
びＴＸーＰＡＲの過去および現在の価によってパリティ
ビットＴＸ＿ＰＡＲを発生する。パリティビットＴＸー
ＰＡＲはクロックＴＸＣＬＫの各周期ごとに更新され
る。クロックＴＸＣＬＫの各周期ごとに、符号器２の入
力の５つの並列２進ビットの第１および第２の集合１
４、１６が更新される。その結果、パリティビットＴＸ
＿ＰＡＲは符号化されるべき記号の新しいペアごとに更
新される。重畳コーダについての状態遷移表を表ＩＩ
に、また対応する格子図を図４に示す。この格子図は表
ＩＩの状態遷移の別の表現である。
て、ビットＳＹＭ２＿ＴＢ０、ＳＹＭ１＿ＴＢ０、およ
びＴＸーＰＡＲの過去および現在の価によってパリティ
ビットＴＸ＿ＰＡＲを発生する。パリティビットＴＸー
ＰＡＲはクロックＴＸＣＬＫの各周期ごとに更新され
る。クロックＴＸＣＬＫの各周期ごとに、符号器２の入
力の５つの並列２進ビットの第１および第２の集合１
４、１６が更新される。その結果、パリティビットＴＸ
＿ＰＡＲは符号化されるべき記号の新しいペアごとに更
新される。重畳コーダについての状態遷移表を表ＩＩ
に、また対応する格子図を図４に示す。この格子図は表
ＩＩの状態遷移の別の表現である。
【００４６】この好ましい実施の形態中で使用する重畳
コードはシステマティックコードであって、そのうちで
符号化すべき記号のビットＳＹＭ１＿ＴＢ０およびＳＹ
Ｍ２＿ＴＢ０は直接使用され、またパリティビットＴＸ
＿ＰＡＲはこれら２つのビットの現在の価および以前の
価のパリティ関数である。このような重畳コードはＩＥ
ＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｍａｇａｚｉｎ
ｅ、１９８７年２月、Ｖｏｌ．２５、Ｎｏ．２、１４頁
の図３ａに開示されている。これによって、以下に復号
器４の詳細な説明中で述べるように復号中の単一ビット
のエラーを簡単に検査することができる。
コードはシステマティックコードであって、そのうちで
符号化すべき記号のビットＳＹＭ１＿ＴＢ０およびＳＹ
Ｍ２＿ＴＢ０は直接使用され、またパリティビットＴＸ
＿ＰＡＲはこれら２つのビットの現在の価および以前の
価のパリティ関数である。このような重畳コードはＩＥ
ＥＥ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｍａｇａｚｉｎ
ｅ、１９８７年２月、Ｖｏｌ．２５、Ｎｏ．２、１４頁
の図３ａに開示されている。これによって、以下に復号
器４の詳細な説明中で述べるように復号中の単一ビット
のエラーを簡単に検査することができる。
【００４７】したがって、記号の新しいペアが符号器２
の入力に与えられた時には、パリティビットＴＸ＿ＰＡ
Ｒの更新値が伝送クロック信号ＴＸＣＬＫのエッジの後
に発生する。
の入力に与えられた時には、パリティビットＴＸ＿ＰＡ
Ｒの更新値が伝送クロック信号ＴＸＣＬＫのエッジの後
に発生する。
【００４８】図２のアルファベット選択器５２は、この
好ましい実施の形態においては、その入力の現在の状態
に応じてその出力を発生する１つの論理ブロックであ
る。アルファベット選択器は信号ＳＹＭ１＿ＴＢ０、Ｓ
ＹＭ２＿ＴＢ０およびＴＸ＿ＰＡＲの価に応じて第１お
よび第２のペアの符号化アルファベットを選択する。ア
ルファベットの選択を表ＩＩＩに示したが、これは実施
例としてのみ示したものである。表ＩＩＩの詳細から、
このアルファベットの割り当ては単に集合み合わせ論理
を用いて達成することができる。したがって、記号の新
しいペアが符号器２の入力に与えられた後に、アルファ
ベット選択器５２の出力がクロック信号のエッジの新し
い信号ＴＸ＿ＰＡＲに応じて更新される。したがって、
信号ＳＹＭ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢおよびＳＹＭ
１＿ＡＬＣが、そのアルファベットにしたがって第１の
記号が符号化されるように設定され、また信号ＳＹＭ２
＿ＡＬＡ、ＳＹＭ２＿ＡＬＢおよびＳＹＭ２＿ＡＬＣ
が、そのアルファベットにしたがって第２の記号が符号
化されるように設定される。
好ましい実施の形態においては、その入力の現在の状態
に応じてその出力を発生する１つの論理ブロックであ
る。アルファベット選択器は信号ＳＹＭ１＿ＴＢ０、Ｓ
ＹＭ２＿ＴＢ０およびＴＸ＿ＰＡＲの価に応じて第１お
よび第２のペアの符号化アルファベットを選択する。ア
ルファベットの選択を表ＩＩＩに示したが、これは実施
例としてのみ示したものである。表ＩＩＩの詳細から、
このアルファベットの割り当ては単に集合み合わせ論理
を用いて達成することができる。したがって、記号の新
しいペアが符号器２の入力に与えられた後に、アルファ
ベット選択器５２の出力がクロック信号のエッジの新し
い信号ＴＸ＿ＰＡＲに応じて更新される。したがって、
信号ＳＹＭ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢおよびＳＹＭ
１＿ＡＬＣが、そのアルファベットにしたがって第１の
記号が符号化されるように設定され、また信号ＳＹＭ２
＿ＡＬＡ、ＳＹＭ２＿ＡＬＢおよびＳＹＭ２＿ＡＬＣ
が、そのアルファベットにしたがって第２の記号が符号
化されるように設定される。
【００４９】ＳＹＭ１＿ＴＢ０、ＳＹＭ２＿ＴＢ０およ
びＴＸ＿ＰＡＲの所定の価に対する表ＩＩＩに於けるア
ルファベットの割り当ては、多数ある割り当ての１例に
過ぎず、選ぶことができる。
びＴＸ＿ＰＡＲの所定の価に対する表ＩＩＩに於けるア
ルファベットの割り当ては、多数ある割り当ての１例に
過ぎず、選ぶことができる。
【００５０】図５は、本発明の好ましい実施の形態にし
たがう第１のアルファベットコーダ５４の構成の説明図
である。第１のアルファベットコーダ５４はアルファベ
ット集合選択器１００、極値アルファベット選択器１０
２、非極値アルファベット選択器１０４、Ａディスパリ
ティ選択器１０６、Ｂディスパリティ選択器１０８、Ｃ
ディスパリティ選択器１１０、コードワード選択器１１
２、アルファベットメモリ１１４、およびＡＮＤゲート
１１６を有している。コードワード選択器１１２は、入
力として回線１４ｂ〜１４ｅの信号ＳＹＭ１＿ＴＢ１〜
４および回線７２のクロック信号ＴＸＣＬＫを受信す
る。コードワード選択器１１２は、アルファベットメモ
リ１１４への入力を形成する回線１２０に１６の信号を
出力する。ＡＮＤゲート１１６は、反転入力部で回線６
８ａの信号ＳＹＭ１＿ＬＳＢを受信し、また非反転入力
部で回線６８ｂの信号ＳＹＭ＿ＭＳＢを受信し、またそ
の回線１２２の出力部で信号ＥＸＴＲＥＭＥを発生す
る。Ａディスパリティ選択器１０６、Ｂ選択器１０８、
およびＣディスパリティ選択器１１０は、それぞれの選
択入力部で回線６８ｃの信号ＳＹＭ１＿ＳＩＧＮを受信
し、またそれぞれのクロック入力部で回線１５１のクロ
ック信号ＴＸＣＬＫＤ１を受信する。Ａディスパリティ
選択器１０６は、また入力としてアルファベットメモリ
１１４からの回線１２４で４つのトリットＥＸＴＡＭ０
〜３を受信し、またアルファベットメモリ１１４からの
回線１２６で４つのトリットＥＸＴＡＰ０〜３を受信
し、回線１３６に出力信号ＥＸＴＡ０〜３を発生する。
Ｂディスパリティ選択器１０８もまた、入力としてアル
ファベットメモリ１１４からの回線１２８で４つのトリ
ットＥＸＴＢＭ０〜３を受信し、またアルファベットメ
モリ１１４からの回線１３０で４つのトリットＥＸＴＢ
Ｐ０〜３を受信し、回線１３８に出力信号ＥＸＴＢ１〜
３を発生する。極値アルファベットＣ選択器１１０もま
た、入力としてアルファベットメモリからの回線１３０
で４つのトリットＥＸＴＣＭ０〜３を受信し、またこの
アルファベットメモリからの回線１３２で４つのトリッ
トＥＸＴＣＰ０〜３を受信し、回線１４０に出力信号Ｅ
ＸＴＣ０〜３を発生する。極値アルファベット選択器１
０２および非極値アルファベット選択器１０４はそれぞ
れの選択入力部で回線６４ａ、６４ｂおよび６４ｃの信
号ＳＹＭ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢおよびＳＹＭ１
＿ＡＬＣをそれぞれ受信し、またそれぞれのクロック入
力部でクロック信号ＴＸＣＬＫＤ１を受信する。極値ア
ルファベット選択器１０２はさらに入力として、信号Ｅ
ＸＴＡ０〜３、ＥＸＴＢ０〜３およびＥＸＴＣ０〜３を
受信し、また回線１４８に４つの出力信号ＥＴＸＢ０〜
３を発生する。非極値アルファベット選択器１０４はさ
らにアルファベットメモリ１１４からの回線１４２で信
号ＮＥＸＴＡ０〜３を、アルファベットメモリ１１４か
らの回線１４４で信号を受信しＮＥＸＴＢ０〜３を、ま
たアルファベットメモリ１１４からの回線１４６で信号
を受信しＮＥＸＴＣ０〜３を受信し、回線１５０に出力
信号ＮＥＸＴ０〜３を発生する。アルファベット集合選
択器１００は、選択入力部の信号ＥＸＴＲＥＭＥと、信
号ＥＸＴ０〜３および信号ＮＥＸＴ０〜３と、クロック
入力部のクロック信号ＴＸＣＬＫＤ１とを受信し、出力
回線１８ａ〜１８ｄに信号ＣＷ１＿ＴＴ０〜３を発生す
る。
たがう第１のアルファベットコーダ５４の構成の説明図
である。第１のアルファベットコーダ５４はアルファベ
ット集合選択器１００、極値アルファベット選択器１０
２、非極値アルファベット選択器１０４、Ａディスパリ
ティ選択器１０６、Ｂディスパリティ選択器１０８、Ｃ
ディスパリティ選択器１１０、コードワード選択器１１
２、アルファベットメモリ１１４、およびＡＮＤゲート
１１６を有している。コードワード選択器１１２は、入
力として回線１４ｂ〜１４ｅの信号ＳＹＭ１＿ＴＢ１〜
４および回線７２のクロック信号ＴＸＣＬＫを受信す
る。コードワード選択器１１２は、アルファベットメモ
リ１１４への入力を形成する回線１２０に１６の信号を
出力する。ＡＮＤゲート１１６は、反転入力部で回線６
８ａの信号ＳＹＭ１＿ＬＳＢを受信し、また非反転入力
部で回線６８ｂの信号ＳＹＭ＿ＭＳＢを受信し、またそ
の回線１２２の出力部で信号ＥＸＴＲＥＭＥを発生す
る。Ａディスパリティ選択器１０６、Ｂ選択器１０８、
およびＣディスパリティ選択器１１０は、それぞれの選
択入力部で回線６８ｃの信号ＳＹＭ１＿ＳＩＧＮを受信
し、またそれぞれのクロック入力部で回線１５１のクロ
ック信号ＴＸＣＬＫＤ１を受信する。Ａディスパリティ
選択器１０６は、また入力としてアルファベットメモリ
１１４からの回線１２４で４つのトリットＥＸＴＡＭ０
〜３を受信し、またアルファベットメモリ１１４からの
回線１２６で４つのトリットＥＸＴＡＰ０〜３を受信
し、回線１３６に出力信号ＥＸＴＡ０〜３を発生する。
Ｂディスパリティ選択器１０８もまた、入力としてアル
ファベットメモリ１１４からの回線１２８で４つのトリ
ットＥＸＴＢＭ０〜３を受信し、またアルファベットメ
モリ１１４からの回線１３０で４つのトリットＥＸＴＢ
Ｐ０〜３を受信し、回線１３８に出力信号ＥＸＴＢ１〜
３を発生する。極値アルファベットＣ選択器１１０もま
た、入力としてアルファベットメモリからの回線１３０
で４つのトリットＥＸＴＣＭ０〜３を受信し、またこの
アルファベットメモリからの回線１３２で４つのトリッ
トＥＸＴＣＰ０〜３を受信し、回線１４０に出力信号Ｅ
ＸＴＣ０〜３を発生する。極値アルファベット選択器１
０２および非極値アルファベット選択器１０４はそれぞ
れの選択入力部で回線６４ａ、６４ｂおよび６４ｃの信
号ＳＹＭ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢおよびＳＹＭ１
＿ＡＬＣをそれぞれ受信し、またそれぞれのクロック入
力部でクロック信号ＴＸＣＬＫＤ１を受信する。極値ア
ルファベット選択器１０２はさらに入力として、信号Ｅ
ＸＴＡ０〜３、ＥＸＴＢ０〜３およびＥＸＴＣ０〜３を
受信し、また回線１４８に４つの出力信号ＥＴＸＢ０〜
３を発生する。非極値アルファベット選択器１０４はさ
らにアルファベットメモリ１１４からの回線１４２で信
号ＮＥＸＴＡ０〜３を、アルファベットメモリ１１４か
らの回線１４４で信号を受信しＮＥＸＴＢ０〜３を、ま
たアルファベットメモリ１１４からの回線１４６で信号
を受信しＮＥＸＴＣ０〜３を受信し、回線１５０に出力
信号ＮＥＸＴ０〜３を発生する。アルファベット集合選
択器１００は、選択入力部の信号ＥＸＴＲＥＭＥと、信
号ＥＸＴ０〜３および信号ＮＥＸＴ０〜３と、クロック
入力部のクロック信号ＴＸＣＬＫＤ１とを受信し、出力
回線１８ａ〜１８ｄに信号ＣＷ１＿ＴＴ０〜３を発生す
る。
【００５１】アルファベットメモリ１１４は実際上はル
ックアップテーブルであって、また上に説明したように
表１の内容を含んでいる。その入力部で符号化されるべ
き１つの記号の４つのビットＳＹＭ１＿ＴＢ１〜４に応
じて、コードワード選択器１１２はその１６の出力回線
１２０の１つを起動し、その結果コードワードを選択す
る表Ｉの列を選択する。コードワード選択器１１２の出
力１２０は、符号化すべきすべての新しい記号に対する
クロック信号ＴＸＣＬＫの各周期ごとに更新される。１
６の回線１２０の１つのみが１度に起動されることは、
理解されるところであろう。
ックアップテーブルであって、また上に説明したように
表１の内容を含んでいる。その入力部で符号化されるべ
き１つの記号の４つのビットＳＹＭ１＿ＴＢ１〜４に応
じて、コードワード選択器１１２はその１６の出力回線
１２０の１つを起動し、その結果コードワードを選択す
る表Ｉの列を選択する。コードワード選択器１１２の出
力１２０は、符号化すべきすべての新しい記号に対する
クロック信号ＴＸＣＬＫの各周期ごとに更新される。１
６の回線１２０の１つのみが１度に起動されることは、
理解されるところであろう。
【００５２】信号ＳＹＭ１＿ ＬＳＢおよびＳＹＭ１＿
ＭＳＢは、第１のアルファベットコーダから、最後の
伝送コードワード、すなわち第１のアルファベットコー
ダ５４から出力される最後のコードワードのコードワー
ド境界までの、伝送コードワードの実行ディジタル和を
表わしている。実行デジタル和の計算については、図６
を参照して以下に詳細に説明する。コードワード境界で
の実行ディジタル和の価は２を超えるべきではないとい
うことは、本コードの既に説明した好ましい実施の形態
の性質である。第１のペアアルファベットコーダ５４に
は、実行ディジタル和の価が２を超えるときにはエラー
のフラグを立て、伝送を中断する回路を含めることもで
きる。斯かる回路は図５には示されていないが、しかし
斯かる回路を構成することは、当業者の範疇内にある。
ＭＳＢは、第１のアルファベットコーダから、最後の
伝送コードワード、すなわち第１のアルファベットコー
ダ５４から出力される最後のコードワードのコードワー
ド境界までの、伝送コードワードの実行ディジタル和を
表わしている。実行デジタル和の計算については、図６
を参照して以下に詳細に説明する。コードワード境界で
の実行ディジタル和の価は２を超えるべきではないとい
うことは、本コードの既に説明した好ましい実施の形態
の性質である。第１のペアアルファベットコーダ５４に
は、実行ディジタル和の価が２を超えるときにはエラー
のフラグを立て、伝送を中断する回路を含めることもで
きる。斯かる回路は図５には示されていないが、しかし
斯かる回路を構成することは、当業者の範疇内にある。
【００５３】ＡＮＤゲート１１６は、表１の極値アルフ
ァベット集合または非極値アルファベット集合を選択す
るかどうかを決定するために使用される。実行ディジタ
ル和の価がゼロ（ＳＹＭ１＿ＬＳＢ＝ＳＹＭ１＿ＭＳＢ
＝０）または１（ＳＹＭ１＿ＬＳＢ＝１、ＳＹＭ１＿Ｍ
ＳＢ＝０）であるときは、信号ＥＸＴＲＥＭＥはゼロで
ある。実行ディジタル和の価が２（ＳＹＭ１＿ＬＳＢ＝
０、ＳＹＭ１＿ＭＳＢ＝１）または１であるときは、信
号ＥＸＴＲＥＭＥは高水準にある。
ァベット集合または非極値アルファベット集合を選択す
るかどうかを決定するために使用される。実行ディジタ
ル和の価がゼロ（ＳＹＭ１＿ＬＳＢ＝ＳＹＭ１＿ＭＳＢ
＝０）または１（ＳＹＭ１＿ＬＳＢ＝１、ＳＹＭ１＿Ｍ
ＳＢ＝０）であるときは、信号ＥＸＴＲＥＭＥはゼロで
ある。実行ディジタル和の価が２（ＳＹＭ１＿ＬＳＢ＝
０、ＳＹＭ１＿ＭＳＢ＝１）または１であるときは、信
号ＥＸＴＲＥＭＥは高水準にある。
【００５４】信号ＳＹＭ１＿ＳＩＧＮは、実行ディジタ
ル和が負または正であるかどうかを示す。実行ディジタ
ル和が負であるときは、Ａディスパリティ選択器１０
６、Ｂディスパリティ選択器１０８、およびＣディスパ
リティ選択器１１０は正のディスパリティをもつコード
ワードを選択する。実行ディジタル和が正であるとき
は、Ａディスパリティ選択器１０６、Ｂディスパリティ
選択器１０８、およびＣディスパリティ選択器１１０は
負のディスパリティをもつコードワードを選択する。
ル和が負または正であるかどうかを示す。実行ディジタ
ル和が負であるときは、Ａディスパリティ選択器１０
６、Ｂディスパリティ選択器１０８、およびＣディスパ
リティ選択器１１０は正のディスパリティをもつコード
ワードを選択する。実行ディジタル和が正であるとき
は、Ａディスパリティ選択器１０６、Ｂディスパリティ
選択器１０８、およびＣディスパリティ選択器１１０は
負のディスパリティをもつコードワードを選択する。
【００５５】図５および表Ｉについて説明する。Ａディ
スパリティ選択器１０６は、信号ＳＹＭ１＿ＳＩＧＮに
応じて信号ＥＸＴＡ０〜３を形成するように、信号ＥＸ
ＴＡＭ０〜３またはＥＸＴＡＰ０〜３のいずれかを接続
する。信号ＥＸＴＡＭ０〜３は、ディスパリティ −１
（マイナス１）を持つ極値アルファベットＡ中のコード
ワードのトリット位置を表わしており、信号ＥＸＴＡＰ
０〜３は、ディスパリティ ＋１（プラス１）を持つ極
値アルファベットＡ中のコードワードのトリット位置を
表わしている。Ｂディスパリティ選択器１０８は、信号
ＳＹＭ１＿ＳＩＧＮに応じて信号ＥＸＴＢ０〜３を形成
するように、信号ＥＸＴＢＭ０〜３またはＥＸＴＢＰ０
〜３のいずれかを接続する。信号ＥＸＴＢＭ０〜３は、
ディスパリティ −２（またはゼロ）を持つ極値アルフ
ァベットＢ中のコードワードのトリット位置を表わして
おり、信号ＥＸＴＢＰ０〜３は、ディスパリティ ＋２
（またはゼロ）を持つ極値アルファベットＢ中のコード
ワードのトリット位置を表わしている。Ｃディスパリテ
ィ選択器１１０は、信号ＳＹＭ１＿ＳＩＧＮに応じて信
号ＥＸＴＣ０〜３を形成するように、信号ＥＸＴＣＭ０
〜３またはＥＸＴＣＰ０〜３のいずれかを接続する。信
号ＥＸＴＣＭ０〜３は、ディスパリティ −３（または
ゼロ）を持つ極値アルファベットＣ中のコードワードの
トリット位置を表わしており、信号ＥＸＴＣＰ０〜３
は、ディスパリティ ＋３（またはゼロ）を持つ極値ア
ルファベットＣ中のコードワードのトリット位置を表わ
している。
スパリティ選択器１０６は、信号ＳＹＭ１＿ＳＩＧＮに
応じて信号ＥＸＴＡ０〜３を形成するように、信号ＥＸ
ＴＡＭ０〜３またはＥＸＴＡＰ０〜３のいずれかを接続
する。信号ＥＸＴＡＭ０〜３は、ディスパリティ −１
（マイナス１）を持つ極値アルファベットＡ中のコード
ワードのトリット位置を表わしており、信号ＥＸＴＡＰ
０〜３は、ディスパリティ ＋１（プラス１）を持つ極
値アルファベットＡ中のコードワードのトリット位置を
表わしている。Ｂディスパリティ選択器１０８は、信号
ＳＹＭ１＿ＳＩＧＮに応じて信号ＥＸＴＢ０〜３を形成
するように、信号ＥＸＴＢＭ０〜３またはＥＸＴＢＰ０
〜３のいずれかを接続する。信号ＥＸＴＢＭ０〜３は、
ディスパリティ −２（またはゼロ）を持つ極値アルフ
ァベットＢ中のコードワードのトリット位置を表わして
おり、信号ＥＸＴＢＰ０〜３は、ディスパリティ ＋２
（またはゼロ）を持つ極値アルファベットＢ中のコード
ワードのトリット位置を表わしている。Ｃディスパリテ
ィ選択器１１０は、信号ＳＹＭ１＿ＳＩＧＮに応じて信
号ＥＸＴＣ０〜３を形成するように、信号ＥＸＴＣＭ０
〜３またはＥＸＴＣＰ０〜３のいずれかを接続する。信
号ＥＸＴＣＭ０〜３は、ディスパリティ −３（または
ゼロ）を持つ極値アルファベットＣ中のコードワードの
トリット位置を表わしており、信号ＥＸＴＣＰ０〜３
は、ディスパリティ ＋３（またはゼロ）を持つ極値ア
ルファベットＣ中のコードワードのトリット位置を表わ
している。
【００５６】信号ＳＹＭ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢ
およびＳＹＭ１＿ＡＬは、コードワードがどのアルファ
ベットから取られるかを決定し、また前に説明したよう
に、アルファベット選択器によって決定される。極値ア
ルファベット選択器１０２は、信号ＥＸＴＡ０〜３、Ｅ
ＸＴＢ０〜３またはＥＸＴＣ０〜３の３つの集合の１つ
が、信号ＳＹＭ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢおよびＳ
ＹＭ１＿ＡＬＣによって選択されたアルファベットに応
じて信号ＥＸＴ０〜３を形成する。
およびＳＹＭ１＿ＡＬは、コードワードがどのアルファ
ベットから取られるかを決定し、また前に説明したよう
に、アルファベット選択器によって決定される。極値ア
ルファベット選択器１０２は、信号ＥＸＴＡ０〜３、Ｅ
ＸＴＢ０〜３またはＥＸＴＣ０〜３の３つの集合の１つ
が、信号ＳＹＭ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢおよびＳ
ＹＭ１＿ＡＬＣによって選択されたアルファベットに応
じて信号ＥＸＴ０〜３を形成する。
【００５７】実行ディジタル和が非極値であるときに
は、非極値アルファベット選択器１０４が利用されて、
信号ＮＥＸＴＡ０〜３、ＮＥＸＴＢ０〜３またはＮＥＸ
ＴＣ０〜３の３つの集合の１つがアルファベット選択信
号ＳＹＭ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢおよびＳＹＭ１
＿ＡＬＣに応じて出力信号ＮＥＸＴ１〜３を形成するよ
うに接続される。表１によれば、信号ＮＥＸＴＡ０〜３
は非極値アルファベットＢのコードワードのトリット位
置を表わしており、また信号ＮＥＸＴＣ０〜３は非極値
アルファベットＣのコードワードのトリット位置を表わ
している。
は、非極値アルファベット選択器１０４が利用されて、
信号ＮＥＸＴＡ０〜３、ＮＥＸＴＢ０〜３またはＮＥＸ
ＴＣ０〜３の３つの集合の１つがアルファベット選択信
号ＳＹＭ１＿ＡＬＡ、ＳＹＭ１＿ＡＬＢおよびＳＹＭ１
＿ＡＬＣに応じて出力信号ＮＥＸＴ１〜３を形成するよ
うに接続される。表１によれば、信号ＮＥＸＴＡ０〜３
は非極値アルファベットＢのコードワードのトリット位
置を表わしており、また信号ＮＥＸＴＣ０〜３は非極値
アルファベットＣのコードワードのトリット位置を表わ
している。
【００５８】アルファベット集合選択器１００は、信号
ＥＸＴＲＥＭＥによって制御されて、信号ＥＸＴ０〜３
またはＮＥＸＴ０〜３のいずれかを接続して出力信号Ｃ
Ｗ１＿ＴＴ０〜３を形成する。したがってアルファベッ
ト集合選択器１００は、表Ｉの左側または右側のいずれ
のアルファベットを、実行ディジタル和が極値であるか
または非極値であるかにしたがって用いるかを決定す
る。
ＥＸＴＲＥＭＥによって制御されて、信号ＥＸＴ０〜３
またはＮＥＸＴ０〜３のいずれかを接続して出力信号Ｃ
Ｗ１＿ＴＴ０〜３を形成する。したがってアルファベッ
ト集合選択器１００は、表Ｉの左側または右側のいずれ
のアルファベットを、実行ディジタル和が極値であるか
または非極値であるかにしたがって用いるかを決定す
る。
【００５９】コードワード選択器１１２への入力はクロ
ック信号ＴＸＣＬＫによってラッチされ、またＡディス
パリティ選択器１０６、Ｂディスパリティ選択器１０
８、Ｃディスパリティ選択器１１０、極値アルファベッ
ト選択器１０２、非極値アルファベット選択器１０４お
よびアルファベット集合選択器１００においては、すべ
てそれらのイネーブルおよびクロック入力はクロック信
号ＴＸＣＬＫＤ１によってラッチされ、これらの制御入
力は符号化すべきすべての新しい記号に対してクロック
信号ＴＸＣＬＫおよびＴＸＣＬＫＤ１の各周期毎に更新
される。コードワード選択器１１２は、パリティ発生器
５０のクロック動作を行なうのと同じクロック信号ＴＸ
ＣＬＫによってクロック動作を開始する。しかし、図５
に示すように第１のアルファベットコーダの別のエレメ
ントをクロック動作するクロック信号は、信号ＳＹＭ１
ＡＬＡ、ＳＹＭ１＿ＡＬＢ、およびＳＹＭ１＿ＡＬＣ
が符号化すべき新しい記号に応じてそれぞれの新しい値
に定着するための時間を持つことができるように、クロ
ック信号ＴＸＣＬＫよりも遅延しなければならない。し
たがって、クロック信号ＴＸＣＬＫＤ１は、わずかに遅
延したクロック信号ＴＸＣＬＫにすぎない。
ック信号ＴＸＣＬＫによってラッチされ、またＡディス
パリティ選択器１０６、Ｂディスパリティ選択器１０
８、Ｃディスパリティ選択器１１０、極値アルファベッ
ト選択器１０２、非極値アルファベット選択器１０４お
よびアルファベット集合選択器１００においては、すべ
てそれらのイネーブルおよびクロック入力はクロック信
号ＴＸＣＬＫＤ１によってラッチされ、これらの制御入
力は符号化すべきすべての新しい記号に対してクロック
信号ＴＸＣＬＫおよびＴＸＣＬＫＤ１の各周期毎に更新
される。コードワード選択器１１２は、パリティ発生器
５０のクロック動作を行なうのと同じクロック信号ＴＸ
ＣＬＫによってクロック動作を開始する。しかし、図５
に示すように第１のアルファベットコーダの別のエレメ
ントをクロック動作するクロック信号は、信号ＳＹＭ１
ＡＬＡ、ＳＹＭ１＿ＡＬＢ、およびＳＹＭ１＿ＡＬＣ
が符号化すべき新しい記号に応じてそれぞれの新しい値
に定着するための時間を持つことができるように、クロ
ック信号ＴＸＣＬＫよりも遅延しなければならない。し
たがって、クロック信号ＴＸＣＬＫＤ１は、わずかに遅
延したクロック信号ＴＸＣＬＫにすぎない。
【００６０】さらに図２に戻って説明する。３進出力シ
フトレジスタ６を並列にロードする回線７４上のクロッ
ク信号ＴＸＣＬＫＤ２は、信号ＣＷ２＿ＴＴ０〜３が出
力３進シフトレジスタへシフトされる前に定着化できる
ように、クロック信号ＴＸＣＬＫＤ１に比例して遅延す
ることが重要である。トリットはクロック信号ＴＸＣＬ
Ｋの４倍の周波数を持ち、クロック信号ＴＸＣＬＫＤ２
に比例して遅延するクロックＳＥＲＴＸＣＬＫによって
連続して出力シフトレジスタからクロック動作される。
フトレジスタ６を並列にロードする回線７４上のクロッ
ク信号ＴＸＣＬＫＤ２は、信号ＣＷ２＿ＴＴ０〜３が出
力３進シフトレジスタへシフトされる前に定着化できる
ように、クロック信号ＴＸＣＬＫＤ１に比例して遅延す
ることが重要である。トリットはクロック信号ＴＸＣＬ
Ｋの４倍の周波数を持ち、クロック信号ＴＸＣＬＫＤ２
に比例して遅延するクロックＳＥＲＴＸＣＬＫによって
連続して出力シフトレジスタからクロック動作される。
【００６１】したがって、クロック信号ＴＸＣＬＫのエ
ッジには、符号器２への入力部に与えられた新しい記号
ペアに応じて、そのペアの第１の記号の４ビットＳＹＭ
１＿ＴＢ１〜４がコードワード選択器１１２中にラッチ
され、１列のアルファベットメモリ１１４が回線１２０
の１つによって選択される。クロック信号ＴＸＣＬＫＤ
１のエッジは次に第１のアルファベットコーダ５４の別
の回路をラッチし、新しい記号に応じて送信される新し
いコードワードが信号ＣＷ１＿ＴＴ０〜３として出力３
進シフトレジスタ６に出力される。次いでクロック信号
ＴＸＣＬＫＤ２のエッジは、３進シフトレジスタを並列
にロードし、連続して送信されるコードワードがその後
クロック信号ＴＸＣＬＫＤ２の制御の下にシフトされ
る。
ッジには、符号器２への入力部に与えられた新しい記号
ペアに応じて、そのペアの第１の記号の４ビットＳＹＭ
１＿ＴＢ１〜４がコードワード選択器１１２中にラッチ
され、１列のアルファベットメモリ１１４が回線１２０
の１つによって選択される。クロック信号ＴＸＣＬＫＤ
１のエッジは次に第１のアルファベットコーダ５４の別
の回路をラッチし、新しい記号に応じて送信される新し
いコードワードが信号ＣＷ１＿ＴＴ０〜３として出力３
進シフトレジスタ６に出力される。次いでクロック信号
ＴＸＣＬＫＤ２のエッジは、３進シフトレジスタを並列
にロードし、連続して送信されるコードワードがその後
クロック信号ＴＸＣＬＫＤ２の制御の下にシフトされ
る。
【００６２】第２のアルファベットコーダ５６と出力３
進シフトレジスタ８の動作は、信号を適切に変更させた
場合には、第１のアルファベットコーダ５４と出力３進
シフトレジスタ６の動作と同じである。第１と第２のア
ルファベットコーダが並列に作動するので、通過クロッ
ク信号ＴＸＣＬＫの周期に応じて、コードワードＣＷ１
＿ＴＴ０〜３とＣＷ２＿ＴＴ０〜３のペアが記号ＳＹＭ
１＿ＴＢ０〜４とＳＹＭ２＿ＴＢ０〜４のペアから発生
する。
進シフトレジスタ８の動作は、信号を適切に変更させた
場合には、第１のアルファベットコーダ５４と出力３進
シフトレジスタ６の動作と同じである。第１と第２のア
ルファベットコーダが並列に作動するので、通過クロッ
ク信号ＴＸＣＬＫの周期に応じて、コードワードＣＷ１
＿ＴＴ０〜３とＣＷ２＿ＴＴ０〜３のペアが記号ＳＹＭ
１＿ＴＢ０〜４とＳＹＭ２＿ＴＢ０〜４のペアから発生
する。
【００６３】図６に本発明の好ましい実施の形態にした
がう第１の実行ディジタル和計算器５８の構成を示す。
第１の実行ディジタル和計算器は４つの３進から２進へ
の変換器１７０〜１７６、マグニチュード符号計算器１
７８、２進加算器１８０、および３ビットレジスタ１８
２を有している。各３進から２進への変換器１７０〜１
７６は、入力として回線１８ａ〜１８ｄのそれぞれの３
進ビットＣＷ１＿ＴＴ０〜３を受信し、回線１８４ａ〜
１８４ｄの入力トリットの値を表わすそれぞれの信号Ｍ
ＡＧ０〜ＭＡＧ３を発生し、また回線１８６ａ〜１８６
ｄの入力トリットの符号を表わすそれぞれの信号Ｓ０〜
Ｓ３を発生し、回線７２のクロック信号ＴＸＣＬＫを受
信する。マグニチュード符号計算器１７８は入力として
信号ＭＡＧ０〜３およびＳ０〜３を受信し、回線１８８
ａ、１８８ｂ、および１８８ｃの信号ＣＷＬＳＢ、ＣＷ
ＭＳＢ、およびＣＷＳをそれぞれ出力する。２進加算器
１８０は、回線１９０ａ、１９０ｂ、および１９０ｃの
信号ＰＲＥＶＬＳＢ、ＰＲＥＶＭＳＢ、およびＰＲＥＶ
Ｓと共に、入力として信号ＣＷＬＳＢ、ＣＷＭＳＢ、お
よびＣＷＳをそれぞれ受信し、回線６８ａ、６８ｂ、お
よび６８ｃの信号ＳＹＭ１＿ＬＳＢ、ＳＹＭ１＿ＭＳ
Ｂ、およびＳＹＭ１＿ＳＩＧＮをそれぞれ発生する。３
ビットレジスタ１８２は、３ビット入力として信号ＳＹ
Ｍ１＿ＬＳＢ、ＳＹＭ１＿ＭＳＢ０、およびＳＹＭ１＿
ＳＩＧＮを受信し、それぞれの３ビット出力として信号
ＰＲＥＶＬＳＢ、ＰＲＥＶＭＳＢ、およびＰＲＥＶＳを
発生し、クロック信号ＴＸＣＬＫによってクロック動作
される。
がう第１の実行ディジタル和計算器５８の構成を示す。
第１の実行ディジタル和計算器は４つの３進から２進へ
の変換器１７０〜１７６、マグニチュード符号計算器１
７８、２進加算器１８０、および３ビットレジスタ１８
２を有している。各３進から２進への変換器１７０〜１
７６は、入力として回線１８ａ〜１８ｄのそれぞれの３
進ビットＣＷ１＿ＴＴ０〜３を受信し、回線１８４ａ〜
１８４ｄの入力トリットの値を表わすそれぞれの信号Ｍ
ＡＧ０〜ＭＡＧ３を発生し、また回線１８６ａ〜１８６
ｄの入力トリットの符号を表わすそれぞれの信号Ｓ０〜
Ｓ３を発生し、回線７２のクロック信号ＴＸＣＬＫを受
信する。マグニチュード符号計算器１７８は入力として
信号ＭＡＧ０〜３およびＳ０〜３を受信し、回線１８８
ａ、１８８ｂ、および１８８ｃの信号ＣＷＬＳＢ、ＣＷ
ＭＳＢ、およびＣＷＳをそれぞれ出力する。２進加算器
１８０は、回線１９０ａ、１９０ｂ、および１９０ｃの
信号ＰＲＥＶＬＳＢ、ＰＲＥＶＭＳＢ、およびＰＲＥＶ
Ｓと共に、入力として信号ＣＷＬＳＢ、ＣＷＭＳＢ、お
よびＣＷＳをそれぞれ受信し、回線６８ａ、６８ｂ、お
よび６８ｃの信号ＳＹＭ１＿ＬＳＢ、ＳＹＭ１＿ＭＳ
Ｂ、およびＳＹＭ１＿ＳＩＧＮをそれぞれ発生する。３
ビットレジスタ１８２は、３ビット入力として信号ＳＹ
Ｍ１＿ＬＳＢ、ＳＹＭ１＿ＭＳＢ０、およびＳＹＭ１＿
ＳＩＧＮを受信し、それぞれの３ビット出力として信号
ＰＲＥＶＬＳＢ、ＰＲＥＶＭＳＢ、およびＰＲＥＶＳを
発生し、クロック信号ＴＸＣＬＫによってクロック動作
される。
【００６４】符号化すべき新しい記号がクロック信号Ｔ
ＸＣＬＫの制御によって符号器２に与えられると、送信
されたばかりのコードワードのトリットが３進から２進
への変換器１７０〜１７６にラッチされ、これらのトリ
ットの２進等価値がマグニチュード符号計算器１７８内
に合計される。マグニチュード符号計算器１７８は送信
されたばかりのコードワードのディスパリティを表わす
これらのビットの和を、信号ＣＷＬＳＢ、ＣＷＭＳＢ、
およびＣＷＳとして与える。信号ＣＷＬＳＢは送信され
たばかりのコードワードのディスパリティの最下位ビッ
トを表わし、信号ＣＷＭＳＢは送信されたばかりのコー
ドワードのディスパリティの最上位ビットを表わし、ま
た信号ＣＷＳは送信されたばかりのコードワードのディ
スパリティの符号を表わす。クロック信号ＴＸＣＬＫの
制御の下に、レジスタ１８２もまた、３進から２進への
変換器１７０〜１７６にラッチされ、そのディスパリテ
ィが現在信号ＣＷＬＳＢ、ＣＷＭＳＢ、およびＣＷＳと
表わされるコードワードが送信されるのに先だって、最
下位ビット、最上位ビット、およびコードの実行ディジ
タル和計算器の符号を表わす更新された信号ＰＲＥＶＬ
ＳＢ、ＰＲＥＶＭＳＢ、およびＰＲＥＶＳを２進加算器
１８０の入力部に与える。２進加算器１８０は、信号Ｓ
ＹＭ１＿ＬＳＢ、ＳＹＭ１＿ＭＳＢ、およびＳＹＭ１＿
ＳＩＧＮによって表わされる更新された実行ディジタル
和計算器を供するために、送信されたばかりのコードワ
ードのディスパリティを実行ディジタル和計算器に加え
る。ＳＹＭ１＿ＬＳＢは現在の実行ディジタル和計算器
の最下位のビットを表わし、ＳＹＭ１＿ＭＳＢは現在の
実行ディジタル和計算器の最上位のビットを表わし、ま
たＳＹＭ１＿ＳＩＧＮは現在の実行ディジタル和計算器
の符号を表わす。信号ＳＹＭ１＿ＬＳＢ、ＳＹＭ１＿Ｍ
ＳＢ、およびＳＹＭ１＿ＳＩＧＮは次に、図５を参照し
て上記で述べたとおり、イネーブルを更新し、遅延クロ
ック信号ＴＸＣＬＫＤ１の次のエッジの第１のアルファ
ベットコーダ５４の選択回路の入力を選択する。
ＸＣＬＫの制御によって符号器２に与えられると、送信
されたばかりのコードワードのトリットが３進から２進
への変換器１７０〜１７６にラッチされ、これらのトリ
ットの２進等価値がマグニチュード符号計算器１７８内
に合計される。マグニチュード符号計算器１７８は送信
されたばかりのコードワードのディスパリティを表わす
これらのビットの和を、信号ＣＷＬＳＢ、ＣＷＭＳＢ、
およびＣＷＳとして与える。信号ＣＷＬＳＢは送信され
たばかりのコードワードのディスパリティの最下位ビッ
トを表わし、信号ＣＷＭＳＢは送信されたばかりのコー
ドワードのディスパリティの最上位ビットを表わし、ま
た信号ＣＷＳは送信されたばかりのコードワードのディ
スパリティの符号を表わす。クロック信号ＴＸＣＬＫの
制御の下に、レジスタ１８２もまた、３進から２進への
変換器１７０〜１７６にラッチされ、そのディスパリテ
ィが現在信号ＣＷＬＳＢ、ＣＷＭＳＢ、およびＣＷＳと
表わされるコードワードが送信されるのに先だって、最
下位ビット、最上位ビット、およびコードの実行ディジ
タル和計算器の符号を表わす更新された信号ＰＲＥＶＬ
ＳＢ、ＰＲＥＶＭＳＢ、およびＰＲＥＶＳを２進加算器
１８０の入力部に与える。２進加算器１８０は、信号Ｓ
ＹＭ１＿ＬＳＢ、ＳＹＭ１＿ＭＳＢ、およびＳＹＭ１＿
ＳＩＧＮによって表わされる更新された実行ディジタル
和計算器を供するために、送信されたばかりのコードワ
ードのディスパリティを実行ディジタル和計算器に加え
る。ＳＹＭ１＿ＬＳＢは現在の実行ディジタル和計算器
の最下位のビットを表わし、ＳＹＭ１＿ＭＳＢは現在の
実行ディジタル和計算器の最上位のビットを表わし、ま
たＳＹＭ１＿ＳＩＧＮは現在の実行ディジタル和計算器
の符号を表わす。信号ＳＹＭ１＿ＬＳＢ、ＳＹＭ１＿Ｍ
ＳＢ、およびＳＹＭ１＿ＳＩＧＮは次に、図５を参照し
て上記で述べたとおり、イネーブルを更新し、遅延クロ
ック信号ＴＸＣＬＫＤ１の次のエッジの第１のアルファ
ベットコーダ５４の選択回路の入力を選択する。
【００６５】第２の実行ディジタル和計算器６０は、第
１の実行ディジタル和計算器５８と同じで、コードワー
ド・ペアの第２のコードワードの対応するビットについ
て同時に演算を行なう。
１の実行ディジタル和計算器５８と同じで、コードワー
ド・ペアの第２のコードワードの対応するビットについ
て同時に演算を行なう。
【００６６】図７は図１の復号器４の構成を示すブロッ
ク線図である。図７にはまた図１の入力３進レジスタ１
０および１２が含まれる。復号器４は第１の復号化メモ
リ２００、第２の復号化メモリ２０２、第１のアルファ
ベット復号化回路２０４、第２の復号化メモリ２０６、
ビット回復回路２０８、パリティ検査器２１０、および
ＯＲゲート２１２を有する。
ク線図である。図７にはまた図１の入力３進レジスタ１
０および１２が含まれる。復号器４は第１の復号化メモ
リ２００、第２の復号化メモリ２０２、第１のアルファ
ベット復号化回路２０４、第２の復号化メモリ２０６、
ビット回復回路２０８、パリティ検査器２１０、および
ＯＲゲート２１２を有する。
【００６７】第１の復号化メモリ２００は、回線４２の
信号ＣＷ１＿ＲＴ０〜３を受信し、回線４６の信号ＳＹ
Ｍ１＿ＲＢ１〜４、回線２１４ａ、２１４ｂ、および２
１４ｃのそれぞれの信号ＳＹＭ１＿ＲＸＣＷＭＳＢ、Ｓ
ＹＭ１＿ＲＸＣＷＬＳＢ、およびＳＹＭ１＿ＲＸＣＷ
Ｓ、ならびに回線２１８の信号ＣＷ１＿ＲＸＥＲＲＯＲ
を出力する。第２の復号化メモリ２０２は回線４４の信
号ＣＷ２ ＲＴ０〜３を受信し、回線４６の信号ＳＹＭ
２＿ＲＢ１〜４、回線２１６ａ、２１６ｂ、および２１
６ｃのそれぞれの信号ＳＹＭ２＿ＲＸＣＷＭＳＢ、ＳＹ
Ｍ２＿ＲＸＣＷＬＳＢ、およびＳＹＭ２＿ＲＸＣＷＳ、
ならびに回線２２０の信号ＣＷ２＿ＲＸＥＲＲＯＲを出
力する。第１のアルファベット復号化回路２０４は入力
として信号ＳＹＭ１＿ＲＸＣＷＭＳＢ、ＳＹＭ１＿ＲＸ
ＣＷＬＳＢ、およびＳＹＭ１＿ＲＸＣＷＳを受信し、回
線２２４ａ、２２４ｂ、２２４ｃのそれぞれの出力ＳＹ
Ｍ１＿ＲＡＬＡ、ＳＹＭ１＿ＲＡＬＢ、およびＳＹＭ１
＿ＲＡＬＣ、ならびに回線２１５の信号ＳＹＭ１＿ＥＲ
ＲＯＲを発生する。第２のペアアルファベット復号化回
路２０６は、入力として信号ＳＹＭ１＿ＲＸＣＷＭＳ
Ｂ、ＳＹＭ１＿ＲＸＣＷＬＳＢ、およびＳＹＭ１＿ＲＸ
ＣＷＳを受信し、回線２２６ａ、２２６ｂ、２２６ｃの
それぞれの出力ＳＹＭ２＿ＲＡＬＡ、ＳＹＭ２＿ＲＡＬ
Ｂ、およびＳＹＭ２＿ＲＡＬＣ、ならびに回線２１７の
信号ＳＹＭ２＿ＥＲＲＯＲを発生する。ビット回復回路
２０８は、入力として信号ＳＹＭ１＿ＲＡＬＡ、ＳＹＭ
１＿ＲＡＬＢ、ＳＹＭ１＿ＲＡＬＣ、ＳＹＭ２＿ＲＡＬ
Ａ、ＳＹＭ２＿ＲＡＬＢ、およびＳＹＭ２＿ＲＡＬＣを
入力し、回線２２８の信号ＲＸ＿ＰＡＲと共に、出力と
して回線４６ａの信号ＳＹＭ１＿ＲＢ０、および回線４
８ａの信号ＳＹＭ２＿ＲＢ０を発生する。パリティ検査
器２１０は、入力として信号ＣＷ１＿ＲＢ０、ＣＷ２＿
ＲＢ０、およびＲＸ＿ＰＡＲを入力し、回線２３０の信
号ＰＡＲ＿ＥＲＲＯＲを発生する。ＯＲゲート２１２
は、信号ＣＷ１＿ＥＲＲＯＲ、ＣＷ２＿ＥＲＲＯＲ、Ｐ
ＡＲ＿ＥＲＲＯＲ、ＳＹＭ１＿ＥＲＲＯＲ、およびＳＹ
Ｍ２＿ＥＲＲＯＲをそれぞれ受信する５つの入力部を有
しており、回線２３２の出力ＲＸ＿ＥＲＲＯＲを発生す
る。第１と第２の復号化メモリは、回線２２２のクロッ
ク信号ＲＸＣＬＫＤ１を受信し、第１と第２のアルファ
ベット復号化回路は、クロック信号ＲＸＣＬＫばかりで
なく回線２２３のクロック信号ＲＸＣＬＫＤ２をそれぞ
れ受信し、またパリティ検査器は回線２２９のクロック
信号ＲＸＣＬＫＤ３を受信する。入力３進シフトレジス
タ１０および１２は、回線２３４のクロック信号ＲＸＳ
ＥＲＣＬＫおよび回線２２１のクロック信号ＲＸＣＬＫ
を受信する。
信号ＣＷ１＿ＲＴ０〜３を受信し、回線４６の信号ＳＹ
Ｍ１＿ＲＢ１〜４、回線２１４ａ、２１４ｂ、および２
１４ｃのそれぞれの信号ＳＹＭ１＿ＲＸＣＷＭＳＢ、Ｓ
ＹＭ１＿ＲＸＣＷＬＳＢ、およびＳＹＭ１＿ＲＸＣＷ
Ｓ、ならびに回線２１８の信号ＣＷ１＿ＲＸＥＲＲＯＲ
を出力する。第２の復号化メモリ２０２は回線４４の信
号ＣＷ２ ＲＴ０〜３を受信し、回線４６の信号ＳＹＭ
２＿ＲＢ１〜４、回線２１６ａ、２１６ｂ、および２１
６ｃのそれぞれの信号ＳＹＭ２＿ＲＸＣＷＭＳＢ、ＳＹ
Ｍ２＿ＲＸＣＷＬＳＢ、およびＳＹＭ２＿ＲＸＣＷＳ、
ならびに回線２２０の信号ＣＷ２＿ＲＸＥＲＲＯＲを出
力する。第１のアルファベット復号化回路２０４は入力
として信号ＳＹＭ１＿ＲＸＣＷＭＳＢ、ＳＹＭ１＿ＲＸ
ＣＷＬＳＢ、およびＳＹＭ１＿ＲＸＣＷＳを受信し、回
線２２４ａ、２２４ｂ、２２４ｃのそれぞれの出力ＳＹ
Ｍ１＿ＲＡＬＡ、ＳＹＭ１＿ＲＡＬＢ、およびＳＹＭ１
＿ＲＡＬＣ、ならびに回線２１５の信号ＳＹＭ１＿ＥＲ
ＲＯＲを発生する。第２のペアアルファベット復号化回
路２０６は、入力として信号ＳＹＭ１＿ＲＸＣＷＭＳ
Ｂ、ＳＹＭ１＿ＲＸＣＷＬＳＢ、およびＳＹＭ１＿ＲＸ
ＣＷＳを受信し、回線２２６ａ、２２６ｂ、２２６ｃの
それぞれの出力ＳＹＭ２＿ＲＡＬＡ、ＳＹＭ２＿ＲＡＬ
Ｂ、およびＳＹＭ２＿ＲＡＬＣ、ならびに回線２１７の
信号ＳＹＭ２＿ＥＲＲＯＲを発生する。ビット回復回路
２０８は、入力として信号ＳＹＭ１＿ＲＡＬＡ、ＳＹＭ
１＿ＲＡＬＢ、ＳＹＭ１＿ＲＡＬＣ、ＳＹＭ２＿ＲＡＬ
Ａ、ＳＹＭ２＿ＲＡＬＢ、およびＳＹＭ２＿ＲＡＬＣを
入力し、回線２２８の信号ＲＸ＿ＰＡＲと共に、出力と
して回線４６ａの信号ＳＹＭ１＿ＲＢ０、および回線４
８ａの信号ＳＹＭ２＿ＲＢ０を発生する。パリティ検査
器２１０は、入力として信号ＣＷ１＿ＲＢ０、ＣＷ２＿
ＲＢ０、およびＲＸ＿ＰＡＲを入力し、回線２３０の信
号ＰＡＲ＿ＥＲＲＯＲを発生する。ＯＲゲート２１２
は、信号ＣＷ１＿ＥＲＲＯＲ、ＣＷ２＿ＥＲＲＯＲ、Ｐ
ＡＲ＿ＥＲＲＯＲ、ＳＹＭ１＿ＥＲＲＯＲ、およびＳＹ
Ｍ２＿ＥＲＲＯＲをそれぞれ受信する５つの入力部を有
しており、回線２３２の出力ＲＸ＿ＥＲＲＯＲを発生す
る。第１と第２の復号化メモリは、回線２２２のクロッ
ク信号ＲＸＣＬＫＤ１を受信し、第１と第２のアルファ
ベット復号化回路は、クロック信号ＲＸＣＬＫばかりで
なく回線２２３のクロック信号ＲＸＣＬＫＤ２をそれぞ
れ受信し、またパリティ検査器は回線２２９のクロック
信号ＲＸＣＬＫＤ３を受信する。入力３進シフトレジス
タ１０および１２は、回線２３４のクロック信号ＲＸＳ
ＥＲＣＬＫおよび回線２２１のクロック信号ＲＸＣＬＫ
を受信する。
【００６８】作動中、回線２３４上のクロック信号ＲＸ
ＳＥＲＣＬＫの制御下において、入力３進シフトレジス
タ１０は、逐次的に１連の第１の４つのトリット・コー
ドワードを回線３８上の信号ＣＷ１ ＲＸとして受信
し、また入力３進シフトレジスタ１２は、逐次的に１連
の第２の４つのトリット・コードワードを回線４０上の
信号ＣＷ２ ＲＸとして受信する。同時に受信された第
１および第２のコードワードはコードワードの対を形成
する。逐次入力されたコードワードは、クロック信号Ｒ
ＸＳＥＲＣＬＫの１／４の周波数を有するクロック信号
ＲＸＣＬＫの制御下において並列に入力３進シフトレジ
スタから出力される。したがって、第１のツイストペア
接続３０上に伝送された逐次コードワードは、回線４２
ａから４０ｄ上の信号ＣＷ１ ＲＴ０−３として並列形
式で現われ、また第２のツイストペア接続３２上に伝送
された逐次コードワードは、回線４４ａから４４ｄ上の
信号ＣＷ２ ＲＴＯ−３として並列形式で現われる。コ
ードワードは、したがって、第１の復号化メモリ２００
および第２の復号化メモリ２０２の各１つずつに対して
の並列形式で提示される。
ＳＥＲＣＬＫの制御下において、入力３進シフトレジス
タ１０は、逐次的に１連の第１の４つのトリット・コー
ドワードを回線３８上の信号ＣＷ１ ＲＸとして受信
し、また入力３進シフトレジスタ１２は、逐次的に１連
の第２の４つのトリット・コードワードを回線４０上の
信号ＣＷ２ ＲＸとして受信する。同時に受信された第
１および第２のコードワードはコードワードの対を形成
する。逐次入力されたコードワードは、クロック信号Ｒ
ＸＳＥＲＣＬＫの１／４の周波数を有するクロック信号
ＲＸＣＬＫの制御下において並列に入力３進シフトレジ
スタから出力される。したがって、第１のツイストペア
接続３０上に伝送された逐次コードワードは、回線４２
ａから４０ｄ上の信号ＣＷ１ ＲＴ０−３として並列形
式で現われ、また第２のツイストペア接続３２上に伝送
された逐次コードワードは、回線４４ａから４４ｄ上の
信号ＣＷ２ ＲＴＯ−３として並列形式で現われる。コ
ードワードは、したがって、第１の復号化メモリ２００
および第２の復号化メモリ２０２の各１つずつに対して
の並列形式で提示される。
【００６９】第１および第２の復号化メモリはクロック
信号ＲＸＣＬＫＤ１によりクロック動作を開始するの
で、コードワードはその中でラッチされる。クロック信
号ＲＸＣＬＫＤ１は遅延クロック信号ＲＸＣＬＫであ
る。したがって、入力３進シフトレジスタの並列出力
は、出力後まもなく復号化メモリ内にクロック入力され
る。第１および第２の復号化メモリは、両方とも表ＩＶ
のような簡単なルックアップテーブルを含んでいる。
信号ＲＸＣＬＫＤ１によりクロック動作を開始するの
で、コードワードはその中でラッチされる。クロック信
号ＲＸＣＬＫＤ１は遅延クロック信号ＲＸＣＬＫであ
る。したがって、入力３進シフトレジスタの並列出力
は、出力後まもなく復号化メモリ内にクロック入力され
る。第１および第２の復号化メモリは、両方とも表ＩＶ
のような簡単なルックアップテーブルを含んでいる。
【００７０】表ＩＶは表Ｉを反転させたもので、これら
の表はラッチした３進コードワードに対しては、４ビッ
ト２進復号化とコードワード・ディスパリティを示して
いることがわかる。それぞれのルックアップテーブル内
の各コードワードのディスパリティを記憶するというよ
りも、それぞれのルックアップテーブルから出力された
各コードワードのコードワード・ディスパリティを計算
する回路が提供されることになる。かかる回路は、図６
に関して上記したように、４つの３進−２進変換器、マ
グニチュード符号計算器を使用して構成することができ
る。
の表はラッチした３進コードワードに対しては、４ビッ
ト２進復号化とコードワード・ディスパリティを示して
いることがわかる。それぞれのルックアップテーブル内
の各コードワードのディスパリティを記憶するというよ
りも、それぞれのルックアップテーブルから出力された
各コードワードのコードワード・ディスパリティを計算
する回路が提供されることになる。かかる回路は、図６
に関して上記したように、４つの３進−２進変換器、マ
グニチュード符号計算器を使用して構成することができ
る。
【００７１】したがって、入力信号ＣＷ１ ＲＴ０−３
に応答して復号化メモリの特定の行が選択され、よって
表IVのルックアップテーブルが選択され、また特定の４
ビット２進記号が信号ＳＹＭ１ ＲＢ０−４として出力
され、また入力コードワードのディスパリティが信号Ｓ
ＹＭ１ ＲＸＣＷＭＳＢ、ＳＹＭ１ ＲＸＣＷＬＳＢお
よびＳＹＭ１ ＲＸＣＷＳ信号として出力される。ＳＹ
Ｍ１ ＲＸＣＷＭＳＢは第１のコードワード・ディスパ
リティの最上位のビットであり、信号ＳＹＭ１ＲＸＣＷ
ＬＳＢは第１のコードワード・ディスパリティの最下位
のビットであり、また信号ＳＹＭ１ ＲＸＣＷＳはコー
ドワード・ディスパリティの符号を表す。第１のコード
ワード・ディスパリティは、下記に記述するように、ア
ルファベットであって、そこからコードワードを符号化
したアルファベットを確定するために使用される。
に応答して復号化メモリの特定の行が選択され、よって
表IVのルックアップテーブルが選択され、また特定の４
ビット２進記号が信号ＳＹＭ１ ＲＢ０−４として出力
され、また入力コードワードのディスパリティが信号Ｓ
ＹＭ１ ＲＸＣＷＭＳＢ、ＳＹＭ１ ＲＸＣＷＬＳＢお
よびＳＹＭ１ ＲＸＣＷＳ信号として出力される。ＳＹ
Ｍ１ ＲＸＣＷＭＳＢは第１のコードワード・ディスパ
リティの最上位のビットであり、信号ＳＹＭ１ＲＸＣＷ
ＬＳＢは第１のコードワード・ディスパリティの最下位
のビットであり、また信号ＳＹＭ１ ＲＸＣＷＳはコー
ドワード・ディスパリティの符号を表す。第１のコード
ワード・ディスパリティは、下記に記述するように、ア
ルファベットであって、そこからコードワードを符号化
したアルファベットを確定するために使用される。
【００７２】受信したコードワードのディスパリティが
ゼロのときには、復号化の目的のために、受信したコー
ドワードがその中にゼロを２つ保有しているか、または
ゼロを保有していないかを知る必要がある。本発明のこ
の実施の形態では、コードワード・ディスパリティがゼ
ロのときには、信号ＳＹＭ１ ＲＸＣＷＳはコードワー
ドがゼロを２つ含んでいるかゼロを含んでいないかを指
示するために使用される。
ゼロのときには、復号化の目的のために、受信したコー
ドワードがその中にゼロを２つ保有しているか、または
ゼロを保有していないかを知る必要がある。本発明のこ
の実施の形態では、コードワード・ディスパリティがゼ
ロのときには、信号ＳＹＭ１ ＲＸＣＷＳはコードワー
ドがゼロを２つ含んでいるかゼロを含んでいないかを指
示するために使用される。
【００７３】第２の復号化メモリの動作は第１の復号化
メモリの動作と同じであり、適切な異なる信号を伴って
いる。第２のコードワードのディスパリティは、回線２
１６ａから２１６ｃ上に２進形式で出力される。信号Ｓ
ＹＭ２ ＲＸＣＷＭＳＢは第２のコードワード・ディス
パリティの最上位のビットであり、信号ＳＹＭ２ ＲＸ
ＣＷＬＳＢは第２のコードワード・ディスパリティの最
下位のビットであり、また信号ＳＹＭ２ ＲＸＣＷＳは
第２のコードワード・ディスパリティの符号を表す。第
２のコードワードのディスパリティは、同様に第２のコ
ードワードを符号化したアルファベットを確定するため
に使用される。
メモリの動作と同じであり、適切な異なる信号を伴って
いる。第２のコードワードのディスパリティは、回線２
１６ａから２１６ｃ上に２進形式で出力される。信号Ｓ
ＹＭ２ ＲＸＣＷＭＳＢは第２のコードワード・ディス
パリティの最上位のビットであり、信号ＳＹＭ２ ＲＸ
ＣＷＬＳＢは第２のコードワード・ディスパリティの最
下位のビットであり、また信号ＳＹＭ２ ＲＸＣＷＳは
第２のコードワード・ディスパリティの符号を表す。第
２のコードワードのディスパリティは、同様に第２のコ
ードワードを符号化したアルファベットを確定するため
に使用される。
【００７４】コードワード −−−−、００００、およ
び＋＋＋＋は使用されないので、これらのコードワード
が検出したときには、復号化メモリのルックアップテー
ブルはそれぞれのエラー信号ＣＷ１ ＥＲＲＯＲおよび
ＣＷ２ ＥＲＲＯＲを出力する。
び＋＋＋＋は使用されないので、これらのコードワード
が検出したときには、復号化メモリのルックアップテー
ブルはそれぞれのエラー信号ＣＷ１ ＥＲＲＯＲおよび
ＣＷ２ ＥＲＲＯＲを出力する。
【００７５】第１および第２のコードワードのディスパ
リティを表すビットは、第１のアルファベット復号化回
路２０４および第２のアルファベット復号化回路２０６
のそれぞれへの入力を形成する。第１のアルファベット
復号化２０４回路の動作を、ここで図８に関連して以下
に記述する。
リティを表すビットは、第１のアルファベット復号化回
路２０４および第２のアルファベット復号化回路２０６
のそれぞれへの入力を形成する。第１のアルファベット
復号化２０４回路の動作を、ここで図８に関連して以下
に記述する。
【００７６】図８に関して、第１のアルファベット復号
化回路は、２進加算器２４０、３ビットラッチ２４２お
よびアルファベット復号化メモリ２４４を含んでいる。
２進加算器は、信号ＳＹＭ１ ＲＸＣＷＭＳＢ、ＳＹＭ
１ ＲＸＣＷＬＳＢおよびＳＹＭ１ ＲＸＣＷＳを第１
の入力集合として受信し、またそれぞれの回線２４６
ａ、２４６ｂおよび２４６ｃ上のＳＹＭ１ ＲＸＳＵＭ
ＭＳＢ、ＳＹＭ１ ＲＸＳＵＭＬＳＢおよびＳＹＭ１
ＲＸＳＵＭＳを受信する。２進加算器はそれぞれの回線
２４８ａ、２４８ｂおよび２４８ｃ上にＳＹＭ１ ＲＸ
ＭＳＢ、ＳＹＭ１ＲＸＬＳＢおよびＳＹＭ１ ＲＸＳを
出力する。ラッチ２４２は信号ＳＹＭ１ＲＸＭＳＢ、Ｓ
ＹＭ１ ＲＸＬＳＢおよびＳＹＭ１ ＲＸＳを受信し、
クロック信号ＲＸＣＬＫの制御下において信号ＳＹＭ１
ＲＸＳＵＭＭＳＢ、ＳＹＭ１ＲＸＳＵＭＬＳＢおよび
ＳＹＭ１ ＲＸＳＵＭＳを出力する。アルファベット復
号化メモリは、第１の入力集合として、信号ＳＹＭ１
ＲＸＣＷＭＳＢ、ＳＹＭ１ ＲＸＣＷＬＳＢおよびＳＹ
Ｍ１ ＲＸＣＷＳを受信し、第２の入力集合として、信
号ＳＹＭ１ ＲＸＭＳＢ、ＳＹＭ１ ＲＸＬＳＢおよび
ＳＹＭ１ ＲＸＳを受信し、また回線２２４ａ、２２４
ｂおよび２２４ｃ上に信号ＳＹＭ１ ＲＡＬＡ、ＳＹＭ
１ ＲＡＬＢおよびＳＹＭ１ ＲＡＬＣを出力し、また
クロック信号ＲＸＣＬＫＤ２の制御下において信号ＳＹ
Ｍ１ ＥＲＲＯＲを出力する。
化回路は、２進加算器２４０、３ビットラッチ２４２お
よびアルファベット復号化メモリ２４４を含んでいる。
２進加算器は、信号ＳＹＭ１ ＲＸＣＷＭＳＢ、ＳＹＭ
１ ＲＸＣＷＬＳＢおよびＳＹＭ１ ＲＸＣＷＳを第１
の入力集合として受信し、またそれぞれの回線２４６
ａ、２４６ｂおよび２４６ｃ上のＳＹＭ１ ＲＸＳＵＭ
ＭＳＢ、ＳＹＭ１ ＲＸＳＵＭＬＳＢおよびＳＹＭ１
ＲＸＳＵＭＳを受信する。２進加算器はそれぞれの回線
２４８ａ、２４８ｂおよび２４８ｃ上にＳＹＭ１ ＲＸ
ＭＳＢ、ＳＹＭ１ＲＸＬＳＢおよびＳＹＭ１ ＲＸＳを
出力する。ラッチ２４２は信号ＳＹＭ１ＲＸＭＳＢ、Ｓ
ＹＭ１ ＲＸＬＳＢおよびＳＹＭ１ ＲＸＳを受信し、
クロック信号ＲＸＣＬＫの制御下において信号ＳＹＭ１
ＲＸＳＵＭＭＳＢ、ＳＹＭ１ＲＸＳＵＭＬＳＢおよび
ＳＹＭ１ ＲＸＳＵＭＳを出力する。アルファベット復
号化メモリは、第１の入力集合として、信号ＳＹＭ１
ＲＸＣＷＭＳＢ、ＳＹＭ１ ＲＸＣＷＬＳＢおよびＳＹ
Ｍ１ ＲＸＣＷＳを受信し、第２の入力集合として、信
号ＳＹＭ１ ＲＸＭＳＢ、ＳＹＭ１ ＲＸＬＳＢおよび
ＳＹＭ１ ＲＸＳを受信し、また回線２２４ａ、２２４
ｂおよび２２４ｃ上に信号ＳＹＭ１ ＲＡＬＡ、ＳＹＭ
１ ＲＡＬＢおよびＳＹＭ１ ＲＡＬＣを出力し、また
クロック信号ＲＸＣＬＫＤ２の制御下において信号ＳＹ
Ｍ１ ＥＲＲＯＲを出力する。
【００７７】ラッチ２４２の出力上の信号ＳＹＭ１ Ｒ
ＸＳＵＭＭＳＢ、ＳＹＭ１ ＲＸＳＵＭＬＳＢおよびＳ
ＹＭ１ ＲＸＳＵＭＳは、受信した前のコードワードま
でのコードの実行ディジタル和である、すなわちそのデ
ィスパリティが信号ＳＹＭ１ＲＸＣＷＭＳＢ、ＳＹＭ１
ＲＸＣＷＬＳＢおよびＳＹＭ１ ＲＸＣＷＳとして現
在表されてるコードワードの直前に受信したコードワー
ドである。信号ＳＹＭ１ ＲＸＳＵＭＭＳＢは実行ディ
ジタル和の最上位のビットを表し、信号ＳＹＭ１ ＲＸ
ＳＵＭＬＳＢは実行ディジタル和の最下位のビットを表
し、また信号ＳＹＭ１ ＲＸＳＵＭＳは実行ディジタル
和の符号を表す。２進加算器は、現コードワード・ディ
スパリティを前の実行ディジタル和に加えて、現在受信
しているコードワードのディスパリティを含んでいる新
しい実行ディジタル和を信号ＳＹＭ１ ＲＸＭＳＢ、Ｓ
ＹＭ１ ＲＸＬＳＢおよびＳＹＭ１ ＲＸＳとして発生
させる。信号ＳＹＭ１ ＲＸＭＳＢは新しい実行ディジ
タル和の最上位のビットを表し、信号ＳＹＭ１ ＲＸＬ
ＳＢは新しい実行ディジタル和の最下位のビットを表
し、また信号ＳＹＭ１ ＲＸＳは新しい実行ディジタル
和の符号を表す。
ＸＳＵＭＭＳＢ、ＳＹＭ１ ＲＸＳＵＭＬＳＢおよびＳ
ＹＭ１ ＲＸＳＵＭＳは、受信した前のコードワードま
でのコードの実行ディジタル和である、すなわちそのデ
ィスパリティが信号ＳＹＭ１ＲＸＣＷＭＳＢ、ＳＹＭ１
ＲＸＣＷＬＳＢおよびＳＹＭ１ ＲＸＣＷＳとして現
在表されてるコードワードの直前に受信したコードワー
ドである。信号ＳＹＭ１ ＲＸＳＵＭＭＳＢは実行ディ
ジタル和の最上位のビットを表し、信号ＳＹＭ１ ＲＸ
ＳＵＭＬＳＢは実行ディジタル和の最下位のビットを表
し、また信号ＳＹＭ１ ＲＸＳＵＭＳは実行ディジタル
和の符号を表す。２進加算器は、現コードワード・ディ
スパリティを前の実行ディジタル和に加えて、現在受信
しているコードワードのディスパリティを含んでいる新
しい実行ディジタル和を信号ＳＹＭ１ ＲＸＭＳＢ、Ｓ
ＹＭ１ ＲＸＬＳＢおよびＳＹＭ１ ＲＸＳとして発生
させる。信号ＳＹＭ１ ＲＸＭＳＢは新しい実行ディジ
タル和の最上位のビットを表し、信号ＳＹＭ１ ＲＸＬ
ＳＢは新しい実行ディジタル和の最下位のビットを表
し、また信号ＳＹＭ１ ＲＸＳは新しい実行ディジタル
和の符号を表す。
【００７８】したがって、アルファベット復号化メモリ
２４４への２つの入力集合は、受信したコードワードの
ディスパリティおよび新しいコードワードが受信された
後のコードの新しい実行ディジタル和を表す。これらの
２つの値は、クロック信号ＲＸＣＬＫＤ２の制御下にお
いて、アルファベット復号化メモリ内にラッチされる。
アルファベット復号化メモリはルックアップテーブルを
記憶する。ルックアップテーブルの内容は表Ｖに示す。
２４４への２つの入力集合は、受信したコードワードの
ディスパリティおよび新しいコードワードが受信された
後のコードの新しい実行ディジタル和を表す。これらの
２つの値は、クロック信号ＲＸＣＬＫＤ２の制御下にお
いて、アルファベット復号化メモリ内にラッチされる。
アルファベット復号化メモリはルックアップテーブルを
記憶する。ルックアップテーブルの内容は表Ｖに示す。
【００７９】表Ｖに関して、受信したコードワード・デ
ィスパリティはアルファベット復号化メモリの行アドレ
スを形成し、またコードの新しい実行ディジタル和はア
ルファベット復号化メモリの列アドレスを形成する。し
たがって、アルファベット復号化メモリの出力の１つは
受信したコードワードおよび新しい実行ディジタル和の
ディスパリティのマグニチュード符号に依存して高く設
定され、コードワードが符号化されたアルファベットが
確定される。上記に説明したように、コードワード・デ
ィスパリティの値がゼロのときには、ディスパリティの
符号は、コードワードがゼロを２つ有するかゼロを有し
ていないのかを指示する。よって、信号ＳＹＭ１ ＲＡ
ＬＡ、ＳＹＭ１ ＲＡＬＢまたはＳＹＭ１ ＲＡＬＣの
１つが設定される。また受信コードワード・ディスパリ
ティおよび新実行ディジタル和の組み合わせが幾つかあ
り、これはエラーが生じたことを示すもので、このよう
な場合にはエラー信号ＳＹＭ１ ＥＲＲＯＲが設定され
ることを注意すべきである。
ィスパリティはアルファベット復号化メモリの行アドレ
スを形成し、またコードの新しい実行ディジタル和はア
ルファベット復号化メモリの列アドレスを形成する。し
たがって、アルファベット復号化メモリの出力の１つは
受信したコードワードおよび新しい実行ディジタル和の
ディスパリティのマグニチュード符号に依存して高く設
定され、コードワードが符号化されたアルファベットが
確定される。上記に説明したように、コードワード・デ
ィスパリティの値がゼロのときには、ディスパリティの
符号は、コードワードがゼロを２つ有するかゼロを有し
ていないのかを指示する。よって、信号ＳＹＭ１ ＲＡ
ＬＡ、ＳＹＭ１ ＲＡＬＢまたはＳＹＭ１ ＲＡＬＣの
１つが設定される。また受信コードワード・ディスパリ
ティおよび新実行ディジタル和の組み合わせが幾つかあ
り、これはエラーが生じたことを示すもので、このよう
な場合にはエラー信号ＳＹＭ１ ＥＲＲＯＲが設定され
ることを注意すべきである。
【００８０】アルファベット復号化メモリ２４４はクロ
ック信号ＲＸＣＬＫＤ２によりクロック動作を開始し、
これは遅延クロック信号ＲＸＣＬＫＤ１であるため、ア
ルファベット復号化メモリへの入力は、ラッチ２進加算
器の出力が第１の復号化メモリ２００の最新化された出
力に応答して最新化された後に整定する時間を有する。
ック信号ＲＸＣＬＫＤ２によりクロック動作を開始し、
これは遅延クロック信号ＲＸＣＬＫＤ１であるため、ア
ルファベット復号化メモリへの入力は、ラッチ２進加算
器の出力が第１の復号化メモリ２００の最新化された出
力に応答して最新化された後に整定する時間を有する。
【００８１】第２のアルファベット復号化回路２０６
は、アルファベットでそこから第２のコードワードが符
号化されたアルファベットを確定するために第１のペア
アルファベット復号化回路と全く同じ方法で同時に動作
し、したがって信号ＳＹＭ２ＲＡＬＡ、ＳＹＭ２ ＲＡ
ＬＢまたはＳＹＭ２ ＲＡＬＣまたはＳＹＭ２ ＥＲＲ
ＯＲの１つを設定する。
は、アルファベットでそこから第２のコードワードが符
号化されたアルファベットを確定するために第１のペア
アルファベット復号化回路と全く同じ方法で同時に動作
し、したがって信号ＳＹＭ２ＲＡＬＡ、ＳＹＭ２ ＲＡ
ＬＢまたはＳＹＭ２ ＲＡＬＣまたはＳＹＭ２ ＥＲＲ
ＯＲの１つを設定する。
【００８２】個々のアルファベットでそこから各コード
が符号化された個々のアルファベットの確定は、次に、
対の各記号の第５のビットを確定するために、ビット回
復回路２０８によって使用される。ビット回復回路は、
信号ＳＹＭ１ ＲＡＬＡ、ＳＹＭ１ ＲＡＬＢ、ＳＹＭ
１ ＲＡＬＣ、ＳＹＭ２ ＲＡＬＡ、ＳＹＭ２ ＲＡＬ
ＢおよびＳＹＭ２ ＲＡＬＣの現在の状態に依存して出
力ＳＹＭ１ ＲＢ０、ＳＹＭ２ ＲＢ０およびＲＸ Ｐ
ＡＲを設定する組合せ論理を含んでいる。組合せ論理は
表ＶＩにしたがって出力を設定する。表ＶＩは表ＩＩＩ
を反転したものである。
が符号化された個々のアルファベットの確定は、次に、
対の各記号の第５のビットを確定するために、ビット回
復回路２０８によって使用される。ビット回復回路は、
信号ＳＹＭ１ ＲＡＬＡ、ＳＹＭ１ ＲＡＬＢ、ＳＹＭ
１ ＲＡＬＣ、ＳＹＭ２ ＲＡＬＡ、ＳＹＭ２ ＲＡＬ
ＢおよびＳＹＭ２ ＲＡＬＣの現在の状態に依存して出
力ＳＹＭ１ ＲＢ０、ＳＹＭ２ ＲＢ０およびＲＸ Ｐ
ＡＲを設定する組合せ論理を含んでいる。組合せ論理は
表ＶＩにしたがって出力を設定する。表ＶＩは表ＩＩＩ
を反転したものである。
【００８３】各記号のために第５ビットＳＹＭ１ ＲＢ
０およびＳＹＭ２ ＲＢ０を発生させて復号化を完了
し、したがって、コンピュータを介して経由されるそれ
ぞれの集合４６および４８として、記号対の２つの記号
が並列に与えられる。好ましい実施の形態はパリティー
検査器２１０の形式でエラー検出回路もまた提供し、こ
れは単一ビットエラーを迅速に検出する。パリティー検
査器２１０の動作は図９に関連して説明する。
０およびＳＹＭ２ ＲＢ０を発生させて復号化を完了
し、したがって、コンピュータを介して経由されるそれ
ぞれの集合４６および４８として、記号対の２つの記号
が並列に与えられる。好ましい実施の形態はパリティー
検査器２１０の形式でエラー検出回路もまた提供し、こ
れは単一ビットエラーを迅速に検出する。パリティー検
査器２１０の動作は図９に関連して説明する。
【００８４】図９に関連して、パリティー検査器２１０
は、ラッチＳｎ−２ ２６０、ラッチＳｎ−１ ２６
２、およびラッチＳｎ ２６４、２つのモジュロ−２加
算器２６６および２６８、および排他的ＯＲゲート２７
０を含んでいる。ラッチは全てクロック信号ＲＸＣＬＫ
Ｄ３であって、ビット回復回路２０８の出力がパリティ
ー検査器内にラッチされる前に第１および第２のアルフ
ァベット復号化回路の最新化された出力に応答して整定
する時間を持てるようにクロック信号ＲＸＣＬＫＤ２関
連して遅延せしめられるクロック信号ＲＸＣＬＫＤ３に
よりクロック動作を開始する。
は、ラッチＳｎ−２ ２６０、ラッチＳｎ−１ ２６
２、およびラッチＳｎ ２６４、２つのモジュロ−２加
算器２６６および２６８、および排他的ＯＲゲート２７
０を含んでいる。ラッチは全てクロック信号ＲＸＣＬＫ
Ｄ３であって、ビット回復回路２０８の出力がパリティ
ー検査器内にラッチされる前に第１および第２のアルフ
ァベット復号化回路の最新化された出力に応答して整定
する時間を持てるようにクロック信号ＲＸＣＬＫＤ２関
連して遅延せしめられるクロック信号ＲＸＣＬＫＤ３に
よりクロック動作を開始する。
【００８５】モジュロ−２加算器２６６および２６８
は、それぞれ２つの入力および１つの出力を有する。モ
ジュロ−２加算器２６６は１つの入力としてラッチＳｎ
−２２６０の出力を受信し、またもう１つの入力として
回線４８ａ上にビットＳＹＭ２ ＲＢ０を受信する。モ
ジュロ−２加算器２６６の出力は、その入力のモジュロ
−２の和であり、ラッチＳｎ−１ ２６２への入力を形
成する。モジュロ−２加算器２６８は１つの入力として
回線４６ａ上にビットＳＹＭ１ ＲＢ０を受信し、もう
１つの入力としてラッチＳｎ−１ ２６２の出力を受信
する。モジュロ−２加算器２６８の出力は、その入力の
モジュロ−２の和であり、ラッチＳｎ−２６４への入力
を形成する。ラッチＳｎ−２６４の出力は回線２７２上
に信号ＭＡＴＣＨＰＡＲＩＴＹを形成し、またＳｎ−ラ
ッチ２６０への入力を形成する。排他的ＯＲは２つの入
力を受信し：回線２２８上に信号ＲＸ−ＰＡＲおよび回
線２７２上に信号ＭＡＴＣＨＰＡＲＩＴＹ、また出力回
路２７１上に信号ＰＡＲＥＲＲＯＲを発生させる。
は、それぞれ２つの入力および１つの出力を有する。モ
ジュロ−２加算器２６６は１つの入力としてラッチＳｎ
−２２６０の出力を受信し、またもう１つの入力として
回線４８ａ上にビットＳＹＭ２ ＲＢ０を受信する。モ
ジュロ−２加算器２６６の出力は、その入力のモジュロ
−２の和であり、ラッチＳｎ−１ ２６２への入力を形
成する。モジュロ−２加算器２６８は１つの入力として
回線４６ａ上にビットＳＹＭ１ ＲＢ０を受信し、もう
１つの入力としてラッチＳｎ−１ ２６２の出力を受信
する。モジュロ−２加算器２６８の出力は、その入力の
モジュロ−２の和であり、ラッチＳｎ−２６４への入力
を形成する。ラッチＳｎ−２６４の出力は回線２７２上
に信号ＭＡＴＣＨＰＡＲＩＴＹを形成し、またＳｎ−ラ
ッチ２６０への入力を形成する。排他的ＯＲは２つの入
力を受信し：回線２２８上に信号ＲＸ−ＰＡＲおよび回
線２７２上に信号ＭＡＴＣＨＰＡＲＩＴＹ、また出力回
路２７１上に信号ＰＡＲＥＲＲＯＲを発生させる。
【００８６】パリティ検査器２１０は、排他的ＯＲゲー
ト２７０を除き、符号器のパリティー発生器５０と全く
同じである。信号ＭＡＴＣＨＰＡＲＩＴＹは、パリティ
発生器５０内に信号ＴＸ ＰＡＲを発生させるために使
われたように、対応する記号対の回復ビットを使用して
パリティ検査器内に発生する。したがって、信号ＭＡＴ
ＣＨＰＡＲＩＴＹが回復パリティビットＲＸ ＰＡＲと
同一でないときには、エラーが生じていることになり信
号ＰＡＲ ＥＲＲＯＲが設定される。
ト２７０を除き、符号器のパリティー発生器５０と全く
同じである。信号ＭＡＴＣＨＰＡＲＩＴＹは、パリティ
発生器５０内に信号ＴＸ ＰＡＲを発生させるために使
われたように、対応する記号対の回復ビットを使用して
パリティ検査器内に発生する。したがって、信号ＭＡＴ
ＣＨＰＡＲＩＴＹが回復パリティビットＲＸ ＰＡＲと
同一でないときには、エラーが生じていることになり信
号ＰＡＲ ＥＲＲＯＲが設定される。
【００８７】全てのエラー信号ＰＡＲ ＥＲＲＯＲ、Ｃ
Ｗ１ ＥＲＲＯＲ、ＳＹＭ１ ＥＲＲＯＲ、ＣＷ２ Ｅ
ＲＲＯＲ、ＳＹＭ２ ＥＲＲＯＲは復号器４のＯＲゲー
ト２１２に入力され、ＯＲゲートの出力は復号器４を制
御する回路にエラーのフラグを立てるために用いられる
エラー信号ＲＸ ＥＲＲＯＲを形成する。
Ｗ１ ＥＲＲＯＲ、ＳＹＭ１ ＥＲＲＯＲ、ＣＷ２ Ｅ
ＲＲＯＲ、ＳＹＭ２ ＥＲＲＯＲは復号器４のＯＲゲー
ト２１２に入力され、ＯＲゲートの出力は復号器４を制
御する回路にエラーのフラグを立てるために用いられる
エラー信号ＲＸ ＥＲＲＯＲを形成する。
【００８８】クロック信号ＲＸＣＬＫ、ＲＸＣＬＫＤ
１、ＲＸＣＬＫＤ２、ＲＸＣＬＫＤ３およびＲＸＳＥＲ
ＣＬＫのクロック信号源は、本発明の範囲を超えるもの
である。各クロック信号ＲＸＣＬＫＤ１、ＲＸＣＬＫＤ
２、ＲＸＣＬＫＤ３およびＲＸＳＥＲＣＬＫは、クロッ
クＲＸＣＬＫから誘導することもできる。クロックＲＸ
ＣＬＫはクロック信号ＴＸＣＬＫから誘導し、またクロ
ック信号ＴＸＣＬＫに同期させることもできる。別の方
法として、クロック信号ＲＸＣＬＫは、オーバーサンプ
リングなどの技術を使用して復号器で入来コードワード
をから回復することもできる。
１、ＲＸＣＬＫＤ２、ＲＸＣＬＫＤ３およびＲＸＳＥＲ
ＣＬＫのクロック信号源は、本発明の範囲を超えるもの
である。各クロック信号ＲＸＣＬＫＤ１、ＲＸＣＬＫＤ
２、ＲＸＣＬＫＤ３およびＲＸＳＥＲＣＬＫは、クロッ
クＲＸＣＬＫから誘導することもできる。クロックＲＸ
ＣＬＫはクロック信号ＴＸＣＬＫから誘導し、またクロ
ック信号ＴＸＣＬＫに同期させることもできる。別の方
法として、クロック信号ＲＸＣＬＫは、オーバーサンプ
リングなどの技術を使用して復号器で入来コードワード
をから回復することもできる。
【００８９】上記の好ましい実施の形態において、記号
の符号化用のコードワードを選択するためのアルファベ
ットグループは、コードの実行ディジタル和をはじめ種
々のパラメータを使用して選択できることを説明した。
これらのグループを選択するために実行ディジタル和を
使用することにより、コードワードの実行ディジタル和
は有限のバウンド内に維持されることになる。しかし、
他の異なる公知の技術を使用してアルファベットグルー
プを選択することも可能である。かかる技術の１つに、
符号化データをスクランブルし、このスクランブルした
データを使用してコードワードを選択するためのアルフ
ァベットグループを無作為に選択するものも含まれる。
このような技術によれば、コードが有限の境界内に留ま
る確率が高いために、統計的に直流平衡化されるコード
が達成される。
の符号化用のコードワードを選択するためのアルファベ
ットグループは、コードの実行ディジタル和をはじめ種
々のパラメータを使用して選択できることを説明した。
これらのグループを選択するために実行ディジタル和を
使用することにより、コードワードの実行ディジタル和
は有限のバウンド内に維持されることになる。しかし、
他の異なる公知の技術を使用してアルファベットグルー
プを選択することも可能である。かかる技術の１つに、
符号化データをスクランブルし、このスクランブルした
データを使用してコードワードを選択するためのアルフ
ァベットグループを無作為に選択するものも含まれる。
このような技術によれば、コードが有限の境界内に留ま
る確率が高いために、統計的に直流平衡化されるコード
が達成される。
【００９０】
【表１】
【００９１】
【表２】
【００９２】
【表３】
【００９３】
【表４】
【００９４】
【表５】
【００９５】
【表６】
【００９６】
【表７】
【００９７】
【表８】
【図１】本発明を実施するための伝送回路および受信回
路のブロック線図。
路のブロック線図。
【図２】図１の伝送回路で使用することのできる符号器
のブロック線図。
のブロック線図。
【図３】本発明の好ましい実施の形態にしたがうパリテ
ィ発生器の構成の説明図。
ィ発生器の構成の説明図。
【図４】図３のパリティ発生器の状態変換を示す格子
図。
図。
【図５】本発明の好ましい実施の形態にしたがうアルフ
ァベット符号器の構成の説明図。
ァベット符号器の構成の説明図。
【図６】本発明の好ましい実施の形態にしたがう実行デ
ィジタル和を計算するための回路の説明図。
ィジタル和を計算するための回路の説明図。
【図７】図１の受信回路で使用することのできる復号器
のブロック線図。
のブロック線図。
【図８】本発明の好ましい実施の形態にしたがうアルフ
ァベット復号器の構成の説明図。
ァベット復号器の構成の説明図。
【図９】本発明の好ましい実施の形態にしたがうパリテ
ィ検査器の構成の説明図。
ィ検査器の構成の説明図。
２ 符号器 ４ 復号器 ６ 出力３進シフトレジスタ １０ 入力３進シフトレジスタ ５０ パリティ発生器 ５２ アルファベット選択器 ５４ 第１のアルファベットコーダ ５８ 第１の実行ディジタル和計算器 １００ アルファベット集合選択器 １０２ 極値アルファベット選択器 １０４ 非極値アルファベット選択器 １０６ Ａディスパリティ選択器 １７０ ３進−２進変換器 １７８ マグニチュード符号計算器 １８０ ２進加算器 １８２ ３ビットレジスタ ２００ 第１の復号化メモリ ２０４ 第１のアルファベット復号化回路 ２０８ ビット回復回路 ２１０ パリティ検査器 ２１２ 理論和ゲート ２４０ ２進加算器 ２４２ ラッチ ２４４ アルファベット復号化メモリ ２６６ モジュロ２加算器 ２７０ 排他的ＯＲゲート
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−9152（ＪＰ，Ａ) 特開 昭59−61340（ＪＰ，Ａ) 特開 昭59−183559（ＪＰ，Ａ) 米国特許4003041（ＵＳ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 7/14 H04L 25/49
Claims (22)
- 【請求項１】ソースから目標への伝送リンク上での伝送
のためにデータを符号化する方法において、 ａ）符号器の蓄積手段に３グループのコードワードを蓄
積して前記符号器を初期化し、前記グループは４トリッ
トコードワードの４８の組み合わせから規定し、前記３
グループの各々は１６のコードワードを含み、１グルー
プ内の各コードワードはそのグループ内の何れかの他の
コードワードから少なくとも２だけのハミング距離を有
していて各コードワードは５ビットシンボルから選択さ
れた４つの予め定められたビット位置の値の１６の可能
な組み合わせの特定の一つと組み合わされてなり、 ｂ）前記ソースから前記符号器の入力手段に５ビットシ
ンボルを出力し、 ｃ）前記５ビットシンボルを受ける前記入力手段に応動
して前記符号器の前記蓄積手段中における前記グループ
の１を選択し、 ｄ）前記入力手段で受けられた前記５ビットシンボルの
４つの予め定められたビット位置の値にしたがってコー
ドワードの前記選択されたグループから４トリットコー
ドを選択し、 ｅ）前記符号器の出力手段から前記伝送リンクの前記目
標に前記選択された４トリットコードワードを伝送する
データの符号化方法。 - 【請求項２】請求項１記載のデータの符号化方法におい
て、 前記グループの一つを選択するステップは、 計算し、次いで間欠的に符号化されたシンボルの実行デ
ジタル和を用いるデータの符号化方法。 - 【請求項３】請求項１または２記載のデータの符号化方
法において、 前記グループの一つを選択するステップは、 前記５ビットシンボルの他のビットによって付加的なビ
ットを発生し、前記実行デジタル和とともに前記付加ビ
ットおよび前記他のビットを用いて前記グループを選択
するステップをさらに有するデータの符号化方法。 - 【請求項４】請求項３記載のデータの符号化方法におい
て、 前記付加ビットは、パリティビットであるデータの符号
化方法。 - 【請求項５】請求項４記載のデータの符号化方法におい
て、 前記付加ビットを発生するステップは、畳み込み関数を
用いるデータの符号化方法。 - 【請求項６】各々５つの２進ビットを有する一連のシン
ボルを受けるように接続された入力回路と、 ４トリットコードワードの４８の組み合わせから規定さ
れた１６のコードワードを含む３グループを蓄積する手
段であって、１グループ内の各コードワードはそのグル
ープの何れかの他のコードワードから少なくとも２のハ
ミング距離を有し、各コードワードは１つの５ビットシ
ンボルから選択された４つの予め定められたビット位置
の値の１６の組み合わせの特定の一つを組み合わされる
ものである蓄積する手段と、 シンボルを符号化するため、前記蓄積手段内のコードワ
ードの３つのグループの一つを選択するように接続され
たグループ選択回路と、 前記蓄積手段に接続され、そのシンボルのために選択さ
れた前記グループにしたがって前記５ビットシンボルの
４つのビット位置の値によりコードワードを発生する符
号化回路と、 前記符号化回路に接続され、一連の４トリットコードワ
ードを伝送する出力回路とをそなえたデータ伝送回路。 - 【請求項７】請求項６記載のデータ伝送回路において、 間欠的なコードワードの実行デジタル和を計算するため
の実行デジタル和計算回路をそなえ、前記グループ選択
回路は、間欠的な実行デジタル和を用いて前記３つのグ
ループの１を選択するようにしたデータ伝送回路。 - 【請求項８】請求項６または７記載のデータ伝送回路に
おいて、 前記グループ選択回路は、 前記入力回路で受けられた５ビットシンボルの第５番目
のビット位置の値により付加的なビットであって、前記
付加的なビットは前記５番目のビット位置の値とともに
用いられるものを発生する回路をそなえるデータ伝送回
路。 - 【請求項９】請求項８記載のデータ伝送回路において、 前記ビット発生回路は、パリティビット発生回路である
データ伝送回路。 - 【請求項１０】ソースからの伝送リンク上で受けられた
一連のコードワードであって、各コードワードが４つの
３進トリットを有するものを、それぞれが５つの２進ビ
ットを有する一連のシンボルに、目標で復号化する方法
において、 ａ）復号器の蓄積手段に、前記コードワードを符号化す
る３グループのコードワードを蓄積することにより前記
復号器を初期化するステップであって、前記グループの
各々は４トリットコードワードの４８の組み合わせから
選択された１６のコードワードを有するものであり、１
つのグループ内の各コードワードはそのグループ内の何
れか他のコードワードから少なくとも２つのハミング距
離を有するものであり、各コードワードは４つの予め定
められたビット位置の値の１６の組み合わせの特定の一
つと組み合わされたものであるステップ、 ｂ）前記伝送リンク上の復号器の入力手段で一連の４ト
リットコードワードを受けるステップ、 ｃ）前記目標に、前記復号器の前記入力手段で受けた各
コードワードの４つの３進トリットにより前記復号器の
出力手段に４つの２進ビットを出力するステップ、 ｄ）前記復号器の前記入力手段で受けられた各コードワ
ードのディスパリティを決定するステップ、 ｅ）前記復号器の前記入力手段で受けられた一連のコー
ドワードの実行デジタル和を計算するステップ、 ｆ）前記実行デジタル和およびディスパリティを用いて
前記復号器の前記蓄積手段における３グループのコード
ワードの一つを選択するステップ、 ｇ）前記決定されたグループにしたがい４つの２進ビッ
トの各組に５番目の２進ビットを発生するステップ、 ｈ）前記復号器の出力手段で前記目標に前記５番目の２
進ビットを出力するステップ、 をそなえた一連のコードワードを復号化する方法。 - 【請求項１１】請求項１０記載のコードワードを復号化
する方法において、 前記５番目のビットを発生するステップは、 前記決定されたグループにしたがって第１のパリティビ
ットを発生し、 前記５番目の２進ビットにより第２のパリティビットを
発生し、 前記第１および第２のビットを比較し、前記ビットの差
がエラーを示すコードワードを復号化する方法。 - 【請求項１２】請求項１１記載のコードワードを復号化
する方法において、 前記第２パリティビットを発生するステップは、畳み込
み関数を用いるコードワードを復号化する方法。 - 【請求項１３】それぞれ４トリットを有する一連のコー
ドワードを受ける入力回路と、 コードワードをそれぞれ４つの２進ビットを有する一連
のシーケンスに変換する変換回路と、 各コードワードのディスパリティを決定する回路と、 間欠的なコードワードの実行デジタル和を計算する回路
と、 前記実行デジタル和およびディスパリティにより決定さ
れた各グループにしたがって第５の２進ビットを発生す
るビット発生回路であって、前記グループは前記シンボ
ルが符号化されるものであり各グループが４トリットコ
ードワードの４８の組み合わせから規定される１６のコ
ードワードを有し、１グループ内の各コードワードはそ
のグループ内の何れか他のコードワードから少なくとも
２のハミング距離を有し、各コードワードは４ビットの
特定の結合と組み合わされるビット発生回路と、 前記４つの２進ビットの組および前記ビット発生回路に
より発生された前記第５のビットをそれぞれ有するシン
ボル発生用出力回路とをそなえたデータ受信回路。 - 【請求項１４】請求項１３記載のデータ受信回路におい
て、 前記決定されたグループにしたがって第１のパリティビ
ットを発生する第１パリティビット発生器と、 前記第５の２進ビットにより第２のパリティビットを発
生する第２のパリティビット発生器と、 前記第１および第２のパリティビットを比較する比較回
路であって、前記ビットの差がエラーを表す比較回路と
をそなえたデータ受信回路。 - 【請求項１５】請求項６ないし９または１３ないし１４
記載のデータ受信回路において、 前記グループは、＋１のディスパリティを持つコードワ
ードを含む第１のグループ、−１のディスパリティを持
つコードワードを含む第２のグループ、および０のディ
スパリティを持つ第３のグループをそなえ、前記実行デ
ジタル和が＋２より小さくかつ−２より大きいとき使用
されるデータ受信回路。 - 【請求項１６】請求項１５記載のデータ受信回路におい
て、 ３対に構成された６つの更なるグループがあり、 各対は、各シンボルに対して合致したまたは反対のディ
スパリティを持つ一対のコードワードを含み、前記第１
の対は＋１または−１のディスパリティを持つコードワ
ードを含み、前記第２の対は＋２または−２のディスパ
リティを持つコードワードを含み、前記第３のグループ
は＋３または−３のディスパリティを持つコードワード
を含み、実行デジタル和が±２であるとき用いるデータ
受信回路。 - 【請求項１７】請求項１６記載のデータ受信回路におい
て、 前記第２の対および前記第３の対は、ゼロディスパリテ
ィを持つコードワードを含み、前記コードワードはそれ
ら自体が対をなすゼロパリティを持つデータ受信回路。 - 【請求項１８】請求項１７に記載の方法において、 第２のペアがゼロのディスパリティを持つがゼロを有し
ないコードワードを含んでおり、また第３のペアがゼロ
のディスパリティと２つのゼロを含んでいることを特徴
とする方法。 - 【請求項１９】請求項１ないし５または１０ないし１２
の何れかに記載の方法において、 前記グループは、＋１のディスパリティを有するコード
ワードを含む第１のグループ、−１のディスパリティを
有するコードワードを含む第２のグループ、０のディス
パリティを有するコードワードを含む第３のグループを
そなえ、前記実行デジタル和が＋２より小さく−２より
大きいとき使用される方法。 - 【請求項２０】請求項１９記載の方法において、 ３対に構成される更なる６つのグループがあり、 各対は、各シンボルに対して合致したまたは反対のディ
スパリティを持つ一対のコードワードを有し、前記第１
の対は＋１または−１のディスパリティを持つコードワ
ードを含み、前記第２の対は＋２または−２のディスパ
リティを持つコードワードを含み、前記第３の対は＋３
または−３のディスパリティを持つコードワードを含
み、前記実行デジタル和が±２であるとき使用される方
法。 - 【請求項２１】請求項２０記載の方法において、 前記第３の対は、ゼロパリティを持つコードワードをさ
らに含み、このコードワードはそれら自体が対をなすゼ
ロディスパリティである方法。 - 【請求項２２】請求項２１記載の方法において、 前記第２の対は、ゼロディスパリティを持つがゼロは持
たないコードワードを含み、前記第３の対はゼロディス
パリティおよび２つのゼロを持つコードワードを含む方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB9506470.5A GB9506470D0 (en) | 1995-03-29 | 1995-03-29 | 5b4t coding scheme |
| GB9506470.5 | 1995-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335884A JPH08335884A (ja) | 1996-12-17 |
| JP2839868B2 true JP2839868B2 (ja) | 1998-12-16 |
Family
ID=10772126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8077019A Expired - Fee Related JP2839868B2 (ja) | 1995-03-29 | 1996-03-29 | ５ビット４トリット符号体系 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5818362A (ja) |
| EP (1) | EP0735728B1 (ja) |
| JP (1) | JP2839868B2 (ja) |
| DE (1) | DE69623164D1 (ja) |
| GB (1) | GB9506470D0 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9614561D0 (en) * | 1996-07-11 | 1996-09-04 | 4Links Ltd | Communication system with improved code |
| KR100281738B1 (ko) * | 1998-07-13 | 2001-02-15 | 이계철 | 니블 반전 및 블록 반전 부호의 부호화 및 복호화 방법, 그 부호 및 복호장치 |
| US7084788B2 (en) * | 2001-04-20 | 2006-08-01 | Samsung Electronics Co., Ltd. | Code generation and allocation method |
| KR100421004B1 (ko) * | 2001-04-20 | 2004-03-03 | 삼성전자주식회사 | 코드 생성 및 배치 방법 |
| US6909358B2 (en) * | 2002-03-21 | 2005-06-21 | International Business Machines Corporation | Hamming distance comparison |
| EP1518253A2 (en) * | 2002-06-18 | 2005-03-30 | Koninklijke Philips Electronics N.V. | Capped electric lamp and low-pressure mercury-vapor discharge lamp |
| JP4351156B2 (ja) * | 2002-06-20 | 2009-10-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｄｃ制御のためのバランスがとられたディスパリティチャネルコード |
| EP1590913A1 (en) | 2003-01-29 | 2005-11-02 | Koninklijke Philips Electronics N.V. | Data communication using constant total current |
| JP4870566B2 (ja) * | 2003-10-13 | 2012-02-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バランス・ディスパリティ・フレーム同期 |
| JP2011041059A (ja) * | 2009-08-12 | 2011-02-24 | Sony Corp | 符号化装置、情報処理装置、符号化方法、及びデータ伝送方法 |
| US9690725B2 (en) | 2014-01-14 | 2017-06-27 | Qualcomm Incorporated | Camera control interface extension with in-band interrupt |
| US10353837B2 (en) | 2013-09-09 | 2019-07-16 | Qualcomm Incorporated | Method and apparatus to enable multiple masters to operate in a single master bus architecture |
| US9996488B2 (en) | 2013-09-09 | 2018-06-12 | Qualcomm Incorporated | I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator |
| US9678828B2 (en) * | 2013-10-09 | 2017-06-13 | QUAULCOMM Incorporated | Error detection capability over CCIe protocol |
| US9684624B2 (en) | 2014-01-14 | 2017-06-20 | Qualcomm Incorporated | Receive clock calibration for a serial bus |
| EP3780528A1 (en) | 2019-08-14 | 2021-02-17 | NXP USA, Inc. | Multi-level encoding for battery management system |
| EP3780526A1 (en) | 2019-08-14 | 2021-02-17 | NXP USA, Inc. | Multi-level encoding for battery management system field |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4003041A (en) | 1973-04-25 | 1977-01-11 | De Staat der Nederlanden, te Deze Vertegenwoordigd door De Directeur-General der Posterijen, Telegraphie en Telefonie | System for converting binary signals into shorter balanced ternary code signals |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1156279A (en) * | 1967-12-20 | 1969-06-25 | Standard Telephones Cables Ltd | Data Transmission Terminal |
| US3689699A (en) * | 1971-04-12 | 1972-09-05 | Gen Electric | Synchronizing system |
| FR2569918B1 (fr) * | 1984-08-30 | 1986-09-05 | Berlinet Denis | Codage binaire-ternaire |
| GB2183971B (en) * | 1985-12-05 | 1989-10-04 | Stc Plc | Data transmission system |
| US5119402A (en) * | 1990-06-26 | 1992-06-02 | Digital Equipment Corporation | Method and apparatus for transmission of local area network signals over unshielded twisted pairs |
| US5271016A (en) * | 1990-12-24 | 1993-12-14 | Eastman Kodak Company | Shift-correcting code system with efficient symbol-to-channel bit transformation |
| US5257270A (en) * | 1990-12-26 | 1993-10-26 | Eastman Kodak Company | Shift-correction code rate-enhancing parity encoding/decoding |
-
1995
- 1995-03-29 GB GBGB9506470.5A patent/GB9506470D0/en active Pending
-
1996
- 1996-03-19 US US08/616,521 patent/US5818362A/en not_active Expired - Lifetime
- 1996-03-27 DE DE69623164T patent/DE69623164D1/de not_active Expired - Lifetime
- 1996-03-27 EP EP96302089A patent/EP0735728B1/en not_active Expired - Lifetime
- 1996-03-29 JP JP8077019A patent/JP2839868B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4003041A (en) | 1973-04-25 | 1977-01-11 | De Staat der Nederlanden, te Deze Vertegenwoordigd door De Directeur-General der Posterijen, Telegraphie en Telefonie | System for converting binary signals into shorter balanced ternary code signals |
Also Published As
| Publication number | Publication date |
|---|---|
| US5818362A (en) | 1998-10-06 |
| DE69623164D1 (de) | 2002-10-02 |
| EP0735728A1 (en) | 1996-10-02 |
| JPH08335884A (ja) | 1996-12-17 |
| EP0735728B1 (en) | 2002-08-28 |
| GB9506470D0 (en) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2933872B2 (ja) | データ伝送用の符号化方法および装置 | |
| JP2839868B2 (ja) | ５ビット４トリット符号体系 | |
| KR950003199B1 (ko) | 정보전달방법 및 신호 변환을 위한 엔코딩 및 디코딩 장치와 기록 캐리어 | |
| US6978416B2 (en) | Error correction with low latency for bus structures | |
| JPS6356728B2 (ja) | ||
| JPH0824270B2 (ja) | たたみ込み符号器および最尤復号器 | |
| JP3091087B2 (ja) | エンコード方式 | |
| JPH0789617B2 (ja) | エンコード方法及び装置 | |
| JP4902665B2 (ja) | データ伝送装置および伝送符号の生成方法 | |
| US4691319A (en) | Method and system for detecting a predetermined number of unidirectional errors | |
| US5734341A (en) | Encoding digital data | |
| JP2809989B2 (ja) | メッセージ伝送方式 | |
| US4476458A (en) | Dual threshold decoder for convolutional self-orthogonal codes | |
| JP3217298B2 (ja) | ｎＢ２Ｐ符号および復号装置 | |
| US5870413A (en) | CRC code generation circuit for generating a CRC code and a code error detection circuit for detecting a code error in a CRC code word | |
| US6346895B1 (en) | Apparatus and method for using nibble inversion code | |
| US5805087A (en) | Encoding scheme | |
| JP3482212B2 (ja) | （ｎ−１）−ビット情報ワードをｎ−ビットチャネルワードに符号化する符号化装置および方法並びにチャネルワードを情報ワードに復号化する復号化装置および方法 | |
| US5898712A (en) | CRC code generation circuit, code error detection circuit, and CRC circuit having functions of both the CRC code generation circuit and the code error detection circuit | |
| WO2020203548A1 (ja) | 符号化回路および半導体装置、符号化方法、データ伝送システム、復号回路 | |
| US7170431B2 (en) | Data transmitting circuit and method based on differential value data encoding | |
| MXPA01013103A (es) | Aparato para codificacion/decodificacion de una fuente de palabras de bit-n a un canal correspondiente de bit-m de palabras y viceversa. | |
| US6411663B1 (en) | Convolutional coder and viterbi decoder | |
| JP2010268180A (ja) | デジタル信号伝送システム、送信部および受信部 | |
| JPH0131730B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |