JP2839308B2 - Multilayer wiring board - Google Patents
Multilayer wiring boardInfo
- Publication number
- JP2839308B2 JP2839308B2 JP1336927A JP33692789A JP2839308B2 JP 2839308 B2 JP2839308 B2 JP 2839308B2 JP 1336927 A JP1336927 A JP 1336927A JP 33692789 A JP33692789 A JP 33692789A JP 2839308 B2 JP2839308 B2 JP 2839308B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- silver
- multilayer wiring
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線基板、特に、多層配線基板に関する。Description: TECHNICAL FIELD The present invention relates to a wiring board, and more particularly to a multilayer wiring board.
混成集積回路等に用いられる回路基板として、所定の
導体パターンが形成されたセラミックシートを複数枚積
層して一体焼成した多層配線基板が知られている。この
ような多層配線基板の内部には内部配線が形成されてお
り、また表面には表面配線が形成されている。2. Description of the Related Art As a circuit board used for a hybrid integrated circuit or the like, a multilayer wiring board is known in which a plurality of ceramic sheets on which a predetermined conductor pattern is formed are laminated and integrally fired. Internal wiring is formed inside such a multilayer wiring board, and surface wiring is formed on the surface.
このような多層配線基板では、内部配線及び表面配線
用の導体材料として、一般にタングステン系やモリブデ
ン系のものが用いられている。ところが、タングステン
系やモリブデン系の導体材料は、配線抵抗が高く、また
酸化雰囲気中で焼成することができない。そこで、配線
抵抗が小さく酸化雰囲気下で焼成することができる銀系
や銅系の導体材料が用いられつつある。しかし、銀系の
導体材料は、マイグレーションを起こしやすいため、高
密度の表面配線を形成するのが困難である。一方、銅系
の導体材料は、マイグレーションを起こしにくいために
容易に高密度の表面配線を形成することができるもの
の、内部配線用の材料として用いたときに脱バインダー
条件の設定が困難であり、焼成後の基板の品質が悪化し
やすい。In such a multilayer wiring board, a tungsten-based or molybdenum-based conductor is generally used as a conductor material for internal wiring and surface wiring. However, a tungsten-based or molybdenum-based conductor material has high wiring resistance and cannot be fired in an oxidizing atmosphere. Therefore, a silver-based or copper-based conductor material that has low wiring resistance and can be fired in an oxidizing atmosphere is being used. However, silver-based conductor materials are apt to cause migration, and it is difficult to form high-density surface wiring. On the other hand, a copper-based conductor material can easily form a high-density surface wiring because migration hardly occurs, but it is difficult to set debinding conditions when used as a material for internal wiring. The quality of the substrate after firing tends to deteriorate.
特開昭62-265796号公報には、このような銀系及び銅
系の導体材料の特性を考慮して、内部配線を銀系の導体
材料を用いて形成し、表面配線を銅系の導体材料を用い
て形成したセラミック多層配線基板が示されている。こ
のような多層配線基板は、内部配線のみが形成された基
板を焼成することにより形成し、その後基板に表面配線
を焼成することにより形成し、両者を接合させることに
より回路を構成している。Japanese Patent Application Laid-Open No. 62-265796 discloses that in consideration of the characteristics of such silver-based and copper-based conductor materials, the internal wiring is formed using a silver-based conductor material, and the surface wiring is formed of a copper-based conductor. A ceramic multilayer wiring board formed using a material is shown. Such a multilayer wiring board is formed by sintering a substrate on which only internal wiring is formed, and thereafter, by sintering a surface wiring on the substrate, and joining the two to form a circuit.
ところが、銅系の導体材料と銀系の導体材料とは約78
0℃で共晶してしまうため、約780℃以上の温度で焼成す
ることにより内部配線と表面配線とを接合させたときに
は内部配線と表面配線との接合部分の配線パターン形状
がくずれ、接触不良や短絡等を起こす。そこで、前記公
報には、このような表面配線と内部配線との接合方法と
して、次のような構成が開示されている。However, copper-based and silver-based conductor materials are about 78
Since eutectic occurs at 0 ° C, when the internal wiring is bonded to the surface wiring by baking at a temperature of about 780 ° C or more, the wiring pattern shape at the junction between the internal wiring and the surface wiring is distorted, resulting in poor contact. Or short circuit. Therefore, the above publication discloses the following configuration as a method of joining the surface wiring and the internal wiring.
銅系材料として、600℃程度の低い焼成温度のものを
用いる構成。A structure that uses a low firing temperature of about 600 ° C as a copper-based material.
表面配線と内部配線とをメッキ層を介して接合する構
成。A configuration in which surface wiring and internal wiring are joined via a plating layer.
前記の構成では、基板上に形成された表面配線のは
んだヌレ性が充分ではない。このため、表面配線上に電
子部品を配置する時に固定不良が生じやすい。また、焼
成温度が低い銅系の導体材料を用いると、高温焼成が必
要な抵抗材料からなる抵抗体膜を基板上に形成すること
ができない。一方、前記の方法では、メッキ層を設け
る手間が必要となり、多層配線基板がコスト高になる。
また、メッキ材料として銅系及び銀系のいずれの導体材
料とも反応しないものを選択して用いる必要がある。し
たがって、前記公報に記載の技術では、信頼性の高い安
価な多層配線基板は得にくい。In the above configuration, the surface wiring formed on the substrate has insufficient solder wetting. For this reason, when arranging the electronic component on the surface wiring, a fixing failure is likely to occur. In addition, when a copper-based conductor material having a low firing temperature is used, a resistor film made of a resistance material that requires high-temperature firing cannot be formed on a substrate. On the other hand, in the above method, the labor for providing the plating layer is required, and the cost of the multilayer wiring board is increased.
Further, it is necessary to select and use a plating material that does not react with any of copper-based and silver-based conductor materials. Therefore, it is difficult to obtain a highly reliable and inexpensive multilayer wiring board by the technique described in the above publication.
本発明の目的は、高密度の表面配線を有し、しかも信
頼性の高い安価な多層配線基板を提供することにある。An object of the present invention is to provide an inexpensive multilayer wiring board having high-density surface wiring and high reliability.
本発明の多層配線基板は、多層に積層されたセラミッ
ク基板の内部に銀系材料からなる内部配線を形成し、上
記セラミック基板の表面上には、内部配線と導通せしめ
た銀系材料の配線パターンと離間した位置に銅系材料の
配線パターンを併設するとともに、これら両配線パター
ンを導電性接続部材でもって接続したことを特徴とす
る。The multilayer wiring board according to the present invention has an internal wiring made of a silver-based material formed inside a multilayer ceramic substrate, and a wiring pattern of a silver-based material electrically connected to the internal wiring on the surface of the ceramic substrate. A wiring pattern made of a copper-based material is provided in a position separated from the wiring pattern, and both wiring patterns are connected by a conductive connecting member.
本発明の多層配線基板では、表面配線が銅系の導体材
料により形成されている。このため本発明によれば、高
密度の表面配線を有する多層配線基板を得ることができ
る。また、本発明の多層配線基板では、表面配線は内部
配線と接続されずに独立して設けられている。このため
本発明によれば、両配線の接合部分で銅系の導体材料と
銀系の導体材料の共晶等に起因した接続不良や短絡等の
不具合が生じることのない、信頼性の高い多層配線基板
を得ることができる。In the multilayer wiring board of the present invention, the surface wiring is formed of a copper-based conductor material. Therefore, according to the present invention, a multilayer wiring board having a high-density surface wiring can be obtained. In the multilayer wiring board of the present invention, the surface wiring is provided independently without being connected to the internal wiring. Therefore, according to the present invention, a highly reliable multilayer that does not cause a failure such as a connection failure or a short circuit due to a eutectic or the like of a copper-based conductor material and a silver-based conductor material at a joint portion of both wirings. A wiring board can be obtained.
第１図は、本発明の一実施例に係る多層配線基板の縦
断面部分図である。図において、多層配線基板１は、基
板本体２と、内部配線３と、表面配線４とを備えてい
る。FIG. 1 is a partial longitudinal sectional view of a multilayer wiring board according to one embodiment of the present invention. In the figure, a multilayer wiring substrate 1 includes a substrate main body 2, internal wirings 3, and surface wirings 4.
基板本体２は、３枚のセラミックグリーンシートを積
層して一体焼成することにより得られた一体化したシー
ト2a,2b,2cから構成されている。各セラミックグリーン
シートを構成するセラミック材料は、後述する内部配線
３の銀系導体材料の融点以下で焼成できるものであれば
ガラス複合系または結晶化ガラス系のいずれの材料が用
いられてもよい。ガラス複合系のセラミック材料として
は、硼珪酸ガラス形成物質に修飾物質（たとえばMgO、C
aO、Al2O3、PbO、K2O、Na2O、ZnO、Li2O等）を加えたガ
ラス粉末と、アルミナ，石英等のセラミック粉末との混
合物を原料とするものを例示することができる。また、
ガラス複合系のセラミック材料としては、コージェライ
ト系、αスポジュメン系等の結晶化するガラス粉末から
なるものを例示することができる。The substrate body 2 is composed of integrated sheets 2a, 2b, 2c obtained by laminating and integrally firing three ceramic green sheets. As a ceramic material constituting each ceramic green sheet, any of a glass composite system or a crystallized glass system may be used as long as it can be fired at a melting point of the silver-based conductor material of the internal wiring 3 described below or below. Glass composite ceramic materials include borosilicate glass-forming substances and modifying substances (eg, MgO, C
Examples are those made from a mixture of a glass powder to which aO, Al 2 O 3 , PbO, K 2 O, Na 2 O, ZnO, Li 2 O, etc.) is added, and a ceramic powder such as alumina or quartz. Can be. Also,
Examples of glass composite ceramic materials include cordierite-based and α-spodumene-based glass powders that crystallize.
内部配線３は、セラミックグリーンシート2a,2b間、
及びセラミックシートシート2b,2c間に所定のパターン
で形成されている。各内部配線３は、基板の間部からス
ルーホール５を通じて表面に露出しており、その先端が
基板本体２の図上面または図下面で電極3aを形成してい
る。尚、電極3aは、基板本体２の表面に形成されている
ことから、表面配線パターンと言える。内部配線３は、
銀系の導体材料を用いて構成されている。銀系の導体材
料としては、たとえば、銀、銀−パラジウム、銀−白
金、銀−パラジウム−白金等の導体材料が用いられる。
なお、内部配線３は、あらかじめセラミックグリーンシ
ート2a,2bの図上面及び各セラミックシートンシート2a,
2b,2cに設けられたスルーホール５内に有機バインダー
を用いた前記導体材料のペーストを印刷または充填する
こにより形成されており、基板本体２の焼成時に同時に
焼成されている。The internal wiring 3 is provided between the ceramic green sheets 2a and 2b.
The ceramic sheet is formed in a predetermined pattern between the sheets 2b and 2c. Each internal wiring 3 is exposed to the surface through the through hole 5 from the space between the substrates, and the tip forms an electrode 3 a on the upper surface or the lower surface of the substrate main body 2 in the drawing. Since the electrode 3a is formed on the surface of the substrate body 2, it can be said that the electrode 3a is a surface wiring pattern. Internal wiring 3
It is configured using a silver-based conductor material. As the silver-based conductor material, for example, a conductor material such as silver, silver-palladium, silver-platinum, or silver-palladium-platinum is used.
In addition, the internal wiring 3 is formed beforehand on the upper surface of the ceramic green sheets 2a and 2b and the ceramic sheet sheets 2a and 2b.
The paste is formed by printing or filling a paste of the conductor material using an organic binder into the through holes 5 provided in the holes 2b and 2c, and is fired at the same time when the substrate body 2 is fired.
表面配線４は、基板本体２の図上面及び図下面に所定
の高密度パターンで形成されている。表面配線４は、内
部配線３の電極3aから所定の間隔Ｘを隔てて形成されて
おり、直接電極3aと接触しないようになっている。な
お、間隔Ｘは、400μｍ以下が望ましい。間隔Ｘがこの
範囲を超えると、表面配線４と電極3aとを電気的に接続
する導電性接続部材である半田による接合が困難にな
る。表面配線４は、銅系の導体材料を用いて構成されて
いる。銅系の導体材料としては、デュポン社製の銅厚膜
導体＃9153等を例示することができる。なお、このよう
な表面配線４は、焼成された基板本体２上に有機バイン
ダーを用いた前記銅系の導体材料のペーストを所定のパ
ターンに印刷し、これを焼成することにより形成されて
いる。The surface wiring 4 is formed in a predetermined high-density pattern on the upper surface and the lower surface of the substrate main body 2 in the drawing. The surface wiring 4 is formed at a predetermined distance X from the electrode 3a of the internal wiring 3 so as not to directly contact the electrode 3a. The interval X is desirably 400 μm or less. If the distance X exceeds this range, it becomes difficult to join the surface wiring 4 and the electrode 3a by solder, which is a conductive connecting member for electrically connecting the surface wiring 4 and the electrode 3a. The surface wiring 4 is formed using a copper-based conductor material. Examples of the copper-based conductor material include a copper thick film conductor # 9153 manufactured by DuPont. The surface wiring 4 is formed by printing a paste of the copper-based conductor material using an organic binder in a predetermined pattern on the fired substrate body 2 and firing the paste.
このような多層配線基板１では、基板本体２の図上面
及び図下面にそれぞれ電子部品等を配置するための部位
A,Bが設けられている。この部位A,Bは、内部配線３の電
極3a相互の間及び表面配線４相互の間に形成されてい
る。電極3aと表面配線４との間に形成されていてもよ
い。In such a multilayer wiring board 1, parts for arranging electronic components and the like on the upper surface and the lower surface of the substrate main body 2 in the drawing, respectively.
A and B are provided. The portions A and B are formed between the electrodes 3a of the internal wiring 3 and between the surface wirings 4. It may be formed between the electrode 3a and the surface wiring 4.
次に、前記多層配線基板１の使用方法について説明す
る。Next, a method of using the multilayer wiring board 1 will be described.
前記多層配線基板１は、たとえば混成集積回路用の基
板として用いられる。混成集積回路の組立工程におい
て、多層配線基板１は、表面配線４と内部配線３の電極
3aとがはんだ６により接続される。これにより、表面配
線４と内部配線３とが接続されることになる。このよう
に、本実施例の多層配線基板１では、焼成工程後にはん
だ付けにより表面配線４と内部配線３とが接続されるた
め、両配線の接続部分で短絡や接続不良等の不具合が起
こりにくい。The multilayer wiring board 1 is used, for example, as a board for a hybrid integrated circuit. In the process of assembling the hybrid integrated circuit, the multilayer wiring board 1 includes the electrodes of the surface wiring 4 and the internal wiring 3.
3a are connected by solder 6. Thereby, the surface wiring 4 and the internal wiring 3 are connected. As described above, in the multilayer wiring board 1 of the present embodiment, since the surface wiring 4 and the internal wiring 3 are connected by soldering after the firing step, problems such as short-circuit and poor connection are unlikely to occur at a connection portion between the two wirings. .
また、多層配線基板１の部位A,Bには、電子部品が配
置される。部位Ａでは、電極3a,3a間に例えばチップコ
イル７が搭載される。そして、このチップコイル７は、
はんだ６により電極3a,3aと電極3a,3aの周囲に形成され
た表面配線4,4とに接続される。このようなチップコイ
ル７の取り付け場所によっては、同時に電極3aと表面配
線４との接続が行なわれる。一方、部位Ｂには、表面電
線4,4間に抵抗８が形成される。この抵抗８は、表面配
線4,4を接続するように形成されている。このような抵
抗８は、部位Ｂ上に直接ペースト状の抵抗材料を印刷
し、これを焼成することによって形成される。したがっ
て、このような抵抗８は、多層配線基板１にチップコイ
ル７等の電子部品を搭載する前に形成される。In addition, electronic components are arranged at portions A and B of the multilayer wiring board 1. In the part A, for example, a chip coil 7 is mounted between the electrodes 3a. And this chip coil 7
The solder 6 is connected to the electrodes 3a, 3a and the surface wirings 4, 4 formed around the electrodes 3a, 3a. Depending on the mounting location of such a chip coil 7, the connection between the electrode 3a and the surface wiring 4 is made at the same time. On the other hand, at the portion B, a resistor 8 is formed between the surface electric wires 4,4. The resistor 8 is formed to connect the surface wirings 4,4. Such a resistor 8 is formed by printing a paste-like resistance material directly on the portion B and baking it. Therefore, such a resistor 8 is formed before electronic components such as the chip coil 7 are mounted on the multilayer wiring board 1.
このように本実施例の多層配線基板１では、焼成時に
は表面配線４と内部配線３とが別個に形成されており、
混成集積回路の製造工程において両配線が接続される。
したがって、本実施例によれば、表面配線４と内部配線
３との接続部分で短絡や接続不良等の不具合が起こりに
くく、信頼性の高い多層配線基板を得ることができる。As described above, in the multilayer wiring board 1 of the present embodiment, the surface wiring 4 and the internal wiring 3 are separately formed at the time of firing, and
Both wirings are connected in the manufacturing process of the hybrid integrated circuit.
Therefore, according to the present embodiment, a problem such as a short circuit or poor connection does not easily occur at the connection portion between the surface wiring 4 and the internal wiring 3, and a highly reliable multilayer wiring board can be obtained.
（ａ）第２図に他の実施例に係る多層配線基板11の縦断
面部分図を示す。この多層配線基板11は、前記実施例と
同様に３枚のセラミックグリーンシートを積層して一体
成することにより得られた一体化したシート12a,12b,12
cから構成された基板本体12と、基板本体12内に形成さ
れかつ基板本体12の表面に電極13aを有する内部配線13
と、基板本体12の主面に形成された表面配線14とを主に
備えている。(A) FIG. 2 is a longitudinal sectional partial view of a multilayer wiring board 11 according to another embodiment. This multilayer wiring board 11 has integrated sheets 12a, 12b, 12 obtained by laminating and integrating three ceramic green sheets in the same manner as in the above embodiment.
c, and an internal wiring 13 formed in the substrate body 12 and having an electrode 13a on the surface of the substrate body 12.
And a surface wiring 14 formed on the main surface of the substrate body 12.
このような多層配線基板11では、表面配線14と内部配
線13が基体12の主面に露出する電極13aとは、前記実施
例と同様に導電性接続部材であるはんだ16によって接続
される他、別の導電性接続部材であるボンディングワイ
ヤ17によって接続されている。このようなボンディング
ワイヤ17によれば、はんだ16による接続の場合に比べて
小さな面積で表面配線14と電極13aとを接続することが
できる。したがって、ボンディングワイヤ17を用いれ
ば、電子部品のより高密度な実装を実現することができ
る。In such a multilayer wiring board 11, the surface wiring 14 and the internal wiring 13 are connected to the electrode 13a, which is exposed on the main surface of the base 12, by a solder 16 which is a conductive connecting member as in the above-described embodiment. They are connected by a bonding wire 17 which is another conductive connection member. According to such a bonding wire 17, it is possible to connect the surface wiring 14 and the electrode 13a with a smaller area than in the case of the connection using the solder 16. Therefore, if the bonding wires 17 are used, higher-density mounting of electronic components can be realized.
（ｂ）前記実施例では、表面配線と内部配線と接続する
基体の表面の電極との接続には、導電性接続部材とし
て、はんだやボンディングワイヤを用いているが、他の
手段として、例えば、導電性樹脂を用いてもよい。(B) In the above embodiment, solder or bonding wire is used as the conductive connection member for connection between the surface wiring and the electrode on the surface of the base connected to the internal wiring, but other means such as, for example, A conductive resin may be used.
実験例１ CaO（25.00モル％）とB2O3（8.00モル％）とSiO2（5
6.35モル％）とを主成分とするガラス成分45重量％と、
アルミナ55重量％とからなるセラミック材料を作成し、
これからドクターブレード法を用いてシート状のセラミ
ックグリーンシートを作成した。そして、このセラミッ
クグリーンシートに、所定のスルーホールを形成した。Experimental Example 1 CaO (25.00 mol%), B 2 O 3 (8.00 mol%) and SiO 2 (5
45% by weight of a glass component whose main component is 6.35 mol%).
Create a ceramic material consisting of 55% by weight of alumina,
From this, a sheet-like ceramic green sheet was prepared using the doctor blade method. Then, predetermined through holes were formed in the ceramic green sheet.
また、銀85重量％とパラジウム15重量％とからなる銀
系導体材料を有機ビヒクル中に分散させて導体ペースト
を作成した。そして、このペーストを、前記セラミック
グリーンシート上に所定のパターンで印刷し、またスル
ーホール内に充填した。In addition, a silver-based conductor material composed of 85% by weight of silver and 15% by weight of palladium was dispersed in an organic vehicle to prepare a conductor paste. Then, the paste was printed on the ceramic green sheet in a predetermined pattern, and was filled in the through holes.
次に、ペーストを印刷したセラミックグリーンシート
を積層し、脱バインダー処理を施した後に925℃の温度
で30分間（ピーク時間）焼成することにより第１図に示
すような基板本体を得た。Next, a ceramic green sheet on which the paste was printed was laminated, subjected to a binder removal treatment, and then baked at a temperature of 925 ° C. for 30 minutes (peak time) to obtain a substrate body as shown in FIG.
得られた基板本体の表面に内部配線の電極から100μ
ｍ離してデュポン社製の銅厚膜導体＃9153を用いた表面
配線を形成し、これを900℃で焼成した。そして、表面
配線と内部配線の電極との間に跨がるように２重量％の
銀入りの共晶はんだクリームを塗布し、これを260℃で
加熱溶融することにより両配線を接続させた。100μ from the internal wiring electrode on the surface of the obtained substrate body
A surface wiring using a copper thick film conductor # 9153 manufactured by DuPont was formed at a distance of m and baked at 900 ° C. Then, eutectic solder cream containing 2% by weight of silver was applied so as to straddle between the surface wiring and the electrode of the internal wiring, and this was heated and melted at 260 ° C. to connect the two wirings.
共晶はんだクリームによる内部配線と表面配線との接
続では、配線の抵抗値が若干増加したが、増加した抵抗
値は50mΩ／□以下であったため、実用上の問題は生じ
なかった。In the connection between the internal wiring and the surface wiring by the eutectic solder cream, the resistance of the wiring slightly increased, but the increased resistance was 50 mΩ / □ or less, so that there was no practical problem.
また、得られた多層配線基板について、−55℃から＋
125℃の温度サイクル試験を５サイクル行ったが、内部
配線と表面配線との接続不良は発生しなかった。In addition, the obtained multilayer wiring board is
Five cycles of the temperature cycle test at 125 ° C. were performed, but no connection failure between the internal wiring and the surface wiring occurred.
実験例２ 実験例１で作成した多層配線基板について、金線のボ
ンディングワイヤ（直径30μｍ）を用いてウルトラサー
モソニック法により内部配線と表面配線との接続を行っ
た。Experimental Example 2 With respect to the multilayer wiring board prepared in Experimental Example 1, connection between the internal wiring and the surface wiring was performed by an ultra thermosonic method using gold bonding wires (diameter: 30 μm).
この実験例でも、表面配線と内部配線との接続により
配線の抵抗値が若干増加したが、増加した抵抗値が50m
Ω／□以下であったため、実用上の問題は生じなかっ
た。Also in this experimental example, the resistance of the wiring slightly increased due to the connection between the surface wiring and the internal wiring, but the increased resistance was 50 m.
Since it was Ω / □ or less, no practical problem occurred.
また、実験例１と同じように温度サイクル試験を行っ
たが、内部配線と表面配線との接続不良は発生しなかっ
た。A temperature cycle test was performed in the same manner as in Experimental Example 1, but no defective connection between the internal wiring and the surface wiring occurred.
本発明では、表面配線は銅系材料により形成されてい
る。このため、本発明によれば、高密度の表面配線を有
する多層配線基板を得ることができる。In the present invention, the surface wiring is formed of a copper-based material. Therefore, according to the present invention, a multilayer wiring board having a high-density surface wiring can be obtained.
また、銅系材料からなる表面配線は銀系材料からなる
内部配線から独立して形成されており、両配線ははんだ
やボンディングワイヤ等を用いて接続されるようになっ
ている。このため、本発明によれば、表面配線と内部配
線との接続不良等が生じにくく、信頼性の高い多層配線
基板を得ることができる。Further, the surface wiring made of the copper-based material is formed independently of the internal wiring made of the silver-based material, and both wirings are connected using solder, bonding wires, or the like. Therefore, according to the present invention, it is possible to obtain a highly reliable multilayer wiring board in which poor connection between the surface wiring and the internal wiring hardly occurs.
第１図は本発明の一実施例の縦断面部分図、第２図は他
の実施例の縦断面部分図である。 2,12……基板本体、2a,2b,2c,12a,12b,12c……セラミッ
クグリーンシート、3,13……内部配線、3a,13a……電
極、4,14……表面配線。FIG. 1 is a partial longitudinal sectional view of one embodiment of the present invention, and FIG. 2 is a partial longitudinal sectional view of another embodiment of the present invention. 2,12 ... board body, 2a, 2b, 2c, 12a, 12b, 12c ... ceramic green sheet, 3, 13 ... internal wiring, 3a, 13a ... electrode, 4, 14 ... surface wiring.
Claims (1)
銀系材料からなる内部配線を形成し、 上記セラミック基板の表面上には、内部配線と導通せし
めた銀系材料の配線パターンと離間した位置に銅系材料
の配線パターンを併設するとともに、これら両配線パタ
ーンを導電性接続部材でもって接続したことを特徴とす
る多層配線基板。An internal wiring made of a silver-based material is formed inside a multilayer ceramic substrate, and a wiring pattern of a silver-based material electrically connected to the internal wiring is formed on a surface of the ceramic substrate. A multilayer wiring board having a wiring pattern made of a copper-based material at a position and connecting these wiring patterns with a conductive connecting member.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336927A JP2839308B2 (en) | 1989-12-25 | 1989-12-25 | Multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336927A JP2839308B2 (en) | 1989-12-25 | 1989-12-25 | Multilayer wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03195090A JPH03195090A (en) | 1991-08-26 |
| JP2839308B2 true JP2839308B2 (en) | 1998-12-16 |
Family
ID=18303919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1336927A Expired - Fee Related JP2839308B2 (en) | 1989-12-25 | 1989-12-25 | Multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2839308B2 (en) |
-
1989
- 1989-12-25 JP JP1336927A patent/JP2839308B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03195090A (en) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057376A (en) | Hybrid package, glass ceramic substrate for the hybrid package, and composition for the glass ceramic substrate | |
| JPS63107087A (en) | Hybrid integrated circuit board | |
| JP3331083B2 (en) | Low temperature firing ceramic circuit board | |
| JPWO2005008698A1 (en) | Surface mount type parts | |
| US5122929A (en) | Method of achieving selective inhibition and control of adhesion in thick-film conductors | |
| JPH0569319B2 (en) | ||
| JP2839308B2 (en) | Multilayer wiring board | |
| JP2885477B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JPH10134695A (en) | Chip fuse and its manufacture | |
| JPH10107058A (en) | Thick film circuit board and formation of its wire bonding electrode | |
| JP4013339B2 (en) | Manufacturing method of electronic component having bump | |
| WO1997030461A1 (en) | Resistor network in ball grid array package | |
| JP3686687B2 (en) | Low temperature fired ceramic circuit board | |
| EP0355965B1 (en) | A method of achieving selective inhibition and control of adhesion in thick-film conductors | |
| JPH0595071U (en) | Thick film circuit board | |
| JPS5950596A (en) | Chip type electronic part and method of producing same | |
| JPH0685103A (en) | Circuit board and method for forming electrode of circuit board | |
| JP2002076609A (en) | Circuit board | |
| JP3493294B2 (en) | Circuit board | |
| JPS59178768A (en) | Composite component parts | |
| JP3493264B2 (en) | Circuit board | |
| JP2002141646A (en) | Circuit board | |
| JPH11126797A (en) | Connecting structure of wiring board | |
| JPH0316220Y2 (en) | ||
| JP3165517B2 (en) | Circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071016 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |