JP2835896B2 - Test program execution control method - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、動的アドレス変換機構
や記憶保護機構などのシステム制御を行う部分のテスト
を行い得るようになったテストプログラムの実行制御方
式に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test program execution control method capable of performing a test of a part for controlling a system such as a dynamic address translation mechanism and a memory protection mechanism.

【０００２】[0002]

【従来の技術】図８は従来のテストの処理手順を示す図
である。ステップＳ１ではＩＰＬが行われ、モニタプロ
グラムがローディングされる。ステップＳ２では、モニ
タプログラムによって、アドレス変換テーブルの作成が
行われる。ステップＳ３では、記憶保護機構（リングＮ
ｏ．）の設定が行われる。ステップＳ４では、その他の
設定（割込み処理など）が行われる。ステップＳ５で
は、オペレータの指示に従って、テストプログラム（Ｔ
Ｐ）がローディングされる。ステップＳ６では、テスト
プログラムを実行することにより、テストが行われる。2. Description of the Related Art FIG. 8 is a diagram showing a conventional test processing procedure. In step S1, IPL is performed, and the monitor program is loaded. In step S2, an address conversion table is created by the monitor program. In step S3, the storage protection mechanism (ring N
o. ) Is set. In step S4, other settings (such as interrupt processing) are performed. In step S5, the test program (T
P) is loaded. In step S6, a test is performed by executing the test program.

【０００３】図９は従来のテストプログラムのローディ
ング時の動作を示す図である。ステップＳ１では、テス
トプログラムをローディングする。ステップＳ２では、
ＰＳＷのアーキテクチャ・モードを旧アーキテクチャに
設定する。ステップＳ３では、テストプログラムに制御
を渡す。ステップＳ４では、旧アーキテクチャのテスト
プログラムを実行する。なお、旧アーキテクチャとは、
現在の計算機および新製品の計算機上で動作可能とする
論理的な構成を意味し、新アーキテクチャとは新製品の
計算機上でのみ動作可能とする論理的な構成を意味して
いる。FIG. 9 is a diagram showing an operation at the time of loading a conventional test program. In step S1, a test program is loaded. In step S2,
Set the architecture mode of the PSW to the old architecture. In step S3, control is passed to the test program. In step S4, the test program of the old architecture is executed. The old architecture is
The new architecture means a logical configuration that can be operated on a current computer and a new product computer, and the new architecture means a logical configuration that can be operated only on a new product computer.

【０００４】モニタプログラムは、テストプログラムを
制御監視（テストプログラムのローディング／スター
ト，割込みの監視など）をするものである。テストプロ
グラムは、計算機のハードウェアおよびファームウェア
のテストを行うものである。本発明のテストプログラム
は、ＣＰＵに関するハードウェア及びファームウェアの
テストを行うものである。[0004] The monitor program controls and monitors the test program (loading / starting of the test program, monitoring of interrupts, etc.). The test program tests the hardware and firmware of the computer. The test program according to the present invention tests hardware and firmware related to the CPU.

【０００５】アドレス変換機構とは、仮想記憶方式を実
現する場合、オペレーティング・システムを援助するた
めに、ハードウェアに装備されている機能である。仮想
記憶方式とはプログラムが実際の主記憶装置の容量を意
識することなく、それよりも遙かに大きな容量の論理ア
ドレス空間を使用可能にしたものである。プログラムは
論理アドレス空間を使用することによって、恰も連続し
たアドレスを主記憶装置内に与えられているものと考え
てプログラムを作成することが可能である。[0005] The address translation mechanism is a function provided in hardware to assist the operating system when implementing the virtual memory system. In the virtual storage system, a program can use a logical address space having a much larger capacity without being aware of the capacity of the actual main storage device. By using a logical address space, a program can be created assuming that continuous addresses are given in the main storage device.

【０００６】アドレス変換テーブルは、論理アドレスを
実アドレスに変換するための対応表である。このアドレ
ス変換テーブルは、ブロック・テーブル，セグメント・
テーブル，ページ・テーブルの３種類のテーブルから構
成されている。アドレス変換テーブル作成とは、この対
応表を主記憶上に展開することである。The address conversion table is a correspondence table for converting a logical address to a real address. This address conversion table is composed of a block table, segment
It is composed of three types of tables, a table and a page table. Creating an address conversion table means developing this correspondence table on the main storage.

【０００７】図１０はアドレス変換テーブルの概要を説
明する図である。論理アドレスは、ブロック番号，セグ
メント番号，ページ番号およびページ内変位から構成さ
れている。ブロック・テーブルは複数のエントリを有し
ており、各エントリにはエントリ有効／無効ビット及び
セグメント・テーブル先頭アドレスが記入される。セグ
メント・テーブルは複数のエントリを有しており、各エ
ントリにはエントリ有効／無効ビット，リング番号及び
ページ・テーブル先頭アドレスが記入される。ページ・
テーブルは複数のエントリを有しており、各エントリに
はエントリ有効／無効ビット及びページ・アドレスが記
入される。FIG. 10 is a diagram for explaining the outline of the address conversion table. The logical address is composed of a block number, a segment number, a page number, and a displacement within a page. The block table has a plurality of entries, and an entry valid / invalid bit and a segment table head address are written in each entry. The segment table has a plurality of entries, and each entry has an entry valid / invalid bit, a ring number, and a page table head address. page·
The table has a plurality of entries, each entry having an entry valid / invalid bit and a page address.

【０００８】論理アドレスから実アドレスへの変換は次
のようにして行われる。先ず、論理アドレスのブロック
番号に対応するブロック・テーブルのエントリを読み出
し、セグメント・テーブル先頭アドレスを求める。次
に、求めたセグメント・テーブル先頭アドレスで指定さ
れるセグメント・テーブル中における論理アドレスのセ
グメント番号に対応するエントリを読み出し、ページ・
テーブル先頭アドレスを求める。次に、求めたページ・
テーブル先頭アドレスで指定されるページ・テーブル中
における論理アドレスのページ番号に対応するエントリ
を読み出し、ページ・アドレスを求める。次に、求めた
ページ・アドレスと，論理アドレスのページ内変位とを
加算することにより、実アドレスを得る。The conversion from a logical address to a real address is performed as follows. First, an entry of the block table corresponding to the block number of the logical address is read, and a segment table head address is obtained. Next, the entry corresponding to the segment number of the logical address in the segment table specified by the obtained segment table start address is read, and the page
Find the table start address. Next, the requested page
The entry corresponding to the page number of the logical address in the page table specified by the table start address is read, and the page address is obtained. Next, the actual address is obtained by adding the obtained page address and the displacement of the logical address within the page.

【０００９】実行中のプログラムが他のプログラムの領
域やデータ領域，オペレーティング・システムの領域を
誤ってアクセスすると、プログラムの暴走を起こした
り、他のプログラムやデータを破壊してしまうことがあ
る。記憶保護機構は、このような事態の発生を防ぐため
のものである。記憶保護機構により、もしも誤った領域
がアクセスされた場合は、実行は抑止または打ち切ら
れ、記憶保護例外のプログラム割込みが発生する。記憶
保護機能は、セグメント単位の論理アドレス空間に対し
て行われる。If the program being executed accesses the area of another program, the data area, or the area of the operating system by mistake, the program may run away or the other program or data may be destroyed. The memory protection mechanism is for preventing such a situation from occurring. If the wrong area is accessed by the storage protection mechanism, execution is suppressed or aborted, and a program interruption of a storage protection exception occurs. The storage protection function is performed on a logical address space in segment units.

【００１０】記憶保護機能には、セグメントのリング番
号（セグメント・テーブルのエントリ内の領域で指定す
る）とＰＳＷのリング番号（プログラム状態語で指定す
る）との大小によって記憶保護を行うリング保護機能
と、リミット・レジスタ外の領域の記憶保護を行うリミ
ット保護機能の２種の機能がある。記憶保護機構の設定
とは、セグメント・テーブルのエントリ内の領域にリン
グ番号を設定することである。The memory protection function includes a ring protection function for performing memory protection according to the magnitude of a segment ring number (designated by an area in an entry of a segment table) and a PSW ring number (designated by a program state word). And a limit protection function that performs memory protection for an area outside the limit register. The setting of the storage protection mechanism is to set a ring number in an area in the entry of the segment table.

【００１１】図１１は記憶保護機構の概要を説明するた
めの図である。図示の例では、主記憶は、モニタプログ
ラムの領域，アドレス変換テーブルの領域，領域Ａ，テ
ストプログラムの領域，領域Ｂに分割され、モニタプロ
グラムの領域のリング番号は１とされ、アドレス変換テ
ーブルの領域のリング番号は２とされ、領域Ａのリング
番号は３とされ、テストプログラムの領域のリング番号
は５とされ、領域Ｂのリング番号は６とされている。FIG. 11 is a diagram for explaining the outline of the memory protection mechanism. In the example shown, the main memory is divided into a monitor program area, an address conversion table area, an area A, a test program area, and an area B. The ring number of the monitor program area is set to 1, and the address conversion table area is set. The ring number of the area is 2, the ring number of the area A is 3, the ring number of the area of the test program is 5, and the ring number of the area B is 6.

【００１２】図示の例において、モニタプログラムが動
作する時の現ＰＳＷのリング番号が０の場合、主記憶上
の全ての領域がリード／ライト可能になる。また、テス
トプログラムが動作する時の現ＰＳＷ（モニタプログラ
ムによって与えられる）のリング番号が４である場合、
テストプログラムの領域と領域Ｂはリード／ライト可能
であるが、モニタプログラムの領域，アドレス変換テー
ブルの領域および領域Ａはライト不可である。In the illustrated example, when the ring number of the current PSW when the monitor program operates is 0, all areas on the main memory can be read / written. If the ring number of the current PSW (given by the monitor program) when the test program operates is 4,
The area of the test program and the area B can be read / written, but the area of the monitor program, the area of the address conversion table and the area A cannot be written.

【００１３】割込みの機能は、システムの内部や外部あ
るいはＣＰＵ自身の条件により、ＣＰＵの状態を変化さ
せる機能である。割込みは、入出力割込み，プログラム
割込み，スーパーバイザ・コール割込み，機械割込みの
４種類に分類されている。割込み要因が発生し且つＣＰ
Ｕが此れを受け入れる状態にあれば、現ＰＳＷを旧ＰＳ
Ｗとして主記憶の固定番地に格納し、予め主記憶の固定
番地に格納されている新ＰＳＷを現ＰＳＷとして読み出
し、続いてＣＰＵは新しいＰＳＷで規定される処理に移
る。図８の「その他の設定」とは、各割込みが発生した
場合に割込み発生時の処理を実行できるように、主記憶
の固定番地に新ＰＳＷを設定することを意味している。The interrupt function is a function that changes the state of the CPU according to the conditions inside or outside the system or the CPU itself. Interrupts are classified into four types: input / output interrupts, program interrupts, supervisor call interrupts, and machine interrupts. An interrupt factor occurs and CP
If U is ready to accept this, replace the current PSW with the old PS
W is stored in the fixed address of the main memory as W, the new PSW stored in advance at the fixed address of the main memory is read out as the current PSW, and then the CPU proceeds to the process specified by the new PSW. “Other settings” in FIG. 8 means that a new PSW is set to a fixed address of the main memory so that processing at the time of occurrence of an interrupt can be executed when each interrupt occurs.

【００１４】[0014]

【発明が解決しようとする課題】通常，モニタプログラ
ムは、テストプログラムがモニタの領域を破壊しないよ
うに、テストプログラム側からモニタの領域を破壊しよ
うとすると、記憶保護例外の割込みを発生するようにア
ドレス変換テーブルを作成する。したがって、アドレス
変換テーブル自身もモニタの資産であるため、テストプ
ログラムがアドレス変換テーブルを変更しようとする
と、記憶保護例外となる。Normally, a monitor program generates a memory protection exception when a test program attempts to destroy a monitor area so that the test program does not destroy the monitor area. Create an address translation table. Therefore, since the address translation table itself is also an asset of the monitor, a memory protection exception occurs when the test program attempts to change the address translation table.

【００１５】図８のような従来方式では、テストプログ
ラムはモニタプログラムが作成したアドレス変換テーブ
ルや記憶保護の制御の下で動作するために、これらの診
断ができない。すなわち、テストプログラムは、モニタ
プログラムの資源を破壊することができない。また、図
９のような従来方式では、新アーキテクチャの命令セッ
トで記述したテストプログラムを実行することが出来な
い。In the conventional system as shown in FIG. 8, the test program operates under the control of the address conversion table and the memory protection created by the monitor program, and thus cannot make a diagnosis. That is, the test program cannot destroy the resources of the monitor program. In addition, the conventional method as shown in FIG. 9 cannot execute a test program described in an instruction set of a new architecture.

【００１６】本発明の第１の目的は、この点に鑑みて創
作されたものであって、動的アドレス変換機構や記憶保
護機構などのシステムを制御する部分のテストを行い得
るようにすることにある。本発明の第２の目的は、シス
テムの割込み機能についてのテストを行い得るようにす
ることである。 A first object of the present invention has been made in view of the above point, and is intended to allow a test of a part controlling a system such as a dynamic address translation mechanism and a memory protection mechanism to be performed. It is in. A second object of the present invention is to provide a
Test the system's interrupt capabilities.
Is Rukoto.

【００１７】[0017]

【課題を解決するための手段】そしてそのため、請求項
１のテストプログラムの実行制御方式は、モニタプログ
ラムを計算機にローディングし、モニタプログラムによ
り、割込み処理のための設定を行い、 次いで、テストプ
ログラムをローディングし、テストプログラムにより、
アドレス変換テーブルを作成し、記憶保護機構の設定を
行い、計算機のハードウェアのテストを行うことを特徴
とするものである。According to a first aspect of the present invention, there is provided a method for controlling execution of a test program, comprising the steps of:
The ram is loaded into the computer and
Ri, the settings for the interrupt processing, then, Tesutopu
Loading the program, and by the test program,
Create an address translation table and set the storage protection mechanism
And testing the hardware of the computer .

【００１８】請求項２のテストプログラムの実行制御方
式は、テストプログラムの実行によって、 割込みの種類
をモニタプログラムに通知する処理と、 割込み発生のた
めの処理と、 計算機のテストのための処理とを行い、モ
ニタプログラムの実行によって、 テストプログラムから
通知された割込みの種類を登録し登録後にテストプログ
ラムに処理を再開させる処理と、 割込みが発生した時に
当該割込みが登録されている割込みであることを条件に
テストプログラムに処理を再開させる処理とを行うこと
を特徴とするものである。According to a second aspect of the present invention, there is provided a test program execution control method , wherein the type of interrupt is determined by executing the test program.
To notify the monitor program of the
Done and because of the processing, and the processing for the test of the computer, model
From the test program , by executing the program
Register the type of interrupt that was notified and test
Process to restart the process by the RAM and when an interrupt occurs
Provided that the interrupt is a registered interrupt
And restarting the processing by the test program .

【００１９】[0019]

【実施例】図１は本発明におけるテストの処理手順を示
す図である。ステップＳ１では、ＩＰＬを行う。ＩＰＬ
によって、モニタプログラムがローディングされる。本
発明のモニタプログラムは、 アドレス変換テーブル（記憶保護を含む）を持たな
い。 ２種類のアーキテクチャのプログラムを制御でき
る。 プログラムに制御を渡す時のＰＳＷの状態（リング
番号など）を持つ。と言う点で従来のモニタプログラム
と相違している。FIG. 1 is a diagram showing a procedure of a test according to the present invention. In step S1, IPL is performed. IPL
With this, the monitor program is loaded. The monitor program of the present invention does not have an address translation table (including storage protection). It can control programs of two types of architecture. It has the PSW state (ring number etc.) when transferring control to the program. This is different from the conventional monitor program.

【００２０】ステップＳ２では、モニタプログラムによ
って、その他の設定（割込み処理など）を行う。ステッ
プＳ３では、オペレータの指示に従い、テストプログラ
ムをロードする。本発明のテストプログラムは、アドレ
ス変換テーブル（記憶保護を含む）を持つと言う点で、
従来のテストプログラムと相違している。ステップＳ４
では、テトスプログラムがアドレス変換テーブルを作成
する。ステップＳ５では、テストプログラムが記憶保護
機構（リングＮｏ．）の設定を行う。ステップＳ６で
は、テストプログラムを実行する。In step S2, other settings (interrupt processing, etc.) are performed by the monitor program. In step S3, a test program is loaded according to an instruction from the operator. The test program of the present invention has an address translation table (including memory protection).
It is different from the conventional test program. Step S4
Then, the Tetus program creates an address translation table. In step S5, the test program sets the storage protection mechanism (ring No.). In step S6, a test program is executed.

【００２１】代表的なテストの具体例を２件以下に記述
する。 (1) ブロック変換指定のテスト ブロック・テーブルの無効ビットがＯＮの領域をアクセ
スした場合、ブロック変換例外のプログラム割込みが発
生することを確認する。また、指定した論理アドレス
（各テーブルの無効ビットがＯＦＦ）が期待した実アド
レスと一致することを確認する。 (2) 記憶保護例外のテスト 現ＰＳＷのリング番号よりも小さいセグメント・リング
番号が割り当てられた領域にライトしようとした場合、
記憶保護例外のプログラム割込みが発生することを確認
すく。また、現ＰＳＷのリング番号よりも大きいセグメ
ント・リング番号が割り当てられた領域には正常にリー
ド／ライト出来ることを確認する。Two specific examples of typical tests are described below. (1) Block conversion specification test When accessing an area where the invalid bit of the block table is ON, check that a program interrupt for a block conversion exception occurs. In addition, it confirms that the specified logical address (the invalid bit of each table is OFF) matches the expected real address. (2) Memory protection exception test If an attempt is made to write to an area to which a segment ring number smaller than the current PSW ring number has been assigned,
Make sure that a memory interrupt exception program interrupt occurs. Also, it is confirmed that the area to which a segment ring number larger than the ring number of the current PSW is assigned can be read / written normally.

【００２２】図２は本発明で使用するＰＳＷ（プログラ
ム状態語）の構成を示す図である。本発明で使用するＰ
ＳＷは、アーキテクチャ・モード指定ビットを有してい
る。旧のアーキテクチャの場合にはアーキテクチャ・モ
ード指定ビットは０とされ、新のアーキテクチャの場合
にはアーキテクチャ・モード指定ビットは１とされる。
アーキテクチャ・モード指定ビットが０の状態の下で新
のアーキテクチャ用の命令を実行しようとすると、プロ
グラム割込みが発生する。同様に、アーキテクチャ・モ
ード指定ビットが１の状態の下で旧のアーキテクチャ用
の命令を実行しようとすると、プログラム割込みが発生
する。なお、本発明におけるモニタプログラムは、基本
的に旧アーキテクチャで動作する。FIG. 2 is a diagram showing a configuration of a PSW (program status word) used in the present invention. P used in the present invention
SW has an architecture mode designation bit. In the case of the old architecture, the architecture mode designation bit is set to 0, and in the case of the new architecture, the architecture mode designation bit is set to 1.
Attempting to execute an instruction for a new architecture while the architecture mode designation bit is 0 will cause a program interrupt. Similarly, an attempt to execute an instruction for an old architecture while the architecture mode designation bit is 1 causes a program interrupt. The monitor program according to the present invention basically operates on the old architecture.

【００２３】図３は新旧アーキテクチャの命令セットを
説明する図である。旧のアーキテクチャでは分岐命令は
ＧＯであり、新のアーキテクチャでは分岐命令はＪＵＭ
Ｐである。旧アーキ命令セットを使用したテストプログ
ラムの先頭命令はＧＯとなっており、新アーキ命令セッ
トを使用したテストプログラムの先頭命令はＪＵＭＰと
なっている。FIG. 3 is a diagram for explaining an instruction set of the new and old architectures. In the old architecture, the branch instruction is GO, and in the new architecture, the branch instruction is JUM.
P. The first instruction of the test program using the old arch instruction set is GO, and the first instruction of the test program using the new arch instruction set is JUMP.

【００２４】図４は新旧アーキテクチャの汎用レジスタ
を示す図である。旧のアーキテクチャにおいてはＲ０な
いしＲ１５の１６個の汎用レジスタが存在し、各汎用レ
ジスタは２バイト構成である。新のアーキテクチャで
は、Ｒ０ないしＲ３１の３２個の汎用レジスタが存在
し、各汎用レジスタは４バイト構成である。FIG. 4 is a diagram showing general-purpose registers of the new and old architectures. In the old architecture, there are 16 general-purpose registers R0 to R15, and each general-purpose register has a 2-byte configuration. In the new architecture, there are 32 general-purpose registers R0 to R31, and each general-purpose register has a 4-byte configuration.

【００２５】図５は本発明におけるテストプログラムの
ローディング時の処理を示す図である。本発明の計算機
は旧形式のものであるが、特殊なファームウェアでエミ
ュレーション（新アーキテクチャの命令セットを動作可
能とする）ことにより、旧アーキテクチャのテストプロ
グラム又は新アーキテクチャのテストプログラムを実行
できる。新アーキテクチャのテストプログラムを実行す
るのは、このテストプログラムのデバッグのためのであ
る。FIG. 5 is a diagram showing processing at the time of loading a test program according to the present invention. Although the computer of the present invention is of an old type, it can execute a test program of the old architecture or a test program of the new architecture by emulation (operating the instruction set of the new architecture) with special firmware. The execution of the test program of the new architecture is for debugging the test program.

【００２６】ステップＳ１では、テストプログラムをロ
ーディングする。ステップＳ２では、ローディングした
テストプログラムの先頭の命令を判断する。ステップＳ
３では、旧アーキの命令か否かを調べる。Ｙｅｓの場合
はステップＳ４に進み、Ｎｏの場合はステップＳ７に進
む。In step S1, a test program is loaded. In step S2, the first instruction of the loaded test program is determined. Step S
At 3, it is checked whether or not the instruction is of the old arche. In the case of Yes, the process proceeds to step S4, and in the case of No, the process proceeds to step S7.

【００２７】ステップＳ４ではＰＳＷのアーキテクチャ
・モードを旧アーキに設定する。ステップＳ５では、テ
ストプログラムに制御を渡す。ステップＳ６では、旧ア
ーキのテストプログラムを実行する。ステップＳ７では
ＰＳＷのアーキテクチャ・モードを新アーキに設定す
る。ステップＳ８では、テストプログラムに制御を渡
す。ステップＳ９では、新アーキのテストプログラムを
実行する。In step S4, the architecture mode of the PSW is set to the old arch. In step S5, control is passed to the test program. In step S6, the test program of the old arch is executed. In step S7, the architecture mode of the PSW is set to the new arch. In step S8, control is passed to the test program. In step S9, the test program of the new arch is executed.

【００２８】図６及び図７は本発明による割込み発生時
の動作を説明する図である。ステップＳ１では、テスト
プログラムが割込み監視要求を発行する。通常のテスト
プログラムを実行中にプログラム割込みが発生した場
合、モニタプログラムに制御が渡り、異常終了を行う。
本発明のテストプログラムは意図的にプログラム割込み
を発生させる（アドレス変換や記憶保護のテストを行
う）ため、プログラム割込みが発生しても異常終了しな
いように、予めモニタプログラムに通知する。割込み監
視要求のためには、スーパバイザ・コール割込みを発生
する命令を使用する。（モニタプログラムとインタフェ
ースを合わせなければならない。当割込みが発生する
と、モニタプログラムは、テストプログラムの実行中に
プログラム割込みが発生しても、異常終了しないように
処理する。処理終了後、再びテストプログラムに制御を
渡す）FIGS. 6 and 7 are diagrams for explaining the operation when an interrupt occurs according to the present invention. In step S1, the test program issues an interrupt monitoring request. If a program interrupt occurs during the execution of a normal test program, the control is transferred to the monitor program and abnormal termination is performed.
Since the test program of the present invention intentionally generates a program interrupt (performs a test of address conversion and storage protection), it notifies the monitor program in advance so that the program program does not end abnormally even if the program interrupt occurs. For the interrupt monitoring request, an instruction for generating a supervisor call interrupt is used. (The interface must match the monitor program. If this interrupt occurs, the monitor program processes the program so that it does not terminate abnormally even if a program interrupt occurs during the execution of the test program. Pass control to)

【００２９】ステップＳ２では、モニタが割込み登録を
行う。ステップＳ３では、テストプログラムが割込みを
発生する。ステップＳ４では、モニタが期待した割込み
か否かを調べる。Ｙｅｓの場合はステップＳ５に進み、
Ｎｏの場合は異常終了する。ステップＳ５では割込み時
のＰＳＷのアーキテクチャ・モードを判断する。In step S2, the monitor performs interrupt registration. In step S3, the test program generates an interrupt. In step S4, it is checked whether or not the interrupt is expected by the monitor. If yes, proceed to step S5,
If No, the process ends abnormally. In step S5, the architecture mode of the PSW at the time of interruption is determined.

【００３０】ステップＳ６では、旧アーキテクチャ・モ
ードか否かを調べる。Ｙｅｓの場合はステップＳ７に進
み、Ｎｏの場合はステップＳ９に進む。ステップＳ７で
は、旧アーキのインタフェースに合わせた処理を行う。
例えば、モニタプログラムは、再びテストプログラムに
制御を渡す時に、テストプログラムが使用していた時の
テストプログラムの状態を復元（予め退避）しなければ
ならない。レジスタの退避／復元は、旧アーキの場合は
０〜１５の１６個（３２バイト）で良いが、新アーキの
場合は０〜３１の３２個（１２８バイト）必要である。In step S6, it is checked whether the mode is the old architecture mode. In the case of Yes, the process proceeds to step S7, and in the case of No, the process proceeds to step S9. In step S7, processing is performed according to the interface of the old arch.
For example, when passing control to the test program again, the monitor program must restore (previous save) the state of the test program that was used by the test program. The saving / restoring of registers may be 16 (32 bytes) from 0 to 15 for the old arch, but 32 (128 bytes) from 0 to 31 for the new arch.

【００３１】ステップＳ８ではＰＳＷのアーキテクチャ
・モードを旧アーキに設定する。ステップＳ９では、新
アーキのインタフェースに合わせた処理を行う。ステッ
プＳ１０においては、ＰＳＷのアーキテクチャ・モード
を新アーキに設定する。ステップＳ１１では、テストプ
ログラムに制御を渡す。ステップＳ１２では、テストを
実行する。In step S8, the architecture mode of the PSW is set to the old arch. In step S9, a process is performed according to the interface of the new arch. In step S10, the architecture mode of the PSW is set to the new arch. In step S11, control is passed to the test program. In step S12, a test is executed.

【００３２】[0032]

【発明の効果】以上の説明から明らかなように、本発明
によれば、従来のモニタプログラムの制御の下では診断
できなかった動的アドレス変換機構や記憶保護機構の診
断を行うことが出来る。また、本発明によれば、従来の
モニタプログラムの制御では異常割込みとしてシステム
・ダウンしていたが、割込みの診断を行うテストプログ
ラムを制御できるようになる。 As is apparent from the above description, according to the present invention, it is possible to diagnose the dynamic address translation mechanism and the storage protection mechanism which could not be diagnosed under the control of the conventional monitor program. According to the present invention,
The monitor program controls the system as an abnormal interrupt.
-Test program that diagnoses interrupts, although they were down
You can control the ram.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明におけるテストの処理手順を示す図であ
る。FIG. 1 is a diagram showing a test processing procedure in the present invention.

【図２】本発明のＰＳＷの構成を示す図である。FIG. 2 is a diagram showing a configuration of a PSW of the present invention.

【図３】新旧アーキテクチャの命令セットを示す図であ
る。FIG. 3 is a diagram showing an instruction set of a new and old architecture.

【図４】新旧アーキテクチャの汎用レジスタを説明する
図である。FIG. 4 is a diagram illustrating a general-purpose register of a new and old architecture.

【図５】本発明におけるテストプログラムのローディン
グ時の処理を示す図である。FIG. 5 is a diagram showing processing at the time of loading a test program according to the present invention.

【図６】本発明における割込み発生時の動作（その１）
を示す図である。FIG. 6 shows the operation when an interrupt occurs in the present invention (part 1).
FIG.

【図７】本発明における割込み発生時の動作（その２）
を示す図である。FIG. 7 shows the operation when an interrupt occurs in the present invention (part 2).
FIG.

【図８】従来例を示す図である。FIG. 8 is a diagram showing a conventional example.

【図９】従来のローディング時の動作を示す図である。FIG. 9 is a diagram showing a conventional loading operation.

【図１０】アドレス変換テーブルの概要を説明する図で
ある。FIG. 10 is a diagram illustrating an outline of an address conversion table.

【図１１】記憶保護機構の概要を説明するための図であ
る。FIG. 11 is a diagram illustrating an outline of a storage protection mechanism.

【符号の説明】[Explanation of symbols]

ＴＰ テストプログラム Ｒ０〜Ｒ３１ 汎用レジスタ TP test program R0-R31 General-purpose register

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 モニタプログラムを計算機にローディン
グし、モニタプログラムにより、割込み処理のための設
定を行い、 次いで、テストプログラムをローディングし、テストプ
ログラムにより、アドレス変換テーブルを作成し、記憶
保護機構の設定を行い、計算機のハードウェアのテスト
を行う ことを特徴とするテストプログラムの実行制御方
式。1. A monitor program is loaded into a computer.
And set up for interrupt processing by the monitor program.
Settings , and then load the test program.
Creates and stores an address translation table by program
Set protection mechanism and test computer hardware
Control Method of test program and performs. 【請求項２】 テストプログラムの実行によって、 割込みの種類をモニタプログラムに通知する処理と、 割込み発生のための処理と、 計算機のテストのための処理とを行い、 モニタプログラムの実行によって、 テストプログラムから通知された割込みの種類を登録し
登録後にテストプログラムに処理を再開させる処理と、 割込みが発生した時に当該割込みが登録されている割込
みであることを条件にテストプログラムに処理を再開さ
せる処理とを行う ことを特徴とするテストプログラムの
実行制御方式。 Execution of 2. A test program, a process of notifying the type of interrupt in monitor program performs the processing for the interrupt generation, the process for testing the computer, the execution of the monitor program, test program Register the interrupt type notified by
A process that causes the test program to resume processing after registration, and an interrupt in which the interrupt is registered when an interrupt occurs
Processing is resumed by the test program on condition that
And an execution control method for the test program.