JP2835533B2 - DA converter - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、電流加算型のDAコンバータに関する。The present invention relates to a current adding type DA converter.

（ロ）従来の技術 近年、デジタル画像処理技術の進歩にともない、高
速、高精度DAコンバータの要求が高まっている。特に、
テレビの高画質化や、ビデオの高画質化が進み、映像信
号処理を６ビットから８ビット、10ビットへと移りつつ
ある。このような映像信号処理に用いられる高速のモノ
リッシクDAコンバータには、大きく分けてCMOSプロセス
によるものと、バイポーラプロセスによるものがある。(B) Conventional technology In recent years, with the progress of digital image processing technology, the demand for high-speed, high-precision DA converters has been increasing. Especially,
As the image quality of television and the image quality of video have been improved, video signal processing is shifting from 6 bits to 8 bits and 10 bits. High-speed monolithic DA converters used for such video signal processing are roughly classified into those using a CMOS process and those using a bipolar process.

CMOSはバイポーラに比べてデジタル回路の集積度が高
く、他のデジタル回路DAコンバータとを１チップ内に作
ろうとすると、CMOSの方が有利である。CMOS has a higher degree of integration of digital circuits than bipolar, and CMOS is more advantageous if another digital circuit DA converter is to be manufactured in one chip.

そこで、CMOSプロセスを用いて、DAコンバータが例え
ば、信学技法Vol.88 No.10第34頁ないし第46頁の文献
「30MHz 10bit CMOS D/Aコンバータ」に開示されてい
る。Therefore, a DA converter using a CMOS process is disclosed in, for example, the document “30 MHz 10-bit CMOS D / A converter” on page 34 to page 46 of IEICE, Vol.88, No.10.

第４図はマトリクスセル方式のこの種DAコンバータに用
いられる電流セルの回路図である。FIG. 4 is a circuit diagram of a current cell used in this type of DA converter of the matrix cell type.

マトリクスセル方式のDAコンバータは、同一の電流セ
ルをデジタル入力の状態数（ｎビットの場合2ⁿ−１）だ
け準備し、マトリクス状に配置し行及び列ごとに制御し
て、デジタル入力信号に対応した数だけ電流セルをオン
させ、電流を加算するものである。The matrix cell type DA converter prepares the same current cells by the number of digital input states (2 ⁿ -1 in the case of n bits), arranges them in a matrix, controls each row and column, and converts them into digital input signals. The current cells are turned on by the corresponding number and the current is added.

第４図に示した電流セルはＸデコーダからの出力Xiと
二相出力方式のＹデコーダからの出力Yaj、Ybjがアンド
ノアの複合ゲート10からインバータ11を経てトランジス
タQ1に与えられる。トランジスタQ1とQ2はノードＡで共
通に接続され、このノードＡにはトランジスタQ3が接続
されている。In the current cell shown in FIG. 4, the output Xi from the X decoder and the outputs Yaj and Ybj from the two-phase output type Y decoder are supplied to the transistor Q1 from the composite gate 10 of ANDOR through the inverter 11. The transistors Q1 and Q2 are commonly connected at a node A, and the node A is connected to a transistor Q3.

次に、第４図の回路動作を簡単に説明すると、Xi、Ya
j、Ybjに入るデジタル値に依って、トランジスタQ1はオ
ン、オフされる。ここではトランジスタQ1がデジタル値
に依って、オン、オフされることが重要であり、Xi、Ya
j、Ybjのここの意味は本質には関わらない。トランジス
タQ3は定電流源でVIBの値を一定にしておくことで、一
定の電流を流す働きをする。Next, the circuit operation of FIG. 4 will be briefly described.
The transistor Q1 is turned on and off according to the digital value entered in j and Ybj. Here, it is important that the transistor Q1 is turned on and off depending on the digital value, and Xi, Ya
The meaning of j and Ybj here does not matter. The transistor Q3 functions to flow a constant current by keeping the value of VIB constant with a constant current source.

またトランジスタQ2のゲートはある一定の電位VCに固
定されている。トランジスタQ1がオンのとき、ノードＡ
の電位が上がって、トランジスタQ2のVGSは小さくな
り、トランジスタQ2はオフする。逆にトランジスタQ1が
オフのときノードＡの電位が下がって、トランジスタQ2
のVGSがスレッショルド電圧を越え、トランジスタQ2が
オンする。このときIOにはトランジスタQ3で決められた
一定の電流が流れる。この回路を複数並べてIOを接続す
ることにより電流加算型のDAコンバータが得られる。The gate of the transistor Q2 is fixed at a certain potential VC. When transistor Q1 is on, node A
Rises, the VGS of the transistor Q2 decreases, and the transistor Q2 turns off. Conversely, when the transistor Q1 is off, the potential of the node A falls, and the transistor Q2
VGS exceeds the threshold voltage, and the transistor Q2 turns on. At this time, a constant current determined by the transistor Q3 flows through IO. By arranging a plurality of these circuits and connecting IOs, a current adding type DA converter can be obtained.

（ハ）発明が解決しようとする課題 前述したように、ビデオ信号を扱う様な高速のモノリ
シックDA変換器には、大きく分けてCMOSで作られたもの
と、バイボーラで作られたものがある。特に、CMOSはバ
イポーラに比べてデジタル回路の集積度が高く、他のデ
ジタル回路とDA変換器を１チップ内に作ろうとすると、
CMOSの方が有利である。(C) Problems to be Solved by the Invention As described above, high-speed monolithic D / A converters for handling video signals are roughly divided into those made of CMOS and those made of bibolar. In particular, CMOS has a higher degree of integration of digital circuits than bipolar, and if you try to make DA converters with other digital circuits in one chip,
CMOS is more advantageous.

しかし、CMOSのDA変換器はバイポーラのものに比べて
一般に変換速度が遅いという難点がある。すなわち、第
４図に示した従来の定電流セルにおいて、ノードＡの電
位はトランジスタQ1がオン、トランジスタQ2がオフのと
きと、トランジスタQ1がオフ、トランジスタQ2がオンの
時で異なるという問題がある。However, CMOS DA converters generally have a disadvantage that the conversion speed is lower than that of bipolar DA converters. That is, in the conventional constant current cell shown in FIG. 4, there is a problem that the potential of the node A is different when the transistor Q1 is on and the transistor Q2 is off and when the transistor Q1 is off and the transistor Q2 is on. .

また、ノードＡには寄生容量即ちMOSの場合ドレイン
−基板間容量、メタル配線容量等があるのでスイッチン
グが遅くなるという問題がある。In addition, since the node A has a parasitic capacitance, that is, a drain-substrate capacitance and a metal wiring capacitance in the case of a MOS, there is a problem that switching is slowed.

本発明では、斯かる従来の問題点に鑑み、スイッチ付
定電流源を使用したDA変換器、例えば、マトリクスセル
方式のDA変換器における定電流源セル部の高速化を図る
ことをその課題とする。In the present invention, in view of such a conventional problem, it is an object of the present invention to increase the speed of a constant current source cell unit in a DA converter using a constant current source with a switch, for example, a matrix cell type DA converter. I do.

（ニ）課題を解決するための手段 本発明は、定電流源の一端が第１の電源電位供給端子
に接続され、他端が第１のスイッチ手段の一端と第２の
スイッチ手段の一端が接続された共通接続点で接続さ
れ、前記第１のスイッチ手段の他端は第２の電源電圧が
供給され、且つこの第１のスイッチ手段にスイッチの動
作を制御する制御信号が供給され、前記第２のスイッチ
手段の他端が電流出力端子となり、前記共通接続の電位
によって、第２のスイッチ手段が制御され、前記第１と
第２のスイッチ手段は常に逆の状態になるように設定さ
れ、定電流源の出力電流は第１のスイッチ手段を通り、
第２の電流供給端子へ流れ込むか、第２のスイッチ手段
を介して出力端子へ出力されるか、第１のスイッチ手段
のオン、オフによって選択され、前記第１の電源電位供
給端子と共通接点との間に第３のスイッチ手段が接続さ
れ、第３のスイッチ手段は第１のスイッチ手段がオンか
らオフ第２のスイッチ手段がオフからオンとなった直後
の遷移期間のみオンするように制御されていることを特
徴とする。(D) Means for Solving the Problems According to the present invention, one end of a constant current source is connected to a first power supply potential supply terminal, and the other end is connected to one end of a first switch and one end of a second switch. Connected at a connected common connection point, the other end of the first switch means is supplied with a second power supply voltage, and a control signal for controlling the operation of the switch is supplied to the first switch means, The other end of the second switch means is a current output terminal, the second switch means is controlled by the potential of the common connection, and the first and second switch means are set to always be in opposite states. , The output current of the constant current source passes through the first switch means,
It is selected by flowing into the second current supply terminal, output to the output terminal via the second switch means, or on / off of the first switch means, and is connected to the first power supply potential supply terminal and the common contact. And the third switch is controlled so that the first switch is turned on only during a transition period immediately after the first switch is turned off and turned on. It is characterized by having been done.

（ホ）作用 本発明においては、遷移期間のみオンするスイッチ手
段によりノード部分が急速に充電され、ノードの変化が
早くなり、出力電流が早く出力され、高速化が図れる。(E) Function In the present invention, the node portion is rapidly charged by the switch means that is turned on only during the transition period, the change of the node is made faster, the output current is outputted earlier, and the speed can be increased.

（ヘ）実施例 以下、本発明を第１図ないし第３図を参照して説明す
る。(F) Embodiment Hereinafter, the present invention will be described with reference to FIGS.

本発明のDAコンバータは、特にビデオスピード程度の
高速DAコンバータに関し、この分野ではCMOSプロセスに
よって実現されたものでは電流加算型が主流となってい
る。The DA converter of the present invention particularly relates to a high-speed DA converter of about video speed, and in this field, a current addition type is mainly used in a CMOS converter realized by a CMOS process.

まず、本発明が適用される電流加算型のDAコンバータ
について第３図を参照して説明する。First, a current addition type DA converter to which the present invention is applied will be described with reference to FIG.

複数のスイッチ付定電流源セル１を用意し、そのスイ
ッチをデコーダ２からのデジタル入力に応じてオン、オ
フさせる。そして各定電流セル１にはバイアス電圧発生
回路３より所定の電圧が供給されている。オンする定電
流セル１から流れ出る電流値の総和でもって、アナログ
値を表現するものである。ここで、各定電流セル１の電
流値は全て同一のものでもよく、この場合例えば8bitの
ものならば、255個（2⁸−１）用意しておき、デジタル
値に応じた数だけ定電流セル１をオンするものである。
例を示すと、入力が（00101101）ならば45個の定電流セ
ルのスイッチをオンする事により45を表わすアナログ出
力電流が得られる。A plurality of constant current source cells 1 with switches are prepared, and the switches are turned on and off according to digital inputs from the decoder 2. Each constant current cell 1 is supplied with a predetermined voltage from a bias voltage generation circuit 3. The analog value is expressed by the sum of the current values flowing out of the constant current cell 1 that is turned on. Here, the current value of each constant current cell 1 may be the same. In this case, for example, if the current value is 8 bits, 255 constant current (2 ⁸ -1) are prepared, and a constant current corresponding to the digital value is provided. The cell 1 is turned on.
For example, if the input is (00101101), an analog output current representing 45 is obtained by turning on the switches of 45 constant current cells.

また、通常抵抗に出力電流を流す事により、電圧とし
ての出力を得る。An output as a voltage is obtained by flowing an output current through a normal resistor.

また、各定電流セル１の電流値に重みを付けて、定電
流セルの数を減らしたものでもよい。Further, the current value of each constant current cell 1 may be weighted to reduce the number of constant current cells.

さて、本発明は上述した電流加算型のDAコンバータの
定電流セル１の構成に特徴を有する。The present invention is characterized by the configuration of the constant current cell 1 of the above-described current addition type DA converter.

第１図に本発明の一実施例の定電流セルの回路図を示
す。FIG. 1 shows a circuit diagram of a constant current cell according to one embodiment of the present invention.

第１図において、定電流源としてのトランジスタQ3の
一端は第１の電源電位供給端子VDDに接続され、他端が
第１のスイッチ手段としてのトランジスタQ1の一端と第
２のスイッチ手段としてのトラジスタQ2の一端が接続さ
れたノードＡに接続されている。In FIG. 1, one end of a transistor Q3 as a constant current source is connected to a first power supply potential supply terminal VDD, and the other end is connected to one end of a transistor Q1 as a first switch and a transistor as a second switch. One end of Q2 is connected to the connected node A.

そして、トランジスタQ1の他端には、第２の電源電圧
としてのGND電位が供給されている。また、トランジス
タQ1とGND電位との間に直列に抵抗素子を入れることも
出来る。The other end of the transistor Q1 is supplied with a GND potential as a second power supply voltage. Further, a resistance element can be inserted in series between the transistor Q1 and the GND potential.

更に、このトランジスタQ1のゲートには、スイッチの
動作を制御するデコーダからのデジタル制御信号が供給
される。Further, a digital control signal from a decoder for controlling the operation of the switch is supplied to the gate of the transistor Q1.

また、トランジスタQ2の他端が電流出力端子IOUTとな
り、ノードＡの電位によって、トランジスタQ2が制御さ
れる。Further, the other end of the transistor Q2 becomes the current output terminal IOUT, and the transistor Q2 is controlled by the potential of the node A.

トランジスタQ1とトランジスタQ2は常に逆の状態にな
るように設定され、トランジスタQ3の出力電流はトラン
ジスタQ1の通り、第２の電流供給端子へ流れ込むか、ト
ランジスタQ2を介して出力端子IOUTへ出力されるか、ト
ランジスタQ1のオンオフによって選択される。The transistor Q1 and the transistor Q2 are always set to be in opposite states, and the output current of the transistor Q3 flows into the second current supply terminal as in the case of the transistor Q1, or is output to the output terminal IOUT through the transistor Q2. Or by turning on / off transistor Q1.

そして、第１の電源電位供給端子VDDとノードＡの間
には、トランジスタQ4、トランジスタQ5、トランジスタ
Q6で構成される第３のスイッチ手段13が接続される。第
３のスイッチ手段13はトランジスタQ1がオンからオフ、
トランジスタQ2がオフからオンとなった直後の遷移期間
のみオンするように制御される。The transistor Q4, the transistor Q5, and the transistor Q4 are connected between the first power supply potential supply terminal VDD and the node A.
The third switch means 13 constituted by Q6 is connected. The third switch means 13 turns on the transistor Q1 from on,
Control is performed such that the transistor Q2 is turned on only during a transition period immediately after the transistor Q2 is turned on from off.

次に、第１図の定電流セルの動作につき説明する。 Next, the operation of the constant current cell of FIG. 1 will be described.

尚、以下の説明においては、具体的な数値例を入れて
説明するが、この数値は一例にすぎずこれに限られるも
のではない。In the following description, a specific numerical example will be described, but this numerical value is only an example and the present invention is not limited to this.

デコーダによりデコードされたデコーダ出力が制御信
号としてデジタル入力端子に入力される。この制御信号
“ハイ”のときはトランジスタQ1がオフし、ノードＡの
電位は、例えば3Vとなる。A decoder output decoded by the decoder is input to a digital input terminal as a control signal. When the control signal is "high", the transistor Q1 turns off, and the potential of the node A becomes, for example, 3V.

トランジスタQ2のゲートに供給されるVC電位は1.2V、
トランジスタQ2のスレッショルド電位VTHは1.0Vとする
と、トランジスタQ2のVGSは1.8Vとなり、トランジスタQ
2はオンする。従って、トランジスタQ3で作られた定電
流はトランジスタQ2を通って、出力端子IOUTに出力され
る。The VC potential supplied to the gate of the transistor Q2 is 1.2 V,
Assuming that the threshold potential VTH of the transistor Q2 is 1.0 V, the VGS of the transistor Q2 is 1.8 V,
2 turns on. Therefore, the constant current generated by the transistor Q3 is output to the output terminal IOUT through the transistor Q2.

また、このときトランジスタQ5はオフ、トランジスタ
Q6はオンとなるので、VA1＝3.5VがトランジスタQ4のゲ
ートに印加される。At this time, the transistor Q5 is off and the transistor
Since Q6 turns on, VA1 = 3.5V is applied to the gate of transistor Q4.

しかし、トランジスタQ4のソースであるノードＡは3.
0Vなので、トランジスタQ4のVGSは0.5Vとなり、トラン
ジスタQ4はオフとなる。However, node A, the source of transistor Q4, is 3.
Since it is 0 V, the VGS of the transistor Q4 becomes 0.5 V, and the transistor Q4 is turned off.

従って、トランジスタQ4〜トランジスタQ6は出力IOUT
に何の影響も及ぼさない。Therefore, the transistors Q4 to Q6 output the output IOUT
Has no effect on

なお、VA1の値は本発明の目的を達成する様に設計し
ておく必要がある。The value of VA1 needs to be designed so as to achieve the object of the present invention.

次に、制御信号が“ロー”のときはトランジスタQ1が
オンし、ノードＡの電位は″2Vとなり、トランジスタQ2
のVGSは0.8VとなってトランジスタQ2はオフする。Next, when the control signal is "low", the transistor Q1 turns on, the potential of the node A becomes "2 V,
VGS becomes 0.8 V, and the transistor Q2 is turned off.

従って、トランジスタQ3で作られた定電流はトランジ
スタQ1を通って、GNDへ捨てられ、IOUTには電流は出力
されない。Therefore, the constant current generated by the transistor Q3 passes through the transistor Q1 and is discarded to GND, and no current is output to IOUT.

また、このときトランジスタQ5はオン、トランジスタ
Q6はオフとなり、トランジスタQ4のVGS＝0Vとなってト
ランジスタQ4はオフする。At this time, the transistor Q5 is turned on, and the transistor Q5 is turned on.
Q6 turns off, and VGS of transistor Q4 becomes 0 V, turning off transistor Q4.

従って、この時もトランジスタQ4ヘトランジスタQ6は
何の影響も与えない。Therefore, at this time, the transistor Q6 has no effect on the transistor Q4.

ここで、制御信号が“ロー”から“ハイ”に遷移する
ときを考えると、まず、トランジスタQ1がオフする。ノ
ードＡは2Vから3Vへと変化しようとするが寄生容量を充
電するために、ある時間が必要である。トランジスタQ4
〜トランジスタQ6のスイッチングがノードＡの変化に要
する時間に比べてある程度以上速いとすると、制御信号
が“LO"から“ハイ”になって直後はトランジスタQ1は
オウ、ノードＡは遅れるので約2Vとなる。従って、トラ
ンジスタQ2はオフ、トランジスタQ5はオフ、トランジス
タQ6はオンとなり、トランジスタQ4のゲートにはVA1＝
3.5Vが印加され、トランジスタQ4のVGSは1.5Vとなり、
トランジスタQ4はオンする。Here, considering a case where the control signal transitions from “low” to “high”, first, the transistor Q1 is turned off. Node A attempts to change from 2V to 3V, but requires some time to charge the parasitic capacitance. Transistor Q4
Assuming that the switching of the transistor Q6 is faster than the time required for the change of the node A by a certain degree or more, the transistor Q1 is turned off immediately after the control signal changes from “LO” to “high”, and the node A is delayed. Become. Therefore, transistor Q2 is off, transistor Q5 is off, transistor Q6 is on, and the gate of transistor Q4 has VA1 =
3.5V is applied, VGS of transistor Q4 becomes 1.5V,
The transistor Q4 turns on.

このとき、ノードＡの電位が2Vから上がっていき、2.
5V以上になるまでトランジスタQ4はオンする事になり、
結局トランジスタQ4は制御信号が“ロー”から“ハイ”
になった直後の遷移期間中のみオンする事になり、この
時だけノードＡが2Vから3Vになるのを速くする様にVDD
から電流が供給される。At this time, the potential of the node A rises from 2V, and 2.
Transistor Q4 will be turned on until it becomes 5V or more,
Eventually, the control signal of transistor Q4 changes from "low" to "high".
ON only during the transition period immediately after the node A becomes VDD.
Supplies current.

ノードＡの変化が速くなると、トランジスタQ2のオン
するのが速くなるので出力電流が速く出力される。If the change at the node A is faster, the turn-on of the transistor Q2 is faster, so that the output current is output faster.

さて、上述した第１図の回路構成のものにおいては、
出力の立ち上がりのみ改善するものであり、立ち下がり
については改善されていない。Now, in the circuit configuration of FIG. 1 described above,
Only the rise of the output is improved, and the fall is not improved.

そこで、第２図に示す実施例においては、立ち下がり
および立ち上がりの両方について、改善できる様にした
ものである。すなわち、第２図に示すものにおいては、
ノードＡと第１の電源電位VDDとの間にトランジスタQ4
とスイッチSW1およびスイッチSW2からなる第３のスイッ
チ手段13が接続されており、更に、ノードＡと第２の電
源電圧GDDとの間にトランジスタQ5とスイッチSW3および
スイッチSW4からなる第４のスイッチ手段14を接続した
ものである。Thus, in the embodiment shown in FIG. 2, both the fall and the rise can be improved. That is, in the one shown in FIG.
The transistor Q4 is connected between the node A and the first power supply potential VDD.
And a third switch means 13 comprising a switch SW1 and a switch SW2, and a fourth switch means comprising a transistor Q5 and a switch SW3 and a switch SW4 between the node A and the second power supply voltage GDD. 14 connected.

そして、上述したように第３のスイッチ手段13はトラ
ンジスタQ1がオンからオフ、トランジスタQ2がオフから
オンになった直後の遷移期間のみオンするように構成さ
れている。As described above, the third switch means 13 is configured to be turned on only during the transition period immediately after the transistor Q1 is turned off from on and the transistor Q2 is turned on from off.

一方、第４のスイッチ手段14はトランジスタQ1がオフ
からオン、トランジスタQ2がオンからオフになった直後
の遷移期間のみ上述と同様にオンするように構成されて
いる。On the other hand, the fourth switch means 14 is configured to be turned on in the same manner as described above only during the transition period immediately after the transistor Q1 is turned on from off and the transistor Q2 is turned off from on.

而して、この第２図の回路においては、出力の立ち上
がりおよび立ち下がり双方のノードＡへの充電速度が改
善される。Thus, in the circuit of FIG. 2, the charging speed of the node A at both the rising and falling of the output is improved.

なお、もともとのスイッチ付き定電流セルの回路形成
に合せて立ち上がりを改善するか、立ち下がりを改善す
るか、また両方とも改善するかを決めれば良い。It is sufficient to determine whether the rising, the falling, or both are improved in accordance with the circuit formation of the constant current cell with the switch.

また、この定電流源セルを全てに用いてもよい事はも
ちろんであるが、例えば重み付けを行った場合には、ス
ピード的に他の重みのセルよりも遅くなりそうなセルの
みのこの定電流セルを応用し、他は従来通りのものでも
高速化の効果は期待できる。Of course, this constant current source cell may be used for all cells. However, for example, when weighting is performed, this constant current source cell only for cells that are likely to be slower than cells of other weights in terms of speed. The effect of speeding up can be expected even if a cell is applied and the others are conventional.

（ト）発明の効果 以上説明したように、本発明によれば、スイッチの切
替わり時におけるノードへの充電を高速に行なえるの
で、出力トランジスタのスイッチングが高速になり、DA
出力の高速化が図れる。(G) Effects of the Invention As described above, according to the present invention, the node can be charged at a high speed when the switch is switched, so that the switching speed of the output transistor is increased,
Output can be speeded up.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の一実施例を示す回路図、第２図は本発
明の異なる実施例を示す回路図、第３図は本発明が適用
されるDAコンバータを示す回路図である。 第４図は従来の定電源セルを示す回路図である。 １……定電源セル、２……デコーダ、３……バイアス電
圧発生回路、Q1……トランジスタ（第１のスイッチ）、
Q2……トランジスタ（第２のスイッチ）、Q3……トラン
ジスタ（定電流源）、13……第３のスイッチ手段、14…
…第４のスイッチ手段。FIG. 1 is a circuit diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing another embodiment of the present invention, and FIG. 3 is a circuit diagram showing a DA converter to which the present invention is applied. FIG. 4 is a circuit diagram showing a conventional constant power cell. 1 ... constant power cell, 2 ... decoder, 3 ... bias voltage generation circuit, Q1 ... transistor (first switch),
Q2: transistor (second switch), Q3: transistor (constant current source), 13: third switch means, 14:
... Fourth switch means.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03M 1/74 H03K 17/687 H03K 17/04──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. ⁶ , DB name) H03M 1/74 H03K 17/687 H03K 17/04

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】定電流源の一端が第１の電源電位供給端子
に接続され、他端が第１のスイッチ手段の一端と第２の
スイッチ手段の一端が接続された共通接続点で接続され
るとともに、前記第１のスイッチ手段の他端は第２の電
源電圧が供給され、且つこの第１のスイッチ手段にスイ
ッチの動作を制御する制御信号が供給され、前記第２の
スイッチ手段の他端が電流出力端子となり、前記共通接
続の電位によって、第２のスイッチ手段が制御され、前
記第１と第２のスイッチ手段は常に逆の状態になるよう
に設定され、定電流源の出力電流は第１のスイッチ手段
を通り、第２の電流供給端子へ流れ込むか第２のスイッ
チ手段を介して出力端子へ出力されるか、第１のスイッ
チ手段のオン、オフによって選択され、前記第１の電源
電位供給端子と共通接点との間に第３のスイッチ手段が
接続され、第３のスイッチ手段は第１のスイッチ手段が
オンからオフ第２のスイッチ手段がオフからオンとなっ
た直後の遷移期間のみオンするように制御されているこ
とを特徴とするDAコンバータ。1. One end of a constant current source is connected to a first power supply potential supply terminal, and the other end is connected to a common connection point where one end of a first switch is connected to one end of a second switch. At the same time, a second power supply voltage is supplied to the other end of the first switch means, and a control signal for controlling the operation of the switch is supplied to the first switch means. The other end is a current output terminal, the second switch means is controlled by the potential of the common connection, and the first and second switch means are set so as to always be in opposite states. Is selected according to whether the current passes through the first switch means, flows into the second current supply terminal, is output to the output terminal through the second switch means, or is turned on or off by the first switch means. Power supply potential supply terminal A third switch is connected between the contact and the contact, and the third switch is turned on only during a transition period immediately after the first switch is turned on from off and the second switch is turned on from off. A DA converter characterized by being controlled. 【請求項２】定電流源の一端が第１の電源電位供給端子
に接続され、他端が第１のスイッチ手段の一端と第２の
スイッチ手段の一端が接続された共通接続点で接続され
るとともに、前記第１のスイッチ手段の他端は第２の電
源電圧が供給され、且つこの第１のスイッチ手段にスイ
ッチの動作を制御する制御信号が供給され、前記第２の
スイッチ手段の他端が電流出力端子となり、前記共通接
続の電位によって、第２のスイッチ手段が制御され、前
記第１と第２のスイッチ手段は常に逆の状態になるよう
に設定され、定電流源の出力電流は第１のスイッチ手段
を通り、第２の電流供給端子へ流れ込むか第２のスイッ
チ手段を介して出力端子へ出力されるか、第１のスイッ
チ手段のオン、オフによって選択され、前記共通接続点
と第２の電源電位供給端子の間には第４のスイッチ手段
が接続され、第４のスイッチ手段は第１のスイッチ手段
がオフからオン第２のスイッチ手段がオンからオフとな
った直後の遷移期間にのみオンするように制御されてい
ることを特徴とするDAコンバータ。2. One end of a constant current source is connected to a first power supply potential supply terminal, and the other end is connected at a common connection point where one end of a first switch is connected to one end of a second switch. At the same time, a second power supply voltage is supplied to the other end of the first switch means, and a control signal for controlling the operation of the switch is supplied to the first switch means. The other end is a current output terminal, the second switch means is controlled by the potential of the common connection, and the first and second switch means are set so as to always be in opposite states. Is selected depending on whether the current passes through the first switch means, flows into the second current supply terminal, or is output to the output terminal via the second switch means, or whether the first switch means is on or off. Point and second power supply potential A fourth switch is connected between the supply terminals, and the fourth switch is turned on only during a transition period immediately after the first switch is turned on from off and the second switch is turned on from off. DA converter characterized by being controlled as follows. 【請求項３】定電流源の一端が第１の電源電位供給端子
に接続され、他端が第１のスイッチ手段の一端と第２の
スイッチ手段の一端が接続された共通接続点で接続され
るとともに、前記第１のスイッチ手段の他端は第２の電
源電圧が供給され、且つこの第１のスイッチ手段にスイ
ッチの動作を制御する制御信号が供給され、前記第２の
スイッチ手段の他端が電流出力端子となり、前記共通接
続の電位によって、第２のスイッチ手段が制御され、前
記第１と第２のスイッチ手段は常に逆の状態になるよう
に設定され、定電流源の出力電流は第１のスイッチ手段
を通り、第２の電流供給端子へ流れ込むか第２のスイッ
チ手段を介して出力端子へ出力されるか、第１のスイッ
チ手段のオン・オフによって選択され、前記第１の電源
電位供給端子と共通接点との間に第３のスイッチ手段が
接続され、第３のスイッチ手段は第１のスイッチ手段が
オンからオフ第２のスイッチ手段がオフからオンとなっ
た直後の遷移期間のみオンするように制御され、前記共
通接続点と第２の電源電位供給端子の間には第４のスイ
ッチ手段が接続され、第４のスイッチ手段は第１のスイ
ッチ手段がオフからオン第２のスイッチ手段がオンから
オフとなった直後の遷移期間にのみオンするように制御
されていることを特徴とするDAコンバータ。3. A constant current source has one end connected to the first power supply potential supply terminal, and the other end connected to a common connection point where one end of the first switch means and one end of the second switch means are connected. At the same time, a second power supply voltage is supplied to the other end of the first switch means, and a control signal for controlling the operation of the switch is supplied to the first switch means. The other end is a current output terminal, the second switch means is controlled by the potential of the common connection, and the first and second switch means are set so as to always be in opposite states. Is selected according to ON / OFF of the first switch means, whether it flows through the first switch means, flows into the second current supply terminal, is output to the output terminal via the second switch means, or is turned on / off of the first switch means. Power supply potential supply terminal A third switch is connected between the contact and the contact, and the third switch is turned on only during a transition period immediately after the first switch is turned on from off and the second switch is turned on from off. A fourth switch is connected between the common connection point and a second power supply terminal, and the first switch is turned on from the off state, and the second switch is turned on. A DA converter characterized in that it is controlled to turn on only during the transition period immediately after turning off.