JP2833619B2 - 信号到達確認回路及びそれを用いた情報通信ネットワークシステム - Google Patents
信号到達確認回路及びそれを用いた情報通信ネットワークシステムInfo
- Publication number
- JP2833619B2 JP2833619B2 JP21822896A JP21822896A JP2833619B2 JP 2833619 B2 JP2833619 B2 JP 2833619B2 JP 21822896 A JP21822896 A JP 21822896A JP 21822896 A JP21822896 A JP 21822896A JP 2833619 B2 JP2833619 B2 JP 2833619B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- circuit
- communication
- destination address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、通信用バス型ネッ
トワークで伝送される情報通信信号の送信先アドレスを
示す送信先アドレス信号が送信先に届いたことを表わす
肯定応答（以下、ＡＣＫとする）信号を伝送する到達確
認用バスに接続される信号到達確認回路及びそれを用い
た情報通信ネットワークシステムに関する。
トワークで伝送される情報通信信号の送信先アドレスを
示す送信先アドレス信号が送信先に届いたことを表わす
肯定応答（以下、ＡＣＫとする）信号を伝送する到達確
認用バスに接続される信号到達確認回路及びそれを用い
た情報通信ネットワークシステムに関する。
【０００２】
【従来の技術】従来、通信用バスを含む通信ネットワー
クシステムにおいて、通信用バスで伝送される通信デー
タが送信先に到達したか否かの確認は、ソフトウェアの
処理により行っている。
クシステムにおいて、通信用バスで伝送される通信デー
タが送信先に到達したか否かの確認は、ソフトウェアの
処理により行っている。
【０００３】例えば実開平４−１０４３５２号公報に開
示された通信データトレース装置では、通信ネットワー
ク上の通信データをトレースするため、通信バス及びメ
インプロセッサ間にはメインプロセッサにより多重トリ
ガ可能なインターフェースカードを設け、インターフェ
ースカードメインプロセッサ間には共有メモリを設け、
共有メモリ上にメインプロセッサから送信されるトレー
ス開始／終了指示及びトレースデータの記憶領域を指定
する指示を格納するためのトレース指示インターフェー
ス部と、トレースデータを格納するためのトレースバッ
ファ部とを設けることにより、インターフェースカード
がトレース指示インターフェース部に格納されている指
示に従って通信バス上の通信データを順次取得し、取得
したデータを指示されたトレースバッファ部の所定領域
に格納し、通信トレースが実行されるようにしている。
示された通信データトレース装置では、通信ネットワー
ク上の通信データをトレースするため、通信バス及びメ
インプロセッサ間にはメインプロセッサにより多重トリ
ガ可能なインターフェースカードを設け、インターフェ
ースカードメインプロセッサ間には共有メモリを設け、
共有メモリ上にメインプロセッサから送信されるトレー
ス開始／終了指示及びトレースデータの記憶領域を指定
する指示を格納するためのトレース指示インターフェー
ス部と、トレースデータを格納するためのトレースバッ
ファ部とを設けることにより、インターフェースカード
がトレース指示インターフェース部に格納されている指
示に従って通信バス上の通信データを順次取得し、取得
したデータを指示されたトレースバッファ部の所定領域
に格納し、通信トレースが実行されるようにしている。
【０００４】因みに、通信バス上の通信データの送信先
への到達確認や、通信ネットワークシステムに関連する
他の公知技術としては、特開昭５８−２１０７３７号公
報に開示された通信システムの自動復旧方式，特開昭６
４−７７２４４号公報に開示されたＣＳＭＡ／ＣＤ方式
バス形ＬＡＮ診断方式，特開平４−２３５３８号公報に
開示されたＬＡＮインターフェース機構，特開平４−３
２２５３６号公報に開示された通信制御装置等が挙げら
れる。
への到達確認や、通信ネットワークシステムに関連する
他の公知技術としては、特開昭５８−２１０７３７号公
報に開示された通信システムの自動復旧方式，特開昭６
４−７７２４４号公報に開示されたＣＳＭＡ／ＣＤ方式
バス形ＬＡＮ診断方式，特開平４−２３５３８号公報に
開示されたＬＡＮインターフェース機構，特開平４−３
２２５３６号公報に開示された通信制御装置等が挙げら
れる。
【０００５】
【発明が解決しようとする課題】上述した通信データト
レース装置（通信システム）の場合、通信バス上の通信
データの送信先への到達確認をＣＰＵを使用してソフト
ウェア処理に依存して行っているため、ＣＰＵが他の演
算処理をしている時間は待ち時間となるか、或いは到達
確認のために他の処理が遅れてしまい、結果として情報
通信機能全体の性能が劣化されてしまうという問題があ
る。
レース装置（通信システム）の場合、通信バス上の通信
データの送信先への到達確認をＣＰＵを使用してソフト
ウェア処理に依存して行っているため、ＣＰＵが他の演
算処理をしている時間は待ち時間となるか、或いは到達
確認のために他の処理が遅れてしまい、結果として情報
通信機能全体の性能が劣化されてしまうという問題があ
る。
【０００６】又、この通信データトレース装置（通信シ
ステム）の場合、到達確認を行った結果を同じ通信バス
を使用して送信先に返送するため、通信バス上を伝送す
るデータが多くなってバスの衝突が起きてしまうという
問題もある。
ステム）の場合、到達確認を行った結果を同じ通信バス
を使用して送信先に返送するため、通信バス上を伝送す
るデータが多くなってバスの衝突が起きてしまうという
問題もある。
【０００７】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、演算処理機能の負
担を軽減化させてソフトウェア処理によるシステムの性
能劣化を回避できると共に、通信バス上のネットワーク
トラフィックの減少に寄与し得る信号到達確認回路及び
それを用いた情報通信ネットワークシステムを提供する
ことにある。
なされたもので、その技術的課題は、演算処理機能の負
担を軽減化させてソフトウェア処理によるシステムの性
能劣化を回避できると共に、通信バス上のネットワーク
トラフィックの減少に寄与し得る信号到達確認回路及び
それを用いた情報通信ネットワークシステムを提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明によれば、通信用
バス型ネットワークで伝送される情報通信信号の送信先
アドレスを示す送信先アドレス信号，及び送信先に該送
信先アドレス信号が届いたことを表わすＡＣＫ信号を伝
送する到達確認用バスに接続される信号到達確認回路で
あって、通信用バス型ネットワークへの送信状態を送信
先アドレス信号に基づいて検出する信号送信状態検出回
路と、到達確認用バスに送信先アドレス信号を出力する
アドレス信号出力部と、到達確認用バスで伝送される送
信先アドレス信号に関する送信先アドレスと自分のアド
レスとを比較する第１のアドレス比較部と、通信用バス
型ネットワークで伝送される送信先アドレス信号に関す
る送信先アドレスと自分のアドレスとを比較する第２の
アドレス比較部と、ＡＣＫ信号を出力するＡＣＫ信号出
力部と、ＡＣＫ信号を認識するＡＣＫ認識回路とを有す
る信号到達確認回路が得られる。
バス型ネットワークで伝送される情報通信信号の送信先
アドレスを示す送信先アドレス信号，及び送信先に該送
信先アドレス信号が届いたことを表わすＡＣＫ信号を伝
送する到達確認用バスに接続される信号到達確認回路で
あって、通信用バス型ネットワークへの送信状態を送信
先アドレス信号に基づいて検出する信号送信状態検出回
路と、到達確認用バスに送信先アドレス信号を出力する
アドレス信号出力部と、到達確認用バスで伝送される送
信先アドレス信号に関する送信先アドレスと自分のアド
レスとを比較する第１のアドレス比較部と、通信用バス
型ネットワークで伝送される送信先アドレス信号に関す
る送信先アドレスと自分のアドレスとを比較する第２の
アドレス比較部と、ＡＣＫ信号を出力するＡＣＫ信号出
力部と、ＡＣＫ信号を認識するＡＣＫ認識回路とを有す
る信号到達確認回路が得られる。
【０００９】又、本発明によれば、上記信号到達確認回
路において、第１のアドレス比較部はＡＣＫ認識回路を
含んで成る信号到達確認回路が得られる。
路において、第１のアドレス比較部はＡＣＫ認識回路を
含んで成る信号到達確認回路が得られる。
【００１０】一方、本発明によれば、上記何れかの信号
到達確認回路及び通信用バス型ネットワークに接続され
る通信用回路を含むと共に、該通信用回路より送信先ア
ドレス信号を該信号到達確認回路における第２のアドレ
ス比較部へ該通信用バス型ネットワークを介して送出す
る情報通信装置を複数備えて成る情報通信ネットワーク
システムが得られる。
到達確認回路及び通信用バス型ネットワークに接続され
る通信用回路を含むと共に、該通信用回路より送信先ア
ドレス信号を該信号到達確認回路における第２のアドレ
ス比較部へ該通信用バス型ネットワークを介して送出す
る情報通信装置を複数備えて成る情報通信ネットワーク
システムが得られる。
【００１１】
【発明の実施の形態】以下に実施例を挙げ、本発明の信
号到達確認回路及びそれを用いた情報通信ネットワーク
システムについて、図面を参照して詳細に説明する。
号到達確認回路及びそれを用いた情報通信ネットワーク
システムについて、図面を参照して詳細に説明する。
【００１２】図１は、本発明の一実施例に係る信号到達
確認回路を含む情報通信ネットワークシステムの基本構
成を示した簡易ブロック図である。
確認回路を含む情報通信ネットワークシステムの基本構
成を示した簡易ブロック図である。
【００１３】この情報通信ネットワークシステムは、通
信用バス型ネットワーク３１及び到達確認用バス３２に
複数の通信装置１０1 〜１０n を接続して成っている。
通信装置１０1 〜１０n は、通信用バス型ネットワーク
３１に接続された通信用回路１１1 〜１１n と到達確認
用バス３２に接続された信号到達確認回路２１1 〜２１
n とをそれぞれ対応する符号の組みで１対ずつ備えてい
る。
信用バス型ネットワーク３１及び到達確認用バス３２に
複数の通信装置１０1 〜１０n を接続して成っている。
通信装置１０1 〜１０n は、通信用バス型ネットワーク
３１に接続された通信用回路１１1 〜１１n と到達確認
用バス３２に接続された信号到達確認回路２１1 〜２１
n とをそれぞれ対応する符号の組みで１対ずつ備えてい
る。
【００１４】通信装置１０1 〜１０n における通信用回
路１１1 〜１１n 並びに信号到達確認回路２１1 〜２１
n は、何れも同じ構成になっている。このうち、信号到
達確認回路２１1 〜２１n は到達確認用バス３２に接続
されるが、この到達確認用バス３２には通信用バス型ネ
ットワーク３１で伝送される情報通信信号の送信先アド
レスを示す送信先アドレス信号と送信先に送信先アドレ
ス信号が届いたことを表わすＡＣＫ信号とが伝送され
る。
路１１1 〜１１n 並びに信号到達確認回路２１1 〜２１
n は、何れも同じ構成になっている。このうち、信号到
達確認回路２１1 〜２１n は到達確認用バス３２に接続
されるが、この到達確認用バス３２には通信用バス型ネ
ットワーク３１で伝送される情報通信信号の送信先アド
レスを示す送信先アドレス信号と送信先に送信先アドレ
ス信号が届いたことを表わすＡＣＫ信号とが伝送され
る。
【００１５】そこで、信号到達確認回路２１n の細部構
成に関して、図２に示す回路ブロックを参照して説明す
る。但し、ここでは通信用バス型ネットワーク３１がイ
ーサーネットの場合を例示して説明する。
成に関して、図２に示す回路ブロックを参照して説明す
る。但し、ここでは通信用バス型ネットワーク３１がイ
ーサーネットの場合を例示して説明する。
【００１６】信号到達確認回路２１n は、通信用バス型
ネットワーク３１への送信状態を送信先アドレス信号に
基づいて検出する信号送信状態検出回路４１と、到達確
認用バス３２に送信先アドレス信号を出力するアドレス
信号出力部１０１と、ＡＣＫ信号を認識するＡＣＫ認識
回路５０を含むと共に、到達確認用バス３２で伝送され
る送信先アドレス信号に関する送信先アドレスと自分の
アドレスとを比較する第１のアドレス比較部１０２と、
通信用バス型ネットワーク３１で伝送される送信先アド
レス信号に関する送信先アドレスと自分のアドレスとを
比較する第２のアドレス比較部１０４と、ＡＣＫ信号を
出力するＡＣＫ信号出力部１０３とを備えている。
ネットワーク３１への送信状態を送信先アドレス信号に
基づいて検出する信号送信状態検出回路４１と、到達確
認用バス３２に送信先アドレス信号を出力するアドレス
信号出力部１０１と、ＡＣＫ信号を認識するＡＣＫ認識
回路５０を含むと共に、到達確認用バス３２で伝送され
る送信先アドレス信号に関する送信先アドレスと自分の
アドレスとを比較する第１のアドレス比較部１０２と、
通信用バス型ネットワーク３１で伝送される送信先アド
レス信号に関する送信先アドレスと自分のアドレスとを
比較する第２のアドレス比較部１０４と、ＡＣＫ信号を
出力するＡＣＫ信号出力部１０３とを備えている。
【００１７】このうち、信号送信状態検出回路４１で
は、通信用バス型ネットワーク３１上への情報通信信号
の送信開始を検出し、送信開始後には衝突を回避できる
時間ａ［μｓｅｃ］過ぎてから送信状態を再確認し、正
常送信時にはアクティブ信号を出力し、時間ｂ［μｓｅ
ｃ］後に出力信号をノンアクティブに戻す。例えば信号
送信状態検出回路４１では、情報通信信号の送信開始を
検出し、送信開始後に１［μｓｅｃ］してから“Ｈｉ”
を出力し、２０［μｓｅｃ］後に“Ｌｏ”を出力する。
は、通信用バス型ネットワーク３１上への情報通信信号
の送信開始を検出し、送信開始後には衝突を回避できる
時間ａ［μｓｅｃ］過ぎてから送信状態を再確認し、正
常送信時にはアクティブ信号を出力し、時間ｂ［μｓｅ
ｃ］後に出力信号をノンアクティブに戻す。例えば信号
送信状態検出回路４１では、情報通信信号の送信開始を
検出し、送信開始後に１［μｓｅｃ］してから“Ｈｉ”
を出力し、２０［μｓｅｃ］後に“Ｌｏ”を出力する。
【００１８】アドレス信号出力部１０１は、信号送信状
態検出回路４１がアクティブ信号を出力した時にイネー
ブルとなり、送信先アドレスを到達確認用バス３２に出
力する第１のトライステートバッファ４２を備えてい
る。この第１のトライステートバッファ４２は、例えば
信号送信状態検出４１が“Ｈｉ”を出力した時にイネー
ブルとなり、送信先アドレスを表わす信号５０ｂｉｔを
２．５ＭＨｚで到達確認用バス３２に出力する。
態検出回路４１がアクティブ信号を出力した時にイネー
ブルとなり、送信先アドレスを到達確認用バス３２に出
力する第１のトライステートバッファ４２を備えてい
る。この第１のトライステートバッファ４２は、例えば
信号送信状態検出４１が“Ｈｉ”を出力した時にイネー
ブルとなり、送信先アドレスを表わす信号５０ｂｉｔを
２．５ＭＨｚで到達確認用バス３２に出力する。
【００１９】第１のアドレス比較部１０２は、信号送信
状態検出回路４１がノンアクティブ信号を出力した時に
イネーブルとなり、到達確認用バス３２のデータを受信
する第２のトライステートバッファ４３と、この第２の
トライステートバッファ４３の出力からアドレス信号部
分のみを抽出出力する第１のアドレス抽出回路４４と、
この第１のアドレス抽出回路４４の出力信号と自分のア
ドレスとを比較して一致すればアクティブ信号を出力
し、後述するＡＣＫ信号出力部１０３の第３のトライス
テートバッファ４９がＡＣＫ信号を到達確認用バス３２
に出力し終えると出力信号をノンアクティブに戻す第１
のアドレス比較回路４５とを備えている。第２のトライ
ステートバッファ４３は、例えば信号送信状態検出回路
４１が“Ｌｏ”を出力した時にイネーブルとなり、到達
確認用バス３２のデータを受信する。第１のアドレス比
較回路４５は、例えば第１のアドレス抽出回路４４の出
力信号と自分のアドレスとを比較して一致すれば“Ｈ
ｉ”を出力し、第３のトライステートバッファ４９がＡ
ＣＫ信号を到達確認用バス３２に出力し終わると“Ｌ
ｏ”を出力する。
状態検出回路４１がノンアクティブ信号を出力した時に
イネーブルとなり、到達確認用バス３２のデータを受信
する第２のトライステートバッファ４３と、この第２の
トライステートバッファ４３の出力からアドレス信号部
分のみを抽出出力する第１のアドレス抽出回路４４と、
この第１のアドレス抽出回路４４の出力信号と自分のア
ドレスとを比較して一致すればアクティブ信号を出力
し、後述するＡＣＫ信号出力部１０３の第３のトライス
テートバッファ４９がＡＣＫ信号を到達確認用バス３２
に出力し終えると出力信号をノンアクティブに戻す第１
のアドレス比較回路４５とを備えている。第２のトライ
ステートバッファ４３は、例えば信号送信状態検出回路
４１が“Ｌｏ”を出力した時にイネーブルとなり、到達
確認用バス３２のデータを受信する。第１のアドレス比
較回路４５は、例えば第１のアドレス抽出回路４４の出
力信号と自分のアドレスとを比較して一致すれば“Ｈ
ｉ”を出力し、第３のトライステートバッファ４９がＡ
ＣＫ信号を到達確認用バス３２に出力し終わると“Ｌ
ｏ”を出力する。
【００２０】第２のアドレス比較部１０４は、通信用バ
ス型ネットワーク３１上の情報通信信号から送信先アド
レス部分のみを抽出して出力する第２のアドレス抽出回
路４６と、この第２のアドレス抽出回路４６の出力信号
と自分のアドレスとを比較して一致すればアクティブ信
号を出力し、後述するＡＣＫ信号出力部１０３の第３の
トライステートバッファ４９がＡＣＫ信号を到達確認用
バス３２に出力し終わると出力信号をノンアクティブに
戻す第２のアドレス比較回路４７とを備えている。第２
のアドレス比較回路４７は、例えば第２のアドレス抽出
回路４６の出力信号と自分のアドレスとを比較して一致
すれば“Ｈｉ”を出力し、第３のトライステートバッフ
ァ４９がＡＣＫ信号を到達確認用バス３２に出力し終わ
ると“Ｌｏ”を出力する。因みに、信号到達確認回路２
１n を備えた情報通信装置１０nでは、通信用回路１１
n より送信先アドレス信号を信号到達確認回路２１n に
おける第２のアドレス比較部１０４へ通信用バス型ネッ
トワーク３１を介して送出する。
ス型ネットワーク３１上の情報通信信号から送信先アド
レス部分のみを抽出して出力する第２のアドレス抽出回
路４６と、この第２のアドレス抽出回路４６の出力信号
と自分のアドレスとを比較して一致すればアクティブ信
号を出力し、後述するＡＣＫ信号出力部１０３の第３の
トライステートバッファ４９がＡＣＫ信号を到達確認用
バス３２に出力し終わると出力信号をノンアクティブに
戻す第２のアドレス比較回路４７とを備えている。第２
のアドレス比較回路４７は、例えば第２のアドレス抽出
回路４６の出力信号と自分のアドレスとを比較して一致
すれば“Ｈｉ”を出力し、第３のトライステートバッフ
ァ４９がＡＣＫ信号を到達確認用バス３２に出力し終わ
ると“Ｌｏ”を出力する。因みに、信号到達確認回路２
１n を備えた情報通信装置１０nでは、通信用回路１１
n より送信先アドレス信号を信号到達確認回路２１n に
おける第２のアドレス比較部１０４へ通信用バス型ネッ
トワーク３１を介して送出する。
【００２１】ＡＣＫ信号出力部１０３は、第１のアドレ
ス比較回路４５の出力信号と第２のアドレス比較回路４
７の出力信号とが両方ともアクティブのときにアクティ
ブとなるゲート４８と、このゲート４８がアクティブの
ときにイネーブルとなり、ＡＣＫ信号を到達確認用バス
に出力する第３のトライステートバッファ４９とを備え
ている。ゲート４８は、例えば第１のアドレス比較回路
４５の出力信号と第２のアドレス比較回路４７の出力信
号とのＡＮＤをとるＡＮＤゲートとする。第３のトライ
ステートバッファ４９は、例えばゲート４８が“Ｈｉ”
のときにイネーブルとなり、２．５ＭＨｚのＡＣＫ信号
１０ｂｉｔを到達確認用バス３２に出力する。
ス比較回路４５の出力信号と第２のアドレス比較回路４
７の出力信号とが両方ともアクティブのときにアクティ
ブとなるゲート４８と、このゲート４８がアクティブの
ときにイネーブルとなり、ＡＣＫ信号を到達確認用バス
に出力する第３のトライステートバッファ４９とを備え
ている。ゲート４８は、例えば第１のアドレス比較回路
４５の出力信号と第２のアドレス比較回路４７の出力信
号とのＡＮＤをとるＡＮＤゲートとする。第３のトライ
ステートバッファ４９は、例えばゲート４８が“Ｈｉ”
のときにイネーブルとなり、２．５ＭＨｚのＡＣＫ信号
１０ｂｉｔを到達確認用バス３２に出力する。
【００２２】更に、第１のアドレス比較部１０２に備え
られたＡＣＫ認識回路５０は、第２のトライステートバ
ッファ４３の出力信号からＡＣＫ信号を認識する。
られたＡＣＫ認識回路５０は、第２のトライステートバ
ッファ４３の出力信号からＡＣＫ信号を認識する。
【００２３】ところで、上述した時間ａ［μｓｅｃ］は
コリジョン検出に要する時間相当であり、この時間ａ
［μｓｅｃ］待つことでコリジョンが起きた場合の到達
確認用バス３２の出力の衝突を回避することができる。
時間ｂ［μｓｅｃ］は送信先アドレス信号を送信するの
に要する時間相当であり、ＡＣＫ信号を送信するのに要
する時間をｃ［μｓｅｃ］とし、各回路の遅延時間の合
計時間をδ［μｓｅｃ］とすると、ａ＋ｂ＋ｃ＋δ＜
［データ送信にかかる時間］の式を満たすことが条件と
なる。そこで、送信先アドレス信号のビット幅，ＡＣＫ
信号のビット幅を考えると、到達確認用バス３２上の伝
送信号は２．５ＭＨｚ以上のものが望ましいが、ビット
幅を減らすこと、最低データ長を大きく設定すること
で、１ＭＨｚでも動作可能となる。
コリジョン検出に要する時間相当であり、この時間ａ
［μｓｅｃ］待つことでコリジョンが起きた場合の到達
確認用バス３２の出力の衝突を回避することができる。
時間ｂ［μｓｅｃ］は送信先アドレス信号を送信するの
に要する時間相当であり、ＡＣＫ信号を送信するのに要
する時間をｃ［μｓｅｃ］とし、各回路の遅延時間の合
計時間をδ［μｓｅｃ］とすると、ａ＋ｂ＋ｃ＋δ＜
［データ送信にかかる時間］の式を満たすことが条件と
なる。そこで、送信先アドレス信号のビット幅，ＡＣＫ
信号のビット幅を考えると、到達確認用バス３２上の伝
送信号は２．５ＭＨｚ以上のものが望ましいが、ビット
幅を減らすこと、最低データ長を大きく設定すること
で、１ＭＨｚでも動作可能となる。
【００２４】次に、この信号到達確認回路２１n の処理
動作について、図３に示すその各部における処理信号の
波形に関するタイミングチャートを参照して説明する。
動作について、図３に示すその各部における処理信号の
波形に関するタイミングチャートを参照して説明する。
【００２５】先ず送信側の動作を説明する。通信用バス
型ネットワーク３１上に情報通信信号Ｓ31を送信する
と、信号送信状態検出回路４１により送信状態を検出
し、送信開始後からコリジョン検出時間相当の時間とし
て１〜５［μｓｅｃ］待ち、再度送信状態を確認し、正
常送信中であればアクティブ信号Ｓ41（尚、図中には上
述した時間ａ，ｂを示す）を出力するので、トライステ
ートバッファ４２が開かれて送信先アドレスを表す送信
先アドレス信号が到達確認用バス３２に出力される。即
ち、送信側においては、例えば情報通信信号Ｓ31として
イーサーネット信号を送信し、信号送信状態検出回路４
１では例えば送信状態を検出し、送信開始後からコリジ
ョン検出時間相当の時間１［μｓｅｃ］を待ち“Ｈｉ”
を出力し、トライステートバッファ４２が開かれて送信
先アドレスを表わす２．５ＭＨｚ×５０ｂｉｔの送信先
アドレス信号が到達確認用バス３２に出力される。
型ネットワーク３１上に情報通信信号Ｓ31を送信する
と、信号送信状態検出回路４１により送信状態を検出
し、送信開始後からコリジョン検出時間相当の時間とし
て１〜５［μｓｅｃ］待ち、再度送信状態を確認し、正
常送信中であればアクティブ信号Ｓ41（尚、図中には上
述した時間ａ，ｂを示す）を出力するので、トライステ
ートバッファ４２が開かれて送信先アドレスを表す送信
先アドレス信号が到達確認用バス３２に出力される。即
ち、送信側においては、例えば情報通信信号Ｓ31として
イーサーネット信号を送信し、信号送信状態検出回路４
１では例えば送信状態を検出し、送信開始後からコリジ
ョン検出時間相当の時間１［μｓｅｃ］を待ち“Ｈｉ”
を出力し、トライステートバッファ４２が開かれて送信
先アドレスを表わす２．５ＭＨｚ×５０ｂｉｔの送信先
アドレス信号が到達確認用バス３２に出力される。
【００２６】送信先アドレス信号を到達確認用バス３２
上に出力し終わると、信号送信状態検出回路４１の出力
信号Ｓ41はノンアクティブに戻り、トライステートバッ
ファ４２は閉じられ、トライステートバッファ４３が開
かれる。到達確認用バス３２上の伝送信号Ｓ32からＡＣ
Ｋ信号をＡＣＫ認識回路５０により認識すると、自分が
送信したデータが送信先に届いたことを確認することが
できる。即ち、信号送信状態検出回路４１では“Ｈｉ”
を出力してから２０［μｓｅｃ］過ぎると出力信号Ｓ41
を“Ｌｏ”に戻すので、トライステートバッファ４２が
閉じられ、トライステートバッファ４３が開かれる。到
達確認用バス３２上の伝送信号Ｓ32からＡＣＫ信号をＡ
ＣＫ認識回路５０により認識すると、自分が送信したデ
ータが送信先に届いたことを確認することができる。
上に出力し終わると、信号送信状態検出回路４１の出力
信号Ｓ41はノンアクティブに戻り、トライステートバッ
ファ４２は閉じられ、トライステートバッファ４３が開
かれる。到達確認用バス３２上の伝送信号Ｓ32からＡＣ
Ｋ信号をＡＣＫ認識回路５０により認識すると、自分が
送信したデータが送信先に届いたことを確認することが
できる。即ち、信号送信状態検出回路４１では“Ｈｉ”
を出力してから２０［μｓｅｃ］過ぎると出力信号Ｓ41
を“Ｌｏ”に戻すので、トライステートバッファ４２が
閉じられ、トライステートバッファ４３が開かれる。到
達確認用バス３２上の伝送信号Ｓ32からＡＣＫ信号をＡ
ＣＫ認識回路５０により認識すると、自分が送信したデ
ータが送信先に届いたことを確認することができる。
【００２７】次に、受信側の動作を説明する。通信用バ
ス型ネットワーク３１上に情報通信信号Ｓ31を送信して
いない状態では、信号送信状態検出回路４１はノンアク
ティブ信号Ｓ41を出力しているため、トライステートバ
ッファ４３は開かれている。アドレス抽出回路４４によ
り到達確認用バス３２上の伝送信号Ｓ32から送信先アド
レス信号を抽出し、アドレス比較回路４５へ出力する。
アドレス比較回路４５は自アドレスと受信したアドレス
とを比較し、一致すれば出力信号Ｓ45（尚、図中には上
述した時間ｃを示す）をアクティブにする。又、アドレ
ス抽出回路４６により通信用バス型ネットワーク３１上
の情報通信信号Ｓ31から送信先アドレス信号を抽出し、
アドレス比較回路４７へ出力する。アドレス比較回路４
７は自アドレスと受信したアドレスとを比較し、一致す
れば出力信号Ｓ47をアクティブにする。ゲート４８はア
ドレス比較回路４５及びアドレス比較回路４７の出力信
号が何れもアクティブであれば、出力信号Ｓ48をアクテ
ィブにし、トライステートバッファ４９が開かれる。ト
ライステートバッファ４９よりＡＣＫ信号を到達確認用
バス３２上に出力し終わると、アドレス比較回路４５，
アドレス比較回路４７は出力信号Ｓ45，Ｓ47をノンアク
ティブに戻し、トライステートバッファ４９を閉じる。
ス型ネットワーク３１上に情報通信信号Ｓ31を送信して
いない状態では、信号送信状態検出回路４１はノンアク
ティブ信号Ｓ41を出力しているため、トライステートバ
ッファ４３は開かれている。アドレス抽出回路４４によ
り到達確認用バス３２上の伝送信号Ｓ32から送信先アド
レス信号を抽出し、アドレス比較回路４５へ出力する。
アドレス比較回路４５は自アドレスと受信したアドレス
とを比較し、一致すれば出力信号Ｓ45（尚、図中には上
述した時間ｃを示す）をアクティブにする。又、アドレ
ス抽出回路４６により通信用バス型ネットワーク３１上
の情報通信信号Ｓ31から送信先アドレス信号を抽出し、
アドレス比較回路４７へ出力する。アドレス比較回路４
７は自アドレスと受信したアドレスとを比較し、一致す
れば出力信号Ｓ47をアクティブにする。ゲート４８はア
ドレス比較回路４５及びアドレス比較回路４７の出力信
号が何れもアクティブであれば、出力信号Ｓ48をアクテ
ィブにし、トライステートバッファ４９が開かれる。ト
ライステートバッファ４９よりＡＣＫ信号を到達確認用
バス３２上に出力し終わると、アドレス比較回路４５，
アドレス比較回路４７は出力信号Ｓ45，Ｓ47をノンアク
ティブに戻し、トライステートバッファ４９を閉じる。
【００２８】即ち、受信側においては、例えば情報通信
信号Ｓ31としてイーサーネット信号を受信していない状
態では、信号送信状態検出回路４１が“Ｌｏ”を出力し
ているため、トライステートバッファ４３は開かれてい
る。アドレス抽出回路４４により到達確認用バス３２上
の伝送信号Ｓ32から送信先アドレス信号を抽出し、アド
レス比較回路４５へ出力する。アドレス比較回路４５は
自アドレスと受信したアドレスとを比較して一致すれば
“Ｈｉ”を出力信号Ｓ45として出力する。又、アドレス
抽出回路４６により通信用バス型ネットワーク３１上の
情報通信信号Ｓ31から送信先アドレス信号を抽出し、ア
ドレス比較回路４７へ出力する。アドレス比較回路４７
は自アドレスと受信したアドレスとを比較して一致すれ
ば“Ｈｉ”を出力信号Ｓ47として出力する。ゲート４８
はアドレス比較回路４５，アドレス比較回路４７の出力
信号Ｓ45，Ｓ47の何れも“Ｈｉ”であれば、“Ｈｉ”を
出力信号Ｓ48として出力し、トライステートバッファ４
９が開かれる。トライステートバッファ４９よりＡＣＫ
信号（２．５ＭＨｚ×１０ｂｉｔ）を出力し終わると、
アドレス比較回路４５，アドレス比較回路４７は出力信
号Ｓ45，Ｓ47を“Ｌｏ”に戻し、トライステートバッフ
ァ４９を閉じる。
信号Ｓ31としてイーサーネット信号を受信していない状
態では、信号送信状態検出回路４１が“Ｌｏ”を出力し
ているため、トライステートバッファ４３は開かれてい
る。アドレス抽出回路４４により到達確認用バス３２上
の伝送信号Ｓ32から送信先アドレス信号を抽出し、アド
レス比較回路４５へ出力する。アドレス比較回路４５は
自アドレスと受信したアドレスとを比較して一致すれば
“Ｈｉ”を出力信号Ｓ45として出力する。又、アドレス
抽出回路４６により通信用バス型ネットワーク３１上の
情報通信信号Ｓ31から送信先アドレス信号を抽出し、ア
ドレス比較回路４７へ出力する。アドレス比較回路４７
は自アドレスと受信したアドレスとを比較して一致すれ
ば“Ｈｉ”を出力信号Ｓ47として出力する。ゲート４８
はアドレス比較回路４５，アドレス比較回路４７の出力
信号Ｓ45，Ｓ47の何れも“Ｈｉ”であれば、“Ｈｉ”を
出力信号Ｓ48として出力し、トライステートバッファ４
９が開かれる。トライステートバッファ４９よりＡＣＫ
信号（２．５ＭＨｚ×１０ｂｉｔ）を出力し終わると、
アドレス比較回路４５，アドレス比較回路４７は出力信
号Ｓ45，Ｓ47を“Ｌｏ”に戻し、トライステートバッフ
ァ４９を閉じる。
【００２９】このような処理を行うことにより、送信開
始からＡＣＫ返送までの時間は、処理時間及び遅延時間
を加えても４０［μｓｅｃ］程度で収まり、イーサーネ
ット／ＩＥＥＥ８０２．３で規定されている最短データ
長６４ｂｙｔｅを送信するために要する時間５１．２
［μｓｅｃ］内に処理を済ませることが十分可能とな
る。このため、送信側は自分の送信が終わるまでに宛先
にデータが届いていることを認識することができる。
始からＡＣＫ返送までの時間は、処理時間及び遅延時間
を加えても４０［μｓｅｃ］程度で収まり、イーサーネ
ット／ＩＥＥＥ８０２．３で規定されている最短データ
長６４ｂｙｔｅを送信するために要する時間５１．２
［μｓｅｃ］内に処理を済ませることが十分可能とな
る。このため、送信側は自分の送信が終わるまでに宛先
にデータが届いていることを認識することができる。
【００３０】
【発明の効果】以上に述べた通り、本発明の信号到達確
認回路によれば、通信用バス型ネットワーク上の情報通
信信号の到達確認をハードウェアにより処理し、受信側
に情報通信信号が届いたことを送信側でハードウェアに
より検出することができ、受信確認をするためにソフト
ウェアを使用する必要が無くなるため、ＣＰＵのソフト
ウェアや演算処理の負荷が軽くなり、ＣＰＵの他の処理
による演算処理の待ち時間が削減され、結果として情報
通信機能の性能が向上するようになる。又、この信号到
達確認回路を用いた情報通信ネットワークシステムで
は、信号到達確認回路を含む複数の情報通信装置を到達
確認専用の到達確認用バスに接続し、通信用バス型ネッ
トワーク上で情報通信信号そのものを送信するだけで済
むようにしているため、通信用バス型ネットワーク上の
信号トラフィックが軽減され、情報通信信号の待ち状態
や衝突が減り、データ送信処理能力が向上するようにな
る。
認回路によれば、通信用バス型ネットワーク上の情報通
信信号の到達確認をハードウェアにより処理し、受信側
に情報通信信号が届いたことを送信側でハードウェアに
より検出することができ、受信確認をするためにソフト
ウェアを使用する必要が無くなるため、ＣＰＵのソフト
ウェアや演算処理の負荷が軽くなり、ＣＰＵの他の処理
による演算処理の待ち時間が削減され、結果として情報
通信機能の性能が向上するようになる。又、この信号到
達確認回路を用いた情報通信ネットワークシステムで
は、信号到達確認回路を含む複数の情報通信装置を到達
確認専用の到達確認用バスに接続し、通信用バス型ネッ
トワーク上で情報通信信号そのものを送信するだけで済
むようにしているため、通信用バス型ネットワーク上の
信号トラフィックが軽減され、情報通信信号の待ち状態
や衝突が減り、データ送信処理能力が向上するようにな
る。
【図１】本発明の一実施例に係る信号到達確認回路を含
む情報通信ネットワークシステムの基本構成を示した簡
易ブロック図である。
む情報通信ネットワークシステムの基本構成を示した簡
易ブロック図である。
【図２】図１に示す情報通信ネットワークシステムの信
号到達確認回路に関する細部構成を示した回路ブロック
図である。
号到達確認回路に関する細部構成を示した回路ブロック
図である。
【図３】図２に示す信号到達確認回路の各部における処
理信号の波形を示したタイミングチャートである。
理信号の波形を示したタイミングチャートである。
１１1 〜１１n 通信用回路 ２１1 〜２１n 信号到達確認回路 ３１ 通信用バス型ネットワーク ３２ 到達確認用バス ４１ 信号送信状態検出回路 ４２，４３，４９ トライステートバッファ ４４，４６ アドレス抽出回路 ４５，４７ アドレス比較回路 ４８ ゲート ５０ ＡＣＫ信号認識回路 １０１ アドレス信号出力部 １０２，１０４ アドレス比較部 １０３ ＡＣＫ信号出力部
Claims (3)
- 【請求項１】 通信用バス型ネットワークで伝送される
情報通信信号の送信先アドレスを示す送信先アドレス信
号，及び送信先に該送信先アドレス信号が届いたことを
表わす肯定応答信号を伝送する到達確認用バスに接続さ
れる信号到達確認回路であって、前記通信用バス型ネッ
トワークへの送信状態を前記送信先アドレス信号に基づ
いて検出する信号送信状態検出回路と、前記到達確認用
バスに前記送信先アドレス信号を出力するアドレス信号
出力部と、前記到達確認用バスで伝送される前記送信先
アドレス信号に関する送信先アドレスと自分のアドレス
とを比較する第１のアドレス比較部と、前記通信用バス
型ネットワークで伝送される前記送信先アドレス信号に
関する送信先アドレスと自分のアドレスとを比較する第
２のアドレス比較部と、前記肯定応答信号を出力する肯
定応答信号出力部と、前記肯定応答信号を認識する肯定
応答認識回路とを有することを特徴とする信号到達確認
回路。 - 【請求項２】 請求項１記載の信号到達確認回路におい
て、前記第１のアドレス比較部は前記肯定応答認識回路
を含んで成ることを特徴とする信号到達確認回路。 - 【請求項３】 請求項１又は２記載の信号到達確認回路
及び前記通信用バス型ネットワークに接続される通信用
回路を含むと共に、該通信用回路より前記送信先アドレ
ス信号を該信号到達確認回路における前記第２のアドレ
ス比較部へ該通信用バス型ネットワークを介して送出す
る情報通信装置を複数備えて成ることを特徴とする情報
通信ネットワークシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21822896A JP2833619B2 (ja) | 1996-08-20 | 1996-08-20 | 信号到達確認回路及びそれを用いた情報通信ネットワークシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21822896A JP2833619B2 (ja) | 1996-08-20 | 1996-08-20 | 信号到達確認回路及びそれを用いた情報通信ネットワークシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065715A JPH1065715A (ja) | 1998-03-06 |
| JP2833619B2 true JP2833619B2 (ja) | 1998-12-09 |
Family
ID=16716624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21822896A Expired - Lifetime JP2833619B2 (ja) | 1996-08-20 | 1996-08-20 | 信号到達確認回路及びそれを用いた情報通信ネットワークシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833619B2 (ja) |
-
1996
- 1996-08-20 JP JP21822896A patent/JP2833619B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1065715A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4785396A (en) | Push-pull serial bus coupled to a plurality of devices each having collision detection circuit and arbitration circuit | |
| US5442750A (en) | System for transmitting data between systems using selected subsets of plural interconnecting bus lines and including selection of a compatible transmission speed | |
| EP0602806A2 (en) | High-level data link controller (HDLC) receiver | |
| JP3377798B2 (ja) | Ｉｅｅｅ４８８インターフェイスとメッセージ処理法 | |
| KR100275023B1 (ko) | Ic 카드 리더라이터 및 그 제어방법 | |
| JPH1028150A (ja) | 通信システム | |
| EP0893019B1 (en) | Multiplex communication interface circuit and method | |
| JP2833619B2 (ja) | 信号到達確認回路及びそれを用いた情報通信ネットワークシステム | |
| JP2004505474A (ja) | Ｃａｎ通信ラインを動作させるためのステーション及び方法 | |
| US6594283B1 (en) | Network communication device | |
| US5854792A (en) | Network connection apparatus | |
| US7174395B2 (en) | Communication interface method and device utilizing direct memory access data transfer | |
| JPS6120447A (ja) | 情報通信制御方法 | |
| JP2000316034A (ja) | 通信システム | |
| JP2541492B2 (ja) | マイクロプロセッサ遠隔リセット方式 | |
| JPH0983562A (ja) | ネットワークのデータ中継システム及びネットワークシステムに適用されるデータ中継処理方法 | |
| JP3753622B2 (ja) | パケット送受信装置 | |
| JP2829550B2 (ja) | 通信制御用ｌｓｉ | |
| KR0141294B1 (ko) | 퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서 | |
| JP3452851B2 (ja) | 通信プロトコル変換装置 | |
| JPH08272719A (ja) | 通信インタフェース回路 | |
| JPH0357339A (ja) | データ衝突検知方式及びデータ衝突検知装置 | |
| JPH07135509A (ja) | Ｌａｎコントローラ | |
| JP3432328B2 (ja) | バスアクセス制御装置 | |
| JP2696105B2 (ja) | ネットワーク相互接続回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980902 |