JP2833281B2 - Clock Synchronization Method for Duplex Loop Network - Google Patents
Clock Synchronization Method for Duplex Loop NetworkInfo
- Publication number
- JP2833281B2 JP2833281B2 JP3198135A JP19813591A JP2833281B2 JP 2833281 B2 JP2833281 B2 JP 2833281B2 JP 3198135 A JP3198135 A JP 3198135A JP 19813591 A JP19813591 A JP 19813591A JP 2833281 B2 JP2833281 B2 JP 2833281B2
- Authority
- JP
- Japan
- Prior art keywords
- control information
- clock
- node
- master node
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、二重化ループネットワ
ークにおいてクロック同期を確立する方法に関するもの
である。The present invention relates to a method for establishing clock synchronization in a duplex loop network.
【０００２】[0002]
【従来の技術】二重化ループネットワークは、複数のノ
ードを０系および１系の伝送路によって互いに逆回りに
接続して構成される。ノードの一つはマスタノードとさ
れ、それ以外のスレーブノードはマスタノードのクロッ
クに従属して動作する。このような二重化ループネット
ワークでは、伝送路などの異常が発生したときスレーブ
ノードはマスタノードと通信しながらマスタノードの代
行処理を行うようになっているが、代行処理を行えるス
レーブノードの数は制限されている。2. Description of the Related Art A duplex loop network is formed by connecting a plurality of nodes in mutually opposite directions by means of transmission lines of system 0 and system 1. One of the nodes is a master node, and the other slave nodes operate according to the clock of the master node. In such a redundant loop network, when an error such as a transmission line occurs, the slave node communicates with the master node and performs proxy processing of the master node, but the number of slave nodes that can perform proxy processing is limited. Have been.
【０００３】[0003]
【発明が解決しようとする課題】従って、伝送路などの
異常によりマスタノードの代行処理を行えないスレーブ
ノードだけが正常に接続されている状態となった場合、
正常に接続されているにもかかわらず、マスタノードの
代行処理を行えるスレーブノードが存在しないため、通
信は不可能となってしまう。Therefore, when only the slave node which cannot perform the substitute processing of the master node due to an abnormality in the transmission path or the like is normally connected,
Despite the normal connection, there is no slave node that can perform the proxy processing of the master node, so that communication becomes impossible.
【０００４】このような問題を解決するため、すべての
スレーブノードがマスタノードの代行処理を行えるよう
にすることも可能であるが、その場合にはマスタノード
とすべてのスレーブノード間で制御のための通信が必要
となり、ノード間でやり取りする制御情報の情報量が非
常に多くなるという新たな問題が生じる。[0004] In order to solve such a problem, it is possible to allow all the slave nodes to perform the substitute process of the master node. In this case, however, the control between the master node and all the slave nodes is performed. Communication is required, and the amount of control information exchanged between nodes becomes very large.
【０００５】本発明の目的は、このような問題を解決
し、マスタノードとスレーブノードとの間でやり取りす
る制御情報の情報量を増やすことなくすべてのスレーブ
ノードがマスタノードの代行処理を行えるようにする二
重化ループネットワークのクロック同期方法を提供する
ことにある。[0005] An object of the present invention is to solve such a problem and to enable all the slave nodes to perform the proxy processing of the master node without increasing the amount of control information exchanged between the master node and the slave nodes. It is an object of the present invention to provide a clock synchronization method for a duplex loop network.
【０００６】[0006]
【課題を解決するための手段】本発明は、マスタノー
ド、およびこのマスタノードからのクロックに従属する
複数のスレーブノードが０系および１系の伝送路によっ
て互いに逆回りに接続された二重化ループネットワーク
のためのクロック同期方式において、前記マスタノード
に、制御情報を前記０系および前記１系の伝送路に送出
させ、前記スレーブノードに、前記制御情報を前記伝送
路を通じて受け取って、次のノードへ送出させ、前記制
御情報を受け取った前記０系あるいは前記１系の伝送路
からのクロックに従属させ、前記制御情報が伝送路の異
常により前記０系および前記１系の伝送路の両方から入
力されなくなった場合には、ノード番号により決まる所
定の時間が経過した後、内部クロックにより動作させ、
かつ前記０系および前記１系の伝送路の両方に前記制御
情報を送出させ、伝送路の異常が復旧した場合には、内
部クロック動作から先に前記マスタノードからの制御情
報を受信した前記０系あるいは前記１系の伝送路からの
クロックに従属させることを特徴とする。According to the present invention, there is provided a dual loop network in which a master node and a plurality of slave nodes subordinate to a clock from the master node are connected to each other by transmission lines of system 0 and system 1 in opposite directions. The master node sends control information to the 0-system and 1-system transmission lines, and the slave node receives the control information through the transmission line to the next node. is sent, clock slaved from the transmission path of the 0 system or the 1 system that has received the control information, different said control information of the transmission path
If the input is not always input from both of the transmission paths of the 0-system and the 1-system, the internal clock is used after a predetermined time determined by the node number has elapsed.
When the control information is sent to both the 0-system and 1-system transmission lines, and the abnormality of the transmission line is recovered,
Control information from the master node before the internal clock operation.
From the transmission line of the system 0 or system 1
It is characterized by being dependent on a clock .
【０００７】[0007]
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明によるクロック同期方法にもと
づく二重化ループネットワークの一例を示す。このネッ
トワークは、マスタノードＭ、およびスレーブノードＳ
１〜Ｓ４を、０系および１系の伝送路によって互いに逆
回りに接続して構成されている。そして、マスタノード
Ｍは、制御情報を０系および１系の伝送路に送出する機
能を有している。一方、スレーブノードＳ１〜Ｓ４は、
制御情報を抽出して次のノードへ送出する機能を有して
おり、また、制御情報が入力される０系あるいは１系の
伝送路のクロックに従属して動作する。スレーブノード
Ｓ１〜Ｓ４はさらに、制御情報が０系および１系の伝送
路の両方から入力されなくなった場合には、ノード番号
により決る所定の時間が経過した後、内部クロックによ
り動作し、かつ０系および１系の伝送路の両方に制御情
報を送出する。Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows an example of a duplex loop network based on a clock synchronization method according to the present invention. This network comprises a master node M and a slave node S
1 to S4 are connected in opposite directions by a 0-system and 1-system transmission line. The master node M has a function of transmitting control information to the 0-system and 1-system transmission lines. On the other hand, the slave nodes S1 to S4
It has a function of extracting control information and sending it to the next node, and operates in accordance with the clock of the 0-system or 1-system transmission line to which the control information is input. When the control information is no longer input from both the 0-system and 1-system transmission lines, the slave nodes S1 to S4 operate with the internal clock after a predetermined time determined by the node number has elapsed. The control information is transmitted to both the system and the system 1 transmission line.
【０００８】次に動作を説明する。図１は正常に通信が
行われている状態を示しており、この場合には、すべて
のスレーブノードＳ１〜Ｓ４は、０系および１系の両方
の伝送路から制御情報を受信できるので、各スレーブノ
ードはどちらの系でも自由に選択できる。図中、マーク
Ａはクロックの発生源を示し、○印はクロック従属の選
択先を示している。Next, the operation will be described. FIG. 1 shows a state in which communication is normally performed. In this case, all the slave nodes S1 to S4 can receive control information from both the 0-system and 1-system transmission lines. The slave node can be freely selected in either system. In the figure, a mark A indicates a clock generation source, and a circle indicates a clock-dependent selection destination.
【０００９】次に図２に示すようにスレーブノードＳ１
およびスレーブノードＳ２の間で伝送路に異常が発生し
た場合、スレーブノードＳ１〜Ｓ４では０系の伝送路か
らマスタノードの制御情報が受信されないので、スレー
ブノードＳ３はクロックの従属先を０系の伝送路から１
系の伝送路に切り替える。これにより、スレーブノード
Ｓ２，Ｓ３が互いにクロック従属してマスタノードＭに
クロック従属できず、通信が異常となることが避けられ
る。Next, as shown in FIG.
When an abnormality occurs in the transmission line between the slave node S2 and the slave node S2, the slave nodes S1 to S4 do not receive the control information of the master node from the transmission line of the system 0, so the slave node S3 sets the slave of the clock to the system 1 from transmission line
Switch to the system transmission path. Thus, it is possible to prevent the slave nodes S2 and S3 from substituting the clock with each other and not substituting the clock with the master node M, thereby preventing the communication from becoming abnormal.
【００１０】次に図３に示すようにスレーブノードＳ
１，Ｓ２間の伝送路と、スレーブノードＳ３，Ｓ４間の
伝送路の２箇所で異常が発生した場合には、スレーブノ
ードＳ２，Ｓ３は、０系および１系の伝送路の両方から
マスタノードＭの制御情報を受信できなくなる。従っ
て、スレーブノードＳ２，Ｓ３は所定の時間が経過した
とき、内部クロックに同期して動作することになるが、
この場合、スレーブノード２の方が早く内部クロック動
作に切り替わるとすると、スレーブノードＳ２が先に内
部クロック動作に切り替わり、０系および１系の伝送路
の両方に制御情報を送出し、マスタノードの代行処理を
行う。そして、スレーブノード３は０系の伝送路からス
レーブノードＳ２が送出した制御情報を受信するので、
０系の伝送路にクロック従属する。その結果、マスタノ
ードＭおよびスレーブノードＳ１，Ｓ４間、ならびにス
レーブノードＳ２，Ｓ３間では正常な伝送路を通じて通
信を行うことが可能となる。なお、伝送路の異常が復旧
した場合には、スレーブノードＳ２にはマスタノードＭ
から制御情報が入力されるので、スレーブノードＳ２は
内部クロック動作から、先に制御情報を受信した系の伝
送路に対するクロック従属動作に切り替える。Next, as shown in FIG.
If an abnormality occurs at two points, the transmission path between the transmission nodes 1 and S2 and the transmission path between the slave nodes S3 and S4, the slave nodes S2 and S3 are connected to the master node from both the 0-system and 1-system transmission paths. M control information cannot be received. Therefore, the slave nodes S2 and S3 operate in synchronization with the internal clock when a predetermined time has elapsed,
In this case, assuming that the slave node 2 switches to the internal clock operation earlier, the slave node S2 switches to the internal clock operation first, sends control information to both the 0-system and 1-system transmission lines, and sends the control information to the master node. Perform proxy processing. Then, since the slave node 3 receives the control information sent by the slave node S2 from the 0-system transmission line,
The clock is dependent on the transmission line of system 0. As a result, communication can be performed between the master node M and the slave nodes S1 and S4 and between the slave nodes S2 and S3 through a normal transmission path. When the abnormality of the transmission path is recovered, the slave node S2 becomes the master node M
, The slave node S2 switches from the internal clock operation to the clock dependent operation on the transmission path of the system that has received the control information first.
【００１１】[0011]
【発明の効果】以上説明したように本発明のクロック同
期方法にもとづく二重化ループネットワークでは、マス
タノード、およびこのマスタノードからのクロックに従
属する複数のスレーブノードが０系および１系の伝送路
によって互いに逆回りに接続された二重化ループネット
ワークのためのクロック同期方法において、マスタノー
ドに、制御情報を０系および１系の伝送路に送出させ、
スレーブノードに、制御情報を伝送路を通じて受け取っ
て、次のノードへ送出させ、制御情報を受け取った０系
あるいは１系の伝送路からのクロックに従属させ、制御
情報が０系および１系の伝送路の両方から入力されなく
なった場合には、ノード番号により決る所定の時間が経
過した後、内部クロックにより動作させ、かつ０系およ
び１系の伝送路の両方に制御情報を送出させることを特
徴とする。As described above, in the duplex loop network based on the clock synchronization method of the present invention, the master node and a plurality of slave nodes subordinate to the clock from the master node are connected by the 0-system and 1-system transmission lines. In a clock synchronization method for a duplex loop network connected in opposite directions, a master node sends control information to transmission lines of a 0-system and a 1-system,
The slave node receives the control information through the transmission line and sends it to the next node, and makes the slave node depend on the clock from the transmission line of the system 0 or system 1 which receives the control information, and the control information is transmitted in the system 0 and system 1 When input from both paths is stopped, after a predetermined time determined by the node number has elapsed, operation is performed by the internal clock, and control information is transmitted to both the 0-system and 1-system transmission paths. And
【００１２】従って本発明により、マスタノードとスレ
ーブノードとの間でやり取りする制御情報の情報量を増
やすことなく、すべてのスレーブノードがマスタノード
の代行処理を行えるようにでき、伝送路がどの箇所で異
常となっても正常な伝送路で接続されているノード間の
通信は正常に行うことが可能となる。Therefore, according to the present invention, it is possible to enable all the slave nodes to perform the proxy processing of the master node without increasing the amount of control information exchanged between the master node and the slave node. Even if an error occurs, communication between nodes connected via a normal transmission path can be performed normally.
【図１】本発明のクロック同期方法にもとづく二重化ル
ープネットワークの一例を示すブロック図である。FIG. 1 is a block diagram showing an example of a duplex loop network based on a clock synchronization method of the present invention.
【図２】図１の二重化ループネットワークで異常が発生
した状態を示すブロック図である。FIG. 2 is a block diagram illustrating a state in which an abnormality has occurred in the duplex loop network of FIG. 1;
【図３】図１の二重化ループネットワークで他の異常が
発生した状態を示すブロック図である。FIG. 3 is a block diagram showing a state where another abnormality has occurred in the duplex loop network of FIG. 1;
Ｍ マスタノード Ｓ１〜Ｓ４ スレーブノード M Master node S1 to S4 Slave node
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−86238（ＪＰ，Ａ) 特開 平１−177738（ＪＰ，Ａ) 特開 昭63−7055（ＪＰ，Ａ) 特開 昭61−144942（ＪＰ，Ａ) 特開 昭59−183553（ＪＰ，Ａ) 電子情報通信学会技術研究報告，ＩＮ 91−102，横山幸雄 他，「ＦＤＤＩ− ▲ＩＩ▼サイクル同期方式の検討」，ｐ ｐ．61−66 (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/42 H04L 7/00 ＪＩＣＳＴファイル（ＪＯＩＳ)──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-86238 (JP, A) JP-A-1-17738 (JP, A) JP-A-63-7055 (JP, A) JP-A-61- 144942 (JP, A) JP-A-59-183553 (JP, A) Technical report of IEICE, IN 91-102, Yukio Yokoyama et al. 61-66 (58) Field surveyed (Int. Cl. 6 , DB name) H04L 12/42 H04L 7/00 JICST file (JOIS)
Claims (1)
らのクロックに従属する複数のスレーブノードが０系お
よび１系の伝送路によって互いに逆回りに接続された二
重化ループネットワークのためのクロック同期方式にお
いて、 前記マスタノードに、制御情報を前記０系および前記１
系の伝送路に送出させ、 前記スレーブノードに、 前記制御情報を前記伝送路を通じて受け取って、次のノ
ードへ送出させ、 前記制御情報を受け取った前記０系あるいは前記１系の
伝送路からのクロックに従属させ、 前記制御情報が伝送路の異常により前記０系および前記
１系の伝送路の両方から入力されなくなった場合には、
ノード番号により決まる所定の時間が経過した後、内部
クロックにより動作させ、かつ前記０系および前記１系
の伝送路の両方に前記制御情報を送出させ、伝送路の異常が復旧した場合には、内部クロック動作か
ら先に前記マスタノードからの制御情報を受信した前記
０系あるいは前記１系の伝送路からのクロックに従属さ
せる ことを特徴とする二重化ループネットワークのため
のクロック同期方式1. A clock synchronization system for a duplicated loop network in which a master node and a plurality of slave nodes subordinate to a clock from the master node are connected to each other by transmission lines of system 0 and system 1 in opposite directions. The master node transmits control information to the 0 system and the 1 system.
A clock from the transmission line of the 0-system or the 1-system, which received the control information, received by the slave node, received the control information through the transmission line, and transmitted to the next node. When the control information is no longer input from both the 0-system and 1-system transmission lines due to a transmission line abnormality ,
After a predetermined time determined by the node number has elapsed, the internal clock is operated, and the control information is sent to both the 0-system and 1-system transmission lines . Internal clock operation
Received the control information from the master node earlier
Subordinate to the clock from the transmission line of system 0 or system 1
Clock synchronization method for duplexing loop network, which comprises causing
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198135A JP2833281B2 (en) | 1991-08-08 | 1991-08-08 | Clock Synchronization Method for Duplex Loop Network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198135A JP2833281B2 (en) | 1991-08-08 | 1991-08-08 | Clock Synchronization Method for Duplex Loop Network |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548627A JPH0548627A (en) | 1993-02-26 |
| JP2833281B2 true JP2833281B2 (en) | 1998-12-09 |
Family
ID=16386034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3198135A Expired - Fee Related JP2833281B2 (en) | 1991-08-08 | 1991-08-08 | Clock Synchronization Method for Duplex Loop Network |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833281B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005039121A1 (en) * | 2003-10-17 | 2005-04-28 | Matsushita Electric Industrial Co., Ltd. | Data transmission system, data transmitter, and transmitting method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59183553A (en) * | 1983-04-04 | 1984-10-18 | Anritsu Corp | Loop transmission system |
| JPS61144942A (en) * | 1984-12-18 | 1986-07-02 | Nec Corp | Line switching system in loop data transmission line |
| JPS637055A (en) * | 1986-06-27 | 1988-01-12 | Toshiba Corp | Data transmission station |
-
1991
- 1991-08-08 JP JP3198135A patent/JP2833281B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告，ＩＮ９１−１０２，横山幸雄 他，「ＦＤＤＩ−▲ＩＩ▼サイクル同期方式の検討」，ｐｐ．６１−６６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548627A (en) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4782823B2 (en) | User terminal, master unit, communication system and operation method thereof | |
| JP5060547B2 (en) | Communication system having interface device and master / slave structure | |
| JP4776374B2 (en) | Redundant supervisory control system and redundant switching method for the same system | |
| SK385291A3 (en) | Cross point switch with divided control | |
| AU2001241700B2 (en) | Multiple network fault tolerance via redundant network control | |
| JP3402733B2 (en) | Transmission equipment control system | |
| JP2833281B2 (en) | Clock Synchronization Method for Duplex Loop Network | |
| US6370654B1 (en) | Method and apparatus to extend the fault-tolerant abilities of a node into a network | |
| JP3243264B2 (en) | Fault control method of communication bus in multiprocessor system | |
| JP2884897B2 (en) | Redundant loop network system | |
| US7213167B1 (en) | Redundant state machines in network elements | |
| KR100296403B1 (en) | Redundancy Implementation in Communication Systems | |
| JP3149047B2 (en) | Redundant data processor | |
| KR100423488B1 (en) | Redundancy Structure of Interprocessor Communication Network in Switching System | |
| JPH09288589A (en) | System backup method | |
| JP2000357162A (en) | System for data synchronization between server in decentralized server constitution | |
| JP2000029760A (en) | Database duplexing and matching system and its method | |
| JP2655460B2 (en) | Clock switching method | |
| JPH09274573A (en) | Backup system | |
| KR970002779B1 (en) | Processor status management method in the intelligent network service control/management | |
| JPH0442632A (en) | System management system | |
| JP2000295236A (en) | Atm transmitter | |
| JPH07264240A (en) | Pvc backup system | |
| JPH03184154A (en) | Network control system | |
| JPH1165867A (en) | System doubling method for load decentralized type system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |