JP2832985B2 - Decryption device - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば８ビットのディジタル画像信号を
２ビットに圧縮して伝送した場合に適用される復号装置
に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a decoding apparatus applied when an 8-bit digital image signal is compressed to 2 bits and transmitted.

〔従来の技術〕 ディジタル画像信号の２次元的な相関を利用し、ディ
ジタル画像信号を小領域であるブロックに分割し、ブロ
ックに含まれる複数画素を元のビット数より短いビット
数のコード信号に符号化するブロック符号化が知られて
いる。[Prior Art] Using a two-dimensional correlation of a digital image signal, the digital image signal is divided into blocks, which are small areas, and a plurality of pixels included in the block are converted into a code signal having a bit number shorter than the original bit number. Block coding to encode is known.

本願出願人は、特開昭61−144989号公報に記載されて
いるような、２次元ブロック内に含まれる複数画素の最
大値及び最小値の差であるダイナミックレンジを求め、
このダイナミックレンジに適応した符号化を行う適合符
号化装置を提案している。また、特開昭62−92620号公
報に記載されているように、複数フレームに各々含まれ
る領域の画素から形成された３次元ブロックに関してダ
イナミックレンジに適応した符号化を行う適応符号化装
置が提案されている。更に、特開昭62−128621号公報に
記載されているように、量子化を行った時に生じる最大
歪みが一定となるように、ダイナミックレンジに応じて
ビット数が変化する可変長符号化方法が提案されてい
る。The applicant of the present application obtains a dynamic range, which is a difference between the maximum value and the minimum value of a plurality of pixels included in a two-dimensional block, as described in JP-A-61-144989.
An adaptive coding apparatus that performs coding adapted to the dynamic range has been proposed. Further, as described in Japanese Patent Application Laid-Open No. 62-92620, an adaptive coding apparatus that performs coding adaptive to a dynamic range with respect to a three-dimensional block formed from pixels in an area included in each of a plurality of frames is proposed. Have been. Further, as described in Japanese Patent Application Laid-Open No. 62-128621, a variable length encoding method in which the number of bits changes according to a dynamic range so that the maximum distortion generated when quantization is performed is constant. Proposed.

これらのダイナミックレンジに適応した符号化（ADRC
と称する）は、画質の劣化が少なく、また、効率が良い
ものである。ADRCの復号側では、量子化ビット数ｎの場
合に、ダイナミックレンジを2ⁿ個に分割してなるレベル
範囲の中央値を復号レベルとして出力していた。Coding adapted to these dynamic ranges (ADRC
Is referred to as "), the image quality is little degraded and the efficiency is high. On the decoding side of the ADRC, when the number of quantization bits is n, the median of the level range obtained by dividing the dynamic range into 2 ⁿ is output as the decoding level.

しかしながら、ADRCの量子化ビット数が少ない場合、
伝送データをより圧縮するために、ADRCで得られたコー
ド信号の上位のビットのみを伝送する場合には、復元さ
れたデータと原データとの誤差（量子化歪）が大きくな
る問題が生じる。However, when the number of quantization bits of ADRC is small,
In the case where only higher-order bits of a code signal obtained by ADRC are transmitted in order to further compress transmission data, there is a problem that an error (quantization distortion) between the restored data and the original data increases.

本願出願人は、この問題を解決するために、特開平１
−200884号公報に記載されているように、注目画素と周
辺の画素との大小関係に応じた補正コードを形成し、こ
の補正コードを注目画素の符号化コードに加算し、加算
した結果を復号する復号装置を提案している。この復号
装置に依れば、何等の対策を行っていない場合に比し
て、より細分化された復号レベルを有する復元レベルが
得られ、量子化歪が低減される。In order to solve this problem, the present applicant has disclosed Japanese Patent Laid-Open No.
As described in Japanese Patent Application Laid-Open No. 200884, a correction code corresponding to the magnitude relationship between a target pixel and surrounding pixels is formed, this correction code is added to an encoded code of the target pixel, and the result of the addition is decoded. To propose a decryption device. According to this decoding device, a restoration level having a more subdivided decoding level is obtained, and quantization distortion is reduced, as compared with a case where no countermeasures are taken.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

先に提案されている方式は、注目画素と周辺画素の大
小関係に注目しているので、ブロック内の画像が平坦な
場合に対して有効であっても、ブロック内に画像のエッ
ジが含まれているときには、誤差を充分に小さくできな
い問題があった。Since the previously proposed method focuses on the magnitude relationship between the pixel of interest and surrounding pixels, even if the image in the block is effective for a flat image, the edge of the image is not included in the block. In some cases, the error cannot be reduced sufficiently.

従って、この発明の目的は、注目画素と周辺画素との
パターンに応じて補正コードを発生することで、伝送さ
れる各画素のビット数より多いビット数に相当する良質
な復元画像が得られる復号装置を提供することにある。Therefore, an object of the present invention is to generate a correction code in accordance with a pattern of a target pixel and a peripheral pixel, thereby obtaining a high-quality restored image corresponding to a bit number larger than the bit number of each transmitted pixel. It is to provide a device.

この発明の他の目的は、周辺画素が注目画素と異なる
ブロックに含まれる場合に、注目画素のブロック内のデ
ータに補正し、この補正された周辺画素のデータを参照
することで、パターン分類を原データと忠実に行うこと
ができる復号装置を提供することにある。Another object of the present invention is to perform pattern classification by correcting data in a block of a target pixel when the peripheral pixel is included in a block different from the target pixel and referring to the corrected data of the peripheral pixel. An object of the present invention is to provide a decoding device that can faithfully perform original data.

〔課題を解決するための手段〕[Means for solving the problem]

この発明は、受信された第１のビット数を有する伝送
データを、第１のビット数より多いビット数である第２
のビット数を有する画素データに変換する復号装置にお
いて、注目画素の伝送データに基づいて、周辺画素を取
り出す手段と、注目画素の伝送データと、取り出された
複数の周辺画素の伝送データとに基づいてビットパター
ンを形成する手段と、ビットパターンに基づいて、補正
コードを発生するメモリ手段と、注目画素の伝送データ
を上位ビットとし、補正コードを下位ビットとして合成
データを形成する手段とを有し、メモリ手段のビットパ
ターンに対応する各アドレスには、複数の補正コードの
内で所定期間における発生頻度が最大のものが格納さ
れ、ビットパターンを形成する手段は、取り出された複
数の周辺画素の中で、注目画素と同一のブロックに含ま
れない周辺画素のデータを復号し、得られた周辺画素の
復号値を再量子化する手段を有することを特徴とする復
号装置である。The present invention converts the received transmission data having the first number of bits into a second number of bits having a number of bits larger than the first number of bits.
Means for extracting peripheral pixels based on the transmission data of the pixel of interest, based on the transmission data of the pixel of interest, and the transmission data of the extracted plurality of peripheral pixels. Means for generating a correction code based on the bit pattern, and means for forming transmission data of a target pixel as upper bits and forming the correction code as lower bits as synthetic data. In each address corresponding to the bit pattern of the memory means, the one having a maximum frequency of occurrence in a predetermined period among a plurality of correction codes is stored, and the means for forming the bit pattern includes a plurality of correction codes of the plurality of taken out peripheral pixels. Inside, decodes data of peripheral pixels that are not included in the same block as the target pixel, and requantizes the decoded value of the obtained peripheral pixels. A decoding device characterized in that it comprises a means.

〔作用〕[Action]

受信側のメモリ25には、パターン分類に対応する答
（補正コードCR）が格納されている。復号しようとする
注目画素と周辺画素（例えば４個の画素）との受信され
たデータからなる14ビットでパターンが分類される。こ
のパターンがメモリ25にアドレス信号として供給され、
補正コードCRがメモリ25から読み出される。この補正コ
ードCRが注目画素の下位ビットとされ、受信された上位
ビットと合成回路26で合成される。合成回路26からの４
ビットのモードがADRCの復号回路27に供給され、８ビッ
トのコードが復元される。The answer (correction code CR) corresponding to the pattern classification is stored in the memory 25 on the receiving side. The pattern is classified by 14 bits consisting of received data of a target pixel to be decoded and peripheral pixels (for example, four pixels). This pattern is supplied to the memory 25 as an address signal,
The correction code CR is read from the memory 25. The correction code CR is set as the lower bits of the target pixel, and is synthesized with the received upper bits by the synthesizing circuit 26. 4 from synthesis circuit 26
The bit mode is supplied to the ADRC decoding circuit 27, and the 8-bit code is restored.

注目復号画素がブロック同士の境界付近にある場合に
は、参照しようとする周辺画素が他のブロックに含まれ
る場合が生じる。ブロック毎に圧縮しているので、他の
ブロックに含まれる画素データをそのままで参照するこ
とができない。この問題の解決のために、周辺画素が他
のブロックの時には、注目画素が含まれるブロックのデ
ータに適合するように他のブロックの周辺画素を補正
し、補正されたデータを参照してパターン分類がなされ
る。周辺画素のデータは、３ビットのコードであり、従
って、メモリ25に対するアドレスは、（３×４＋２＝1
4）ビットである。If the decoded pixel of interest is near the boundary between blocks, a peripheral pixel to be referred to may be included in another block. Since compression is performed for each block, pixel data included in other blocks cannot be referred to as it is. In order to solve this problem, when the peripheral pixel is another block, the peripheral pixel of the other block is corrected so as to match the data of the block including the target pixel, and the pattern classification is performed with reference to the corrected data. Is made. The data of the peripheral pixels is a 3-bit code, and the address for the memory 25 is (3 × 4 + 2 = 1).
4) Bits.

パターン分類により伝送されなかった下位ビットを復
元するので、復元画像の画質を向上できる。Since the lower bits not transmitted by the pattern classification are restored, the quality of the restored image can be improved.

〔実施例〕〔Example〕

以下、この発明の一実施例について図面を参照して説
明する。第１図は、この一実施例の送信側の構成を示
し、１で示す入力端子に、１サンプルが８ビットにディ
ジタル化されたディジタルビデオデータが供給される。
ビデオデータは、ブロック化回路２で、走査線の順序か
らブロックの順序にデータの配列が変換される。例えば
１フレームの画面が第２図に示すような（４ライン×２
画素）のブロックに細分化される。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of the transmitting side of this embodiment, and digital video data in which one sample is digitized to 8 bits is supplied to an input terminal indicated by 1.
The video data is converted by the blocking circuit 2 from a scan line order to a block order. For example, the screen of one frame is as shown in FIG. 2 (4 lines × 2
Pixel).

ブロック化回路２の出力信号が最大値及び最小値検出
回路３及び遅延回路４に供給される。検出回路３は、ブ
ロックの最大値MAXと最小値MINとを検出する。遅延回路
４は、最大値MAX及び最小値MINを検出する時間、データ
を遅延させる。演算回路５で（MAX−MIN）の演算がさ
れ、減算回路５からダイナミックレンジDRが得られる。
ダイナミックレンジDRが割算回路６に供給され、ダイナ
ミックレンジDRが1/16とされる。割算回路６は、シフト
回路で構成できる。この割算回路６から量個化ステップ
Δが得られる。減算回路７では、遅延回路４からのビデ
オデータから最小値MINが減算され、減算回路７から最
小値が除去されたビデオデータが得られる。The output signal of the blocking circuit 2 is supplied to the maximum and minimum value detection circuit 3 and the delay circuit 4. The detection circuit 3 detects the maximum value MAX and the minimum value MIN of the block. The delay circuit 4 delays data for a time for detecting the maximum value MAX and the minimum value MIN. The arithmetic circuit 5 calculates (MAX−MIN), and the subtraction circuit 5 obtains the dynamic range DR.
The dynamic range DR is supplied to the division circuit 6, and the dynamic range DR is set to 1/16. The division circuit 6 can be constituted by a shift circuit. From the dividing circuit 6, a quantifying step Δ is obtained. In the subtraction circuit 7, the minimum value MIN is subtracted from the video data from the delay circuit 4, and video data from which the minimum value has been removed is obtained from the subtraction circuit 7.

減算回路７の出力データ及び量子化ステップΔが量子
化回路８に供給される。量子化回路８から元のビット数
（８ビット）より少ないビット数例えば４ビットの量子
化コードDTが得られる。この量子化コードDTが分離回路
９に供給され、上位の２ビットのコードDTuと下位の２
ビットのコードDTlとに分けられる。コードDTuがフレー
ム化回路10と補正コード発生回路11に供給され、コード
DTlが補正コード受性回路11に供給される。注目画素の
周辺画素が他のブロックに含まれる時に、この周辺画素
を注目画素のブロック内のコードに適合するように補正
（再量子化）するために、補正コード発生回路11には、
ダイナミックレンジDRと最小値MINとが供給される。The output data of the subtraction circuit 7 and the quantization step Δ are supplied to the quantization circuit 8. From the quantization circuit 8, a quantization code DT having a bit number smaller than the original bit number (8 bits), for example, 4 bits is obtained. This quantized code DT is supplied to the separating circuit 9 and the upper two-bit code DTu and the lower two bits
It is divided into bit codes DTL. The code DTu is supplied to the framing circuit 10 and the correction code generation circuit 11, and the code
DTl is supplied to the correction code acceptance circuit 11. When a peripheral pixel of the target pixel is included in another block, the correction code generation circuit 11 includes a correction code generation circuit 11 for correcting (requantizing) the peripheral pixel so as to match the code in the block of the target pixel.
A dynamic range DR and a minimum value MIN are supplied.

量子化回路８は、ダイナミックレンジDRに適応した量
子化を行う。つまり、ダイナミックレンジDRを（2⁴＝1
6）等分した量子化ステップΔで、最小値が除去された
ビデオデータが除算され、商を切り捨てで整数化した値
が量子化コードDTとされる。量子化回路８は、除算回路
或いはROMで構成される。The quantization circuit 8 performs quantization adapted to the dynamic range DR. In other words, if the dynamic range DR is (2 ⁴ = 1
6) In the equally divided quantization step Δ, the video data from which the minimum value has been removed is divided, and the value obtained by rounding down the quotient and converting it to an integer is used as the quantization code DT. The quantization circuit 8 is constituted by a division circuit or a ROM.

ダイナミックレンジDRは、最小値MIN及びコードDTuが
フレーム化回路10で伝送データに変換され、スイッチ回
路12に供給される。フレーム化回路10は、ダイナミック
レンジDR、最小値MIN及びコードDTuがバイトシリアルに
配列され、同期信号が付加された伝送データを形成す
る。また、フレーム化回路10では、付加的コード（DR、
MIN）とコードDTuに対するエラー訂正符号の符号化がな
される。上述のように、この実施例では、１画素が８ビ
ットの原データがATRCにより、４ビットの量子化コード
に圧縮され、更に、量子化コードの上位２ビットが選択
されて伝送される。In the dynamic range DR, the minimum value MIN and the code DTu are converted into transmission data by the framing circuit 10 and supplied to the switch circuit 12. The framing circuit 10 forms transmission data to which the dynamic range DR, the minimum value MIN, and the code DTu are arranged byte-serial and to which a synchronization signal is added. In addition, the framing circuit 10 adds additional codes (DR,
MIN) and the code DTu are encoded with an error correction code. As described above, in this embodiment, the original data of 8 bits per pixel is compressed by the ATRC into a 4-bit quantization code, and the upper 2 bits of the quantization code are selected and transmitted.

スイッチ回路12には、補正コード発生回路11で形成さ
れた補正コードCRが供給される。スイッチ回路12の出力
端子13に伝送データが取り出される。補正コードCRは、
各フレームで１回発生し、ブランキング期間等を利用し
て伝送データに先立って伝送される。伝送路は、例えば
磁気テープと回転ヘッドとで構成された記録及び再生の
過程である。The correction code CR generated by the correction code generation circuit 11 is supplied to the switch circuit 12. Transmission data is taken out to the output terminal 13 of the switch circuit 12. The correction code CR is
It occurs once in each frame and is transmitted prior to transmission data using a blanking period or the like. The transmission path is, for example, a recording and reproducing process composed of a magnetic tape and a rotary head.

第３図は、受信側の構成を示し、21で示す入力端子に
受信データが供給される。受信データは、スイッチ回路
22に供給され、伝送データと補正データCRとに分けられ
る。伝送データは、フレーム分解回路23に供給され、補
正データCRがメモリ25に書き込まれる。FIG. 3 shows the configuration of the receiving side, and received data is supplied to an input terminal indicated by 21. The received data is a switch circuit
22 and is divided into transmission data and correction data CR. The transmission data is supplied to the frame decomposition circuit 23, and the correction data CR is written in the memory 25.

フレーム分解回路23では、エラー訂正符号の復号がさ
れ、また、ダイナミックレンジDR、最小値MIN及びコー
ドDTuが分離される。コードDTu、ダイナミックレンジDR
及び最小値MINが周辺画素検出回路24に供給され、第４
図Ａに示すように、復号しようとする注目画素データYu
の上下左右に夫々位置する画素データAu、Bu、Cu、Du
（３ビット×４＝12ビット）が周辺画素検出回路24から
出力される。In the frame decomposition circuit 23, the error correction code is decoded, and the dynamic range DR, the minimum value MIN, and the code DTu are separated. Code DTu, dynamic range DR
And the minimum value MIN are supplied to the peripheral pixel detection circuit 24.
As shown in FIG. A, target pixel data Yu to be decoded
Pixel data Au, Bu, Cu, Du located at the top, bottom, left and right of
(3 bits × 4 = 12 bits) is output from the peripheral pixel detection circuit 24.

周辺画素検出回路24は、周辺画素のデータを同時に出
力すると共に、ブロックの境界付近の画素が注目画素の
ために、一部の周辺画素が他のブロックに属することを
検出し、検出された他のブロックの周辺画素を注目画素
のブロックに適合するように補正する。例えばブロック
３が注目画素が含まれるブロック（第２図参照）の場合
に、ブロックの左上の隅の画素が注目画素の場合には、
第４図Ｂに示すように、画素データAu及びBuが他のブロ
ック１及びブロック２に夫々含まれる。この時には、画
素データAu及びBuの夫々がブロック３に適合するように
補正される。The peripheral pixel detection circuit 24 outputs the data of the peripheral pixels at the same time, detects that the pixels near the boundary of the block are the target pixel, and detects that some of the peripheral pixels belong to another block. Is corrected so as to be adapted to the block of the pixel of interest. For example, if the block 3 is a block including the target pixel (see FIG. 2), and if the pixel at the upper left corner of the block is the target pixel,
As shown in FIG. 4B, pixel data Au and Bu are included in other blocks 1 and 2, respectively. At this time, each of the pixel data Au and Bu is corrected so as to conform to the block 3.

周辺画素検出回路24からの12ビットとコードDTu（注
目画素データYu）の計14ビットがメモリ25にアドレスと
して供給される。この14ビットがブロックの大きさの局
所的パターンを示し、メモリ25からは、２ビットの補正
コードCRが読み出される。コードDTuと補正コードCRと
が合成回路26に供給され、コードDTuを上位ビットと
し、補正コードCRを下位ビットとして４ビットのコード
信号が合成回路26で形成される。A total of 14 bits including the 12 bits from the peripheral pixel detection circuit 24 and the code DTu (target pixel data Yu) are supplied to the memory 25 as addresses. The 14 bits indicate the local pattern of the block size, and the 2-bit correction code CR is read from the memory 25. The code DTu and the correction code CR are supplied to the synthesizing circuit 26, and the synthesizing circuit 26 forms a 4-bit code signal using the code DTu as upper bits and the correction code CR as lower bits.

合成回路26からの４ビットのコード信号が復号回路27
に供給される。復号回路27には、フレーム分解回路23か
らのダイナミックレンジDRが供給され、ADRCの復号がさ
れる。復号回路27の出力信号とフレーム分解回路23から
の最小値MINとが加算回路28に供給され、加算回路28か
ら８ビットの復元データが得られる。この復元データが
ブロック分解回路29に供給され、ブロックの順序が走査
の順序に戻される。ブロック分解回路29の出力端子30に
復元データが得られる。The 4-bit code signal from the synthesizing circuit 26 is
Supplied to The dynamic range DR from the frame decomposition circuit 23 is supplied to the decoding circuit 27, and ADRC is decoded. The output signal of the decoding circuit 27 and the minimum value MIN from the frame decomposition circuit 23 are supplied to the addition circuit 28, and the addition circuit 28 obtains 8-bit restored data. The restored data is supplied to the block decomposing circuit 29, and the order of the blocks is returned to the order of scanning. The restored data is obtained at the output terminal 30 of the block decomposition circuit 29.

送信側に設けられている補正コード発生回路11の一例
を第５図に示す。分離回路９からの量子化コードDTの上
位２ビットDTuが周辺画素検出回路41及びセレクタ42に
供給され、下位２ビットDTlがセレクタ42に供給され
る。周辺画素検出回路41により、注目画素データYu（DT
u）の周辺の４個のコードAu、Bu、Cu、Du（第４図参
照）が取り出され、これらの（４×３＋２＋２＝16）ビ
ットのコードがセレクタ42に供給される。また、周辺画
素検出回路41は、周辺画素が注目画素と異なる他のブロ
ックに属することを検出し、他のブロックの周辺画素の
データを注目画素のブロックのデータと適合するように
補正する。セレクタ42は、16ビットのコードとリードア
ドレス発生回路43で形成された16ビットのアドレスとの
一方を選択的にメモリ45に供給する。FIG. 5 shows an example of the correction code generation circuit 11 provided on the transmission side. The upper two bits DTu of the quantization code DT from the separation circuit 9 are supplied to the peripheral pixel detection circuit 41 and the selector 42, and the lower two bits DTu are supplied to the selector 42. By the peripheral pixel detection circuit 41, the target pixel data Yu (DT
Four codes Au, Bu, Cu, and Du (see FIG. 4) around u) are extracted, and these (4 × 3 + 2 + 2 = 16) bit codes are supplied to the selector 42. Further, the peripheral pixel detection circuit 41 detects that the peripheral pixel belongs to another block different from the target pixel, and corrects the data of the peripheral pixel of the other block to match the data of the block of the target pixel. The selector 42 selectively supplies one of the 16-bit code and the 16-bit address formed by the read address generation circuit 43 to the memory 45.

メモリ45から読み出されたデータがスイッチ回路46に
よりレジスタ47（スイッチ回路46が出力端子ａを選択し
ている状態）又は最大値検出回路50（スイッチ回路46が
出力端子ｂを選択している状態）に選択的に供給され
る。レジスタ46の出力とデータ発生回路49からの＋１と
が加算回路48で加算される。加算回路48の出力データが
メモリ45に入力データとして供給される。The data read from the memory 45 is stored in the register 47 by the switch circuit 46 (the state in which the switch circuit 46 selects the output terminal a) or the maximum value detection circuit 50 (the state in which the switch circuit 46 selects the output terminal b). ). The output of the register 46 and +1 from the data generating circuit 49 are added by the adding circuit 48. Output data of the adding circuit 48 is supplied to the memory 45 as input data.

リードアドレス発生回路43で発生したリードアドレス
が検出回路51及びセレクタ52に供給される。検出回路51
は、16ビットのアドレスの上位14ビットが変化したこと
を検出し、検出回路51の出力信号で最大値検出回路50が
リセットされる。セレクタ52は、最大値検出回路50によ
り検出された最大値と対応するリードアドレスを選択す
る。セレクタ52の出力に補正コードCRが得られる。伝送
データを少なくするために、セレクタ52は、リードアド
レスの16ビット全てでなく下位２ビットを補正コードCR
として選択する。The read address generated by the read address generation circuit 43 is supplied to the detection circuit 51 and the selector 52. Detection circuit 51
Detects that the upper 14 bits of the 16-bit address have changed, and the maximum value detection circuit 50 is reset by the output signal of the detection circuit 51. The selector 52 selects a read address corresponding to the maximum value detected by the maximum value detection circuit 50. The correction code CR is obtained at the output of the selector 52. In order to reduce the transmission data, the selector 52 sets the lower 2 bits instead of all 16 bits of the read address to the correction code CR.
Select as

第６図は、メモリ45に記憶されているデータの一例で
ある。注目画素データYuと周辺画素データAu、Bu、Cu、
Duとの14ビットがメモリ45のアドレスの上位側とされ、
Yl（補正コードCR）に相当する２ビット（00、01、10又
は11）がアドレスの下位側とされる。FIG. 6 shows an example of data stored in the memory 45. Attention pixel data Yu and peripheral pixel data Au, Bu, Cu,
The 14 bits with Du are the upper side of the address of the memory 45,
Two bits (00, 01, 10 or 11) corresponding to Yl (correction code CR) are set to the lower side of the address.

補正コードCRを形成するために、最初に１フレームの
量子化コードの夫々を注目画素とした時に、注目画素デ
ータの下位２ビットYlの（00）（01）（10）（11）の夫
々の発生度数が調べられる。このために、１フレームの
最初の初期状態でメモリ45のデータが全て０にクリアさ
れ、また、スイッチ回路46が出力端子ａを選択し、メモ
リ45の読み出しデータの値が＋１されてメモリ45の同じ
アドレスに書き込まれる。例えばYuが（00）であり、A
u、Bu、Cu、Duの全てが（000）であり、Ylが（01）の時
には、メモリ45のアドレス（0000000000000001）のデー
タが読み出され、読み出されたデータが＋１されて上記
のアドレスに書き込まれる。この処理が１フレーム内の
全画素を夫々注目画素としてなされる。その結果、第６
図に示すように、アドレスの上位14ビットで定まる2¹⁴
個のパターンの夫々に関する下位２ビットYlの発生度数
の分布表がメモリ45に形成される。In order to form the correction code CR, when each of the quantization codes of one frame is initially set as a target pixel, each of the lower two bits Yl of the target pixel data (00) (01) (10) (11) The frequency of occurrence is examined. Therefore, in the initial state of one frame, the data in the memory 45 is all cleared to 0, the switch circuit 46 selects the output terminal a, the value of the read data of the memory 45 is incremented by 1, and Written to the same address. For example, Yu is (00) and A
When u, Bu, Cu, and Du are all (000) and Yl is (01), the data at the address (0000000000000001) of the memory 45 is read, and the read data is incremented by one to increase the above address. Is written to. This process is performed with all the pixels in one frame as target pixels. As a result, the sixth
As shown in the figure, 2 ¹⁴
A distribution table of the occurrence frequency of the lower two bits Yl for each of the patterns is formed in the memory 45.

次に、スイッチ回路46が出力端子ｂを選択する状態と
され、メモリ45に格納されている度数のデータが順次読
み出され、度数のデータが最大値検出回路50に供給され
る。アドレスの上位14ビットの夫々で度数が最大の２ビ
ットのコードが最大値検出回路50で検出される。例えば
アドレスの上位14ビットが（00000000000000）の場合に
は、度数n1,n2,n3,n4の中で最大のものと対応する下位
２ビットのアドレスが検出される。最大値検出回路50の
検出信号により、セレクタ52は、度数が最も多い下位２
ビットのアドレスを補正コードCRとして選択する。従っ
て、補正コードCRは、各パターンで発生度数が最大の下
位２ビットを意味している。Next, the switch circuit 46 is set to select the output terminal b, the frequency data stored in the memory 45 is sequentially read, and the frequency data is supplied to the maximum value detection circuit 50. The maximum value detection circuit 50 detects a 2-bit code having a maximum frequency in each of the upper 14 bits of the address. For example, when the upper 14 bits of the address are (00000000000000), the lower 2 bits of the address corresponding to the highest one among the frequencies n1, n2, n3, and n4 are detected. Based on the detection signal of the maximum value detection circuit 50, the selector 52 determines the lower 2
The bit address is selected as the correction code CR. Therefore, the correction code CR means the lower two bits having the maximum occurrence frequency in each pattern.

前述のように、補正コードCRは、受信側のメモリ25
（第３図参照）にフレーム毎に格納される。周辺画素検
出回路41と同様に、他のブロックの周辺画素を注目画素
のブロックに補正する機能を持つ周辺画素検出回路24か
らの14ビットと注目画素のコードの上位２ビットとがメ
モリ25にアドレスとして供給されるので、パターンに応
じた最適な補正コードCRが読み出される。この補正コー
ドCRが受信された上位２ビットと合成されるので、原デ
ータに良く似た４ビットのコードが復元できる。このコ
ードを復元するので、良好な画質の復元画像が得られ
る。As described above, the correction code CR is stored in the memory 25 on the receiving side.
(See FIG. 3). Similarly to the peripheral pixel detecting circuit 41, 14 bits from the peripheral pixel detecting circuit 24 having a function of correcting peripheral pixels of another block to the target pixel block and the upper two bits of the code of the target pixel are addressed to the memory 25. Therefore, the optimum correction code CR according to the pattern is read. Since this correction code CR is combined with the received upper two bits, a 4-bit code very similar to the original data can be restored. Since this code is restored, a restored image of good image quality is obtained.

第４図Ｂのように、周辺画素のデータAuがブロック１
に属し、周辺画素のデータBuがブロック２に属する例に
ついて、コード変換を説明する。ブロック１、ブロック
２、ブロック３のダイナミックレンジDRを夫々DR1、DR
2、DR3と表し、最小値MINを夫々MIN1、MIN2、MIN3と表
す。また、′は、変換後のデータを表す。As shown in FIG. 4B, the data Au of the peripheral pixels is stored in the block 1.
The code conversion will be described for an example in which the data Bu of the peripheral pixels belong to the block 2. The dynamic range DR of block 1, block 2, and block 3 is set to DR1, DR, respectively.
2 and DR3, and the minimum value MIN is represented as MIN1, MIN2 and MIN3, respectively. Further, 'represents data after conversion.

上述の式は、他のブロックに含まれる周辺画素のデー
タがADRC復号され、その復号レベルを注目画素のブロッ
ク３のダイナミックレンジDR3と最小値MIN3を参照して
再量子化することを意味している。このように求められ
た変換後のデータは、２ビットに収まらないので、３ビ
ットで表現し、５以上及び−２以下のレベルで夫々クリ
ップされる。 The above expression means that data of peripheral pixels included in another block is ADRC-decoded, and the decoding level is requantized with reference to the dynamic range DR3 and the minimum value MIN3 of the block 3 of the target pixel. I have. Since the converted data obtained in this way does not fit into 2 bits, it is represented by 3 bits and clipped at a level of 5 or more and -2 or less.

第７図に示す例では、周辺画素Auが含まれるブロック
１が（MAX3＜MAX1、MIN3＞MIN1）の関係にあり、周辺画
素Buが含まれるブロック２が（MAX3＞MFX2、MIN3＞MIN
2）の関係にある。ブロック１及びブロック２では、ブ
ロック３のダイナミックレンジDR3と重なり合う範囲の
レベルが（０、１、２、３）のレベルのコードに符号化
され、ダイナミックレンジDR3より大きい範囲が（４及
び５）のレベルのコードに符号化され、ダイナミックレ
ンジDR3より小さい範囲が（−１及び−２）のレベルの
コードに符号化される。In the example shown in FIG. 7, the block 1 including the peripheral pixels Au has a relationship of (MAX3 <MAX1, MIN3> MIN1), and the block 2 including the peripheral pixels Bu corresponds to (MAX3> MFX2, MIN3> MIN1).
2) In block 1 and block 2, the level of the range overlapping with the dynamic range DR3 of block 3 is encoded into a code of the level (0, 1, 2, 3), and the range larger than the dynamic range DR3 is (4 and 5). A range smaller than the dynamic range DR3 is coded into a (-1 and -2) level code.

周辺画素検出回路24及び41に夫々設けられている他の
ブロックのコードを注目画素のブロックのコードに変換
するためのコード変換回路が第８図に示されている。こ
のコード変換回路は、上述の変換式を実現する構成を有
している。FIG. 8 shows a code conversion circuit for converting the code of another block provided in the peripheral pixel detection circuits 24 and 41 into the code of the block of the pixel of interest. This code conversion circuit has a configuration for realizing the above conversion formula.

即ち、加算回路61及び乗算回路62で上記の式の前項の
分子が求められ、減算回路63及び乗算回路64で後の項の
分子が求められ、両者が加算回路65で加算される。この
加算回路65の出力信号が割算回路66で注目画素のブロッ
クのダイナミックレンジで除算される。割算回路66の出
力信号がクリップ回路67でクリップされ、クリップ回路
67から変換後のデータAu′が得られる。第８図に記入さ
れた各データは、周辺画素データAuをAu′に変換する時
のものを示している。That is, the numerator of the preceding term of the above equation is obtained by the adding circuit 61 and the multiplying circuit 62, and the numerator of the following term is obtained by the subtracting circuit 63 and the multiplying circuit 64, and both are added by the adding circuit 65. The output signal of the adding circuit 65 is divided by the dividing circuit 66 by the dynamic range of the block of the pixel of interest. The output signal of the division circuit 66 is clipped by the clip circuit 67,
The converted data Au 'is obtained from 67. Each data shown in FIG. 8 shows the data when the peripheral pixel data Au is converted to Au '.

なお、上述の実施例と異なり、代表的な絵柄の複数枚
の画像から予め最適な下位２ビットの補正コードを求
め、この補正コードを受信側のメモリに貯える簡略的な
方式を使用しても良い。Unlike the above-described embodiment, a simple method of obtaining an optimum lower-order 2-bit correction code in advance from a plurality of images of a representative pattern and storing the correction code in a memory on the receiving side may be used. good.

また、パターン分類のために、周辺画素のコードに対
して、ブロックのダイナミックレンジDRの情報例えばダ
イナミックレンジDRの上位４ビットを付加することで精
度をより高くしても良い。For pattern classification, the accuracy may be further improved by adding information of the dynamic range DR of the block, for example, the upper 4 bits of the dynamic range DR to the code of the peripheral pixel.

更に、この発明は、ADRC以外に、ブロック毎に上位ビ
ットの平均値及び下位ビットの平均値を伝送したり、平
均値と標準偏差とを伝送するようなブロック符号化に対
しても適用できる。Further, the present invention can be applied to block coding in which the average value of the upper bits and the average value of the lower bits are transmitted for each block, and the average value and the standard deviation are transmitted for each block.

〔発明の効果〕〔The invention's effect〕

この発明では、伝送される各画素のビット数が少なく
ても、復号側でパターンに応じてビット数を増やすの
で、良好な画質の復元画像が得られ、従って、伝送され
るデータ量を大幅に圧縮することができる。また、この
発明では、パターン分類に参照する周辺画素のデータが
他のブロックに属する時には、注目画素のブロックのデ
ータに補正するので、ビット数を増やした時に、より精
度を高くすることができる。According to the present invention, even if the number of bits of each pixel to be transmitted is small, the number of bits is increased in accordance with the pattern on the decoding side, so that a restored image of good image quality can be obtained. Can be compressed. Further, according to the present invention, when the data of the peripheral pixels referred to in the pattern classification belongs to another block, the data is corrected to the data of the block of the target pixel, so that the accuracy can be further improved when the number of bits is increased.

【図面の簡単な説明】[Brief description of the drawings]

第１図はこの発明の一実施例の送信側のブロック図、第
２図はブロックの一例を示す略線図、第３図はこの発明
の一実施例の受信側のブロック図、第４図は注目画素と
周辺画素の配列を示す略線図、第５図及び第６図は補正
コード発生回路のブロック図及びその説明のための略線
図、第７図及び第８図は周辺画素が他のブロックに属す
る時になされる補正の説明のための略線図及びブロック
図である。 図面における主要な符号の説明 1:ディジタル画像データの入力端子、 3:最大値及び最小値検出回路、 8:量子化回路、 9:上位ビットと下位ビットを分離する分離回路、 11:補正コード発生回路、 24:周辺画素検出回路、 25:メモリ、 26:上位ビットと下位ビットを合成する合成回路、 27:復号回路。FIG. 1 is a block diagram of a transmitting side according to an embodiment of the present invention, FIG. 2 is a schematic diagram showing an example of a block, FIG. 3 is a block diagram of a receiving side according to an embodiment of the present invention, and FIG. 5 and 6 are block diagrams of a correction code generation circuit and schematic diagrams for explanation thereof, and FIGS. 7 and 8 are schematic diagrams showing peripheral pixels. FIG. 9 is a schematic diagram and a block diagram for explaining a correction performed when belonging to another block. Explanation of main symbols in the drawings 1: Input terminal for digital image data, 3: Maximum and minimum value detection circuit, 8: Quantization circuit, 9: Separation circuit for separating upper and lower bits, 11: Generation of correction code Circuit, 24: peripheral pixel detection circuit, 25: memory, 26: combining circuit for combining upper and lower bits, 27: decoding circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】受信された第１のビット数を有する伝送デ
ータを、上記第１のビット数より多いビット数である第
２のビット数を有する画素データに変換する復号装置に
おいて、 注目画素の上記伝送データに基づいて、周辺画素を取り
出す手段と、 上記注目画素の伝送データと、上記取り出された複数の
上記周辺画素の上記伝送データとに基づいてビットパタ
ーンを形成する手段と、 上記ビットパターンに基づいて、補正コードを発生する
メモリ手段と、 上記注目画素の伝送データを上位ビットとし、上記補正
コードを下位ビットとして合成データを形成する手段と
を有し、 上記メモリ手段の上記ビットパターンに対応する各アド
レスには、 複数の補正コードの内で所定期間における発生頻度が最
大のものが格納され、 上記ビットパターンを形成する手段は、 上記取り出された複数の上記周辺画素の中で、上記注目
画素と同一のブロックに含まれない周辺画素のデータを
復号し、得られた上記周辺画素の復号値を再量子化する
手段を有することを特徴とする復号装置。1. A decoding device for converting received transmission data having a first number of bits into pixel data having a second number of bits which is a number of bits greater than the first number of bits, the decoding apparatus comprising: Means for extracting a peripheral pixel based on the transmission data; means for forming a bit pattern based on the transmission data of the pixel of interest and the transmission data of the extracted plurality of peripheral pixels; Memory means for generating a correction code based on the above, and means for forming transmission data of the pixel of interest as upper bits and forming the correction code as lower bits to form composite data. At each corresponding address, the one of a plurality of correction codes having the highest occurrence frequency in a predetermined period is stored, and Means for decoding data of peripheral pixels that are not included in the same block as the target pixel among the plurality of extracted peripheral pixels, and requantizes the decoded value of the obtained peripheral pixels. A decoding device, comprising: a decoding unit.