JP2830908B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2830908B2 JP2830908B2 JP7337258A JP33725895A JP2830908B2 JP 2830908 B2 JP2830908 B2 JP 2830908B2 JP 7337258 A JP7337258 A JP 7337258A JP 33725895 A JP33725895 A JP 33725895A JP 2830908 B2 JP2830908 B2 JP 2830908B2
- Authority
- JP
- Japan
- Prior art keywords
- reactive
- film
- sputtering
- flow rate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にスパッタリング成膜法に関するもので
ある。
方法に関し、特にスパッタリング成膜法に関するもので
ある。
【０００２】
【従来の技術】従来の半導体装置の製造方法において、
非反応性スパッタリング成膜から反応性スパッタリング
成膜と連続で行い、半導体基板上に２層膜を形成する方
法が広く使われており、例えば、特開平２−２４４６２
２号や特開平４−２１２２号にその例が記載されてい
る。このような方法について、チタンターゲットと、不
活性ガスとしてアルゴン、反応性ガスとして窒素、反応
生成物として窒化チタンを例として図３（ａ）〜（ｃ）
に示すプロセス手順で説明する。
非反応性スパッタリング成膜から反応性スパッタリング
成膜と連続で行い、半導体基板上に２層膜を形成する方
法が広く使われており、例えば、特開平２−２４４６２
２号や特開平４−２１２２号にその例が記載されてい
る。このような方法について、チタンターゲットと、不
活性ガスとしてアルゴン、反応性ガスとして窒素、反応
生成物として窒化チタンを例として図３（ａ）〜（ｃ）
に示すプロセス手順で説明する。
【０００３】まず、ステップ１でチャンバー内にアルゴ
ンガスを４０ｓｃｃｍ導入する。
ンガスを４０ｓｃｃｍ導入する。
【０００４】次に、ステップ２でチタンターゲットに２
ｋＷの電力を印加して、半導体基板上にチタンを成膜す
る。
ｋＷの電力を印加して、半導体基板上にチタンを成膜す
る。
【０００５】続いて、ステップ３でチタンターゲットに
印加した電力を０ｋＷにして、アルゴン流量を２０ｓｃ
ｃｍに減らし、窒素流量を２０ｓｃｃｍ加える。
印加した電力を０ｋＷにして、アルゴン流量を２０ｓｃ
ｃｍに減らし、窒素流量を２０ｓｃｃｍ加える。
【０００６】更に、ステップ４でチタンターゲットに４
ｋＷの電力を印加して、窒化チタンの反応性スパッタリ
ングを行い、チタン膜を成膜した半導体基板上に窒化チ
タン膜を成膜する。
ｋＷの電力を印加して、窒化チタンの反応性スパッタリ
ングを行い、チタン膜を成膜した半導体基板上に窒化チ
タン膜を成膜する。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、スパッタリングプロセスの条件に
より、反応生成膜が目的とする膜質及び目的とする膜厚
と異なった膜に成膜されるという問題が起こる。目的と
する膜質が成膜されない場合は、比抵抗値や反射率、透
過率等が変わる為、製造した半導体装置の計算処理速度
やセンサー感度といった特性がずれる問題が起こる。ま
た、目的とする膜厚が得られない場合は、エッチング時
で膜残り等の不具合が起きてしまう。
装置の製造方法では、スパッタリングプロセスの条件に
より、反応生成膜が目的とする膜質及び目的とする膜厚
と異なった膜に成膜されるという問題が起こる。目的と
する膜質が成膜されない場合は、比抵抗値や反射率、透
過率等が変わる為、製造した半導体装置の計算処理速度
やセンサー感度といった特性がずれる問題が起こる。ま
た、目的とする膜厚が得られない場合は、エッチング時
で膜残り等の不具合が起きてしまう。
【０００８】その理由は、従来のスパッタリングプロセ
スでは、反応性スパッタリング開始時、反応が完全に起
こらず未反応のまま成膜される為である。
スでは、反応性スパッタリング開始時、反応が完全に起
こらず未反応のまま成膜される為である。
【０００９】本発明の目的は、半導体装置の製造方法で
非反応性スパッタリング成膜から反応性スパッタリング
成膜と連続で行なう場合、反応性スパッタリング開始時
に反応を完全に起こし、目的とする反応性スパッタ膜を
非反応性スパッタ膜上にスパッタリング成膜することに
ある。
非反応性スパッタリング成膜から反応性スパッタリング
成膜と連続で行なう場合、反応性スパッタリング開始時
に反応を完全に起こし、目的とする反応性スパッタ膜を
非反応性スパッタ膜上にスパッタリング成膜することに
ある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法では、反応性スパッタリング開始時に、反応性ガ
スの流量を増加し、反応性スパッタリングが完全に行な
われるプロセスを数秒間行なう事により反応性スパッタ
リングへの変更時に未反応のまま成膜されるのを防ぐこ
とを特徴とする。
造方法では、反応性スパッタリング開始時に、反応性ガ
スの流量を増加し、反応性スパッタリングが完全に行な
われるプロセスを数秒間行なう事により反応性スパッタ
リングへの変更時に未反応のまま成膜されるのを防ぐこ
とを特徴とする。
【００１１】即ち、本発明によれば、不活性ガス中に
て、非反応性スパッタリングを用いて、半導体基板上に
非反応性スパッタ膜を成膜する第１の成膜工程と、当該
第１の成膜工程と同一チャンバー内で行われる第２の成
膜工程であって、前記非反応性スパッタリング終了後
に、前記チャンバー内において反応性スパッタリングが
完全に行われる条件を満たし得る第１所定量の流量の反
応性ガスを前記不活性ガスに対して混入し、反応性スパ
ッタリングを用いて、反応性スパッタ膜を成膜する第２
の成膜工程と、当該第２の成膜工程と同一チャンバー内
で行われる第３の成膜工程であって、前記反応性ガスの
流量を第２所定量にした上で反応性スパッタリングを用
いて、所望とする反応性スパッタ膜を成膜する第３の成
膜工程とを有することを特徴とする半導体装置の製造方
法が得られる。
て、非反応性スパッタリングを用いて、半導体基板上に
非反応性スパッタ膜を成膜する第１の成膜工程と、当該
第１の成膜工程と同一チャンバー内で行われる第２の成
膜工程であって、前記非反応性スパッタリング終了後
に、前記チャンバー内において反応性スパッタリングが
完全に行われる条件を満たし得る第１所定量の流量の反
応性ガスを前記不活性ガスに対して混入し、反応性スパ
ッタリングを用いて、反応性スパッタ膜を成膜する第２
の成膜工程と、当該第２の成膜工程と同一チャンバー内
で行われる第３の成膜工程であって、前記反応性ガスの
流量を第２所定量にした上で反応性スパッタリングを用
いて、所望とする反応性スパッタ膜を成膜する第３の成
膜工程とを有することを特徴とする半導体装置の製造方
法が得られる。
【００１２】また、本発明によれば、前記半導体装置の
製造方法において、前記第２の所定量は、前記第１所定
量よりも少ないことを特徴とする半導体装置の製造方法
が得られる。
製造方法において、前記第２の所定量は、前記第１所定
量よりも少ないことを特徴とする半導体装置の製造方法
が得られる。
【００１３】
【作用】本発明の半導体装置の製造方法においては、非
反応性スパッタ膜の成膜から反応性スパッタ膜の成膜に
連続的に移行する際に、反応性スパッタ膜の成膜条件に
よる反応性ガスの流量より多めの流量の反応性ガスが一
時的にチャンバー内に導入される。このようなプロセス
切替工程により、非反応性スパッタ膜を成膜する工程か
ら反応性スパッタ膜を成膜する工程に完全に移行するこ
とができる。
反応性スパッタ膜の成膜から反応性スパッタ膜の成膜に
連続的に移行する際に、反応性スパッタ膜の成膜条件に
よる反応性ガスの流量より多めの流量の反応性ガスが一
時的にチャンバー内に導入される。このようなプロセス
切替工程により、非反応性スパッタ膜を成膜する工程か
ら反応性スパッタ膜を成膜する工程に完全に移行するこ
とができる。
【００１４】
【発明の実施の形態】まず、本発明の実施の形態を説明
する前提として、非反応性スパッタリングと反応性スパ
ッタリングの関係について、図２を参照して説明する。
する前提として、非反応性スパッタリングと反応性スパ
ッタリングの関係について、図２を参照して説明する。
【００１５】図２では、横軸が窒素ガス流量、縦軸がス
パッタレートを示し、反応律速では窒化チタン、非反応
律速ではチタンがスパッタ成膜されるヒステリシスの関
係にあることを示す原理図である。
パッタレートを示し、反応律速では窒化チタン、非反応
律速ではチタンがスパッタ成膜されるヒステリシスの関
係にあることを示す原理図である。
【００１６】即ち、不活性ガス流量を一定にして、反応
性ガス流量を０から少しずつ増加させると、初めのうち
は、非反応律速でスパッタリングされるので、スパッタ
リングレートは徐々に減少する。さらに反応性ガスの流
量を増加すると、ある流量でスパッタリングレートが急
激に低下し、反応性スパッタリングが起こる。その後
は、反応律速となる為、反応性ガス流量を増加しても、
スパッタリングレートは、さほど減少しない。逆に、反
応性スパッタリングから、反応性ガス流量を減少させて
いく場合は、先程と異なった、より低い流量値で非反応
律速となり非反応性スパッタリングが起こる。このこと
より、非反応性スパッタリングから、反応性スパッタリ
ングへと変更する場合、反応性スパッタリングが完全に
行なわれる条件にてスパッタリングを一旦行なってか
ら、目的とする反応性スパッタリング条件にもっていく
必要がある。
性ガス流量を０から少しずつ増加させると、初めのうち
は、非反応律速でスパッタリングされるので、スパッタ
リングレートは徐々に減少する。さらに反応性ガスの流
量を増加すると、ある流量でスパッタリングレートが急
激に低下し、反応性スパッタリングが起こる。その後
は、反応律速となる為、反応性ガス流量を増加しても、
スパッタリングレートは、さほど減少しない。逆に、反
応性スパッタリングから、反応性ガス流量を減少させて
いく場合は、先程と異なった、より低い流量値で非反応
律速となり非反応性スパッタリングが起こる。このこと
より、非反応性スパッタリングから、反応性スパッタリ
ングへと変更する場合、反応性スパッタリングが完全に
行なわれる条件にてスパッタリングを一旦行なってか
ら、目的とする反応性スパッタリング条件にもっていく
必要がある。
【００１７】さて、本発明の実施の形態について、図１
（ａ）〜（ｃ）に示すプロセス手順と、前述した図２を
用いて説明する。本実施の形態では、非反応性スパッタ
リング成膜、反応性スパッタリング成膜を、チタンター
ゲットと不活性ガスとして、アルゴン、反応性ガスとし
て窒素、非反応性スパッタ膜としてチタン、反応性スパ
ッタ膜として、窒化チタンを例として説明する。
（ａ）〜（ｃ）に示すプロセス手順と、前述した図２を
用いて説明する。本実施の形態では、非反応性スパッタ
リング成膜、反応性スパッタリング成膜を、チタンター
ゲットと不活性ガスとして、アルゴン、反応性ガスとし
て窒素、非反応性スパッタ膜としてチタン、反応性スパ
ッタ膜として、窒化チタンを例として説明する。
【００１８】図１（ａ）、（ｂ）、（ｃ）は横軸に非反
応性スパッタリングから反応性スパッタリングへと行う
一連のプロセスステップ、縦軸はプロセスのそれぞれア
ルゴンガス流量、窒素ガス流量、チタンターゲットに印
加する電力である。
応性スパッタリングから反応性スパッタリングへと行う
一連のプロセスステップ、縦軸はプロセスのそれぞれア
ルゴンガス流量、窒素ガス流量、チタンターゲットに印
加する電力である。
【００１９】まず、図１のステップ１でスパッタチャン
バー内にアルゴンガスを４０ｓｃｃｍ導入する。
バー内にアルゴンガスを４０ｓｃｃｍ導入する。
【００２０】次に、ステップ２でチタンターゲットに２
ｋＷの電力を印加して、半導体基板上にチタンを成膜す
る。
ｋＷの電力を印加して、半導体基板上にチタンを成膜す
る。
【００２１】続いて、ステップ３でチタンターゲットに
印加した電力を一度０ｋＷにして、アルゴンガス流量を
２０ｓｃｃｍに減らし、窒素流量を３０ｓｃｃｍ加え
る。
印加した電力を一度０ｋＷにして、アルゴンガス流量を
２０ｓｃｃｍに減らし、窒素流量を３０ｓｃｃｍ加え
る。
【００２２】更に、ステップ４′でチタンターゲットに
６ｋＷの電力を印加して、スパッタリングを行い、プロ
セスを完全な反応性スパッタリングの状態にする。これ
は、図２のＡの状態にあたる。
６ｋＷの電力を印加して、スパッタリングを行い、プロ
セスを完全な反応性スパッタリングの状態にする。これ
は、図２のＡの状態にあたる。
【００２３】更にまた、ステップ４で窒素流量を２０ｓ
ｃｃｍにして、目的とする膜質の窒化チタンを半導体基
板上に成膜する。これは図２のＢの状態にあたる。
ｃｃｍにして、目的とする膜質の窒化チタンを半導体基
板上に成膜する。これは図２のＢの状態にあたる。
【００２４】上記実施形態では、完全な反応性スパッタ
リングにする為、窒素流量を３０ｓｃｃｍ、図２のＡの
ところまで流している。完全な反応性スパッタリングに
する為に必要な反応性ガスの流量は、ターゲットへの印
加電力（反応生成物のスパッタ、デポレート）、反応性
ガスと不活性ガスの割合、反応性ガスの流量、スパッタ
チャンバーの排気能力等により変化するが、それぞれの
条件において、図２のＢに示すスパッタ膜のデポスピー
ドが変化しなくなる位置に相当する流量より多く導入す
ることが必要である。
リングにする為、窒素流量を３０ｓｃｃｍ、図２のＡの
ところまで流している。完全な反応性スパッタリングに
する為に必要な反応性ガスの流量は、ターゲットへの印
加電力（反応生成物のスパッタ、デポレート）、反応性
ガスと不活性ガスの割合、反応性ガスの流量、スパッタ
チャンバーの排気能力等により変化するが、それぞれの
条件において、図２のＢに示すスパッタ膜のデポスピー
ドが変化しなくなる位置に相当する流量より多く導入す
ることが必要である。
【００２５】以上のように、本実施形態によれば、非反
応性スパッタ成膜から反応性スパッタ成膜へと連続で行
う場合に、反応性スパッタ膜を目的とする膜質及び目的
とする膜厚で得ることができる。その理由は、反応性ス
パッタリング開始時に反応を完全な状態にするプロセス
を数秒間行う為である。
応性スパッタ成膜から反応性スパッタ成膜へと連続で行
う場合に、反応性スパッタ膜を目的とする膜質及び目的
とする膜厚で得ることができる。その理由は、反応性ス
パッタリング開始時に反応を完全な状態にするプロセス
を数秒間行う為である。
【００２６】尚、本実施形態では、チタンと窒化チタン
を例にしたがこの他にもタングステンと窒化タングステ
ン、コバルトと酸化コバルトなど種々の非反応性スパッ
タ膜から、反応性スパッタ膜へと連続で成膜する場合に
適用できる。
を例にしたがこの他にもタングステンと窒化タングステ
ン、コバルトと酸化コバルトなど種々の非反応性スパッ
タ膜から、反応性スパッタ膜へと連続で成膜する場合に
適用できる。
【００２７】
【発明の効果】本発明によれば、非反応性スパッタ膜と
反応性スパッタ膜を連続的に成膜する際、プロセス切換
時に反応性ガスの流量が成膜条件の値よりも多めに導入
される。
反応性スパッタ膜を連続的に成膜する際、プロセス切換
時に反応性ガスの流量が成膜条件の値よりも多めに導入
される。
【００２８】従って、非反応性スパッタ膜から反応性ス
パッタ膜へと連続で成膜する場合に、反応性スパッタ膜
を目的とする膜質及び目的とする膜厚で得ることができ
る。
パッタ膜へと連続で成膜する場合に、反応性スパッタ膜
を目的とする膜質及び目的とする膜厚で得ることができ
る。
【図１】本発明の実施形態に係るスパッタプロセス順序
を示す説明図である。
を示す説明図である。
【図２】非反応性スパッタリング−反応性スパッタリン
グの原理説明図である。
グの原理説明図である。
【図３】従来のスパッタプロセス順序を示す説明図であ
る。
る。
１ （アルゴンガスを導入する）ステップ ２ （チタンをスパッタ成膜する）ステップ ３ （窒素ガスを導入、アルゴンガスを減らす）ステ
ップ ４ （窒化チタンをスパッタ成膜する）ステップ ４′ （完全な窒化を行う）ステップ
ップ ４ （窒化チタンをスパッタ成膜する）ステップ ４′ （完全な窒化を行う）ステップ
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 C23C 14/34
Claims (5)
- 【請求項１】 不活性ガス中にて、非反応性スパッタリ
ングを用いて、半導体基板上に非反応性スパッタ膜を成
膜する第１の成膜工程と、 当該第１の成膜工程と同一チャンバー内で行われる第２
の成膜工程であって、前記非反応性スパッタリング終了
後に、前記チャンバー内において反応性スパッタリング
が完全に行われる条件を満たし得る第１所定量の流量の
反応性ガスを前記不活性ガスに対して混入し、反応性ス
パッタリングを用いて、反応性スパッタ膜を成膜する第
２の成膜工程と、 当該第２の成膜工程と同一チャンバー内で行われる第３
の成膜工程であって、前記反応性ガスの流量を第２所定
量にした上で反応性スパッタリングを用いて、所望とす
る反応性スパッタ膜を成膜する第３の成膜工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 前記第２の所定量は、前記第１所定量よりも少ないこと
を特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、前記非反応性スパッタ膜がチタンから成り、前
記反応性スパッタ膜が窒化チタンから成ることを特徴と
する半導体装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、前記非反応性スパッタ膜がタングステンから成
り、前記反応性スパッタ膜が窒化タングステンから成る
ことを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１記載の半導体装置の製造方法に
おいて、前記非反応性スパッタ膜がコバルトから成り、
前記反応性スパッタ膜が酸化コバルトから成ることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7337258A JP2830908B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7337258A JP2830908B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181018A JPH09181018A (ja) | 1997-07-11 |
| JP2830908B2 true JP2830908B2 (ja) | 1998-12-02 |
Family
ID=18306935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7337258A Expired - Lifetime JP2830908B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830908B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6158111B2 (ja) * | 2014-02-12 | 2017-07-05 | 東京エレクトロン株式会社 | ガス供給方法及び半導体製造装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114965A (ja) * | 1986-11-01 | 1988-05-19 | Tosoh Corp | 積層膜の製造方法 |
| JPH04216622A (ja) * | 1990-12-17 | 1992-08-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH06240449A (ja) * | 1993-02-15 | 1994-08-30 | Matsushita Electron Corp | 高融点金属膜の形成方法 |
-
1995
- 1995-12-25 JP JP7337258A patent/JP2830908B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181018A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504521A (en) | LPCVD Deposition of tantalum silicide | |
| EP0599991B1 (en) | Process for forming low resistivity titanium nitride films | |
| JP3386385B2 (ja) | シリコン集積回路の製造方法 | |
| US5821623A (en) | Multi-layer gate structure | |
| JPH0390572A (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| US20020090829A1 (en) | ALD method to improve surface coverage | |
| WO2010014380A2 (en) | Within-sequence metrology based process tuning for adaptive self-aligned double patterning | |
| JP2830908B2 (ja) | 半導体装置の製造方法 | |
| JPH11265887A (ja) | 半導体デバイスの製造方法 | |
| EP0791663B1 (en) | Titanium nitride barrier layers | |
| JP2789309B2 (ja) | 高融点金属窒化膜の形成方法 | |
| US5332692A (en) | Method of manufacturing a semiconductor device having a polycide structure | |
| JPH04336426A (ja) | 半導体装置の製造方法 | |
| US5985754A (en) | Method of forming a void-free contact plug | |
| US5908659A (en) | Method for reducing the reflectivity of a silicide layer | |
| US6066554A (en) | Method of manufacturing three elemental diffusion barrier layer | |
| JP2768364B2 (ja) | 半導体装置の製造方法 | |
| JPH0536633A (ja) | 半導体装置の製造方法 | |
| US6420263B1 (en) | Method for controlling extrusions in aluminum metal lines and the device formed therefrom | |
| JPH05160068A (ja) | 半導体装置の製造方法 | |
| JPS62177171A (ja) | 合金膜の形成方法 | |
| JPH1167686A (ja) | 半導体素子の製造方法 | |
| JPH05198577A (ja) | 半導体装置の製造方法 | |
| EP0799906B1 (en) | Semiconductor device | |
| JPS635567A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980826 |