JP2827947B2 - Damping circuit - Google Patents
Damping circuitInfo
- Publication number
- JP2827947B2 JP2827947B2 JP7024857A JP2485795A JP2827947B2 JP 2827947 B2 JP2827947 B2 JP 2827947B2 JP 7024857 A JP7024857 A JP 7024857A JP 2485795 A JP2485795 A JP 2485795A JP 2827947 B2 JP2827947 B2 JP 2827947B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal element
- terminal
- input
- attenuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は通信機器、計測機器、電
波応用機器等の広い分野で用いられる減衰回路に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an attenuating circuit used in a wide range of fields such as communication equipment, measuring equipment and radio wave application equipment.
【０００２】[0002]
【従来の技術】従来の減衰回路の例として広く用いられ
ているものには、ＰＩＮダイオードの可変抵抗特性を利
用した減衰回路がある。2. Description of the Related Art As an example of a conventional attenuation circuit, an attenuation circuit utilizing the variable resistance characteristic of a PIN diode is widely used.
【０００３】図２は従来の減衰回路の構成を示す回路図
であり、図３は図２に示した減衰回路のＰＩＮダイオー
ドに印加する電圧と減衰出力との関係を示すグラフであ
る。図２において、入力端子５１と出力端子５２との間
には抵抗器５４、コンデンサ６２、およびコンデンサ６
４が直列に接続されている。コンデンサ６２とコンデン
サ６４との間にはＰＩＮダイオード５５のカソードが接
続され、ＰＩＮダイオード５５のアノードは接地電位と
接続されている。また減衰量制御のための制御電圧ＶC1
が印加される制御入力端子５３は関数発生器５６の入力
と接続され、関数発生器５６の出力はコンデンサ６０の
一端およびチョークコイル５８の一端と接続されてい
る。また、コンデンサ６０の他端は接地電位と接続さ
れ、チョークコイル５８の他端はＰＩＮダイオード５５
のアノードと接続されている。FIG. 2 is a circuit diagram showing a configuration of a conventional attenuation circuit, and FIG. 3 is a graph showing a relationship between a voltage applied to a PIN diode of the attenuation circuit shown in FIG. 2 and an attenuation output. 2, a resistor 54, a capacitor 62, and a capacitor 6 are provided between an input terminal 51 and an output terminal 52.
4 are connected in series. The cathode of the PIN diode 55 is connected between the capacitor 62 and the capacitor 64, and the anode of the PIN diode 55 is connected to the ground potential. Also, a control voltage V C1 for controlling the amount of attenuation.
Is connected to the input of a function generator 56, and the output of the function generator 56 is connected to one end of a capacitor 60 and one end of a choke coil 58. The other end of the capacitor 60 is connected to the ground potential, and the other end of the choke coil 58 is connected to the PIN diode 55.
Connected to the anode.
【０００４】このような構成において、入力信号Ｖinは
入力端子５１から入力され、減衰された出力信号Ｖout
は出力端子５２から出力される。ここで、抵抗器５４と
ＰＩＮダイオード５５とは分圧回路を構成しており、Ｐ
ＩＮダイオード５５の抵抗値を変化させ、ＰＩＮダイオ
ード５５と抵抗器５４との分圧比を変えることで減衰量
を制御する。ＰＩＮダイオード５５の抵抗値を変化させ
るためには、ＰＩＮダイオード５５のカソードに直流の
バイアス電圧ＶC2を印加することで行い、このことによ
って、出力端子５２から減衰された出力信号Ｖoutを得
ることができる。[0004] In such a configuration, the input signal V in is input from the input terminal 51, the attenuated output signal V out
Are output from the output terminal 52. Here, the resistor 54 and the PIN diode 55 constitute a voltage dividing circuit.
The attenuation is controlled by changing the resistance value of the IN diode 55 and changing the voltage division ratio between the PIN diode 55 and the resistor 54. In order to change the resistance value of the PIN diode 55, a DC bias voltage V C2 is applied to the cathode of the PIN diode 55, thereby obtaining an attenuated output signal V out from the output terminal 52. Can be.
【０００５】ところで、ＰＩＮダイオード５５に印加す
るバイアス電圧ＶC2と出力信号Ｖou tの減衰量との関係
は図３に示すように非線形特性を示すため、制御電圧Ｖ
C1に比例した直線性の良い減衰特性が得られるように、
関数発生器５６によってこの非線形特性を補正してい
る。Meanwhile, since the relationship between the attenuation of the bias voltage V C2 and the output signal V ou t to be applied to the PIN diode 55 indicates the non-linear characteristic as shown in FIG. 3, the control voltage V
In order to obtain an attenuation characteristic with good linearity in proportion to C1 ,
The function generator 56 corrects this non-linear characteristic.
【０００６】なお、コンデンサ６２およびコンデンサ６
４は、ＰＩＮダイオード５５に印加されるバイアス電圧
ＶC2が入力信号Ｖinおよび出力信号Ｖoutに回り込まな
いように遮断するための直流遮断用コンデンサである。
また、バイアス電圧ＶC2に対して直列に設けられたチョ
ークコイル５８と並列に設けられたコンデンサ６０と
は、入力端子５１から出力端子５２までの信号ラインと
関数発生器５６の出力とを交流的に遮断するためのフィ
ルタである。The capacitor 62 and the capacitor 6
4 is a DC blocking capacitor for blocking as bias voltage V C2 applied to the PIN diode 55 does not go around to the input signal V in and the output signal V out.
Further, a choke coil 58 provided in series with the bias voltage V C2 and a capacitor 60 provided in parallel form a signal line from the input terminal 51 to the output terminal 52 and the output of the function generator 56 in an AC-like manner. This is a filter for cutting off noise.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の減衰回路は、以下のような問題点がある。 （１）ＰＩＮダイオードによる減衰量の非線形特性を補
償するために、関数発生器が必要であり、その調整が複
雑である。 （２）ＰＩＮダイオードに対してバイアス電圧ＶC2を印
加するために、直流遮断用コンデンサを入出力間に設け
る必要があり、直流を含む低周波帯域では原理的に動作
できない。 （３）ＰＩＮダイオードのバイアス電圧ＶC2に対する抵
抗値の特性は温度により変化するため、その温度変化が
減衰回路の特性に直接影響し、動作温度範囲が狭くな
る。 （４）入力端子から見た入力インピーダンスはＰＩＮダ
イオードの抵抗値により変化する為、入力信号源の負荷
特性に悪影響を及ぼす。また、一定の入力インピーダン
スを得るために、入出力間に直列に接続される抵抗をＰ
ＩＮダイオードに変更して減衰用のＰＩＮダイオードと
コンプリメンタリにする方法もあるが、バイアス電圧に
対する減衰量の特性が複雑になり関数発生器もさらに複
雑化するため実用的でない。However, the conventional attenuation circuit as described above has the following problems. (1) A function generator is required to compensate for the non-linear characteristic of the attenuation due to the PIN diode, and the adjustment is complicated. (2) In order to apply the bias voltage V C2 to the PIN diode, it is necessary to provide a DC blocking capacitor between the input and the output, and it cannot operate in principle in a low frequency band including DC. (3) Since the characteristic of the resistance value of the PIN diode with respect to the bias voltage V C2 changes with temperature, the change in temperature directly affects the characteristic of the attenuation circuit, and the operating temperature range is narrowed. (4) Since the input impedance seen from the input terminal changes depending on the resistance value of the PIN diode, it adversely affects the load characteristics of the input signal source. In addition, in order to obtain a constant input impedance, the resistance connected in series between the input and output is P
There is also a method of changing to an IN diode and making it complementary to a PIN diode for attenuation, but it is not practical because the characteristic of the amount of attenuation with respect to a bias voltage is complicated and a function generator is further complicated.
【０００８】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、減衰特
性の直線性が良く、一定の入力インピーダンスが得られ
るとともに、広い周波数帯域と広い温度範囲で動作する
減衰回路を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and has good linearity in attenuation characteristics, a constant input impedance, a wide frequency band, and a wide frequency band. It is an object to provide a damping circuit that operates in a temperature range.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
本発明の減衰回路は、制御端子から入力される減衰量制
御電圧に応じて入力信号に対する出力信号の減衰量を制
御する減衰回路であって、制御電極への印加電圧に応じ
て導通抵抗が変化する第１の３端子素子および第２の３
端子素子から成る第１の分圧器を有し、前記入力信号が
入力される第１の減衰器と、前記第１の３端子素子と同
様の特性をもつ第３の３端子素子、および前記第２の３
端子素子と同様の特性をもつ第４の３端子素子が、前記
第１の分圧器と同様に接続されて成る第２の分圧器を有
する第２の減衰器と、前記減衰量制御電圧と前記第２の
減衰器の出力電圧とが比例した値になるように、前記第
１の３端子素子の制御電極と前記第３の３端子素子の制
御電極とにそれぞれ制御電圧を印加する第１の制御手段
と、固定電位である第１の基準電圧、及び抵抗器を介し
て直流電源に接続された前記第２の減衰器の入力端の電
圧である第２の基準電圧が一致するように、前記第２の
３端子素子の制御電極と前記第４の３端子素子の制御電
極とにそれぞれ制御電圧を印加する第２の制御手段とを
有するものである。 Attenuator circuit of the present invention for achieving the above object, according to an aspect of the attenuation of the output signal to the input signal in response to the attenuation control voltage control <br/> control input from the control terminal a damping circuit for the first 3-terminal element and the second 3 conduction resistance changes depending on the voltage applied to the control electrode
Having a first voltage divider consisting of the terminal device, a first attenuator which the input signal is input, a third 3-terminal element having the same characteristics as the first 3-terminal element, and the second 2 of 3
Fourth 3-terminal element having the same characteristics as the terminal device, the
Having a second voltage divider connected in a manner similar to the first voltage divider;
A second attenuator, and a control electrode of the first three-terminal element and the third three-terminal so that the attenuation control voltage and the output voltage of the second attenuator have a proportional value. a first control means for applying a respective control voltage to the control electrode of the device, a first reference voltage, and an input end of said second attenuator connected to the DC power source through the resistor is a fixed potential No electricity
A second control means for applying a control voltage to each of the control electrode of the second three-terminal element and the control electrode of the fourth three-terminal element so that the second reference voltage, which is a voltage, matches the control voltage. those having.
【００１０】また、制御端子から入力される減衰量制御
電圧に応じて入力信号に対する出力信号の減衰量を制御
する減衰回路であって、制御電極への印加電圧に応じて
導通抵抗が変化する第１の３端子素子および第２の３端
子素子を備え、前記第１の３端子素子が前記入力信号が
入力される入力端子と前記出力信号が出力される出力端
子との間に接続され、前記第２の３端子素子が前記入力
端子と接地電位との間に接続され、前記入力端子から前
記入力信号が入力される第１の減衰器と、前記第１の３
端子素子と同様の特性をもつ第３の３端子素子、および
前記第２の３端子素子と同様の特性をもつ第４の３端子
素子によって前記第１の減衰器と同様の接続がなされた
第２の減衰器と、前記減衰量制御電圧と前記第２の減衰
器の出力電圧とが比例した値になるように、前記第１の
３端子素子の制御電極と前記第３の３端子素子の制御電
極とにそれぞれ制御電圧を印加する第１の制御手段と、
固定電位である第１の基準電圧、及び抵抗器を介して直
流電源に接続された前記第２の減衰器の入力端の電圧で
ある第２の基準電圧が一致するように、前記第２の３端
子素子の制御電極と前記第４の３端子素子の制御電極と
にそれぞれ制御電圧を印加する第２の制御手段とを有す
るものである。 [0010] Also, there is provided an attenuation circuit for controlling an attenuation amount of an output signal with respect to an input signal according to an attenuation amount control voltage input from a control terminal, wherein a conduction resistance changes according to a voltage applied to a control electrode. comprising a first 3-terminal element and the second 3-terminal element, the input terminal and the output signal of the first 3-terminal element is the input signal is input is connected between the output terminal to be output, the the second 3-terminal element is connected between the ground potential the input terminal, a first attenuator which the input signal from the input terminal is input, the first 3
A connection similar to that of the first attenuator was made by a third three-terminal element having the same characteristics as the terminal element and a fourth three-terminal element having the same characteristics as the second three-terminal element. a second attenuator, the control electrode of the first three-terminal element and the third attenuator such that the attenuation control voltage and the output voltage of the second attenuator are proportional to each other. First control means for applying a control voltage to each of the control electrodes of the three-terminal element;
As the first reference voltage, and a second reference voltage which is a voltage input terminal of the connected second attenuator to the DC power source through the resistor is a fixed potential matches, the second A second control means for applying a control voltage to each of the control electrode of the three-terminal element and the control electrode of the fourth three-terminal element .
【００１１】このとき、前記第１の３端子素子、前記第
２の３端子素子、前記第３の３端子素子、及び前記第４
の３端子素子は、電界効果トランジスタであってもよ
い。[0011] In this case, the first 3-terminal element, said second 3-terminal element, the third 3-terminal element, and the fourth
May be a field effect transistor.
【００１２】また、前記第１の３端子素子と前記第３の
３端子素子とが同一の半導体チップ上に形成されていて
もよく、前記第２の３端子素子と前記第４の３端子素子
とが同一の半導体チップ上に形成されていてもよい。Further, the first 3 and the terminal element and the third three-terminal element may be formed on the same semiconductor chip, and the second 3-terminal element and the fourth 3-terminal element preparative may be formed on the same semiconductor chip.
【００１３】さらに、前記第１の制御手段は、前記減衰
量制御電圧と前記第２の減衰器の出力電圧との差の電圧
を増幅して出力する差動増幅器であってもよく、前記第
２の制御手段は、前記第１の基準電圧と前記第２の基準
電圧との差の電圧を増幅して出力する差動増幅器であっ
てもよい。Furthermore, the first control means may be a differential amplifier which amplifies the voltage difference between the attenuation control voltage and the second attenuator output voltage, said first second control means, said first reference voltage and the second differential amplifier amplifying and outputting a voltage difference between the reference voltage met
You may .
【００１４】また、このとき、前記差動増幅器は、抵抗
器による負帰還回路を有していてもよい。 At this time, the differential amplifier may have a negative feedback circuit using a resistor .
【００１５】[0015]
【作用】上記のように構成された本発明の減衰回路は、
第１の制御手段によって、減衰量制御電圧と第２の減衰
器の出力電圧とが比例した値になるように、第１の３端
子素子の制御電極と第３の３端子素子の制御電極とに制
御電圧が印加される。ここで、第１の減衰器と第２の減
衰器とは同様の特性を有しているため、入力信号が入力
される第１の減衰器においては減衰量制御電圧に比例し
た出力信号が得られる。The damping circuit of the present invention configured as described above has the following features.
The control electrode of the first three-terminal element and the control electrode of the third three-terminal element are controlled by the first control means so that the attenuation control voltage and the output voltage of the second attenuator have a proportional value. Is applied with a control voltage. Here, since the first attenuator and the second attenuator have similar characteristics, the first attenuator to which the input signal is input can obtain an output signal proportional to the attenuation control voltage. Can be
【００１６】また、第２の制御手段によって、固定電位
である第１の基準電圧と第２の減衰器の入力電圧である
第２の基準電圧とが一致するように、第２の３端子素子
の制御電極と第４の３端子素子の制御電極とに制御電圧
が印加される。第２の基準電圧は第２の減衰器の入力イ
ンピーダンスと直流電源に接続された抵抗器との分圧電
圧であるため、第２の基準電圧が一定に保たれること
で、第２の減衰器の入力インピーダンスも一定に保たれ
る。ここで、第１の減衰器と第２の減衰器は同様の特性
を有しているため、入力信号が入力される第１の減衰器
においても入力インピーダンスが一定に保たれる。The second control means controls the second three-terminal element so that the first reference voltage, which is a fixed potential, and the second reference voltage, which is the input voltage of the second attenuator, match. And a control voltage of the fourth three-terminal element. Since the second reference voltage is a divided voltage between the input impedance of the second attenuator and the resistor connected to the DC power supply, the second attenuation is maintained by keeping the second reference voltage constant. The input impedance of the vessel is also kept constant. Here, since the first attenuator and the second attenuator have similar characteristics, the input impedance is kept constant also in the first attenuator to which the input signal is input.
【００１７】[0017]
【実施例】次に本発明の実施例について図面を用いて説
明する。Next, an embodiment of the present invention will be described with reference to the drawings.
【００１８】図１は本発明の減衰回路の構成を示す回路
図である。図１において、入力信号Ｖinが入力される信
号入力端子１と、入力信号Ｖinの減衰信号である出力信
号Ｖ out が出力される信号出力端子２との間には、３端
子素子である第１の電界効果トランジスタ１２と同じく
３端子素子である第２の電界効果トランジスタ１４とに
よって第１の減衰器１６が構成されている。第１の減衰
器１６には、第１の減衰器１６の減衰量の制御と減衰量
の変動の補正とを行う補正制御回路２４と、第１の減衰
器１６の入力インピーダンスの変動を補正する補正回路
２３と、第１の電界効果トランジスタ１２と同様の特性
をもつ第３の電界効果トランジスタ１８と第２の電界効
果トランジスタ１４と同様の特性をもつ第４の電界効果
トランジスタ２０とから構成され、減衰量の制御や補正
に使用される第２の減衰器２２とが接続されている。FIG. 1 is a circuit diagram showing the configuration of an attenuation circuit according to the present invention.
FIG. In FIG. 1, the input signal VinIs input
Signal input terminal 1 and input signal VinOutput signal which is the attenuation signal of
Issue V outIs connected to the signal output terminal 2 from which
Same as the first field effect transistor 12 which is a child element
To the second field-effect transistor 14 which is a three-terminal element
Thus, the first attenuator 16 is configured. First decay
The control unit 16 controls the amount of attenuation of the first attenuator 16 and the amount of attenuation.
A correction control circuit 24 for correcting the fluctuation of
Correction circuit for correcting the fluctuation of the input impedance of the device 16
23 and the same characteristics as the first field-effect transistor 12
Field effect transistor 18 having
Field effect having the same characteristics as the transistor 14
Control and correction of attenuation amount
Is connected to the second attenuator 22 used in the first embodiment.
【００１９】第１の減衰器１６は、信号入力端子１と信
号出力端子２との間に第１の電界効果トランジスタ１２
のソース１２ｓとドレイン１２ｄとが直列に接続されて
いる。また、第２の電界効果トランジスタ１４のドレイ
ン１４ｄは第１の電界効果トランジスタ１２のドレイン
１２ｄと信号出力端子２とに接続され、第２の電界トラ
ンジスタ１４のソース１４ｓは接地電位と接続されてい
る。したがって、入力信号Ｖinは第１の電界効果トラン
ジスタ１２と第２の電界効果トランジスタ１４とによっ
て分圧され、出力信号Ｖout は第２の電界効果トランジ
スタ１４のソース１４ｓ−ドレイン１４ｄ間の電圧とな
る。The first attenuator 16 has a first field effect transistor 12 between the signal input terminal 1 and the signal output terminal 2.
Are connected in series. The drain 14d of the second field-effect transistor 14 is connected to the drain 12d of the first field-effect transistor 12 and the signal output terminal 2, and the source 14s of the second field-effect transistor 14 is connected to the ground potential. . Thus, the input signal V in is divided by the first field effect transistor 12 and second field effect transistors 14, the output signal V out is the voltage between the source 14s- drain 14d of the second field effect transistor 14 Become.
【００２０】第２の減衰器２２は、第１の電界効果トラ
ンジスタ１２と同様の特性をもつ第３の電界効果トラン
ジスタ１８と、第２の電界効果トランジスタ１４と同様
の特性をもつ第４の電界効果トランジスタ２０とによっ
て構成され、第１の減衰器１６と同じ接続がされてい
る。ここで、入力電圧が印加される第３の電界効果トラ
ンジスタ１８のソース１８ｓは補正回路２３を構成する
差動増幅器４２の＋（プラス）入力端子と接続されてい
る。また、出力電圧Ｖmoを出力する第４の電界効果トラ
ンジスタ２０のドレイン２０ｄは第２の減衰器２２の負
荷となる抵抗器２１の一端と抵抗器３６を介して補正制
御回路２４の差動増幅器３２の−（マイナス）入力端子
とに接続されている。なお、抵抗器２１の他端は接地電
位と接続されている。The second attenuator 22 includes a third field-effect transistor 18 having the same characteristics as the first field-effect transistor 12 and a fourth field-effect transistor having the same characteristics as the second field-effect transistor 14. And the same connection as the first attenuator 16. Here, the source 18 s of the third field effect transistor 18 to which the input voltage is applied is connected to the + (plus) input terminal of the differential amplifier 42 constituting the correction circuit 23. The fourth differential amplifier of the drain 20d is correction control circuit 24 through the one end and the resistor 36 of the resistor 21 as a load of the second attenuator 22 of the field effect transistor 20 for outputting an output voltage V mo 32 negative input terminals. Note that the other end of the resistor 21 is connected to the ground potential.
【００２１】補正制御回路２４は差動増幅器３２、抵抗
器３４、抵抗器３６、抵抗器３８、および抵抗器４０か
ら構成されている。差動増幅器３２の−（マイナス）入
力端子には抵抗器３６を介して第２の減衰器２２の出力
電圧Ｖmoが入力され、＋（プラス）入力端子は抵抗器３
８を介して減衰量制御電圧ＶCONTが入力される制御入力
端子３と接続されている。また、差動増幅器３２の出力
は第１の電界効果トランジスタ１２のゲート１２ｇと第
３の電界効果トランジスタ１８のゲート１８ｇとに接続
されている。つまり、差動増幅器３２の出力電圧Ｖg1は
第３の電界効果トランジスタ１８を介して−（マイナ
ス）入力端子に帰還されている。なお、差動増幅器３２
には利得を小さく抑えて第３の電界効果トランジスタ１
８を含む帰還回路の動作の安定を図るために、抵抗器３
４による負帰還回路が構成されている。また、＋（プラ
ス）入力端子には、−（マイナス）入力端子側の利得と
のバランスをとるために、他端が接地電位と接続された
抵抗器４０の一端が接続されている。The correction control circuit 24 includes a differential amplifier 32, a resistor 34, a resistor 36, a resistor 38, and a resistor 40. The output voltage Vmo of the second attenuator 22 is input to the- (minus) input terminal of the differential amplifier 32 via the resistor 36, and the + (plus) input terminal is connected to the resistor 3
8 is connected to the control input terminal 3 to which the attenuation control voltage V CONT is input. The output of the differential amplifier 32 is connected to the gate 12g of the first field-effect transistor 12 and the gate 18g of the third field-effect transistor 18. That is, the output voltage V g1 of the differential amplifier 32 is fed back to the − (minus) input terminal via the third field effect transistor 18. The differential amplifier 32
The third field-effect transistor 1 has a small gain.
In order to stabilize the operation of the feedback circuit including
4 constitutes a negative feedback circuit. To the + (plus) input terminal, one end of a resistor 40 having the other end connected to the ground potential is connected in order to balance with the gain of the-(minus) input terminal.
【００２２】補正回路２３は差動増幅器４２、抵抗器４
４、抵抗器４５、抵抗器４６、および抵抗器４７から構
成されている。差動増幅器４２の−（マイナス）入力端
子には、他端が供給電源Ｖccと接続された抵抗器４７の
一端と、他端が接地電位と接続された抵抗器４７の一端
とが接続され、抵抗器４６と抵抗器４７とによって分圧
生成された基準電圧Ｖref1が入力されている。差動増幅
器４２の＋（プラス）入力端子には、第２の減衰器２２
の入力である第３の電界効果トランジスタ１８のソース
１８ｓと、他端が供給電源Ｖccと接続された抵抗器４４
の一端とが接続され、差動増幅器４２の＋（プラス）入
力端子には抵抗器４４と第２の減衰器２２の入力インピ
ーダンスとによって分圧生成された基準電圧Ｖref2が入
力されている。また、差動増幅器４２の出力は第２の電
界効果トランジスタ１４のゲート１４ｇと第４の電界効
果トランジスタ２０のゲート２０ｇとに接続されてい
る。つまり、差動増幅器４２の出力電圧Ｖg2は第４の電
界効果トランジスタ２０を介して＋（プラス）入力端子
に帰還されている。なお、差動増幅器４２には利得を小
さく抑えて第４の電界効果トランジスタ２０を含む帰還
回路の動作の安定を図るために、抵抗器４５による負帰
還回路が構成されている。また、抵抗器４４と抵抗器４
７とは同じ抵抗値であり、抵抗器４６と抵抗器２１とは
同じ抵抗値である。The correction circuit 23 includes a differential amplifier 42, a resistor 4
4, a resistor 45, a resistor 46, and a resistor 47. One end of a resistor 47, the other end of which is connected to the power supply Vcc, and one end of a resistor 47, the other end of which is connected to the ground potential, are connected to the- (minus) input terminal of the differential amplifier 42. , A reference voltage V ref1 generated by voltage division by the resistors 46 and 47 is input. The + (plus) input terminal of the differential amplifier 42 has a second attenuator 22
The source 18s of the third field-effect transistor 18, which is an input of the third field-effect transistor 18, and a resistor 44 having the other end connected to the power supply Vcc.
The reference voltage V ref2 generated by voltage division by the resistor 44 and the input impedance of the second attenuator 22 is input to the + (plus) input terminal of the differential amplifier 42. The output of the differential amplifier 42 is connected to the gate 14g of the second field-effect transistor 14 and the gate 20g of the fourth field-effect transistor 20. That is, the output voltage V g2 of the differential amplifier 42 is fed back to the + (plus) input terminal via the fourth field effect transistor 20. The differential amplifier 42 is provided with a negative feedback circuit including a resistor 45 in order to reduce the gain and stabilize the operation of the feedback circuit including the fourth field-effect transistor 20. Also, the resistor 44 and the resistor 4
7 has the same resistance value, and the resistor 46 and the resistor 21 have the same resistance value.
【００２３】なお、第１の電界効果トランジスタ１２と
第３の電界効果トランジスタ１８とは同じ半導体チップ
２６上に形成され、第２の電界効果トランジスタ１４と
第４の電界効果トランジスタ２０とは同じ半導体チップ
２７上に形成されている。また、第１の電界効果トラン
ジスタ１２、第２の電界効果トランジスタ１４、第３の
電界効果トランジスタ１８、および第４の電界効果トラ
ンジスタ２０はそれぞれｎチャネルＭＯＳ型であるとす
る。The first field effect transistor 12 and the third field effect transistor 18 are formed on the same semiconductor chip 26, and the second field effect transistor 14 and the fourth field effect transistor 20 are formed on the same semiconductor chip. It is formed on a chip 27. The first field effect transistor 12, the second field effect transistor 14, the third field effect transistor 18, and the fourth field effect transistor 20 are each an n-channel MOS type.
【００２４】このような構成において、補正制御回路２
４に入力する減衰量制御電圧ＶCONTを増大させて、減衰
量制御電圧ＶCONTが第２の減衰器２２の出力電圧Ｖmoに
対してＶCONT＞Ｖmoになると、差動増幅器３２の出力電
圧Ｖg1、すなわち第３の電界効果トランジスタ１８のゲ
ート１８ｇに印加される電圧が増大する。このことによ
り、第３の電界効果トランジスタ１８のソース１８ｓ−
ドレイン１８ｄ間の抵抗値が減少するため、第２の減衰
器２２の出力電圧Ｖmoが増大してＶCONT＝Ｖmoとなる。In such a configuration, the correction control circuit 2
4, the attenuation control voltage V CONT is increased. When the attenuation control voltage V CONT becomes V CONT > V mo with respect to the output voltage V mo of the second attenuator 22, the output of the differential amplifier 32 is increased. The voltage V g1 , that is, the voltage applied to the gate 18 g of the third field effect transistor 18 increases. As a result, the source 18s−
Since the resistance value between the drains 18d decreases, the output voltage Vmo of the second attenuator 22 increases, and VCONT = Vmo .
【００２５】また、第３の電界効果トランジスタ１８の
ソース１８ｓ−ドレイン１８ｄ間の抵抗値が減少する
と、第２の減衰器２２の入力インピーダンスが減少し、
補正回路２３の抵抗器４４と第２の減衰器２２の入力イ
ンピーダンスとの分圧比が変動して基準電圧Ｖref2の電
圧が減少する。この結果Ｖref1＞Ｖref2となり、差動増
幅器４２の出力電圧Ｖg2、すなわち第４の電界効果トラ
ンジスタ２０に印加されるゲート電圧が減少する。よっ
て、第４の電界効果トランジスタ２０のソース２０ｓ−
ドレイン２０ｄ間の抵抗値が増加して第２の減衰器２２
の入力インピーダンスが増加するため、基準電圧Ｖref2
が増大してＶref2＝Ｖref1となる。したがって、第２の
減衰器２２の入力インピーダンスは減衰量制御電圧Ｖ
CONTを増大させる前の値と等しくなり、第２の減衰器２
２の入力インピーダンスが一定に保たれる。When the resistance between the source 18s and the drain 18d of the third field effect transistor 18 decreases, the input impedance of the second attenuator 22 decreases,
The voltage dividing ratio between the resistor 44 of the correction circuit 23 and the input impedance of the second attenuator 22 fluctuates, and the voltage of the reference voltage Vref2 decreases. As a result, V ref1 > V ref2 , and the output voltage V g2 of the differential amplifier 42, that is, the gate voltage applied to the fourth field-effect transistor 20 decreases. Therefore, the source 20s− of the fourth field-effect transistor 20
The resistance between the drains 20d increases and the second attenuator 22
Since the input impedance of the reference voltage Vref2
Increases to V ref2 = V ref1 . Therefore, the input impedance of the second attenuator 22 is equal to the attenuation control voltage V
It becomes equal to the value before increasing CONT , and the second attenuator 2
2 is kept constant.
【００２６】一方、減衰量制御電圧ＶCONTを減少させ
て、第２の減衰器２２の出力電圧Ｖmoに対してＶCONT＜
Ｖmoになると、第３の電界効果トランジスタ１８のゲー
ト電圧が減少する。このことにより、第３の電界効果ト
ランジスタ１８のソース１８ｓ−ドレイン１８ｄ間の抵
抗値が増大するため、第２の減衰器２２の出力電圧Ｖmo
が減少してＶCONT＝Ｖmoとなる。このように、減衰量制
御電圧ＶCONTと第２の減衰器２２の出力電圧Ｖmoとは一
致するように動作する。On the other hand, the attenuation control voltage V CONT is reduced, and the output voltage V mo of the second attenuator 22 is reduced to V CONT <
Becomes a V mo, the gate voltage of the third field-effect transistor 18 is reduced. As a result, the resistance between the source 18s and the drain 18d of the third field-effect transistor 18 increases, so that the output voltage V mo of the second attenuator 22 is increased.
Decreases to V CONT = V mo . As described above, the operation is performed so that the attenuation control voltage V CONT and the output voltage V mo of the second attenuator 22 match.
【００２７】同様にして、第３の電界効果トランジスタ
１８のソース１８ｓ−ドレイン１８ｄ間の抵抗値が増大
すると、第２の減衰器２２の入力インピーダンスが増大
して基準電圧Ｖref2の電圧が増大する。この結果Ｖref1
＜Ｖref2となり、差動増幅器４２の出力電圧Ｖg2、すな
わち第４の電界効果トランジスタ２０に印加されるゲー
ト電圧が増大する。よって、第４の電界効果トランジス
タ２０のソース２０ｓ−ドレイン２０ｄ間の抵抗値が減
少して第２の減衰器２２の入力インピーダンスが減少す
るため、基準電圧Ｖref2が減少してＶref2＝Ｖref1とな
る。このように、第１の基準電圧Ｖref1と第２の基準電
圧Ｖref2とは常に一致するように動作するため、第２の
減衰器２２の入力インピーダンスが一定に保たれる。Similarly, when the resistance value between the source 18s and the drain 18d of the third field effect transistor 18 increases, the input impedance of the second attenuator 22 increases, and the voltage of the reference voltage Vref2 increases. . As a result, V ref1
<V ref2 , and the output voltage V g2 of the differential amplifier 42, that is, the gate voltage applied to the fourth field-effect transistor 20 increases. Therefore, the resistance value between the source 20s and the drain 20d of the fourth field-effect transistor 20 decreases, and the input impedance of the second attenuator 22 decreases, so that the reference voltage V ref2 decreases and V ref2 = V ref1. Becomes As described above, since the first reference voltage V ref1 and the second reference voltage V ref2 always operate so as to coincide with each other, the input impedance of the second attenuator 22 is kept constant.
【００２８】ここで、第１の減衰器１６、および第２の
減衰器２２は同様の特性であり、かつ第１の電界効果ト
ランジスタ１２のゲート１２ｇと第３の電界効果トラン
ジスタ１８のゲート１８ｇとには補正制御回路２４の出
力電圧Ｖg1が印加され、第２の電界効果トランジスタ１
４のゲート１４ｇと第４の電界効果トランジスタ２０の
ゲート２０ｇとには補正制御回路２３の出力電圧Ｖg2が
印加されている。よって、減衰量制御電圧ＶCONTに比例
して、第３の電界効果トランジスタ１８のソース１８ｓ
−ドレイン１８ｄ間の抵抗値が変化するとともに、第１
の電界効果トランジスタ１２のソース１２ｓ−ドレイン
１２ｄ間の抵抗値も変化する。また、第４の電界効果ト
ランジスタ２０のソース２０ｓ−ドレイン２０ｄ間の抵
抗値が変化するとともに、第２の電界効果トランジスタ
１４のソース１４ｓ−ドレイン１４ｄ間の抵抗値も変化
する。Here, the first attenuator 16 and the second attenuator 22 have similar characteristics, and the gate 12g of the first field-effect transistor 12 and the gate 18g of the third field-effect transistor 18 have the same characteristics. Output voltage V g1 of the correction control circuit 24 is applied to the second field-effect transistor 1
The output voltage V g2 of the correction control circuit 23 is applied to the gate 14 g of the fourth field effect transistor and the gate 20 g of the fourth field effect transistor 20. Therefore, the source 18s of the third field-effect transistor 18 is proportional to the attenuation control voltage V CONT.
The resistance value between the drain 18d changes and the first
The resistance value between the source 12s and the drain 12d of the field effect transistor 12 also changes. Further, the resistance between the source 20 s and the drain 20 d of the fourth field-effect transistor 20 changes, and the resistance between the source 14 s and the drain 14 d of the second field-effect transistor 14 also changes.
【００２９】したがって、入力信号Ｖinが入力される第
１の減衰器１６では、減衰量制御電圧ＶCONTに比例した
出力信号Ｖout を特別な回路や調整を必要とせずに得る
ことができ、あわせて第１の減衰器１６の入力インピー
ダンスも一定に保つことができるため、減衰回路の取扱
いが容易になる。また、従来のようなＰＩＮダイオード
を使用していないため、入出力間に直列接続されるコン
デンサを設ける必要がなくなるため、直流を含む低周波
でも動作させることができる。Therefore, in the first attenuator 16 to which the input signal Vin is input, the output signal Vout proportional to the attenuation control voltage VCONT can be obtained without requiring any special circuit or adjustment. At the same time, the input impedance of the first attenuator 16 can be kept constant, so that the handling of the attenuation circuit becomes easy. Further, since a PIN diode is not used as in the prior art, there is no need to provide a capacitor connected in series between the input and output, so that the device can be operated even at a low frequency including DC.
【００３０】また、周囲の温度変化により第２の減衰器
２２の特性が変動し、出力電圧Ｖmoが変動することがあ
っても、ＶCONT＝Ｖmoを満たすように差動増幅器３２の
出力電圧Ｖg1がＶg1＋ΔＶg1に変動し、同時に第２の減
衰器２２の入力インピーダンスが変動して基準電圧Ｖ
ref2が変動することがあっても、Ｖref2＝Ｖref1を満た
すように差動増幅器４２の出力電圧Ｖg2がＶg2＋ΔＶg2
に変動する。したがって、温度変化に対しても減衰量お
よび入力インピーダンスが一定に保たれるため、広い温
度範囲で減衰量制御電圧に比例した減衰量を得ることが
でき、あわせて入力インピーダンスも一定に保たれる。Further, characteristic of the second attenuator 22 is varied by a change in ambient temperature, even if the output voltage V mo varies, the output of the differential amplifier 32 so as to satisfy V CONT = V mo The voltage V g1 fluctuates to V g1 + ΔV g1, and at the same time, the input impedance of the second attenuator 22 fluctuates and the reference voltage V g1
Even if ref2 fluctuates, the output voltage V g2 of the differential amplifier 42 becomes V g2 + ΔV g2 so as to satisfy V ref2 = V ref1.
To fluctuate. Therefore, the attenuation and the input impedance are kept constant even with a temperature change, so that an attenuation proportional to the attenuation control voltage can be obtained in a wide temperature range, and the input impedance is also kept constant. .
【００３１】ここで、この効果をより一層高めるため
に、第１の電界効果トランジスタ１２と第３の電界効果
トランジスタ１８、および第２の電界効果トランジスタ
１４と第４の電界効果トランジスタ２０は、できるだけ
近接させて配置し、熱的に結合させておくことが望まし
い。できれば、本実施例のように第１の電界効果トラン
ジスタ１２と第３の電界効果トランジスタ１８とを同一
の半導体チップ２６に、また第２の電界効果トランジス
タ１４と第４の電界効果トランジスタ２０とを同一の半
導体チップ２７に形成することが望ましい。このことに
よって、第１の減衰器１６および第２の減衰器２２の温
度特性を容易に同じものにすることができる。Here, in order to further enhance this effect, the first field effect transistor 12 and the third field effect transistor 18, and the second field effect transistor 14 and the fourth field effect transistor 20, It is desirable to place them in close proximity and thermally couple them. If possible, the first field-effect transistor 12 and the third field-effect transistor 18 are mounted on the same semiconductor chip 26, and the second field-effect transistor 14 and the fourth field-effect transistor 20 are mounted, as in this embodiment. It is desirable to form them on the same semiconductor chip 27. As a result, the temperature characteristics of the first attenuator 16 and the second attenuator 22 can be easily made the same.
【００３２】また、上記説明では、補正制御回路２４は
減衰量制御電圧ＶCONTと第２の減衰器２２の出力電圧Ｖ
moとが一致するように動作する場合で説明しているが、
抵抗器３４、抵抗器３６、抵抗器３８、および抵抗器４
０それぞれの抵抗値を適宜選択して、出力電圧Ｖmoに対
する差動増幅器３２の利得、および減衰量制御電圧Ｖ
CONTに対する差動増幅器３２の利得をそれぞれ違う値と
することで、減衰量制御電圧ＶCONTと出力電圧Ｖmoとが
比例する関係、すなわちＶCONT＝ｋＶmo（ｋ：定数）と
なるように補正制御回路２４を動作させてもよいことは
言うまでもない。なお、本実施例では、第１の電界効果
トランジスタ１２、第２の電界効果トランジスタ１４、
第３の電界効果トランジスタ１８、および第４の電界効
果トランジスタ２０にｎチャネルＭＯＳ型の電界効果ト
ランジスタを用いているが、ｐチャネルＭＯＳ型、ある
いは接合型電界効果トランジスタ等を用いてもよく、ま
た半導体チップ２６、および半導体チップ２７上に形成
されたものでなく個別の部品としてもよい。In the above description, the correction control circuit 24
Attenuation control voltage VCONTAnd the output voltage V of the second attenuator 22
moIs described as operating in the same way as
Resistor 34, resistor 36, resistor 38, and resistor 4
0, each resistance value is appropriately selected, and the output voltage VmoTo
Of the differential amplifier 32 and the attenuation control voltage V
CONTThe gain of the differential amplifier 32 with respect to
By doing so, the attenuation control voltage VCONTAnd output voltage VmoAnd
A proportional relationship, ie VCONT= KVmo(K: constant) and
That the correction control circuit 24 may be operated so that
Needless to say. In this embodiment, the first electric field effect
A transistor 12, a second field effect transistor 14,
Third field effect transistor 18 and fourth field effect transistor
The transistor 20 has an n-channel MOS type field effect transistor.
There is a p-channel MOS type using a transistor.
Alternatively, a junction field effect transistor or the like may be used.
Formed on the semiconductor chip 26 and the semiconductor chip 27
It is good also as individual parts instead of what was done.
【００３３】また、３端子素子として電界効果トランジ
スタを用いているが、電界効果トランジスタに限らず、
制御電極を有し、この制御電極への供給電圧に応じて導
通抵抗が変化する素子、例えばバイポーラトランジスタ
などの他の３端子素子を用いてもよい。Although a field-effect transistor is used as a three-terminal element, it is not limited to a field-effect transistor.
An element having a control electrode and having a change in conduction resistance according to a voltage supplied to the control electrode, for example, another three-terminal element such as a bipolar transistor may be used.
【００３４】さらに、本実施例の第１の減衰器１６は、
一方の３端子素子を入出力間に直列に挿入した後、他方
の３端子素子を信号出力端子２と接地電位との間に挿入
する構成としているが、逆に一方の３端子素子を信号入
力端子１と接地電位との間に挿入した後、他方の３端子
素子を入出力間に直列に挿入しても同様な効果が得るこ
とができる。但し、この場合は第２の減衰器２２におい
ても同様な構成とする必要がある。Further, the first attenuator 16 of this embodiment is
One three-terminal element is inserted in series between the input and output, and then the other three-terminal element is inserted between the signal output terminal 2 and the ground potential. The same effect can be obtained by inserting the other three-terminal element in series between the input and output after inserting between the terminal 1 and the ground potential. However, in this case, the second attenuator 22 needs to have the same configuration.
【００３５】[0035]
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。Since the present invention is configured as described above, the following effects can be obtained.
【００３６】第１の制御手段によって、減衰量制御電圧
と第２の減衰器の出力電圧とが比例した値になるように
動作するため、入力信号が入力される第１の減衰器にお
いても減衰量制御電圧に比例した出力信号が得られる。
また、第２の制御手段によって、固定電位である第１の
基準電圧と第２の減衰器の入力電圧である第２の基準電
圧とが一致するように動作するため、第１の減衰器にお
いても入力インピーダンスが一定に保たれる。したがっ
て、減衰量制御電圧に比例した出力信号を特別な回路や
調整を必要とせずに得ることができ、入力インピーダン
スも一定に保たれるため減衰回路の取扱いが容易にな
る。また、入出力間には直列接続されたコンデンサがな
いので、直流を含む低周波でも動作させることができ
る。さらに、温度変化に対しても第１の減衰器の減衰量
および入力インピーダンスが一定に保たれるため、広い
温度範囲で動作させることができる。The first control means operates such that the attenuation control voltage and the output voltage of the second attenuator are proportional to each other, so that the first attenuator to which an input signal is input is also attenuated. An output signal proportional to the quantity control voltage is obtained.
Further, the second control means operates so that the first reference voltage which is a fixed potential and the second reference voltage which is an input voltage of the second attenuator coincide with each other. Also, the input impedance is kept constant. Therefore, an output signal proportional to the attenuation control voltage can be obtained without requiring a special circuit or adjustment, and the input impedance is kept constant, so that the handling of the attenuation circuit becomes easy. Further, since there is no capacitor connected in series between the input and the output, it can be operated even at a low frequency including DC. Furthermore, since the amount of attenuation and the input impedance of the first attenuator are kept constant with respect to a temperature change, the operation can be performed in a wide temperature range.
【００３７】また、第１の３端子素子と第３の３端子素
子、第２の３端子素子と第４の３端子素子とをそれぞれ
同一の半導体チップ上に形成することで、第１の減衰器
および第２の減衰器の温度特性を容易に同じものにする
ことができる。Further, by forming the first three-terminal element and the third three-terminal element and the second three-terminal element and the fourth three-terminal element on the same semiconductor chip, the first attenuation is achieved. The temperature characteristics of the device and the second attenuator can be easily made the same.
【００３８】さらに、第１の制御手段、第２の制御手段
に差動増幅器を用いた場合、差動増幅器に抵抗器による
負帰還回路を設けることで、３端子素子を含む帰還回路
の動作が安定する。Further, when a differential amplifier is used as the first control means and the second control means, the operation of the feedback circuit including the three-terminal element can be achieved by providing a negative feedback circuit using a resistor in the differential amplifier. Stabilize.
【図１】本発明の減衰回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an attenuation circuit according to the present invention.
【図２】従来の減衰回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a conventional attenuation circuit.
【図３】図２に示した減衰回路のＰＩＮダイオードに印
加する電圧と減衰出力との関係を示すグラフである。FIG. 3 is a graph showing a relationship between a voltage applied to a PIN diode of the attenuation circuit shown in FIG. 2 and an attenuation output.
１ 信号入力端子 ２ 信号出力端子 ３ 制御入力端子 １２ 第１の電界効果トランジスタ １４ 第２の電界効果トランジスタ １６ 第１の減衰器 １８ 第３の電界効果トランジスタ ２０ 第１の電界効果トランジスタ ２１、３４、３６、３８、４０、４４〜４７ 抵抗器 ２２ 第２の減衰器 ２３ 補正回路 ２４ 補正制御回路 ２６、２７ 半導体チップ ３２、４２ 差動増幅器 DESCRIPTION OF SYMBOLS 1 Signal input terminal 2 Signal output terminal 3 Control input terminal 12 1st field effect transistor 14 2nd field effect transistor 16 1st attenuator 18 3rd field effect transistor 20 1st field effect transistor 21, 34, 36, 38, 40, 44 to 47 Resistor 22 Second attenuator 23 Correction circuit 24 Correction control circuit 26, 27 Semiconductor chip 32, 42 Differential amplifier
Claims (8)
に応じて入力信号に対する出力信号の減衰量を制御する
減衰回路であって、 制御電極への印加電圧に応じて導通抵抗が変化する第１
の３端子素子および第２の３端子素子から成る第１の分
圧器を有し、前記入力信号が入力される第１の減衰器
と、 前記第１の３端子素子と同様の特性をもつ第３の３端子
素子、および前記第２の３端子素子と同様の特性をもつ
第４の３端子素子が、前記第１の分圧器と同様に接続さ
れて成る第２の分圧器を有する第２の減衰器と、 前記減衰量制御電圧と前記第２の減衰器の出力電圧とが
比例した値になるように、前記第１の３端子素子の制御
電極と前記第３の３端子素子の制御電極とにそれぞれ制
御電圧を印加する第１の制御手段と、 固定電位である第１の基準電圧、及び抵抗器を介して直
流電源に接続された前記第２の減衰器の入力端の電圧で
ある第２の基準電圧が一致するように、前記第２の３端
子素子の制御電極と前記第４の３端子素子の制御電極と
にそれぞれ制御電圧を印加する第２の制御手段とを有す
る減衰回路。1. An attenuation control voltage input from a control terminal.
A damping circuit for controlling the attenuation amount of the output signal to the input signal in accordance with the first conduction resistance changes in accordance with the voltage applied to the control electrode
Having a first voltage divider consisting of three-terminal device and the second 3-terminal element, first with a first attenuator which the input signal is input, the same characteristics as the first 3-terminal element A third three-terminal element and a fourth three-terminal element having characteristics similar to those of the second three-terminal element are connected in the same manner as the first voltage divider.
A second attenuator having a second voltage divider , wherein the first three-terminal element has a value such that the attenuation control voltage is proportional to the output voltage of the second attenuator. First control means for applying a control voltage to each of the control electrode and the control electrode of the third three-terminal element; a first reference voltage that is a fixed potential ; and a direct current through a resistor. as second reference voltage coincides connected to a power supply is a voltage input of the second attenuator, the control electrode of the fourth 3-terminal element and the control electrode of the second 3-terminal element attenuation circuit and a second control means for applying a respective control voltage to and.
に応じて入力信号に対する出力信号の減衰量を制御する
減衰回路であって、 制御電極への印加電圧に応じて導通抵抗が変化する第１
の３端子素子および第２の３端子素子を備え、前記第１
の３端子素子が前記入力信号が入力される入力端子と前
記出力信号が出力される出力端子との間に接続され、前
記第２の３端子素子が前記入力端子と接地電位との間に
接続され、前記入力端子から前記入力信号が入力される
第１の減衰器と、 前記第１の３端子素子と同様の特性をもつ第３の３端子
素子、および前記第２の３端子素子と同様の特性をもつ
第４の３端子素子によって前記第１の減衰器と同様の接
続がなされた第２の減衰器と、 前記減衰量制御電圧と前記第２の減衰器の出力電圧とが
比例した値になるように、前記第１の３端子素子の制御
電極と前記第３の３端子素子の制御電極とにそれぞれ制
御電圧を印加する第１の制御手段と、 固定電位である第１の基準電圧、及び抵抗器を介して直
流電源に接続された前記第２の減衰器の入力端の電圧で
ある第２の基準電圧が一致するように、前記第２の３端
子素子の制御電極と前記第４の３端子素子の制御電極と
にそれぞれ制御電圧を印加する第２の制御手段とを有す
る減衰回路。2. An attenuation control voltage input from a control terminal.
A damping circuit for controlling the attenuation amount of the output signal to the input signal in accordance with the first conduction resistance changes in accordance with the voltage applied to the control electrode
And a second three-terminal element.
3-terminal element is connected between the output terminal of the output signal and the input terminal to which the input signal is input is output, connected between said second 3-terminal element is the input terminal and the ground potential of the A first attenuator to which the input signal is input from the input terminal, a third three-terminal element having the same characteristics as the first three-terminal element, and the same as the second three-terminal element a second attenuator characteristics fourth connection similar to the first attenuator by 3-terminal element having been made of the output voltage of the second attenuator and the attenuation control voltage is proportional First control means for applying a control voltage to each of the control electrode of the first three-terminal element and the control electrode of the third three-terminal element so as to have a fixed potential. there first reference voltage, and the resistor second attenuation connected to the DC power source via the The second reference voltage is the voltage of the input terminal so as to match the second for applying the respective control voltage to the control electrode of the control electrode and the fourth 3-terminal element of the second 3-terminal element An attenuation circuit having control means.
子素子、前記第３の３端子素子、及び前記第４の３端子
素子は、電界効果トランジスタである請求項１または２
記載の減衰回路。Wherein said first 3-terminal element, said second 3-terminal element, the third 3-terminal element, and the fourth three-terminal device, according to claim 1 or 2, a field effect transistor
Attenuation circuit as described .
子素子とが同一の半導体チップ上に形成されている請求
項１乃至３のいずれか１項記載の減衰回路。4. claims in which the first three-terminal element and the third 3-terminal element is formed on the same semiconductor chip
Item 4. The attenuation circuit according to any one of Items 1 to 3 .
子素子とが同一の半導体チップ上に形成されている請求
項１乃至４のいずれか１項記載の減衰回路。5. The claims and the second 3-terminal element and the fourth 3-terminal element is formed on the same semiconductor chip
Item 5. The attenuation circuit according to any one of Items 1 to 4 .
差の電圧を増幅して出力する差動増幅器である請求項１
乃至５のいずれか１項記載の減衰回路。Wherein said first control means, according to claim 1, which is a differential amplifier that amplifies a voltage difference between the attenuation control voltage and the second attenuator output voltage
The attenuation circuit according to any one of claims 1 to 5 .
を増幅して出力する差動増幅器である請求項１乃至６の
いずれか１項記載の減衰回路。Wherein said second control means of claims 1 to 6 is a differential amplifier that amplifies a voltage difference between said first reference voltage and the second reference voltage
The attenuation circuit according to claim 1 .
の減衰回路。8. The differential amplifier according to claim 6 , wherein the differential amplifier has a negative feedback circuit using a resistor.
Attenuation circuit of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7024857A JP2827947B2 (en) | 1995-02-14 | 1995-02-14 | Damping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7024857A JP2827947B2 (en) | 1995-02-14 | 1995-02-14 | Damping circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222994A JPH08222994A (en) | 1996-08-30 |
| JP2827947B2 true JP2827947B2 (en) | 1998-11-25 |
Family
ID=12149896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7024857A Expired - Fee Related JP2827947B2 (en) | 1995-02-14 | 1995-02-14 | Damping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827947B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4855717B2 (en) * | 2005-06-02 | 2012-01-18 | アールエフ・チップス・テクノロジー株式会社 | Gain control circuit and amplifier circuit having gain control function |
| JP4696701B2 (en) * | 2005-06-07 | 2011-06-08 | ソニー株式会社 | Resistance circuit |
| CN109995344B (en) * | 2019-05-10 | 2024-02-13 | 中国电子科技集团公司第三十四研究所 | Numerical control attenuation circuit and adjusting method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444535U (en) * | 1973-04-11 | 1979-03-27 | ||
| JPH03204213A (en) * | 1989-12-29 | 1991-09-05 | Nec Corp | Pi-type attenuator circuit |
| JPH03238910A (en) * | 1990-02-15 | 1991-10-24 | Nec Corp | Attenuator |
-
1995
- 1995-02-14 JP JP7024857A patent/JP2827947B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08222994A (en) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2948054B2 (en) | Transceiver | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US7636009B2 (en) | Bias current generating apparatus with adjustable temperature coefficient | |
| US4439743A (en) | Biasing circuit for power amplifier | |
| KR20010020410A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| WO2003012980A1 (en) | Active bias circuit | |
| JPH0951238A (en) | Microwave amplifier circuit | |
| US20010028282A1 (en) | High-frequency variable attenuator having a controllable reference voltage | |
| KR930002040B1 (en) | Amplifier | |
| JP2827947B2 (en) | Damping circuit | |
| EP0250453B1 (en) | Cascaded internal impedance dependent amplifier with accurate variable gain control | |
| JP3081210B2 (en) | Linear gain amplifier | |
| US4077012A (en) | Amplifier devices | |
| JPH10322149A (en) | High-frequency variable gain amplifier | |
| JP2024038764A (en) | Amplifier circuits and communication equipment | |
| JPH06138961A (en) | Voltage regulator | |
| US5812008A (en) | Logarithmic converter | |
| JP3075635B2 (en) | Temperature compensated amplifier | |
| JP2000106513A (en) | Automatic gain controller with temperature compensation function | |
| US5432479A (en) | D.C. current compensation circuit for a nonlinear amplifier | |
| US4439745A (en) | Amplifier circuit | |
| JP2001057511A (en) | Linear amplifier circuit | |
| JP2924483B2 (en) | Variable attenuator | |
| KR100307519B1 (en) | Circuit for high frequency variable amplifer | |
| US6407615B2 (en) | Temperature compensation circuit and method of compensating |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |