JP2827179B2 - 露光データ処理装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 露光データ処理装置、特に荷電粒子ビーム露光装置の
主偏向器や副偏向器等に供給する露光データの格納／読
出しをする装置に関し、 該露光データの内、拡張分割処理された副偏向データ
の格納処理について、ソフトウエア的に行うことなく、
それをハードウエア的に行い、CPU等の負担を軽減する
こと、及びデータ転送処理の高速化を図ることを目的と
し、 外部から入力される主偏向データを記憶し、主偏向露
光データを出力する主偏向データ記憶手段と、前記主偏
向データ記憶手段への前記主偏向データの書込み処理及
び前記主偏向データ記憶手段からの前記主偏向露光デー
タの読出し処理を行う第１の書込み／読出し手段と、外
部から入力された副偏向データを拡張分割処理し副偏向
加工データとして出力するデータ加工処理手段と、前記
副偏向加工データを入力して記憶し、副偏向露光データ
として出力する副偏向データ記憶手段と、前記副偏向デ
ータ記憶手段への前記副偏向加工データの書込み処理及
び前記副偏向データ記憶手段からの前記副偏向露光デー
タの読出し処理を行う第２の書込み／読出し手段と、前
記主偏向露光データに基づいて前記副偏向加工データの
書込み領域指定データを出力する仮想領域／物理領域変
換手段と、前記副偏向加工データのデータ数を管理する
データ転送／計数管理手段と、前記第１及び第２の書込
み／読出し手段の動作制御をする制御手段とを有し、前
記仮想領域／物理領域変換手段は第１の外部制御データ
によって制御され、前記データ加工処理手段及びデータ
転送／計数管理手段は第２の外部制御データによって制
御されることを含み構成する。

〔産業上の利用分野〕

本発明は、露光データ処理装置に関するものであり、
更に詳しく言えば荷電粒子ビーム露光装置の主／副偏向
器等に供給する露光データの格納／読出しをする装置に
関するものである。

近年、半導体装置等のパターン露光において、サブミ
クロン単位のリソグラフィー技術の中でも最も安定して
0.3〔μｍ〕以下の線描画等の露光可能な電子ビーム露
光装置が使用されている。

これによれば、半導体装置の高集積化に伴い増大する
露光データを高速に処理して、該電子ビーム露光装置に
露光データを供給し、その処理効率の向上を図ることが
できる露光データ処理装置の要望がある。

〔従来の技術〕

第9,10図は、従来例に係る説明図である。

第９図は、従来例の露光データ処理装置に係る構成図
を示している。

図において、露光データ処理装置は、第１の外部制御
信号S1を受けて、メインデフデータMDin及びサブデフデ
ータSDinを取り込むデータ入力回路１と、メインデフデ
ータDinを格納するメインデフメモリ２と、サブデフデ
ータSDinのデータ加工処理をするデータ拡張分割回路３
と、データ加工処理されたサブデフデータを格納するサ
ブデフメモリ４と、各メモリに格納されたメインデフデ
ータMDin及びデータ加工処理されたサブデフデータをそ
れぞれ、メインデフ露光データMDout及びサブデフ露光
データSDoutとして出力するデータ出力回路５と、デー
タ拡張分割回路３やメインデフメモリ３の動作制御をす
る制御回路６と、第１の外部制御信号S1を受けて、周辺
制御回路６にデータ処理命令を与える第１のCPU（中央
演算処理装置）７と、第２の外部制御信号S2に基づいて
データ出力回路５の出力制御をする第２のCPU8から構成
されている。

また、露光データ処理装置は、露光データ主記憶装置
が設計データ等に基づいて、メインデフデータMDin及び
サブデフデータSDinを入力し、データ拡張分割等のデー
タ加工処理をし、電子ビーム露光装置の主偏向器や副偏
向器の駆動に要するメインデフ露光データMDoutやサブ
デフ露光データSDoutを出力するものである。

〔発明が解決しようとする課題〕

第10図は、従来例に係る露光データ処理装置の問題点
の説明図であり、第９図の構成図に示してた第１のCPU7
の制御処理フローチャートを示している。

同図は、データ入力回路１にメインデフデータMDinや
サブデフデータSDinを入力してから、データ加工処理さ
れたサブデフデータSDinがサブデフメモリ４に格納され
るまでの処理順序を示すものである。

図において、第１のCPU7は、まずステップP1でメイン
デフデータMDinをメインデフメモリ２に格納し、ステッ
プP2でその終了判断をする。次いで、ステップP2でサブ
デフデータSDinをデータ拡張分割回路３に入力をし、ス
テップP4でその終了判断をする。

さらに、ステップP5でサブデフデータSDinのデータ拡
張分割処理をし、ステップP6でその終了判断をする。そ
の後、ステップP7でサブデフデータSDinの増加数を計数
をし、ステップP8でその終了判断をする。

次に、ステップP9でメインデフデータMDinの書替え処
理をし、ステップP10でその終了判断をする。そして、
ステップP11で、データ加工処理されたサブデフデータS
Dinをサブデフメモリ４に格納をし、ステップP12でその
終了判断をする。

これにより、メインデフデータMDinとデータ加工処理
されたサブデフデータSDinがそれぞれのメモリ2,4に格
納することができる。

これによれば、次のような問題がある。

メインデフデータMDinとサブデフデータSDinの格納処
理を第１のCPU7のソフトウエアサイクルで行っている。
このため、１サイクル100〔ns〕程度のCPUを用いた場合
であっても、１パターンコード処理に20〜30〔μｓ〕必
要となり、第１のCPU7の処理能力が制限され、データ処
理速度の向上を図ることができない。

半導体の高集積化に伴い、パターン露光データ量が増
大する傾向にあり、第１のCPU7に対するデータ処理負荷
がそれに比例して増大することとなる。

サブデフデータSDinのデータ拡張分割処理によって生
じた増加数を第１のCPU7により計数している間、データ
格納処理に移行することができない。これにより、デー
タ転送待ち時間を生じ、露光データ処理の高速化の妨げ
となる。

本発明は、かかる従来例の問題点に鑑み創作されたも
のであり、露光データの内、拡張分割処理された副偏向
データの格納処理についてソフトウエア的に行うことな
く、それ等をハードウエア的に行い、CPU等の負担を軽
減すること、及びデータ転送処理の高速化を図ることを
可能とする露光データ処理装置の提供を目的とする。

〔課題を解決するための手段〕

第１図は、本発明の露光データ処理装置に係る原理図
を示している。

その装置は、外部から入力される主偏向データMDinを
記憶し、主偏向露光データMDoutを出力する主偏向デー
タ記憶手段12と、前記主偏向データ記憶手段12への前記
主偏向データMDinの書込み処理及び前記主偏向データ記
憶手段12からの前記主偏向露光データMDoutの読出し処
理を行う第１の書込み／読出し手段11と、外部から入力
された副偏向データSDinを拡張分割処理し副偏向加工デ
ータSMDとして出力するデータ加工処理手段13と、前記
副偏向加工データSMDを入力して記憶し、副偏向露光デ
ータSDoutとして出力する副偏向データ記憶手段15と、
前記副偏向データ記憶手段15への前記副偏向加工データ
SMDの書込み処理及び前記副偏向データ記憶手段15から
の前記副偏向露光データSDoutの読出し処理を行う第２
の書込み／読出し手段14と、前記主偏向露光データMDou
tに基づいて前記副偏向加工データSMDの書込み領域指定
データSWDを出力する仮想領域／物理領域変換手段16
と、前記副偏向加工データSMDのデータ数を管理するデ
ータ転送／計数管理手段17と、前記第１及び第２の書込
み／読出し手段11,14の動作制御をする制御手段19とを
有し、前記仮想領域／物理領域変換手段16は第１の外部
制御データD1によって制御され、前記データ加工処理手
段13及びデータ転送／計数管理手段17は第２の外部制御
データD2によって制御されることを特徴とし、上記目的
を達成する。

〔作用〕

本発明によれば、第１の外部制御データD1に基づいて
仮想領域／理領域変換手段16が制御され、第２の外部制
御データD2に基づいてデータ加工処理手段13、データ転
送／計数管理手段17が制御されている。

このため主偏向データMDinが、まず、制御手段18及び
第１の書込み／読出し手段11を介して、主偏向データ記
憶手段12に格納される。その後、副偏向データSDinがデ
ータ加工処理手段13に入力され、それが拡張分割処理さ
れて副偏向加工データSMDとなって第２の書込み／読出
し手段14にデータ転送される。この際に、仮想領域／物
理領域変換手段16が主偏向露光データMDoutの格納デー
タから副偏向加工データSMDのデータ転送先を表す書込
み領域指定データSWDの出力処理をする。次いで、該書
込み領域指定データSWDを入力した副偏向データ記憶手
段15のメモリ領域にデータ転送／計数手段17から出力さ
れる書込み制御データに同期して、該副偏向加工データ
SMDをハードウエア的に格納処理をすることが可能とな
る。次に、制御手段18を介して第1,第２の書込み／読出
し手段11,14の読出し動作制御をすることにより主偏向
データ記憶手段12に格納された主偏向データMDinが主偏
向露光データMDoutとなって、また、副偏向データ記憶
手段15に格納された副偏向加工データSMDが副偏向露光
データSDoutとなって、ハードウエア的に読出し処理を
することが可能となる。

これにより、従来のようなCPU（中央演算処理装置）
によるソフトウエア的なデータ転送格納処理に比べて、
当該装置のシステムクロックに依存する動作時間で荷電
粒子ビーム露光装置等の露光データの格納／読出し処理
をすることが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明を
する。

第２〜８図は、本発明の実施例に係る露光データ処理
装置を説明する図であり、第２図は、本発明の実施例に
係る電子ビーム露光システムの説明図を示している。

図において、電子ビーム露光システムは露光データを
記憶する露光データ主記憶装置10と、メインデフデータ
（主偏向データ）MDin及びサブデフデータ（副偏向デー
タ）SDinを入力し、第1,第２の外部制御信号（第1,第２
の外部制御データD1,D2）S1,S2に基づいて、メインデフ
露光データ（主偏向露光データ）MDout及びサブデフ露
光データ（副偏向露光データ）SDoutを出力する露光デ
ータ処理装置（本発明の実施例）20と、メインデフ露光
データMDout及びサブデフ露光データSDoutを入力して、
主偏向駆動信号IM及び副偏向駆動信号ISを出力する偏向
増幅器30と、電磁偏向コイル等の主偏向器41、静電偏向
板等の副偏向器42及び電子ビームを出射する電子銃43か
ら成る電子ビーム露光装置40と、露光データ処理装置2
0、偏向増幅器30及び電子ビーム露光装置40の総合制御
をする総合制御装置50から構成されている。

第３図（ａ），（ｂ）は、本発明の実施例の露光デー
タに係る説明図であり、同図（ａ）は、主偏向露光領域
と露光データとの関係を示す図である。

図において、AMは主偏向露光領域であり、電子ビーム
43aが主偏向器41に基づいて偏向される領域である。AS
は副偏向露光領域であり、電子ビーム43aが副偏向器42
に基づいて偏向される領域である。Elはメインデフ露光
データMDoutによる電子ビーム軌跡であり、副偏向露光
領域ASを順次走査されて成るものである。

同図（ｂ）は、副偏向露光領域に係る描画パターンを
示す図である。

図において、44は描画パターンであり、〜の矩形
ビームショットパターンが合成されたものである。矩形
ビームショットパターン〜は、第２図の電子ビーム
露光システムにおいて、露光データ主記憶装置10から例
えば、１つの平行四辺形描画パターンを表すサブデフデ
ータSDinとして、露光データ処理装置20にデータ圧縮さ
れて、入力されるものである。従って、サブデフデータ
SDinは露光データ処理装置20を介して、そのデータの拡
張分割処理をする必要がある。

一般に荷電粒子ビーム露光装置のサブデフ露光データ
SDinは、荷電粒子が通過する空間に配置された静電偏向
板に対し印加される電圧または電流を表現しており、特
に可変矩形ビームの場合には、１組の露光情報を表す時
に５ワード構成を取るものが多い。内容としては、パタ
ーン形状、露光補正用のクロック及びシステム上必要な
パラメータを意味するオペレーショナルコード部（以下
オペコードと略す）と、描画の始点位置を意味する始点
情報（一般に座標表現でX1,Y1）と、パターン形状の大
きさを意味するサイズ情報（一般に座標表現でX2,Y2）
がある。この関係を表−１に示している。

第４図は、本発明の実施例の露光データ処理装置に係
る構成図である。

図において、21a,21bは第１の書込み／読出し手段11
の一実施例となるレジスタラッチ回路，ゲート回路であ
り、レジスタラッチ回路21aはメインデフデータMDinの
書込み処理をし、また、ゲート回路21bはメインデフ露
光データMDoutの読出し処理をするものである。

22は主偏向データ記憶手段12の一実施例となるメイン
デフ用メモリブロックであり、メインデフデータMDinを
格納するものである。メインデフ用メモリブロック22
は、４つのメモリａ〜ｄから成り、そのメモリ容量は、
データバスを32bitとすると、1Mロングワード空間を有
するものである。なお、この場合のａはメインデフＸ、
ｂはメインデフＹ、ｃはサブアドレス、ｄはそのパター
ン数を記憶するものである。

23はデータ加工処理手段13の一実施例となるデータ加
工処理回路であり、先の第３図（ｂ）のようなデータ圧
縮されたサブデフデータSDinを拡張分割処理（データ加
工処理）して、副偏向露光領域に必要な矩形ショットパ
ターンを作成する機能を有している。データ加工処理回
路23は、サブデフデータSDinを一時登録するレジスタラ
ッチ回路3a（ａ〜ｅ）と、レジスタラッチ回路3aのd,e
の二入力を比較するコンパレータ3bと、コンパレータ3b
の出力の二入力OR論理をする二入力OR回路3cと、メモリ
アドレス／デコード信号の切換をするR/W切換回路3d
と、データ加工処理されたサブデフデータ（副偏向加工
データ）SMDの一時格納をするRAM/ROM（随時書込み読出
し可能記憶装置／読出し専用記憶装置）3eと、拡張コー
ドリード付カウンタ回路3fと、データ加工処理されたサ
ブデフデータSMDからサブデフ露光データの始点情報等
を演算する加算器／乗算器3gと、データ加工処理された
サブデフデータSMDの書込み、又はサブデフ露光データS
Doutの読出しを選択するゲート回路3hから成る。

24a〜24cは第２の書込み／読出し手段14の一実施例と
なる高速ラッチメモリバッファ回路であり、データ加工
処理されたサブデフデータSMDの高速書込み処理をした
り、そのサブデフ露光データSDoutの高速読出し処理を
する機能を有している。高速メモリバッファ回路は、デ
ータ加工処理されたサブデフデータSMDの高速書込み処
理をするデータラッチ（ライト）回路24aと、格納され
たサブデフ露光データSDoutの高速読出し処理をするデ
ータラッチ（リード）回路24bと、メモリブロックａ〜
ｅ等の選択をするゲート回路24cから成る。また、高速
ラッチメモリバッファ回路は、本発明の実施例では32ビ
ットラッチ処理を有するものである。

25は副偏向データ記憶手段15の一実施例となるサブデ
フ用メモリブロックであり、データ加工処理されたサブ
デフデータSMDの格納をするものである。サブデフ用メ
モリブロック25は、サブデフ露光データが５ワード構成
をとる場合、５つのメモリａ〜ｅで構成する。なお、こ
の場合のａはオペコード,bはサブデフX1,cはサブデフY
1,dはサブデブX2,eはサブデフY2を記憶するものであ
る。例えば、サブデフ用メモリブロック25は、データバ
スが32bitの場合、30Mロングワード空間を有するもので
ある。

26は仮想領域／物理領域変換手段16の一実施例となる
仮想領域／物理領域変換回路であり、メインデフデータ
MDinの格納データMMDに基づいて、データ加工処理され
たサブデフデータSMDの書込み領域指定データ（副偏向
データ書込みデータ）SWDを出力する機能を有してい
る。仮想領域／物理領域変換回路26は、オフセットデー
タ（第１の外部制御信号S2に相当）ODを入力して、オフ
セット設定データOSDを出力するオフセット設定レジス
タ6aと、外部制御信号S1とオフセット設定データOSDと
を入力して、メインデフデータMDinの格納データMMDを
出力する加算器ビットシフター6bと、その格納データMM
DのサブデフアドレスSAddの一時登録をするアドレスレ
ジスタ6cと、メインデフ用メモリブロック22のメモリａ
〜ｄを選択するゲート回路6dと、格納データMMDのサブ
デフアドレスSAddの加算処理をする加算器6eから成る。

27はデータ転送／計数管理手段17の一実施例となるデ
ータ転送／計数管理回路であり、データ加工処理された
サブデフデータSMDの転送数及び増加数を管理する機能
を有している。データ転送／計数管理回路27は、データ
加工処理されたサブデフデータSMDの読出し数を計数す
るライトカウンタ7aと、それをサブデフメモリ用ブロッ
ク25に書込む際に、その書込み数を計数するリードカウ
ンタ7bから成る。本発明の実施例では、ライトカウンタ
7a及びリードカウンタ7b共に８ビットのものを使用して
いる。

28は制御手段18の一実施例となる制御回路であり、レ
ジスタラッチ回路21a,ゲート回路21b及び高速ラッチメ
モリバッファ回路の動作制御をするものである。制御回
路28はメインデフデータMDinのアドレス（格納データMM
D）を指すメインデフアドレスポインタ回路8aと、ライ
トカウンタ7a,リードカウンタ7b,メインデフアドレスポ
インタ回路8a及び高速ラッチメモリバッファ回路の動作
タイミングを制御するタイミングコントロール回路8bか
ら成る。

これ等により、本発明の実施例に係る露光データ処理
装置を構成する。

次に、その動作について説明をする。

第５図は、本発明の実施例のメインデフデータ格納に
係る動作タイムチャートであり、タイミングコントロー
ル回路に係るタイムチャートを示している。

図において、RSMは書込みスタート信号であり、メイ
ンデフデータMDinの書込み処理をスタートする信号（第
２の外部制御データD2に相当）である。MAddはメインデ
フアドレスであり、メインデフデータMDinの設定に係る
データである。いずれも、メインデフデータMDinのメイ
ンデフアドレス設定の際に外部より供給される制御デー
タである。

また、MMDは格納データであり、メインデフデータMDi
nの格納場所を示すアドレスである。φ１はシステムク
ロック,MSSは動作制御信号であり、タイミングコントロ
ール回路8bより出力されるものである。動作制御信号MS
Sは、メインデフアドレスポインタ回路8aに供給され、
メインデフデータMDinの格納場所を指示するものであ
る。これにより、メインデフ用メモリブロック22a〜ｄ
のメモリ領域に指示された格納場所にシステムクロック
φ１や動作制御信号MSSを介して、メインデフデータMDi
nを格納することができる。

なお、第６図は本発明の実施例のメインデフデータ格
納処理に係る動作フローチャートであり、メインデフデ
ータMDinをメインデフ用メモリブロック22に格納処理す
る順序を示している。

図において、まずステップP1でメインデフアドレスMA
ddをメインアドレスポインタ回路8aにセットする。この
際に外部からの書込みスタート信号RSMと、タイミング
コントロール回路8bの動作制御信号MSSによりメインデ
フアドレスMAddがシステムクロックφに同期して、メイ
ンアドレスポインタ回路8aにセットされる。

その後、ステップP2でアドレスポインタ回路8aからメ
インデフ用メモリブロック22の各メモリブロックａ〜ｄ
にアドレス値が発行される。次いで、ステップP3で、指
定されたアドレス先にメインデフデータMDinが格納処理
される。

第７図（ａ），（ｂ）は、本発明の実施例のサブデフ
データ格納処理に係る動作タイムチャートであり、仮想
領域／物理領域変換回路26,データ加工処理回路23及び
高速ラッチメモリバッファ回路24bの動作制御に係る格
納初期のタイミングチャートを示している。

図において、φ２はシステムクロックであり、その周
期は数10〔ns〕単位である。RSMはメインデフ書込みス
タート信号であり、メインデフデータMDinの格納処理に
引き続いて、サブデフデータの書込み処理をする信号を
兼用している。MAddはメインデフアドレスであり、サブ
デフデータSDinのデータ加工処理やデータ格納処理の開
始基準となるデータである。OSDはオフセット設定デー
タであり、仮想領域／物理領域変換回路26のオフセット
を設定する信号である。いずれも、サブデフデータSDin
のデータ加工処理等に要する外部制御データである。

また、GS1はタイミングコントロール回路8bから出力
されるゲート制御信号であり、ゲート回路6dの制御信号
である。同様にGS2はゲート制御信号であり、ゲート回
路3hの制御信号である。PS1は加算器ビットシフター制
御信号であり、加算器のビットをシフトアップする制御
信号である。SAddはサブデフアドレスであり、データ加
工処理されたサブデフデータSMDに付加されるアドレス
である。SWDはサブデフアドレス設定データであり、デ
ータ加工処理したサブデフデータSMDをサブデフ用メモ
リブロック25に格納する際の書込み領域指定信号（副偏
向データ書込みデータ）となる。

RCSはリードカウンタ設定データであり、タイミング
コントロール回路8bより出力されるものである。RCDは
リードカウンタデータであり、アドレスレジスタ6cに一
時登録するデータ加工処理されたサブデフデータSMDの
転送数データである。

Ａはデータ加工処理回路の動作状態を示し、Ｂは高速
ラッチメモリバッファ回路の動作状態をそれぞれ示して
いる。その動作状態は「Ｈ」レベルで「動作」，「Ｌ」
レベルで「停止」を示している。

同図（ｂ）は、サブデフデータ格納処理における矩形
ショットパターンの一ライン終了時のタイミングコント
ロール回路8bに係るタイミングチャートを示している。

図において、RCDはリードカウンタデータであり、デ
ータ加工処理されたサブデフデータSMDが高速ラッチメ
モリバッファ回路に入力されたため、「０」クリアした
ものである。WCDはライトカウンタデータであり、デー
タ加工処理されたサブデフデータSMDのパターン数値が
サブデフ用メモリブロック25に転送される毎にゼロクリ
アされるものである。

DR1はデータ転送制御信号であり、タイミングコント
ロール回路8bから高速ラッチメモリバッファ回路に出力
されるものである。SD1はサブデフアドレス値変更制御
信号であり、メインデフアドレスポインタ回路8aやゲー
ト回路24cに出力されるものである。

RSMはメインデフ書込みスタート信号であり、１つの
メインデフ設定アドレスに係るデータ加工処理されたサ
ブデフデータSMDをサブデフ用メモリブロック25に格納
処理すると、次期の格納処理のために立ち上がる信号で
ある。

また、MAddはメインデフ設定アドレスであり、次期格
納処理に係るメインデフデータMDinのアドレスを表すも
のである。

第８図は、本発明の実施例のサブデフデータ格納処理
に係る動作フローチャートであり、サブデフデータSDin
を拡張分割処理して、それをサブデフ用メモリブロック
25に格納処理する順序を示している。

図において、まず、ステップP1でメインアドレスMAdd
の読出し先頭アドレスをメインデフアドレスポインタ回
路8aにセットする。同時にオフセットデータODをオフセ
ット設定レジスタ6aに設定する。これにより、オフセッ
ト設定データOSDが仮想領域／物理領域変換回路26の加
算器ビットシフター6bに入力される。

次いで、ステップP2でサブデフ用メモリブロックの転
送先アドレスの決定をする。この際に、まずメインデフ
メモリブロック22のメモリc,dのゲート回路21bにゲート
制御信号GS1を供給し、次いでサブデフアドレスSAdd及
び分割パターン数を読出すことにより、データ加工処理
されたサブデフデータSMDの格納場所をハードウエア的
に決定することができる。すなわち、メインデフ用メモ
リブロック22から読出したサブデフアドレス値とオフセ
ット設定データOSDとを加算器により加算し、それをビ
ットシフターでビットシフトすることにより、主偏向露
光領域を仮想領域とし、副偏向露光領域を物理領域と仮
定した場合の仮想領域／物理領域変換処理を行うことが
できる。この際に、同時に分割パターンコード数はリー
ドカウンタ7bにサブデフアドレス設定信号SSDを介して
設定される。また、ライトカウンタ7aは，「０」クリア
される。

次に、ステップP3でサブデフデータSDinをデータ加工
処理回路23に入力し、そのデータ加工処理をする。この
際に、サブデフデータSDinは、表−１に示すような露光
用データ５ワードが１単位としてレジスタラッチ回路3a
に分配入力される。これをコンパレータ3bでいくつかの
矩形ショットパターンに分割できるかを判定し、その判
定結果データをR/W切換回路3dを介してRAM/ROM3eに書込
み処理をする。その後RAM/ROM3eから読出されたパター
ンコードに従って、拡張分割前のサブデフデータSDinの
各始点情報X1,Y1,及びサイズ情報X2,Y2の原データに対
して、加算器／乗算器3gを介して、加減乗除の計算処理
をする。その加減乗除の計算結果、すなわちサブデフデ
ータSDinを拡張分割処理（データ加工処理）したサブデ
フデータSMDの矩形ショットパターンに係る始点情報や
サイズ情報として、ゲート回路3hを介して高速ラッチメ
モリバッファ回路にデータ転送をする。このときデータ
加工処理されたサブデフデータSMDは、１オペコードで
１パルスに相当する外部制御信号S2により、サブデフ用
メモリブロック25の高速ラッチメモリバッファ回路に順
次転送される。なお、データ転送が行われると、リード
カウンタ7aから「１」減算され、ライトカウンタ7bは
「１」加算される。

さらに、ステップP4でデータ加工処理されたサブデフ
データSMDを高速ラッチメモリバッファ回路にセットす
る。この際に、データラッチ（リード）回路24aに順次
ラッチされたサブデフデータSMDはタイミングコントロ
ール回路8bのデータ転送制御信号DR1を介して５ワード
分ラッチされると同時にサブデフ用メモリブロック25に
格納される。その後、サブデフ用メモリブロック25のサ
ブデフアドレス値の増加を表すサブデフアドレス値変更
制御信号SD1がタイミングコントロール回路8bからメイ
ンデフアドレスポインタ回路8a等に出力される。このと
き、タイミングコントロール回路8bはライトカウンタ7a
を「１」づつ加算する処理を行う。その加算処理は、サ
ブデフ用メモリブロック25にデータ加工処理したサブデ
フデータSMDを書込んだ回数により行われる。

次いで、ステップP5でメインデフデータMDinの更新処
理をする。この際に、リードカウンタ7bが「０」にな
り、メインデフデータMDinに対するサブデフデータ、例
えば副偏向露光領域における１ラインの露光データ格納
処理が１回終了したことになる。さらに、タイミングコ
ントロール回路8bは、リードカウンタ7bが「０」にクリ
アされたことにより、データ加工処理後のサブデフデー
タSMDのパターン個数がライトカウンタ7aに登録され
る。このライトカウンタ7aの登録内容がメインデフ用メ
モリブロック22のパターン数格納領域に転送され、拡張
分割前のサブデフデータSDinのサブデフアドレス値が更
新される。なお、サブデフアドレス値が更新さ１ると、
加算器6eにより、次のサブデフアドレス値にライトカウ
ンタ7aの登録内容が加算される。

その後、ステップP6で次のメインデフアドレスMAddを
メインデフアドレスポインタ回路8aに発生させる。この
際に、タイミングコントロール回路8bは、先のステップ
P5の更新処理で得られた加算器6eの加算結果に基づい
て、次メインデフアドレスMAddを発生させ、メインデフ
アドレスMAddの中のサブデフアドレスのメモリ書込み領
域にそれを転送する。

これらのステップP1〜P6を繰り返すことにより、デー
タ加工処理されたサブデフデータSMDを高速にサブデフ
用メモリに格納処理をすることができる。なお、メイン
デフ露光データMDout及びサブデフ露光データSMoutの読
出し処理については、書込み処理と同様にタイミングコ
ントロール回路8bにより動作制御することができる。

従って、１サイクル100〔ns〕のCPUを用いて、ソフト
ウエア的に露光データ処理をする方法と、本発明の実施
例の露光データ処理装置を用いて、ハードウエア的に露
光データ処理をする方法とを比較すると、１パターンコ
ード処理について、従来型では処理時間が20〜30〔μ
ｓ〕であるのに対して、本発明の装置によれば、それが
２〔μｓ〕以下とすることができた。

このようにして、本発明の実施例によれば、外部制御
信号S1に基づいて、仮想領域／物理領域変換回路26が制
御され、外部制御信号S2に基づいて、データ加工処理回
路23,データ転送／計数回路27及び動作回路28が制御さ
れている。

このため、サブデフデータSDinの拡張分割処理及びそ
の格納処理をハードウエア的に行うことが可能となる。

これにより、従来のようなCPU（中央演算処理装置）
によるソフトウエア的なデータ転送格納処理に比べて、
システムクロックφ1,φ２に依存される動作時間で電子
ビーム露光装置40の露光データの格納／読出し処理をす
ることが可能となる。

〔発明の効果〕

以上説明したように本発明によれば、第1,第２の外部
制御信号とシステムクロックに基づいて、データ圧縮さ
れたサブデフデータを拡張分割処理をすること、及びそ
れをサブデフ用メモリブロックに高速に格納処理するこ
とができる。

このため、従来のようなCPUによるソフトウエア的な
処理に比べて、システムクロックに依存する動作時間に
より、これ等の処理をハードウエア的に行うことが可能
となる。従って、CPU等の負荷を軽減させること、及び
露光データの処理速度をデータ転送速度まで向上させる
ことが可能となる。

これにより、露光データ処理装置の処理速度の高速化
ができることから、電子ビーム露光装置の処理効率の向
上を図ることが可能となる。

【図面の簡単な説明】

第１図は、本発明の露光データ処理装置に係る原理図、 第２図は、本発明の実施例に係る電子ビーム露光システ
ムの説明図、 第３図は、本発明の実施例の露光データに係る説明図、 第４図は、本発明の実施例の露光データ処理装置に係る
構成図、 第５図は、本発明の実施例のメインデフデータ格納処理
に係る動作タイムチャート、 第６図は、本発明の実施例のメインデフデータ格納処理
に係る動作フローチャート、 第７図は、本発明の実施例のサブデフデータ格納処理に
係る動作タイムチャート、 第８図は、本発明の実施例のサブデフデータ格納処理に
係る動作フローチャート、 第９図は、従来例の露光データ処理装置に係る構成図、 第10図は、従来例に係る露光データ処理装置の問題点の
説明図である。 （符号の説明） 11……第１の書込み／読出し手段、12……主偏向データ
記憶手段、13……データ加工処理手段、14……第２の書
込み／読出し手段、15……副偏向データ記憶手段、16…
…仮想領域／物理領域変換手段、17……データ転送／計
数管理手段、18……制御手段、MDin……主偏向データ、
SDin……副偏向データ、MDout……主偏向露光データ、S
Dout……副偏向露光データ、D1……第１の外部制御デー
タ、D2……第２の外部制御データ、SMD……副偏向加工
データ、SWD……副偏向データ書込みデータ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】外部から入力される主偏向データ（MDin）
   を記憶し、主偏向露光データ（MDout）を出力する主偏
   向データ記憶手段（12）と、 前記主偏向データ記憶手段（12）への前記主偏向データ
   （MDin）の書込み処理及び前記主偏向データ記憶手段
   （12）からの前記主偏向露光データ（MDout）の読出し
   処理を行う第１の書込み／読出し手段（11）と、 外部から入力された副偏向データ（SDin）を拡張分割処
   理し副偏向加工データ（SMD）として出力するデータ加
   工処理手段（13）と、 前記副偏向加工データ（SMD）を入力して記憶し、副偏
   向露光データ（SDout）として出力する副偏向データ記
   憶手段（15）と、 前記副偏向データ記憶手段（15）への前記副偏向加工デ
   ータ（SMD）の書込み処理及び前記副偏向データ記憶手
   段（15）からの前記副偏向露光データ（SDout）の読出
   し処理を行う第２の書込み／読出し手段（14）と、 前記主偏向露光データ（MDout）に基づいて前記副偏向
   加工データ（SMD）の書込み領域指定データ（SWD）を出
   力する仮想領域／物理領域変換手段（16）と、 前記副偏向加工データ（SMD）のデータ数を管理するデ
   ータ転送／計数管理手段（17）と、 前記第１及び第２の書込み／読出し手段（11,14）の動
   作制御をする制御手段（19）とを有し、 前記仮想領域／物理領域変換手段（16）は第１の外部制
   御データ（D1）によって制御され、前記データ加工処理
   手段（13）及びデータ転送／計数管理手段（17）は第２
   の外部制御データ（D2）によって制御されることを特徴
   とする露光データ処理装置。