JP2824371B2 - Light emitting diode - Google Patents
Light emitting diodeInfo
- Publication number
- JP2824371B2 JP2824371B2 JP33582692A JP33582692A JP2824371B2 JP 2824371 B2 JP2824371 B2 JP 2824371B2 JP 33582692 A JP33582692 A JP 33582692A JP 33582692 A JP33582692 A JP 33582692A JP 2824371 B2 JP2824371 B2 JP 2824371B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- light
- pedestal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、表示用、伝送用などに
用いられる発光ダイオードに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode used for display, transmission and the like.
【０００２】[0002]
【従来の技術】発光ダイオード(ＬＥＤ)において、内部
で発生した光を有効に外部に取り出すこと、すなわち外
部出射効率の向上は非常に重要である。なぜならば、Ｌ
ＥＤを構成する半導体の屈折率は極めて高いため、出射
面で全反射となる臨界角が小さくなり、出射面が平面の
場合には、臨界角以内のごく限られた角度の光しか外部
に出射しないからである。2. Description of the Related Art In a light emitting diode (LED), it is very important to effectively extract internally generated light to the outside, that is, to improve external emission efficiency. Because, L
Since the refractive index of the semiconductor constituting the ED is extremely high, the critical angle at which the light is totally reflected at the light exit surface is reduced. When the light exit surface is flat, only light having a limited angle within the critical angle is emitted to the outside. Because it does not.
【０００３】従来、上記外部出射効率の向上を図った発
光ダイオードとしては、図１０に示すものがある。この
発光ダイオードは、電流を、電極８から、ｐ+型層４Ｑ
と３Ｑとｐ型ＡlＧaＡs層２を経由して、ｐ型ＡlＧaＡs
基板１に流し、更に、基板１から、ｐ型ＡlＧaＡs層２
とｎ型ＡlＧaＡs発光層３とｎ+型ＧaＡsキャップ層４と
を経由して、電極７に電流を流す。そして、上記電流に
よって、上記発光層３を発光させて、上記基板１から外
部に光を取り出すようにしている。なお、図１０におい
て、Ｑは周辺部、Ｐは中心部、６はＳiＯ2膜、５は溝で
ある。[0003] Conventionally, there is a light emitting diode shown in FIG. 10 for improving the external emission efficiency. This light emitting diode transmits a current from the electrode 8 to the p + -type layer 4Q.
And 3Q and p-type AlGaAs layer 2 to form p-type AlGaAs
P-type AlGaAs layer 2
An electric current is applied to the electrode 7 via the n-type AlGaAs light emitting layer 3 and the n + -type GaAs cap layer 4. Then, the light emitting layer 3 is caused to emit light by the current and light is extracted from the substrate 1 to the outside. In FIG. 10, Q is a peripheral portion, P is a central portion, 6 is a SiO 2 film, and 5 is a groove.
【０００４】この発光ダイオードは、基板１の光出射面
をドーム状にすると共に、発光領域をドーム状の光出射
面の中心部に対向する中心部Ｐに限定しているので、光
が上記出射面に略垂直に入射し、光を有効に外部に取り
出すことができる。In this light emitting diode, the light emitting surface of the substrate 1 is formed in a dome shape, and the light emitting region is limited to a central portion P facing the center of the dome shaped light emitting surface. Light is incident on the surface substantially perpendicularly, and light can be effectively extracted to the outside.
【０００５】上記発光ダイオードは、以下のようにして
作製される。図１０の上下を逆にして参照し、まず、ｐ
型ＡlＧaＡs基板１の上に、ｐ型ＡlＧaＡs層２、ｎ型Ａ
lＧaＡs発光層３、ｎ+型ＧaＡsキャップ層４を順に形成
する。続いて周辺部ＱにＺnを拡散することによって、
周辺部Ｑの発光層３とキャップ層４とを、ｐ+型の導電
型に変化させ、ｐ+型層３Ｑと４Ｑとを形成する。さら
に、上記周辺部Ｑと中心部Ｐとの間に溝５を形成し、上
記溝５をＳiＯ2膜６で覆う。そして、中心部Ｐおよび周
辺部Ｑの表面に電極７および電極８を形成する。この
後、図１０に示すようなチップ単位に分割し、各チップ
毎に基板１を研磨して、光出射面をドーム形状にする。[0005] The light emitting diode is manufactured as follows. Referring to FIG. 10 upside down, first, p
On a p-type AlGaAs substrate 1, a p-type AlGaAs layer 2 and an n-type A
An lGaAs light emitting layer 3 and an n + -type GaAs cap layer 4 are sequentially formed. Subsequently, by diffusing Zn in the peripheral portion Q,
The light emitting layer 3 and the cap layer 4 in the peripheral portion Q are changed to p + -type conductivity to form p + -type layers 3Q and 4Q. Further, a groove 5 is formed between the peripheral portion Q and the central portion P, and the groove 5 is covered with a SiO 2 film 6. Then, the electrodes 7 and 8 are formed on the surfaces of the central portion P and the peripheral portion Q. Thereafter, the substrate is divided into chips as shown in FIG. 10, and the substrate 1 is polished for each chip to make the light emitting surface into a dome shape.
【０００６】[0006]
【発明が解決しようとする課題】ところで、上記従来の
発光ダイオードは、発光層３が発生する光を外部に取り
出すために、上記光を基板１を通過させなければならな
い。したがって、基板１の吸収端よりも波長が短くて、
基板１を透過できない光を、外部に取り出したい場合に
は、図１０において基板１の下方側に光出射面と発光層
３の両方を設け、光出射面と発光層３が基板１を挟まな
いようにする必要がある。ところが、この場合には、成
長面から溝を形成する方式によって発光領域を限定する
ことができず、外部出射効率を向上させることができな
いという問題がある。Incidentally, in the above-mentioned conventional light emitting diode, in order to extract the light generated by the light emitting layer 3 to the outside, the light must pass through the substrate 1. Therefore, the wavelength is shorter than the absorption edge of the substrate 1,
When light that cannot pass through the substrate 1 is to be extracted to the outside, both the light emitting surface and the light emitting layer 3 are provided below the substrate 1 in FIG. 10 so that the light emitting surface and the light emitting layer 3 do not sandwich the substrate 1. You need to do that. However, in this case, there is a problem that the light emitting region cannot be limited by the method of forming the groove from the growth surface, and the external emission efficiency cannot be improved.
【０００７】そこで、本発明の目的は、基板を通過させ
ることなく外部に光を取り出して、基板の光吸収領域に
関係なく発光波長を設定できる上に、外部への光出射効
率を向上させることができ、また、外部出射効率を向上
させる構造を作製するために結晶成長を中断させる必要
がなくて、工程が単純な発光ダイオードを提供すること
にある。Accordingly, an object of the present invention is to extract light to the outside without passing through the substrate, to set the emission wavelength regardless of the light absorption region of the substrate, and to improve the efficiency of light emission to the outside. It is another object of the present invention to provide a light emitting diode having a simple process without interrupting crystal growth in order to manufacture a structure for improving external emission efficiency.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１の導電型を有する半導体基板と、上
記半導体基板上に形成され、開口部を有するマスク膜
と、上記開口部上に形成され、上記半導体基板の表面に
略平行な上面と、上記上面の結晶成長速度よりも成長速
度が遅い側面とを含む凸形状の第１導電型半導体台座層
と、上記第１導電型半導体台座層の上面上の部分が、上
記第１導電型半導体台座層の側面上の部分よりも厚く、
かつ、上記台座層よりもバンドギャップが大きな第１導
電型半導体中間バンドギャップ層とを備え、上記中間バ
ンドギャップ層上に、少なくとも、上記中間バンドギャ
ップ層よりバンドギャップの大きな第１導電型半導体ク
ラッド層と、第２導電型半導体クラッド層を、順に積層
したことを特徴としている。To achieve the above object, the present invention provides a semiconductor substrate having a first conductivity type, a mask film formed on the semiconductor substrate and having an opening, A first conductive type semiconductor pedestal layer having a top surface substantially parallel to the surface of the semiconductor substrate, the first conductive type semiconductor pedestal layer including a top surface substantially parallel to a surface of the semiconductor substrate; A portion on the upper surface of the type semiconductor pedestal layer is thicker than a portion on the side surface of the first conductive type semiconductor pedestal layer;
A first conductivity type semiconductor intermediate band gap layer having a larger band gap than the pedestal layer; and a first conductivity type semiconductor clad having a band gap larger than the intermediate band gap layer on the intermediate band gap layer. And a second conductive type semiconductor clad layer.
【０００９】また、上記第１導電型台座層がＡlzＧa1-z
Ａs(０≦z≦１)であることが望ましい。Further, the first conductive type pedestal layer is made of AlzGa 1- z
It is desirable that As (0 ≦ z ≦ 1).
【００１０】また、上記第１導電型半導体クラッド層
は、第１導電型多層反射膜を含んでいることが望まし
い。Preferably, the first conductive type semiconductor cladding layer includes a first conductive type multilayer reflective film.
【００１１】[0011]
【作用】上記構成によれば、中間バンドギャップ層と、
第１導電型半導体クラッド層と、第２導電型半導体クラ
ッド層とを、凸形状の台座層の上に形成したので、上記
各層は、凸形状の凸型形状部を構成する。また、通常上
記第１導電型半導体クラッド層と第２導電型半導体クラ
ッド層の間に発光層を挿入する場合が多い。以下の説明
では簡単のため発光層があるものとする。According to the above construction, the intermediate band gap layer,
Since the first conductivity type semiconductor clad layer and the second conductivity type semiconductor clad layer were formed on the convex pedestal layer, each of the above layers constitutes a convex convex shaped portion. Usually, a light emitting layer is often inserted between the first conductive type semiconductor clad layer and the second conductive type semiconductor clad layer. In the following description, it is assumed that there is a light emitting layer for simplicity.
【００１２】上記台座層は、側面の成長速度が、上面の
成長速度よりも遅い。したがって、上記台座層は、結晶
成長工程を中断させることなく、容易に、上面の面積が
マスクの開口部よりも狭い凸形状になる。In the pedestal layer, the growth rate of the side surface is lower than that of the upper surface. Therefore, the pedestal layer easily becomes a convex shape whose upper surface area is smaller than the opening of the mask without interrupting the crystal growth process.
【００１３】発光層形成以後は、弱い面方位依存性を有
する結晶成長条件で、第２導電型半導体クラッド層の成
長を行うことにより、発光領域の幅に比べて、凸型形状
部の裾野の幅を開口部の幅よりも広くできる。After the formation of the light emitting layer, the growth of the second conductivity type semiconductor clad layer is performed under crystal growth conditions having a weak plane orientation dependency, so that the height of the foot of the convex portion is smaller than the width of the light emitting region. The width can be wider than the width of the opening.
【００１４】また、上記中間バンドギャップ層は、上記
台座層の上面上の部分が、上記台座層の側面上の部分よ
りも厚肉になっているので、台座層の上面においては電
流の通過が容易になるのに対し、台座層側面では一種の
電気抵抗が生じ、その結果電流が台座層上面の上にある
発光層に集中する。したがって、上記発光層は、上記台
座層の上面に対向する部分が、主に発光する。つまり、
上記発光層は、上記凸型形状部の中心部に対向する部分
が、主に発光する。このため、上記発光層が発生する光
を、上記凸型形状部の光出射面に対して、垂直入射に近
付けることができ、光出射効率を向上させることができ
る。Further, in the intermediate band gap layer, the portion on the upper surface of the pedestal layer is thicker than the portion on the side surface of the pedestal layer. On the other hand, on the side of the pedestal layer, a kind of electric resistance is generated, so that the current is concentrated on the light emitting layer on the pedestal layer upper surface. Therefore, the light emitting layer mainly emits light at a portion facing the upper surface of the pedestal layer. That is,
The light emitting layer mainly emits light at a portion facing the center of the convex shape portion. For this reason, the light generated by the light emitting layer can be made to approach normal incidence on the light emission surface of the convex shape portion, and the light emission efficiency can be improved.
【００１５】凸型形状部の中心部に発光領域を限定する
ことによって出射効率が向上することを、メサ(台形)形
状を例にとって説明する。The improvement of the emission efficiency by limiting the light emitting region to the central portion of the convex portion will be described by taking a mesa (trapezoidal) shape as an example.
【００１６】また、本発明によれば、基板を通過させる
ことなく外部に光を取り出して、基板の光吸収領域に関
係なく発光波長を設定できる。According to the present invention, light can be extracted outside without passing through the substrate, and the emission wavelength can be set regardless of the light absorption region of the substrate.
【００１７】図９(Ａ)に示す斜線領域ａ,ｂ,ｃは、メサ
形状の中心Ｏから発した光のうち外部に出射することが
できる光の範囲を示している。ここで、もし、出射面が
メサ形状ではなく、平面であるときには、全反射のため
斜線領域ｂに示した範囲の光しか外部に出射しない。し
たがって、出射面をメサ形状にすることによって、出射
面が平面である場合に比べて、外部に出射する光の割合
が増えることが分かる。The shaded areas a, b, and c shown in FIG. 9A indicate the range of light that can be emitted to the outside of the light emitted from the center O of the mesa shape. Here, if the emission surface is not a mesa shape but a flat surface, only light in the range indicated by the hatched area b is emitted to the outside due to total reflection. Therefore, it can be seen that the ratio of light emitted to the outside is increased by making the emission surface mesa-shaped, as compared with the case where the emission surface is flat.
【００１８】また、図９(Ｂ)に示す斜線領域ｄ,ｅ,ｆ
は、メサ形状の周辺Ａから発した光のうち外部に出射す
ることができる光の範囲を示している。周辺Ａで発光し
た光の外部出射効率は中心Ｏに比べて減少することが分
かる。この傾向は、ドーム形状のような他の凸型形状に
ついても成り立ち、例えばドーム形状における外部出射
効率は、中心で発光したときには４２．５％、全体で均
一に発光したときには１６．４％となり、発光を中心に
限定することによって外部出射効率は２．６倍になる。The shaded areas d, e, f shown in FIG.
Indicates the range of light that can be emitted to the outside of the light emitted from the periphery A of the mesa shape. It can be seen that the external emission efficiency of light emitted at the periphery A is lower than that at the center O. This tendency also holds for other convex shapes such as the dome shape. For example, the external emission efficiency in the dome shape is 42.5% when light is emitted at the center, and 16.4% when light is emitted uniformly as a whole. By limiting light emission to the center, the external emission efficiency is increased by a factor of 2.6.
【００１９】結晶成長速度の面方位依存性によって、凸
型形状の結晶を作製できることを、以下に説明する。The fact that a crystal having a convex shape can be produced depending on the plane orientation dependence of the crystal growth rate will be described below.
【００２０】凸型形状の断面模式図を図８に示す。凸型
形状の上面に(１００)面が表れており、上記凸型形状の
側面に２つの{１１１}Ｂ面が表れている場合を考える。
そして、{１００}面の成長速度が{１１１}Ｂ面での成長
速度に比べて速い場合を想定する。(記号{}は等価な面
のグループを示す。)FIG. 8 is a schematic sectional view of the convex shape. Consider a case where the (100) plane appears on the upper surface of the convex shape, and two {111} B surfaces appear on the side surfaces of the convex shape.
Then, it is assumed that the growth rate on the {100} plane is higher than the growth rate on the {111} B plane. (The symbol {} indicates a group of equivalent surfaces.)
【００２１】この場合、上記上面よりも、側面である上
記２つの{１１１}Ｂ面の方が成長速度が遅いので、一旦
現れた{１１１}Ｂ面が「凍結」されてしまう。その結果、
成長速度が遅い面を側面とし、かつ、成長速度が速い面
を上面とする凸型形状が形成される。In this case, since the two {111} B planes, which are the side surfaces, have a lower growth rate than the upper surface, the {111} B surface that has once appeared is "frozen". as a result,
A convex shape is formed in which the side with the slow growth rate is the side face and the side with the fast growth rate is the top face.
【００２２】ＡlＧaＡs系の半導体では、上述の面方位
による結晶成長速度の選択比を大きく取ることが容易な
ので、第１導電型台座層がＡlzＧa1-zＡs(０≦z≦１)で
ある場合には、この台座層を凸型に形成することが容易
である。In the case of AlGaAs-based semiconductors, it is easy to increase the selectivity of the crystal growth rate depending on the above-mentioned plane orientation. Therefore, when the pedestal layer of the first conductivity type is AlzGa 1- zAs (0 ≦ z ≦ 1), It is easy to form this pedestal layer in a convex shape.
【００２３】また、本発明によれば、台座層を凸形状に
形成するためには、ＡlＧaＡs系の半導体で作製するこ
とが望ましいが、凸形状の台座層の上に形成する中間バ
ンドギャップ層や第１導電型半導体クラッド層や第２導
電型半導体クラッド層や発光層は、ＡlＧaＡs系の半導
体で作製する必要はない。何故ならば、上記台座層が凸
形状であるので、その上に形成するクラッド層の面方位
による結晶速度の選択比が上記台座層に比べて小さくて
も、光出射面を凸型形状にでき、また、上記中間バンド
ギャップ層は、その側面部に電流が流れないように側面
部を上面部に比べて非常に薄く形成できる程度に選択比
を設定できれば、上述したように電流を凸形状の中心部
に絞ることができるからである。According to the present invention, in order to form the pedestal layer in a convex shape, it is desirable to manufacture the semiconductor layer from an AlGaAs-based semiconductor. The first conductive type semiconductor clad layer, the second conductive type semiconductor clad layer, and the light emitting layer do not need to be made of an AlGaAs-based semiconductor. Because the pedestal layer has a convex shape, the light emitting surface can be formed in a convex shape even if the selectivity of the crystal speed according to the plane orientation of the clad layer formed thereon is smaller than that of the pedestal layer. Further, if the selection ratio can be set to such an extent that the side portion can be formed very thin compared to the top portion so that no current flows in the side portion of the intermediate band gap layer, the current has a convex shape as described above. This is because it can be narrowed down to the center.
【００２４】したがって、本発明によれば、一般に面方
位選択比を大きくするのが難しい例えばＡlＧaＩnＰ系
材料あるいはＺnＳe系(ＺnＳＳe、ＺnＣdＳe、ＺnＭgＳ
Ｓe系など)材料で、発光構造を作り込むことができる。
つまり、本発明によれば、発光構造を構成する材料が、
面方位選択比を大きくするのが難しい場合であっても、
発光領域を限定できる。Therefore, according to the present invention, it is generally difficult to increase the plane orientation selectivity, for example, AlGaInP-based materials or ZnSe-based materials (ZnSSe, ZnCdSe, ZnMgS
The light emitting structure can be made of a material such as an Se-based material.
That is, according to the present invention, the material constituting the light emitting structure is:
Even if it is difficult to increase the plane orientation selectivity,
The light emitting area can be limited.
【００２５】また、上記第１導電型半導体クラッド層
は、第１導電型多層反射膜を含んでいる場合には、上記
発光層から基板へ向かう光を、上記第１導電型反射膜で
反射して、第２導電型半導体クラッド層の光出射面に向
かわせることができるので、光損失を抑えて、光出射効
率を更に向上させることができる。When the first conductive type semiconductor clad layer includes a first conductive type multilayer reflective film, light traveling from the light emitting layer toward the substrate is reflected by the first conductive type reflective film. Accordingly, the light can be directed to the light emitting surface of the second conductive type semiconductor cladding layer, so that light loss can be suppressed and light emitting efficiency can be further improved.
【００２６】[0026]
【実施例】以下、この発明の発光ダイオードを、図示の
実施例により詳細に説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a light emitting diode according to the present invention.
【００２７】図１(Ａ)および(Ｂ)に、第１実施例の発光
ダイオードであるＡlＧaＩnＰ系ＬＥＤの１つのメサ形
状部４０を拡大した断面および上面を示す。FIGS. 1A and 1B show an enlarged cross section and a top view of one mesa-shaped portion 40 of the AlGaInP-based LED which is the light emitting diode of the first embodiment.
【００２８】以下の説明において、ＧaＩnＰはＧa0.5Ｉ
n0.5Ｐを、ＡlＩnＰはＡl0.5Ｉn0.5Ｐを、ＡlＧaＩnＰ
は(ＡlyＧa1-y)0.5Ｉn0.5Ｐを表す。また、以下の説明
において、括弧内の厚さ寸法は、基板表面に垂直な方向
の厚さ寸法を示している。[0028] In the following description, GaInP is Ga 0. 5 I
n 0 a. 5 P, AlInP the the Al 0. 5 In 0. 5 P, AlGaInP
Represents (AlyGa 1- y) 0. 5 In 0. 5 P. In the following description, the thickness dimension in parentheses indicates the thickness dimension in a direction perpendicular to the substrate surface.
【００２９】上記第１実施例を、その製造工程に沿って
順に説明する。The first embodiment will be described in order along the manufacturing process.
【００３０】まず、表面が(１００)面であるｎ型ＧaＡs
基板１０上に、ＳiＯ2マスク膜１１(厚さ５０nm)をスパ
ッタ法によって形成し、次に、上記ＳiＯ2マスク膜１１
に正方形の開口部２５(１０μm×１０μm)を複数設け
る。(図１では、上記開口部２５を１箇所だけ示してい
る。)First, n-type GaAs having a (100) surface is used.
An SiO 2 mask film 11 (thickness: 50 nm) is formed on the substrate 10 by a sputtering method, and then the SiO 2 mask film 11 is formed.
Are provided with a plurality of square openings 25 (10 μm × 10 μm). (In FIG. 1, only one opening 25 is shown.)
【００３１】上記開口部２５が形成する正方形の４辺の
基板１０に対する向きは、[０１１]方向もしくは[０１
/１]方向にした。なお、括弧内の面方位を表す数字の前
に付したスラッシュは、その数字が示す方向が負の方向
であることを示す。The directions of the four sides of the square formed by the opening 25 with respect to the substrate 10 are either the [011] direction or the [011] direction.
/ 1] direction. Note that a slash before a number representing a plane orientation in parentheses indicates that the direction indicated by the number is a negative direction.
【００３２】次に、ＭＯＣＶＤ法(有機金属気相成長法)
を用い、上面である(１００)面の成長速度が、側面であ
る{１１１}Ａ面および{１１１}Ｂ面での成長速度の２０
倍以上になるような結晶成長条件で、ｎ型ＧaＡs台座層
１２(厚さ２μm)を形成する。(以下、側面の成長速度に
対する上面の成長速度の比を選択比と称する。)Next, MOCVD (metal organic chemical vapor deposition)
Is used, the growth rate of the (100) plane, which is the upper surface, is 20% of the growth rate of the {111} A plane and the {111} B plane, which are the side surfaces.
An n-type GaAs pedestal layer 12 (thickness: 2 μm) is formed under the crystal growth condition that is twice or more. (Hereinafter, the ratio of the growth rate of the upper surface to the growth speed of the side surface is referred to as a selection ratio.)
【００３３】上記台座層１２は、上面の成長速度を側面
の成長速度の２０倍にしたので、図１(Ａ)に示すよう
に、台形状になる。The pedestal layer 12 has a trapezoidal shape as shown in FIG. 1A because the growth rate of the upper surface is set to 20 times the growth rate of the side surface.
【００３４】次に、上記台座層１２の上に、ｎ型ＧaＩn
Ｐ中間バンドギャップ層１３(厚さ２０nm)を、選択比１
０程度の条件で形成する。このため、上記中間バンドギ
ャップ層１３は、上記台座層１２の上面上が厚肉部１３
ａになり、上記台座層１２の側面上が薄肉部１３ｂにな
る。Next, on the pedestal layer 12, an n-type GaIn
When the P intermediate band gap layer 13 (thickness: 20 nm) is
It is formed under the condition of about 0. For this reason, the intermediate band gap layer 13 has a thick portion 13 on the upper surface of the pedestal layer 12.
a, and a thin portion 13b is formed on the side surface of the pedestal layer 12.
【００３５】次に、上記中間バンドギャップ層１３の上
に、ｎ型ＡlＩnＰクラッド層１４(厚さ１μm)と、アン
ドープＡlＧaＩnＰ(y＝０．４)発光層１５(厚さ１μm)
と、ｐ型ＡlＩnＰクラッド層１６(厚さ１０μm)を、そ
れぞれ選択比３程度の条件で、順に形成する。Next, on the intermediate band gap layer 13, an n-type AlInP clad layer 14 (1 μm thick) and an undoped AlGaInP (y = 0.4) light emitting layer 15 (1 μm thick)
And a p-type AlInP clad layer 16 (thickness: 10 μm) are sequentially formed under conditions of a selectivity of about 3.
【００３６】次に、上記クラッド層１６の上面上に、選
択比２０以上の結晶成長条件で、ｐ型ＧaＡsコンタクト
層１７(厚さ２μm)を形成する。Next, a p-type GaAs contact layer 17 (2 μm in thickness) is formed on the upper surface of the cladding layer 16 under crystal growth conditions with a selectivity of 20 or more.
【００３７】次に、表面電極１８を、上記クラッド層１
６およびコンタクト層１７の表面全面上に蒸着する。そ
の後、上記表面電極１８を、フォトリソグラフィーによ
って、後述するパターンにする。Next, the surface electrode 18 is coated with the cladding layer 1.
6 and on the entire surface of the contact layer 17. Thereafter, the surface electrode 18 is formed into a pattern described later by photolithography.
【００３８】次に、裏面電極１９(図示せず)を基板１０
の裏面全面に蒸着する。このようにして、この実施例
の、メサ形状部４０が完成する。Next, the back electrode 19 (not shown) is
Is deposited on the entire back surface of Thus, the mesa-shaped portion 40 of this embodiment is completed.
【００３９】上記メサ形状部４０の上面を図１(Ｂ)に示
す。FIG. 1B shows an upper surface of the mesa-shaped portion 40.
【００４０】図１(Ｂ)において、３１および３２は{１
１１}Ｂ面であり、３３および３４は{１１１}Ａ面であ
り、３０は(１００)面である。なお、面３５,３６,３
７,３８の面方位は、それぞれ、その面内位置によって
異なっている。また、コンタクト層１７は、{１１１}Ａ
面および{１１１}Ｂ面に向かってはほとんど成長しない
から、上記コンタクト層１７は、面３０および面３５,
３６,３７,３８に形成される。そして、このコンタクト
層１７上の表面電極１８のみを残し、面３１,３２,３
３,３４上の表面電極１８を除去するようにしている。In FIG. 1B, 31 and 32 are {1
11} B plane, 33 and 34 are {111} A planes, and 30 is the (100) plane. The surfaces 35, 36, 3
The plane orientations of 7, 38 are different depending on their in-plane positions. Further, the contact layer 17 is formed of {111} A
Since the contact layer 17 hardly grows toward the surface and the {111} B surface, the contact layer 17 is
36, 37, and 38. Then, only the surface electrode 18 on the contact layer 17 is left, and the surfaces 31, 32, 3
The surface electrode 18 on 3, 34 is removed.
【００４１】図２は、チップ全体の上面を示している。
チップ上面には、メサ形状部４０がマトリクス状に配置
されている。ワイヤボンドのため、チップ上面の中央部
にはメサ形状部４０を設けていない。そして、この中央
部を表面電極のパッド部２９として、このパッド部２９
にワイヤボンドするようにしている。FIG. 2 shows the upper surface of the entire chip.
Mesa-shaped portions 40 are arranged in a matrix on the upper surface of the chip. Due to wire bonding, the mesa-shaped portion 40 is not provided at the center of the upper surface of the chip. The central portion is used as the pad portion 29 of the surface electrode, and the pad portion 29 is formed.
Wire bonding.
【００４２】本実施例においては、台座層１２は、上記
メサ形状部４０の基礎部としての役割をするだけでな
く、バッファ層としての役割を兼ねている。ただし、上
記台座層１２は、普通のバッファ層と異なり、開口部２
５上に選択的に形成されている上に、形状が台形状にな
っている。In this embodiment, the pedestal layer 12 functions not only as a base of the mesa-shaped portion 40 but also as a buffer layer. However, the pedestal layer 12 is different from an ordinary buffer layer in that the opening 2
5, and is trapezoidal in shape.
【００４３】また、上記台座層１２は、結晶成長の面方
位依存性を利用して、台形状に形成されるので、結晶成
長工程を中断することなく、メサ形状部４０を形成でき
て、製造工程の簡単化を図ることができる。Further, since the pedestal layer 12 is formed in a trapezoidal shape utilizing the dependence of the crystal orientation on the plane orientation, the mesa-shaped portion 40 can be formed without interrupting the crystal growth process. The process can be simplified.
【００４４】また、上記台座層１２上に形成される中間
バンドギャップ層１３は、選択比１０程度で成長させた
ので、上記台座層１２の上面上の厚肉部１３ａ 厚さが
２０nmであるのに対して、台座層１２の側面上の薄肉部
１３b の厚さは２nm程度と非常に薄くなる。このため、
台座層１２の側面においては、上記中間バンドギャップ
層１３の働きが不十分になる。すなわち、上記台座層１
２の側面では、エネルギーバンドの不連続な変化に起因
する一種の電気抵抗が生じる。したがって、電流は、台
座層１２と、この台座層１２の上面に対向する領域の中
間バンドギャップ層１３を経由して流れる。このため、
発光層１５においても、上記台座層１２の上面に対向す
る部分に集中的に電流が流れる。そして、上記メサ形状
部４０の中心部に対向する領域の発光層１５から発した
光は、メサ形状のクラッド層１６の露出した光出射面で
ある４つの面３１,３２,３３,３４へ垂直に近い角度で
入射する。したがって、上記実施例によれば、光出射面
が平面であるＬＥＤに比べて、約４倍の外部出射効率を
得ることができる。Since the intermediate band gap layer 13 formed on the pedestal layer 12 was grown at a selectivity of about 10, the thickness of the thick portion 13a on the upper surface of the pedestal layer 12 was 20 nm. On the other hand, the thickness of the thin portion 13b on the side surface of the pedestal layer 12 is as thin as about 2 nm. For this reason,
On the side surface of the pedestal layer 12, the function of the intermediate band gap layer 13 becomes insufficient. That is, the pedestal layer 1
In the second aspect, a kind of electric resistance occurs due to the discontinuous change of the energy band. Therefore, the current flows through the pedestal layer 12 and the intermediate band gap layer 13 in a region facing the upper surface of the pedestal layer 12. For this reason,
Also in the light emitting layer 15, current flows intensively in a portion facing the upper surface of the pedestal layer 12. The light emitted from the light emitting layer 15 in the region facing the center of the mesa-shaped portion 40 is perpendicular to the four surfaces 31, 32, 33, and 34, which are the exposed light emission surfaces of the mesa-shaped cladding layer 16. Incident at an angle close to. Therefore, according to the above embodiment, it is possible to obtain about four times the external emission efficiency as compared with an LED having a flat light emission surface.
【００４５】また、上記実施例によれば、基板１０を通
過させることなく外部に光を取り出して、基板１０の光
吸収領域に関係なく発光波長を設定できる。Further, according to the above embodiment, light can be extracted to the outside without passing through the substrate 10 and the emission wavelength can be set regardless of the light absorption region of the substrate 10.
【００４６】上記実施例では、上記台座層１２を含むメ
サ形状部４０を形成するために、ＭＯＣＶＤ法を用いて
各層を形成する際に、基板温度や、成長炉内のガス圧力
や、ガス流量の比(ＧaＡsの場合、例えばＡsＨ3ガスの
流量に対するＴＭＧ(トリメチルガリウム)ガスの流量
比)を変化させることによって、結晶成長速度の面方位
選択比を変えた。上記ＭＯＣＶＤ法における、上記ガス
流量比等のパラメータは各層毎に変えてもよい。In the above embodiment, in order to form the mesa-shaped portion 40 including the pedestal layer 12, when forming each layer by using the MOCVD method, the substrate temperature, the gas pressure in the growth furnace, the gas flow rate, etc. (In the case of GaAs, for example, the flow rate of TMG (trimethylgallium) gas to the flow rate of AsH 3 gas) was changed to change the plane orientation selectivity of the crystal growth rate. The parameters such as the gas flow rate ratio in the MOCVD method may be changed for each layer.
【００４７】また、半導体層１２〜１７の成長条件とし
ては、基板温度を７００℃とし、圧力は７６Ｔorr一定
とし、上記ガス流量比(いわゆるＶ／ＩＩＩ比)を台座層
１２およびコンタクト層１７においては８０とし、中間
バンドギャップ層１３〜クラッド層１６においては２０
０とした。The growth conditions of the semiconductor layers 12 to 17 are as follows: the substrate temperature is 700 ° C., the pressure is constant at 76 Torr, and the gas flow ratio (so-called V / III ratio) is 80, and 20 in the intermediate band gap layer 13 to the cladding layer 16.
0 was set.
【００４８】なお、上記第１実施例は、以下のように変
更してもよい。The first embodiment may be modified as follows.
【００４９】上記実施例では、基板１０表面の面方位を
(１００)面としたが、基板１０表面の面方位を(１００)
面から数度(２〜１５°)傾けてもよく、その方が発光効
率が高い場合がある。In the above embodiment, the plane orientation of the surface of the substrate 10 is
Although the (100) plane was used, the plane orientation of the surface of the substrate 10 was changed to (100).
It may be tilted several degrees (2 to 15 °) from the surface, which may result in higher luminous efficiency.
【００５０】また、上記実施例では、表面電極１８とし
ては、ＡuＺnを用いたが、その他のｐ側オーミック電極
を用いてもよい。また、裏面電極１９として、ＡuＧeを
用いたが、その他のn側オーミック電極を用いてもよ
い。また、表面電極１８のパターンは、例えば上面３０
と１つの側面３５のみに形成してもよい。あるいは、上
記表面電極１８を、側面３５および側面３６および側面
３７および側面３８に形成して、上面３０には形成しな
い等の変更が可能である。In the above embodiment, AuZn is used as the surface electrode 18, but another p-side ohmic electrode may be used. Although AuGe is used as the back electrode 19, another n-side ohmic electrode may be used. The pattern of the surface electrode 18 is, for example, the upper surface 30.
May be formed only on one side surface 35. Alternatively, the surface electrode 18 may be formed on the side surface 35 and the side surface 36 and the side surface 37 and the side surface 38, and may not be formed on the upper surface 30.
【００５１】さらに、基板１０の導電型はｎ型でもｐ型
でもよい。The conductivity type of the substrate 10 may be n-type or p-type.
【００５２】また、マスク膜１１は、酸化シリコンの
他、窒化シリコン、アルミナ、酸化チタンなどを形成す
るか、基板自体を酸化した膜(本実施例においてはＧaＡ
s酸化膜)としてもよい。The mask film 11 is made of silicon oxide, silicon nitride, alumina, titanium oxide, or the like, or a film obtained by oxidizing the substrate itself (in this embodiment, GaAs).
(s oxide film).
【００５３】また、上記実施例では、各半導体層１２〜
１７をＭＯＣＶＤ法で形成したが、上記各半導体層を、
ＭＢＥ法(分子線エピタキシ法)または、ガスソースＭＢ
Ｅ法または、ＭＯＭＢＥ法(有機金属ＭＢＥ法)または、
ＣＢＥ法(化学ビームエピタキシ法)等の面方位選択成長
法で形成してもよい。In the above embodiment, each of the semiconductor layers 12 to
17 was formed by the MOCVD method.
MBE method (molecular beam epitaxy method) or gas source MB
E method or MOMBE method (organic metal MBE method) or
It may be formed by a plane orientation selective growth method such as a CBE method (chemical beam epitaxy method).
【００５４】また、発光層１５の界面の接合はダブルヘ
テロ接合に限定されるものでなく、シングルヘテロ接合
やホモ接合であってもよい。The junction at the interface of the light emitting layer 15 is not limited to a double hetero junction but may be a single hetero junction or a homo junction.
【００５５】次に、第２実施例のＬＥＤのチップ上面を
図３に示す。図３中、線ＡーＡにおける断面は、第１実
施例を示す図１(Ａ)と同じであるので、同一構成要素に
ついては同一記号で示して説明を省略し、第１実施例と
異なる点を説明する。図３に示すように、この第２実施
例は、凸型メサ形状部の表面形状がマルチストライプ状
になっている。そして、すべてのストライプが表面電極
１８のパッド部２９に連結されている。また、表面電極
１８は上記メサ形状部の上面の上にのみ形成されてい
る。したがって、フォトリソグラフィーでコンタクト露
光あるいはプロジェクション露光して、上記表面電極１
８をパターン形成するときにフォトマスクとの距離が一
定となる。したがって、露光パターンがボケることがな
くて、第１実施例に比べて歩留まりが向上する。また、
発光層からの光は、ストライプ状の凸型メサ形状部の左
右の２つの側面から外部に出射するので、外部出射効率
は平面型ＬＥＤの約２倍になる。Next, FIG. 3 shows the upper surface of the LED chip of the second embodiment. In FIG. 3, the cross section taken along line AA is the same as that of FIG. 1A showing the first embodiment. Therefore, the same components are denoted by the same reference symbols, and description thereof will be omitted. Points will be described. As shown in FIG. 3, in the second embodiment, the surface of the convex mesa-shaped portion has a multi-stripe shape. All the stripes are connected to the pad portions 29 of the surface electrode 18. The surface electrode 18 is formed only on the upper surface of the mesa-shaped portion. Therefore, the contact electrode or the projection exposure is performed by photolithography, and the surface electrode 1 is exposed.
When the pattern 8 is formed, the distance from the photomask becomes constant. Therefore, the exposure pattern is not blurred, and the yield is improved as compared with the first embodiment. Also,
Since the light from the light emitting layer is emitted to the outside from the two left and right side surfaces of the stripe-shaped convex mesa-shaped portion, the external emission efficiency is about twice that of the flat LED.
【００５６】次に、第３実施例のＬＥＤのチップの上面
を図４に示す。この第３実施例は、凸型メサ形状部の表
面形状が、図４に示すように多段分岐メサ状であり、す
べての分岐ストライプはパッド部２９０につながってい
る。また、表面電極１８はメサ形状部の上面の上にのみ
形成されており、この場合、フォトリソグラフィーが容
易で歩留が向上することは、第２実施例に示した通りで
ある。Next, FIG. 4 shows the upper surface of the LED chip of the third embodiment. In the third embodiment, the surface shape of the convex mesa-shaped portion is a multi-stage branched mesa shape as shown in FIG. 4, and all the branch stripes are connected to the pad portion 290. Further, the surface electrode 18 is formed only on the upper surface of the mesa-shaped portion. In this case, photolithography is easy and the yield is improved as described in the second embodiment.
【００５７】この第３実施例の図４におけるＢーＢ線断
面を、図５に示す。図５に示すように、この実施例は、
半導体層１２〜１７までの形成は実施例１と同じである
ので、同一記号で表して、説明を省略する。FIG. 5 shows a cross section taken along the line BB in FIG. 4 of the third embodiment. As shown in FIG.
Since the formation of the semiconductor layers 12 to 17 is the same as that of the first embodiment, they are denoted by the same symbols, and the description is omitted.
【００５８】上記第３実施例は、ｐ型ＧaＡsコンタクト
層１７の成長に続けて、ｎ型ＧaＡs電流阻止層２０を形
成する。電流阻止層２０は、多段分岐メサ形状部の先端
中央の領域が除去され、開口部２８が形成される。そし
て、この電流阻止層２０の開口部２８を介してのみ、表
面電極１８とｐ型コンタクト層１７とが電気的にコンタ
クトする。したがって、上記多段分岐メサ形状部の先端
中央の領域に対向する領域の発光層のみが発光する。そ
して、分岐形状の先端部では、図４のＺ部に示すよう
に、クラッド層１６の光出射側面が３つあるので、平面
型ＬＥＤの約３倍の出射効率を得ことができる。また、
上記電流阻止層２０は、表面電極１８のパッド部２９０
に対向する発光層が発光することを防いで、無効発光を
抑制する働きもする。In the third embodiment, the n-type GaAs current blocking layer 20 is formed following the growth of the p-type GaAs contact layer 17. In the current blocking layer 20, an opening 28 is formed by removing the region at the center of the tip of the multi-stage branched mesa-shaped portion. The surface electrode 18 and the p-type contact layer 17 make electrical contact only through the opening 28 of the current blocking layer 20. Therefore, only the light emitting layer in the region facing the region at the center of the tip of the multi-stage branched mesa shape portion emits light. In addition, at the tip of the branch shape, as shown in the Z part of FIG. 4, since there are three light emission side surfaces of the cladding layer 16, it is possible to obtain approximately three times the emission efficiency of the flat LED. Also,
The current blocking layer 20 includes a pad portion 290 of the surface electrode 18.
It also functions to prevent the light emitting layer facing the light emitting element from emitting light and to suppress invalid light emission.
【００５９】次に、図６に、第４実施例を示す。この第
４実施例は、ＡlＧaＩnＰ系ＬＥＤである。また、上記
実施例は、基板の表面が(１１１)Ｂ面である。そして、
上記基板の表面上に、各半導体層を成長させている。Next, FIG. 6 shows a fourth embodiment. The fourth embodiment is an AlGaInP LED. In the above embodiment, the surface of the substrate is the (111) B plane. And
Each semiconductor layer is grown on the surface of the substrate.
【００６０】以下、上記第４実施例を、その製造工程を
説明しながら、説明する。Hereinafter, the fourth embodiment will be described while explaining the manufacturing steps.
【００６１】図６(Ａ)および(Ｂ)は、それぞれ、１つの
凸型形状部４００の拡大断面および上面を示す。上記第
４実施例は、表面が(１１１)Ｂ面から[ /２１１]方向に
２°傾いたｐ型ＧaＡs基板５０上に、Ｓi3Ｎ4膜５１(厚
さ２０nm)をＣＶＤ(ケミカル・ベイパー・ディポジショ
ン)法によって形成し、上記Ｓi3Ｎ4膜５１に一辺の長さ
が３０μmの正三角形の開口部７０を複数個設ける。(図
６には、１つの開口部７０のみを示す)。FIGS. 6A and 6B show an enlarged cross section and an upper surface of one convex-shaped portion 400, respectively. In the fourth embodiment, the Si 3 N 4 film 51 (thickness: 20 nm) is formed on a p-type GaAs substrate 50 whose surface is inclined by 2 ° in the [/ 211] direction from the (111) B plane by CVD (chemical vapor). The Si 3 N 4 film 51 is provided with a plurality of regular triangular openings 70 each having a side length of 30 μm. (Only one opening 70 is shown in FIG. 6).
【００６２】次に、ＭＢＥ法を用いて、{１１１}Ｂ面お
よび{１１１}Ａ面の成長速度が{１１０}面の成長速度の
１０倍以上になる成長条件で、上記開口部７０上に、ｐ
型ＧaＡs台座層５２(厚さ３μm)およびｐ型Ａl0.6Ｇa0.
4Ａs中間バンドギャップ層５３を形成する。台座層５２
とバンドギャプ層５３の選択比が同じなので、図６(Ａ)
に示すように、上記中間バンドギャップ層５３は、断面
台形状の台座層５２の側面上にはほとんど形成されな
い。Next, the MBE is used to grow the {111} B and {111} A planes on the opening 70 under the growth condition that the growth rate is 10 times or more the growth rate of the {110} plane. , P
-Type GaAs base layer 52 (thickness 3 [mu] m) and p-type Al 0. 6 Ga 0.
A 4 As intermediate band gap layer 53 is formed. Pedestal layer 52
Since the selectivity of the band gap layer 53 is the same as that of FIG.
As shown in the figure, the intermediate band gap layer 53 is hardly formed on the side surface of the pedestal layer 52 having a trapezoidal cross section.
【００６３】次に、ＭＢＥ法を用いて、上記台座層５２
および中間バンドギャップ層５３上に、ｐ型ＡlＧaＩn
Ｐ(y＝０．６)／ｐ型ＡlＩnＰを４０ペア形成した多層
反射膜５４と、ｐ型ＡlＧaＩnＰ(y＝０．７)クラッド層
５５と、アンドープＡlＧaＩnＰ(y＝０．５)発光層５６
(厚さ１μm)と、ｎ型ＡlＧaＩnＰ(y＝０．７)クラッド
層５７(厚さ２０μm)を選択比が約３倍の条件で、順に
形成する。Next, the pedestal layer 52 is formed using the MBE method.
And on the intermediate band gap layer 53, p-type AlGaIn
A multilayer reflective film 54 in which 40 pairs of P (y = 0.6) / p-type AlInP are formed, a p-type AlGaInP (y = 0.7) cladding layer 55, and an undoped AlGaInP (y = 0.5) light emitting layer 56
(1 μm in thickness) and an n-type AlGaInP (y = 0.7) cladding layer 57 (20 μm in thickness) are sequentially formed under the condition that the selectivity is about three times.
【００６４】引き続いて、上記クラッド層５７上に、選
択比が２０倍以上になる成長条件で、ｎ型ＡlＧaＡs中
間バンドギャップ層５８(厚さ０．５μm)と、ｎ型ＧaＡ
sコンタクト層５９(厚さ２μm)を、順に形成する。Subsequently, an n-type AlGaAs intermediate band gap layer 58 (0.5 μm thick) and an n-type GaAs
An s contact layer 59 (2 μm thick) is formed in order.
【００６５】次に、上記クラッド層５７の表面を含む表
面全体に表面電極６０を形成し、図６(Ｂ)に示すクラッ
ド層５７の出射面８１,８２,８３上に形成された表面電
極６０をエッチング除去する。次に、裏面全面に裏面電
極(図示せず)を形成する。Next, a surface electrode 60 is formed on the entire surface including the surface of the clad layer 57, and the surface electrode 60 formed on the emission surfaces 81, 82, 83 of the clad layer 57 shown in FIG. Is removed by etching. Next, a back electrode (not shown) is formed on the entire back surface.
【００６６】上記実施例は、図６(Ｂ)に示すように、上
記コンタクト層５９の上面８０は、結晶面としては、
(１１１)Ｂ面である。また、３つの側面８１,８２,８３
は、その大部分を、上記クラッド層５７が構成してお
り、結晶面としては、{１１０}面である。また、側面８
１と側面８２、側面８２と側面８３、側面８３と側面８
１の間にわずかに他の面も存在している。上記第４実施
例は、上記コンタクト層５９の上面８０上および上記側
面間に僅かに存在する面上に表面電極６０を形成してい
る。そして、上記表面電極６０は、上記側面間の面上に
形成された部分が、パッド部(図示せず)につながってい
る。In the above embodiment, as shown in FIG. 6B, the upper surface 80 of the contact layer 59 has a crystal plane
The (111) B plane. In addition, three side surfaces 81, 82, 83
Is mostly constituted by the cladding layer 57, and has a {110} plane as a crystal plane. Also, side 8
1 and side surface 82, side surface 82 and side surface 83, side surface 83 and side surface 8
There are slightly other aspects during one. In the fourth embodiment, the surface electrode 60 is formed on the upper surface 80 of the contact layer 59 and on a surface slightly existing between the side surfaces. The surface electrode 60 has a portion formed on the surface between the side surfaces connected to a pad portion (not shown).
【００６７】上記実施例では、ＭＢＥ法を用いて、台座
層５２や中間バンドギャップ層５３等の各半導体層を形
成した。上記ＭＢＥ法では、一般に、基板温度や、成長
炉内のＶ族ガス圧力を変化させて、各半導体層の成長速
度の面方位選択比を変えるようにしている。具体的に
は、台座層５２および中間バンドギャップ層５３の成長
条件は、基板温度を７５０℃とし、ガス圧力を８×１０
-8Ｔorrとした。また、中間バンドギャップ層５８およ
びコンタクト層５９の成長条件は、基板温度を６５０
℃、ガス圧力を８×１０-8Ｔorrとした。また、５４(多
層反射膜)〜５７(クラッド層)の半導体層の成長条件
は、基板温度を５５０℃とし、ガス圧力を５×１０-8Ｔ
orrとした。In the above embodiment, the respective semiconductor layers such as the pedestal layer 52 and the intermediate band gap layer 53 were formed by using the MBE method. In the MBE method, generally, the substrate temperature and the group V gas pressure in the growth furnace are changed to change the plane orientation selectivity of the growth rate of each semiconductor layer. Specifically, the growth conditions of the pedestal layer 52 and the intermediate band gap layer 53 are as follows: the substrate temperature is 750 ° C., and the gas pressure is 8 × 10
-8 Torr. The growth conditions of the intermediate band gap layer 58 and the contact layer 59 are such that the substrate temperature is 650.
C. and the gas pressure was 8 × 10 −8 Torr. The growth conditions for the semiconductor layers 54 (multilayer reflective film) to 57 (cladding layer) are as follows: the substrate temperature is 550 ° C., and the gas pressure is 5 × 10 −8 T.
orr.
【００６８】上記実施例によれば、凸形状の光出射面を
有するクラッド層５７を含む凸型形状部４００が形成さ
れ、かつ、台座層５２の上面上の部分が台座層５２の側
面上の部分に比べて非常に厚い中間バンドギャップ層５
３を形成したので、第１実施例と同様に、凸型形状部４
００の光出射面中心に対向する領域の発光層５６を集中
的に発光させて、発光層が発生する光を光出射面に対し
て垂直入射に近付けることができて、外部への光出射効
率を向上させることができると共に、台座層５２を中心
とする凸型形状部４００を、結晶成長工程を中断するこ
となく、形成できて、製造工程の簡単化を図ることがで
きる。そのうえ、多層反射膜５４を、発光層５６の下に
設けたので、上記発光層５６から基板５０に向かう光
を、上記反射膜５４で反射して、クラッド層５７の光出
射面に向かわせることができ、外部への光出射効率を特
に向上させることができる。According to the above embodiment, the convex-shaped portion 400 including the clad layer 57 having the convex light-emitting surface is formed, and the portion on the upper surface of the pedestal layer 52 is on the side surface of the pedestal layer 52. Intermediate bandgap layer 5 which is much thicker than
3, the convex-shaped portion 4 is formed in the same manner as in the first embodiment.
00, the light emitting layer 56 in the region facing the center of the light emitting surface is made to emit light in a concentrated manner, so that the light generated by the light emitting layer can approach the vertical incidence with respect to the light emitting surface. Can be improved, and the convex-shaped portion 400 centering on the pedestal layer 52 can be formed without interrupting the crystal growth process, and the manufacturing process can be simplified. In addition, since the multilayer reflective film 54 is provided below the light emitting layer 56, light traveling from the light emitting layer 56 to the substrate 50 is reflected by the reflective film 54 and directed to the light emitting surface of the cladding layer 57. Thus, the efficiency of light emission to the outside can be particularly improved.
【００６９】尚、上記第４実施例は、第１実施例で示し
た変更と同様の各変更が可能である。また、上記第４実
施例において、基板５０の面方位を(１１１)Ａ面として
もよく、また、(１１１)Ａ面あるいは(１１１)Ｂ面から
の傾きを０〜１５°としてもよい。The fourth embodiment can be modified in the same manner as the first embodiment. In the fourth embodiment, the plane orientation of the substrate 50 may be the (111) A plane, and the inclination from the (111) A plane or the (111) B plane may be 0 to 15 °.
【００７０】次に、図７に、第５実施例であるＺnＣdＳ
e系ＬＥＤの断面を示す。Next, FIG. 7 shows the ZnCdS of the fifth embodiment.
3 shows a cross section of an e-system LED.
【００７１】この第５実施例を、その製造工程を説明し
ながら、説明する。まず、ｎ型ＧaＡs基板１００上に、
真空蒸着によってアルミナ・マスク膜１０１を形成す
る。次に、上記アルミナ・マスク膜１０１に開口部１２
５を設ける。The fifth embodiment will be described while explaining the manufacturing steps. First, on an n-type GaAs substrate 100,
An alumina mask film 101 is formed by vacuum evaporation. Next, the openings 12 are formed in the alumina mask film 101.
5 is provided.
【００７２】次に、上記開口部１２５上に、ＭＢＥ法に
よって、ｎ型ＧaＡs台座層１０２と、ｎ型ＡlＧaＡs中
間バンドギャップ層１０３を、順に、選択比が１０以上
の条件で作製する。次に、上記中間バンドギャップ層１
０３上および上記台座層１０２の側面上に、ＭＢＥ法を
用いて、ｎ型ＺnＳＳeバッファ層１０４と、ｎ型ＺnＳe
クラッド層１０５と、アンドープＺn1-xＣdxＳe(x＝
０．２)歪み量子井戸発光層１０６と、ｐ型ＺnＳeクラ
ッド層１０７と、ｐ型ＧaＡsコンタクト層１０８を順に
形成する。Next, an n-type GaAs pedestal layer 102 and an n-type AlGaAs intermediate band gap layer 103 are sequentially formed on the opening 125 by MBE under the condition that the selectivity is 10 or more. Next, the intermediate band gap layer 1
03 and the side surface of the pedestal layer 102, the n-type ZnSSe buffer layer 104 and the n-type ZnSe buffer layer 104 are formed using the MBE method.
The cladding layer 105 and the undoped Zn1 - xCdxSe (x =
0.2) A strained quantum well light emitting layer 106, a p-type ZnSe cladding layer 107, and a p-type GaAs contact layer 108 are sequentially formed.
【００７３】次に、上記コンタクト層１０８上に表面電
極１０９を形成し、基板１００の裏面に裏面電極(図示
せず)を形成する。Next, a front surface electrode 109 is formed on the contact layer 108, and a back surface electrode (not shown) is formed on the back surface of the substrate 100.
【００７４】上記第５実施例によれば、第１実施例と同
じように、発光層１０６が発生する光を光出射面に対し
て垂直入射に近付けることができて、外部への光出射効
率を向上させることができると共に、台座層１０２を中
心とする凸型メサ形状部５００を、結晶成長工程を中断
することなく、形成できて、製造工程の簡単化を図るこ
とができる。According to the fifth embodiment, similarly to the first embodiment, the light generated by the light emitting layer 106 can be made close to the vertical incidence on the light emitting surface, and the light emitting efficiency to the outside can be improved. Can be improved, and the convex mesa-shaped portion 500 centering on the pedestal layer 102 can be formed without interrupting the crystal growth process, and the manufacturing process can be simplified.
【００７５】この第５実施例において、上記台座層１０
２を中心とする凸型メサ形状部５００を、マトリクス状
に配置してもよく、また、上記メサ形状部５００の表面
パターンを、第２実施例と同様のマルチストライプ形状
にしてもよく、また、上記メサ形状部５００の表面パタ
ーンを、第３実施例と同様の多段分岐形状にしてもよ
い。In the fifth embodiment, the pedestal layer 10
2 may be arranged in a matrix, and the surface pattern of the mesa-shaped portion 500 may be a multi-striped shape as in the second embodiment. Alternatively, the surface pattern of the mesa-shaped portion 500 may be a multi-stage branched shape similar to the third embodiment.
【００７６】また、上記第５実施例のその他の点につい
ても、他の実施例で示したのと同じ変更が可能である。
例えば、発光層の下に反射膜を形成して外部出射効率を
向上させることができる。また、以下に示す変更も可能
である。Further, other points of the fifth embodiment can be changed in the same manner as shown in the other embodiments.
For example, a reflection film can be formed under the light emitting layer to improve the external emission efficiency. The following changes are also possible.
【００７７】基板の導電性はｎ型でもｐ型でもよい。ま
た、発光層１０５はＺn1-xＣdxＳe(x＝０．２)とした
が、xの値は特に限定されず、例えばx＝０のＺnＳeであ
ってもよい。また、発光層は例えばＺnＳe／ＺnＣdＳe
多重量子井戸構造であってもよい。The conductivity of the substrate may be n-type or p-type. In addition, although the light emitting layer 105 is Zn 1− x CdxSe (x = 0.2), the value of x is not particularly limited. For example, ZnSe where x = 0 may be used. The light emitting layer is, for example, ZnSe / ZnCdSe.
It may have a multiple quantum well structure.
【００７８】また、ｎ型ＺnＳＳeバッファ層１０３はｎ
型ＩnＧaＡsバッファ層であってもよく、ｎ型ＺnＳ／Ｚ
nＳe歪超格子層であってもよい。The n-type ZnSSe buffer layer 103 has n
An InGaAs buffer layer may be used, and n-type ZnS / Z
It may be an nSe strained superlattice layer.
【００７９】また、各半導体層１０２〜１０８をＭＢＥ
法(分子線エピタキシ法)で形成したが、ＭＯＣＶＤ法も
しくは、ＭＯＭＢＥ法もしくは、ガスソースＭＢＥ法も
しくは、ＣＢＥ法等で形成してもよい。Each of the semiconductor layers 102 to 108 is formed by MBE.
Although it was formed by a method (molecular beam epitaxy method), it may be formed by a MOCVD method, a MOMBE method, a gas source MBE method, a CBE method, or the like.
【００８０】また、各半導体層１０３〜１０７の材料と
しては、ＩＩ族元素としてＣd,Ｚn,Ｍg等を用い、ＶＩ
族材料としてＴe,Ｓe,Ｓ等を用いたＩＩ−ＶＩ族半導体
を用いることができる。As a material of each of the semiconductor layers 103 to 107, Cd, Zn, Mg or the like is used as a group II element, and VI
A II-VI semiconductor using Te, Se, S, or the like as a group material can be used.
【００８１】なお、上記第１〜第５実施例は、基板をＧ
aＡsとし、その上に異種結晶を選択成長させたＬＥＤと
したが、本発明は他の材料系のＬＥＤにおいても適用で
きる。例えば、基板としてＩnＰを用い、ＩnＧaＡsＰ系
あるいはＩnＧaＡs系の材料を成長させたＬＥＤや、基
板としてＧaＰを用い、ＡlＧaＰ系もしくは、ＩnＧaＰ
系あるいはＧaＡsＰ系材料を成長させたＬＥＤ等に適用
することができる。In the first to fifth embodiments, the substrate is G
Although aAs was used as the LED and a heterogeneous crystal was selectively grown thereon, the present invention can be applied to an LED of another material. For example, an LED using InP as a substrate and growing an InGaAsP-based or InGaAs-based material, or an AlGaP-based or InGaP-based substrate using GaP as a substrate.
It can be applied to an LED or the like in which a GaAsP-based material is grown.
【００８２】[0082]
【発明の効果】以上の説明より明らかなように、本発明
の発光ダイオードは、上面の結晶成長速度が側面の結晶
成長速度よりも速い台座層を有しているので、結晶成長
工程を中断することなく、発光ダイオードの表面が凸形
状を有した構造を作製できる。したがって、製造工程の
簡単化を図ることができる。As is apparent from the above description, the light emitting diode of the present invention has a pedestal layer in which the crystal growth rate on the upper surface is faster than the crystal growth rate on the side surfaces, so that the crystal growth process is interrupted. Without this, a structure in which the surface of the light emitting diode has a convex shape can be manufactured. Therefore, the manufacturing process can be simplified.
【００８３】また、本発明は、中間バンドギャップ層
を、上記台座層側面にほとんど形成せずに上記台座層上
面上に選択的に形成することができるので、上記台座層
を基礎部とする凸形状部の中心部に電流を絞ることがで
き、上記中心部に対向する領域の発光層を集中的に発光
させることができる。このため、上記発光層が発生する
光を上記凸型形状部の光出射面に対して垂直入射に近付
けることができて、光出射効率を向上させることができ
る。Further, according to the present invention, the intermediate band gap layer can be selectively formed on the upper surface of the pedestal layer almost without being formed on the side surface of the pedestal layer. The current can be reduced to the central portion of the shape portion, and the light emitting layer in the region facing the central portion can emit light intensively. For this reason, light generated by the light emitting layer can be made to approach normal incidence on the light emitting surface of the convex shape portion, and the light emitting efficiency can be improved.
【００８４】また、本発明によれば、基板を通過させる
ことなく外部に光を取り出して、基板の光吸収領域に関
係なく発光波長を設定できる。According to the present invention, light can be extracted outside without passing through the substrate, and the emission wavelength can be set regardless of the light absorption region of the substrate.
【００８５】また、上記台座層をＡlzＧa1-zＡs(０≦z
≦１)で作製した場合には、結晶成長速度の面方位によ
る選択性を特に大きくできるので、上記台座層を凸形状
にすることが特に容易になり、製造工程の一層の簡単化
を図ることができるようになる。The pedestal layer is made of AlzGa 1 -zAs (0 ≦ z
≦ 1), the selectivity of the crystal growth rate depending on the plane orientation can be particularly increased. Therefore, it is particularly easy to make the pedestal layer convex, and the manufacturing process is further simplified. Will be able to
【００８６】また、第１導電型半導体クラッド層が第１
導電型多層反射膜を含む場合には、発光層の下の上記多
層反射膜が、上記発光層から基板に向かう光を反射し
て、この光を凸型形状部の光出射面に向かわせることが
できるので、光出射効率を特に向上できる。The first conductive type semiconductor clad layer is formed of the first conductive type.
In the case of including the conductive type multilayer reflective film, the multilayer reflective film below the light emitting layer reflects light traveling from the light emitting layer toward the substrate, and directs this light to the light emitting surface of the convex shape portion. Therefore, the light emission efficiency can be particularly improved.
【００８７】このように、本発明は、ＡlＧaＩnＰ系あ
るいはＩＩ−ＶＩ族系ＬＥＤ等の高輝度化ならびに生産
性の向上に大いに役立つ。As described above, the present invention is very useful for increasing luminance and improving productivity of AlGaInP-based or II-VI-based LEDs and the like.
【図１】 本発明の発光ダイオードの第１実施例のＡl
ＧaＩnＰ系ＬＥＤの拡大断面図および拡大上面図を含む
図である。FIG. 1 shows a first embodiment of a light emitting diode according to the present invention.
It is a figure including an expanded sectional view and an enlarged top view of a GaInP system LED.
【図２】 上記ＬＥＤの上面図である。FIG. 2 is a top view of the LED.
【図３】 本発明の第２実施例のＡlＧaＩnＰ系ＬＥＤ
の上面図である。FIG. 3 shows an AlGaInP-based LED according to a second embodiment of the present invention.
FIG.
【図４】 本発明の第３実施例のＡlＧaＩnＰ系ＬＥＤ
の上面図である。FIG. 4 shows an AlGaInP-based LED according to a third embodiment of the present invention.
FIG.
【図５】 上記ＬＥＤの拡大断面図である。FIG. 5 is an enlarged sectional view of the LED.
【図６】 本発明の第４実施例のＡlＧaＩnＰ系ＬＥＤ
の拡大断面図と拡大上面図を含む図である。FIG. 6 shows an AlGaInP-based LED according to a fourth embodiment of the present invention.
FIG. 2 includes an enlarged sectional view and an enlarged top view of FIG.
【図７】 本発明の第５実施例のＺnＣdＳe系ＬＥＤの
拡大断面図である。FIG. 7 is an enlarged sectional view of a ZnCdSe-based LED according to a fifth embodiment of the present invention.
【図８】 凸型形状部の形成過程を説明する説明図であ
る。FIG. 8 is an explanatory diagram illustrating a process of forming a convex shape portion.
【図９】 光発生位置によって外部出射効率が変化する
ことを説明する説明図である。FIG. 9 is an explanatory diagram illustrating that external emission efficiency changes depending on a light generation position.
【図１０】 従来の発光ダイオードの断面図である。FIG. 10 is a cross-sectional view of a conventional light emitting diode.
１０…ｎ型ＧaＡs基板 １１…ＳiＯ2マスク膜 １２…ｎ型ＧaＡs台座層 １３…ｎ型ＧaＩnＰ中間バンドギャップ層 １４…ｎ型ＡlＩnＰクラッド層 １５…アンドープＡlＧaＩnＰ(y＝０．４)発光層 １６…ｐ型ＡlＩnＰクラッド層 １７…ｐ型ＧaＡsコンタクト層 １８…表面電極 ２５…ＳiＯ2マスク膜１１の開口部 ４０,４００,５００…メサ形状部10 ... n-type GaAs substrate 11 ... SiO 2 mask film 12 ... n-type GaAs base layer 13 ... n-type GaInP intermediate band gap layer 14 ... n-type AlInP cladding layer 15 ... undoped AlGaInP (y = 0.4) emitting layer 16 ... p-type AlInP cladding layer 17 p-type GaAs contact layer 18 surface electrode 25 opening of SiO 2 mask film 11 40, 400, 500 mesa-shaped portion
Claims (3)
と、 上記開口部上に形成され、上記半導体基板の表面に略平
行な上面と、上記上面の結晶成長速度よりも成長速度が
遅い側面とを含む凸形状の第１導電型半導体台座層と、 上記第１導電型半導体台座層の上面上の部分が、上記第
１導電型半導体台座層の側面上の部分よりも厚く、か
つ、上記台座層よりもバンドギャップが大きな第１導電
型半導体中間バンドギャップ層とを備え、 上記中間バンドギャップ層上に、少なくとも、上記中間
バンドギャップ層よりバンドギャップの大きな第１導電
型半導体クラッド層と、第２導電型半導体クラッド層
を、順に積層したことを特徴とする発光ダイオード。A semiconductor substrate having a first conductivity type; a mask film formed on the semiconductor substrate and having an opening; and an upper surface formed on the opening and substantially parallel to a surface of the semiconductor substrate. A first conductive type semiconductor pedestal layer including a side surface having a growth rate lower than the crystal growth rate on the upper surface, and a portion on the upper surface of the first conductive type semiconductor pedestal layer, A first conductivity type semiconductor intermediate band gap layer which is thicker than a portion on the side surface of the semiconductor pedestal layer and has a band gap larger than that of the pedestal layer, wherein at least the intermediate band gap is formed on the intermediate band gap layer. A light emitting diode comprising: a first conductivity type semiconductor clad layer having a larger band gap than a layer; and a second conductivity type semiconductor clad layer, which are sequentially stacked.
(０≦z≦１)であることを特徴とする請求項１に記載の
発光ダイオード。2. The pedestal layer of the first conductivity type is made of AlzGa 1- zAs.
The light emitting diode according to claim 1, wherein (0≤z≤1).
１導電型多層反射膜を含んでいることを特徴とする請求
項１もしくは請求項２に記載の発光ダイオード。3. The light emitting diode according to claim 1, wherein the first conductive type semiconductor clad layer includes a first conductive type multilayer reflective film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33582692A JP2824371B2 (en) | 1992-12-16 | 1992-12-16 | Light emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33582692A JP2824371B2 (en) | 1992-12-16 | 1992-12-16 | Light emitting diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188450A JPH06188450A (en) | 1994-07-08 |
| JP2824371B2 true JP2824371B2 (en) | 1998-11-11 |
Family
ID=18292839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33582692A Expired - Fee Related JP2824371B2 (en) | 1992-12-16 | 1992-12-16 | Light emitting diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2824371B2 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3905270B2 (en) * | 1999-11-08 | 2007-04-18 | ローム株式会社 | LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF |
| JP5283293B2 (en) | 2001-02-21 | 2013-09-04 | ソニー株式会社 | Semiconductor light emitting device |
| US6963086B2 (en) * | 2001-10-10 | 2005-11-08 | Sony Corporation | Semiconductor light-emitting device image display illuminator and its manufacturing method |
| JP2007103725A (en) | 2005-10-05 | 2007-04-19 | Toshiba Corp | Semiconductor light emitting device |
| CN109326700B (en) * | 2017-07-31 | 2020-02-11 | 山东浪潮华光光电子股份有限公司 | GaN-based LED electrode structure and manufacturing method thereof |
| GB2575311B (en) | 2018-07-06 | 2021-03-03 | Plessey Semiconductors Ltd | Monolithic LED array and a precursor thereto |
| JP7320770B2 (en) * | 2018-09-28 | 2023-08-04 | セイコーエプソン株式会社 | Light-emitting device and projector |
| GB2586862B (en) * | 2019-09-06 | 2021-12-15 | Plessey Semiconductors Ltd | LED precursor incorporating strain relaxing structure |
| JP7320794B2 (en) * | 2021-03-15 | 2023-08-04 | セイコーエプソン株式会社 | Light-emitting devices, projectors, and displays |
| JP7272412B1 (en) * | 2021-12-03 | 2023-05-12 | 信越半導体株式会社 | Bonded semiconductor wafer manufacturing method |
| WO2024052971A1 (en) * | 2022-09-06 | 2024-03-14 | アルディーテック株式会社 | Light-emitting diode chip, light-emitting-diode-chip-integrated device, and method for manufacturing light-emitting-diode-chip-integrated device |
-
1992
- 1992-12-16 JP JP33582692A patent/JP2824371B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06188450A (en) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4098568B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US6900473B2 (en) | Surface-emitting semiconductor light device | |
| US5414281A (en) | Semiconductor light emitting element with reflecting layers | |
| JP6452651B2 (en) | Semiconductor optical device manufacturing method and semiconductor optical device | |
| JP4169821B2 (en) | Light emitting diode | |
| US20070153854A1 (en) | Semiconductor laser device | |
| US20030231683A1 (en) | Nitride based semiconductor structures with highly reflective mirrors | |
| US7485902B2 (en) | Nitride-based semiconductor light-emitting device | |
| JPH04264781A (en) | Light-emitting diode array | |
| JPH04229689A (en) | Light emitting semiconductor diode and its manufacture | |
| JP3095545B2 (en) | Surface emitting semiconductor light emitting device and method of manufacturing the same | |
| JP2824371B2 (en) | Light emitting diode | |
| JPH08222763A (en) | Semiconductor light emitting element | |
| JP4529372B2 (en) | Semiconductor laser element | |
| US20040184499A1 (en) | Semiconductor light emitting element | |
| US9214603B2 (en) | Semiconductor light emitting device including GaAs substrate | |
| JP2786375B2 (en) | Light emitting diode | |
| JPH07176788A (en) | Light emitting diode | |
| JPH0738151A (en) | Optical semiconductor device | |
| JP3400110B2 (en) | Light emitting diode | |
| JPH10303459A (en) | Gallium nitride based semiconductor light emitting element and its manufacture | |
| JP2901823B2 (en) | Light emitting diode | |
| CN101223679A (en) | Semiconductor light emitting element | |
| EP0528439A1 (en) | Semiconductor laser | |
| JP3005115B2 (en) | Semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |