JP2822399B2 - 対数関数演算装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は計算機における対数関数演算装置に関するも
のである。

〔従来の技術〕

対数関数は，科学技術計算を取り扱う計算機にとっ
て，是非とも備えなければならない機能の一つである。

この関数を演算する方式としてはテイラー級数展開 log_e（１＋ｙ）＝ｙ−y²/2＋y³/3−…＋yⁿ/n …（１） や，連分数展開や，チェビシェフ級数展開などによる有
理関数近似によって求める方式がある。しかし，いずれ
の方式も，多くの乗算あるいは除算を必要とするため，
演算時間が長くなり，しかも演算精度も満足すべきもの
が得られないという欠点があった。

また，マイクロプログラム制御の計算機に適した対数
関数演算方式としてSTL（Sequential Table Look up）
がある（一松信著：初等関数の数値計算，教育出版）。
STLは，加算，減算及び右シフトによって演算できるた
め，高速な乗算器を持たない計算機では有効である。

ここでSTLの演算の原理及び算法について一般的な説
明をする。

はじめに２進法でｎ桁の精度で対数関数log_e（１＋
ｙ）を求めるためのSTLの演算原理を以下に示す。入力
数ｙは定数γ_ｋと数列｛a_k｝を用いると，以下のように
表わせる。

これより， log_e（１＋ｙ）＝a₀×γ_０＋a₁×γ_１＋…a_n-1×γ
_ｎ−１＋ε （４） ただし， γ_ｋ＝log_e（１＋2^-k） （５） となる。

このとき,yから｛a_k｝を求めることを疑似除算，
｛a_k｝からlog_e（１＋ｙ）を求めることを疑似乗算とい
う。

次にSTL法によりlog_e（１＋y/x）を求める場合につい
て説明する。

〔１〕y₀＝ｙ（1/2≦ｙ＜１），x₀＝1,z₀＝０を初期値
とする。

〔２〕ｋ＝0,1,2,…,n−１に対して，〔３〕のループを
反復する。

〔３〕ｗ＝y_k−x_k （６） ｗ≧０ならば a_k＝＋１ （７） y_k+1＝Ｗ （８） x_k+1＝x_k＋x_k×2^-k （９） z_k+1＝z_k＋γ_ｋ （10） Ｗ＜０ならば a_k＝０ （11） y_k+1＝y_k （12） x_k+1＝x_k （13） z_k+1＝z_k （14） ただし，γ_ｋは（５）式を満たす定数である。

〔４〕log_e（１＋ｙ）＝z_kが得られる。

従来例 第２図は従来のSTLの算法による対数関数演算装置
で，第３図のフローチャートに示す手順で行われる。

第２図において,207,208,209は３種の２進数の変数
x_k，y_k，z_kを格納するレジスタ,203は値を任意桁だけ右
シフトできるバレル・シフタ,202は（５）式の定数γ_ｋ
を発生するｎ語のROM,204は入力Ａの内容と入力Ｂの内
容を加算または減算する加減算器である。206はSTLのル
ープ回数を制御するカウンタで,201はバレル・シフタ20
3のシフト桁数の指定と,ROM202の定数番号ｋの指定を行
なうカウンタである。

次に，第２図の動作を第３図のSTLの算法に基づいて
説明する。

〔１〕レジスタ207,208,209にx₀，y₀，z₀（301,302,30
3）を，カウンタ201,206に0,n（305,304）を初期値とし
て与える。

〔２〕カウンタ206の値がｎから１までのｎステップの
間，次のステップ〔３〕を繰り返す。

〔３〕レジスタ208には（８），（12）式の変数y_kが，
レジスタ207には（９），（13）式の変数x_kが，レジス
タ209には（10），（14）式のz_kが，レジスタ205には
（６）式の変数ｗが，カウンタ201には変数ｋが，カウ
ンタ206には変数ｎが格納されている。

バレル・シフタ203はバスから出力される値を，カウ
ンタ201が示す数だけ右シフトすることにより，2^-k倍す
る。

レジスタ208からｙを入力Ａに転送し，レジスタ207か
らｘを入力Ｂに転送し，加減算器204で減算し，演算結
果をレジスタ205に転送する（306）。

もし，レジスタ205の符号桁の値が正のときは（30
7），以下の演算を行う。まず，前記演算結果であるレ
ジスタ205の内容をレジスタ208に転送する（309）。次
に，レジスタ207からｘを入力Ａに転送し,xをバレル・
シフタ203でカウンタ201が示す値だけ右シフトしたもの
を入力Ｂに転送し，加減算器204で加算し，演算結果を
レジスタ207に転送する（308）。次に，レジスタ209か
らｚを入力Ａに転送し，カウンタ201が示すROM202の値
を入力Ｂに転送し，加減算器204で加算し，演算結果を
レジスタ209に転送する（310）。

もし，レジスタ205の符号桁の値が負のときは（30
7），何もしない（311,312,313）。

〔４〕上記ステップをｎ回実行した後（316），レジス
タ209の内容はx_n＝log_e（１＋y/x）となる（317）。

従来は，以上の手順をマイクロプログラムで行ってい
た。このとき，上記ステップ〔３〕の１回の処理にαク
ロックかかるとすると，全体の演算処理にはｎ×αクロ
ック要し，膨大な時間がかかっていた。

〔発明が解決しようとする課題〕

上述した従来の対数関数演算装置には以下の問題点が
ある。

問題点1:演算結果の精度が良くない。

（５）式のγ_ｋはｋが増大するに従って小さくなるた
め，γ_ｋの有効数字が減少し,LSB付近に丸め誤差が蓄積
される。

また，式（８），（９），（10），（12），（13），
（14）は固定小数点数での算法であるため,x,log_e（１
＋ｘ）が浮動小数点数の場合,xを固定小数点数に変換し
てからlog_e（１＋ｘ）を求め，浮動小数点数に変換しな
ければならない。このとき,xが小さい数である場合，固
定小数点数への変換過程で有効数字が大幅に減少してし
まう。

問題点2:実行時間が長い。

STLの処理（式（６），（８），（９），（10），（1
2），（13），（14））をすべてマイクロプログラムで
行っていたため,STL1回の処理にαクロックかかるとす
ると，全体ではｎ×αクロック要し，膨大な時間がかか
ってしまう。

本発明は従来のもののこのような課題を解決しようと
するもので，精度の良い演算を短時間で行うことのでき
る対数関数演算装置を提供するものである。

〔課題を解決するための手段〕

本発明は、２つの２進浮動小数点数ｘとｙを入力し
て、ｘ＝２−ｉ×Ｘ（１≦Ｘ＜2,iは整数）、ｙ＝２−
ｊ×Ｙ（１≦Ｙ＜2,jは整数）となる指数部の補数ｉ＝
ｊ−１を演算する対数部演算器（103）と、 （Ａ）ｘとｙの仮数部を各々記憶する第１と第２のレ
ジスタ（110,115）と、前記第２のレジスタに記憶する
仮数から前記第１のレジスタに記憶する仮数を減算する
第２の加減算器（113）と、前記減算結果を前記第２の
レジスタに書き込み、前記第２のレジスタの符号桁の反
転値を入力するFILO記憶手段（116）と、前記第１のレ
ジスタに記憶する仮数を前記対数演算器を示す値だけシ
フトするシフト手段（105）と、前記第２のレジスタの
符号桁が正ならば第１のレジスタの内容と前記シフト結
果の内容を加算する第１の加減算器（108）と、前記第
１の加減算器の演算結果を第１のレジスタに書き込み、
前記第２の符号桁が負ならば第２のレジスタに記憶する
Ykの値を２倍して第２のレジスタに書き込み、（Ｂ） 前記対数部演算器から出力値ｋをｉから１ずつｍ−１
までインクリメントしながら、前記（Ａ）から（Ｂ）ま
でを反復し、前記第２のレジスタに記憶した値Ymを第１
のレジスタに記憶した値Xmで除算する除算器（117）
と、前記除算結果を疑似乗算の初期値Ymとして第１のレ
ジスタに書き込み、 （Ｃ）第１のレジスタに記憶した値Ykの値をａとし、
前記対数部演算器が示す定数発生器（104）の値をｂと
し、FILO記憶手段からポップされた値が正ならば、ａと
ｂとを第１の加減算器で加算し、該加算結果を1/2倍し
て第１のレジスタに書き込み、前記ポップされた値が負
ならば、ａを1/2倍して第１のレジスタに書き込み、
（Ｄ） 前記対数部演算器103の出力値ｋをｋ＝ｍからｊ＋１
まで１ずつデクリメントしながら前記（Ｃ）から（Ｄ）
までを反復し、第１のレジスタにlog（１＋y/x）を得る
ことを特徴とする対数関数演算装置が得られる。

すなわち従来の対数関数演算装置は,1個のバレル・シ
フタと１個の加減算器を用いて,STLのループの処理をマ
イクロプログラムで求めるのに対し，本発明は１個のバ
レル・シフタと２個の加減算器とFILO方式のスタックと
除算器を用いて，疑似除算と疑似乗算を区別して行うこ
とにより，従来例より高速で，かつ従来例より高い精度
で，log_e（１＋y/x）を求めるものである。

〔本発明の演算の原理と算法〕

はじめに数式を用いて，本発明の対数関数の演算原理
を説明する。

本発明の演算原理はSTLと同様であり，本発明の算法
はSTL算法の変形と言える。

STLでは疑似除算と疑似乗算を同時に実行している
が，本発明ではまず疑似除算を行い，その後，疑似乗算
を行う。

STLでは（２）式のεを無視し，Y₀＝１を初期値とし
て疑似乗算を行っていたため,2進ｎ桁の精度を得るには
ｎステップの演算が必要である。ここで，（２）式でε
＜2²であるため,2進数で2n桁の精度で求めるならば
（１）式よりlog_e（１＋ε）≒εと近似できることを利
用し，これを初期値として疑似乗算を行う。

そのため，疑似除算，疑似乗算合わせてのステップ数
はSTL同様で約ｎステップ必要である。

本発明では，精度良く使用するために，疑似除算で１
ステップごとにX_kを１桁下位の桁にずらしながら演算す
る。また，疑似乗算は疑似除算とは逆の順序で，Y_kを１
桁上位の桁にずらしながら行う。

また，疑似乗算では，疑似除算の剰余Y_mと， を利用し，初期値をY_m＝Y_m／X_mとし,k＝ｍからｋ＝ｉ＋
１まで反復される。

Y_k-1＝Y_k＋a_k （15） このように,xとｙが浮動小数点数でありy/x≪１のと
きは，log_e（１＋y/x）≒y/xであるため，疑似除算のス
テップを途中から始め，疑似乗算のステップを途中で終
わらせる。その結果，桁合わせによる有効数字の大幅減
少を防ぎ，また性能も向上できる。

算法 次に演算の算法について説明する演算結果の精度を２
進数でｎ（＝2m）桁とする。

〔１〕log_e（１＋y/x）を求めるに当り,xとｙ（０≦ｙ
＜ｘ＋∞）を入力する。

〔２〕ｘ＝2^-i×Ｘ（１≦Ｘ＜2,iは整）,Y＝2^-j×Ｙ
（１≦Ｙ＜2,jは整数）としてi,j,X,Yを決定し，x_i＝X,
y_j＝Y,i＝ｊ−ｉを初期値とする。

〔３〕ｋ＝i,i＋1,i＋2,…,m−１に対して，〔４〕を反
復する（疑似除算を行う）。

〔４〕Ｗ＝2Y_k−X_k （16） ｗ≧０ならばa_k＝＋１ （17） Y_k+1＝X_k＋2^-k×X_k （18） 2Y_k+1＝2W （19） Ｗ＜０ならばa_k＝０ （20） X_k+1＝X_k （21） 2Y_k+1＝４×Y_k （22） 〔５〕Y_m＝Y_m／X_mを疑似乗算の初期値とする。 （23） 〔６〕ｋ＝m,m−1,m−2,…,i＋１に対して，〔７〕を反
復する（疑似乗算を行う）。

〔７〕a_k＝＋１ならば，Y_k+1＝（Y_k＋Γ_ｋ）/2 （24） a_k＝０ならば，Y_k+1＝Y_k/2 （25） 〔８〕log_e（１＋y/x）＝Y_iが得られる。

〔実施例〕

次に，本発明を図面を参照して説明する。

第１図は本発明に従って対数関数log_e（１＋y/x）を
演算する演算装置の第１の実施例の構成図である。

第１図において,110,115は２種の変数x,yを格納する
レジスタ,108は式（16），（18），（21），（23）で加
算または転送を行う加減算器,105はレジスタ110の内容
を任意の桁数だけ右シフトできるパレル・シフタ,109は
加減算器108の出力を1/2倍してレジスタ110に出力する
シフタ,114は加減算器113の出力を２倍してレジスタ115
に出力するシフタである。104は（33）式の定数Γ_ｋを
格納するｍ語の定数発生器,103はバレル・シフタ105の
シフト数およびROM104のアドレスを制御し，対数部の演
算を行う対数部演算器,116は数例｛a_k｝を蓄積でき，か
つ加減算器108で行う演算が加算か転送かを制御する
か，または，加減算器113で行う演算が加算か転送か減
算かを制御するためのFILO方式のスタックである。101
は入出力データおよび演算の中間結果を転送するための
バス,102はレジスタ110の値を転送するためのバスであ
る。

次に，第１図の動作を説明する。

〔１〕２進浮動小数点数で表現されたx,y（０≦ｙ＜ｘ
＜＋∞）の値をバス101から入力し、ｘ＝2^-i×Ｘ（１≦
Ｘ＜2,iは整数）,y＝2^-j×Ｙ（１≦Ｙ＜2,jは整数）と
なるような指数部の補数ｉ＝ｊ−ｉを対数部演算器103
で求める。

〔２〕ｘの仮数部Ｘをレジスタ110に,yの仮数部Ｙをレ
ジスタ115に入力する。

〔３〕対数部演算器103からの出力値ｋをi,i＋1,i＋2,
…,m−１とインクリメントしながら，〔４〕を反復す
る。

〔４〕まず，レジスタ110のX_kの値をバス102を介してレ
ジスタ111の入力XCに転送し，レジスタ115のY_kの値をバ
ス101を介してレジスタ112の入力Ｄに転送する。加減算
器113は入力Ｄから入力Ｃを減算し，レジスタ115に書き
込む。

次に，レジスタ115の符号桁の反転値をスタック116に
入力（プッシュ）する。

次に，レジスタ110の内容をバス102を介してレジスタ
106に転送する。また，レジスタ110の内容をバス101を
介してバレル・シフタ105に転送し，対数部演算器103の
示す値だけシフトしたものをレジスタ107に転送する。

もし，レジスタ115の符号桁が正ならば，レジスタ106
の内容とレジスタ107の内容を加算し，レジスタ110に転
送する。

もし，レジスタ115の符号桁が負ならば，レジスタ112
の内容と０を加算したものをシフタ114で２倍にしてレ
ジスタ115に転送する。

〔５〕レジスタ115のY_mをレジスタ110のX_mで，除算器11
7を使って除算した値（Y_m＝Y_m／X_m）を疑似乗算の初期
値Y_mとして，レジスタ110に転送する。そして，対数部
演算器103の出力値ｋをｋ＝m,m−1,m−2,…,i＋１とデ
クリメントしながら，〔６〕を反復する。

〔６〕レジスタ110のY_kの値をバス101を介してレジスタ
106の入力Ａに転送し，同時に，対数部演算器103が示す
定数発生器104の内容をレジスタ107の入力Ｂに転送す
る。

スタック116からポップされた値が正ならば，加減算
器108は入力Ａと入力Ｂを加算し，シフタ109で1/2倍し
てからレジスタ110に書き込む。

スタック116からポップされた値が負ならば，加減算
器108は入力Ａと０を加算し，シフタ109で1/2倍してか
らレジスタ110に書き込む。

〔７〕レジスタ110にlog_e（１＋y/x）の仮数部が得られ
る。

このように，ステップ〔４〕と〔６〕の演算は１クロ
ックで処理でき，全体の処理時間は２（ｍ−ｉ）≦ｎク
ロック要する。

以上述べたように本実施例では，バレル・シフタ１個
と加減算器２個とスタックと除算器を用いて，高速かつ
高精度にlog_e（１＋y/x）を演算できる。

上述した第１の実施例では浮動小数点を扱うが，同一
のハードウェアで固定小数点数も扱える。変数ｉをｉ＝
０に固定すればよい。

算法は，次のように変形できる。

〔１〕X_i＝x,Y_i＝ｙ（０≦ｙ＜ｘ＜＋∞）を初期値とす
る。（X_i，Y_iを固定小数点数にする） 〔２〕変数ｉをｉ＝０とする。

〔３〜６〕（浮動小数点の算法と同様） 〔７〕log_e（１＋y/x）が得られる。

〔発明の効果〕

以上説明したように，本発明による対数関数演算装置
は１個のパラレル・シフタと,2個の加減算器と,FILO方
式のスタックと，除算器を用いて，疑似除算と疑似乗算
を区別して行うことにより，次の２つの効果を有する。

〔効果１〕演算結果の精度が良い。すなわち，本発明の
算法は，常に有効数字が最大になるように桁合わせを行
いながら演算するために，演算精度が良く，また,x,y,l
og_e（１＋y/x）が浮動小数点数の場合,y/xが小さい数で
あっても，有効数字が減少しない。

〔効果２〕演算時間を短縮できる。すなわち，本発明の
演算装置はSTLの処理をハードウェアで実現している。
このため，マイクロプログラムで制御するのに比べ,1/
（STLの１回のループにかかった時間）の時間で演算が
できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図，第２図は従来のも
のの一例の構成図，第３図は第２図に示すもののフロー
チャートである。 記号の説明:103……対数部演算器,104……定数発生器,1
05……バレル・シフタ,106,107,110,111,112,115……レ
ジスタ,109,114……シフタ,116……スタック,117……除
算器。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】２つの２進浮動小数点数ｘとｙを入力し
   て、ｘ＝２−ｉ×Ｘ（１≦Ｘ＜2,iは整数）、ｙ＝２−
   ｊ×Ｙ（１≦Ｙ＜2,jは整数）となる指数部の補数ｉ＝
   ｊ−１を演算する対数部演算器と、 （Ａ）ｘとｙの仮数部を各々記憶する第１と第２のレジ
   スタと、前記第２のレジスタに記憶する仮数から前記第
   １のレジスタに記憶する仮数を減算する第２の加減算器
   と、前記減算結果を前記第２のレジスタに書き込み、前
   記第２のレジスタの符号桁の反転値を入力するFILO記憶
   手段と、前記第１のレジスタに記憶する仮数を前記対数
   演算器の示す値だけシフトするシフト手段と、前記第２
   のレジスタの符号桁が正ならば第１のレジスタの内容と
   前記シフト結果の内容を加算する第１の加減算器と、前
   記第１の加減算器の演算結果を第１のレジスタに書き込
   み、前記第２の符号桁が負ならば第２のレジスタに記憶
   するYkの値を２倍して第２のレジスタに書き込み、
   （Ｂ） 前記対数部演算器から出力値ｋをｉから１ずつｍ−１ま
   でインクリメントしながら、前記（Ａ）から（Ｂ）まで
   を反復し、前記第２のレジスタに記憶した値Ymを第１の
   レジスタに記憶した値Xmで除算する除算器と、前記除算
   結果を疑似乗算の初期値Ymとして第１のレジスタに書き
   込み、 （Ｃ）第１のレジスタに記憶した値Ykの値をａとし、前
   記対数部演算器が示す定数発生器の値をｂとし、FILO記
   憶手段からポップされた値が正ならば、ａとｂとを第１
   の加減算器で加算し、該加算結果を1/2倍して第１のレ
   ジスタに書き込み、前記ポップされた値が負ならば、ａ
   を1/2倍して第１のレジスタに書き込み、（Ｄ） 前記対数部演算器103の出力値ｋをｋ＝ｍからｊ＋１ま
   で１ずつでデクリメントしながら前記（Ｃ）から（Ｄ）
   までを反復し、第１のレジスタにlog（１＋y/x）を得る
   ことを特徴とする対数関数演算装置。