JP2820005B2 - クロスコネクト方式 - Google Patents
クロスコネクト方式Info
- Publication number
- JP2820005B2 JP2820005B2 JP27341393A JP27341393A JP2820005B2 JP 2820005 B2 JP2820005 B2 JP 2820005B2 JP 27341393 A JP27341393 A JP 27341393A JP 27341393 A JP27341393 A JP 27341393A JP 2820005 B2 JP2820005 B2 JP 2820005B2
- Authority
- JP
- Japan
- Prior art keywords
- cross
- connect
- connection
- port
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明はクロスコネクト方式に関
し、特にクロスコネクト部が電源障害になった場合にク
ロスコネクトインタフェース部で特定のクロスコネクト
接続を行うクロスコネクト方式に関する。
し、特にクロスコネクト部が電源障害になった場合にク
ロスコネクトインタフェース部で特定のクロスコネクト
接続を行うクロスコネクト方式に関する。
【０００２】
【従来の技術】図２を参照すると、従来のクロスコネク
ト方式は、Ｎ本の入力１〜ＮおよびＮ本の出力１〜Ｎを
有し、入力１〜Ｎの任意の入力と出力１〜Ｎの任意の出
力とをクロスコネクト接続するクロスコネクト部１と、
このクロスコネクト部１におけるクロスコネクト接続を
制御するクロスコネクト制御部２とから構成され、クロ
スコネクト部１はクロスコネクト制御部２からの制御信
号ａに応じて入力１〜Ｎの任意の入力と出力１〜Ｎの任
意の出力とのクロスコネクト接続を行う。
ト方式は、Ｎ本の入力１〜ＮおよびＮ本の出力１〜Ｎを
有し、入力１〜Ｎの任意の入力と出力１〜Ｎの任意の出
力とをクロスコネクト接続するクロスコネクト部１と、
このクロスコネクト部１におけるクロスコネクト接続を
制御するクロスコネクト制御部２とから構成され、クロ
スコネクト部１はクロスコネクト制御部２からの制御信
号ａに応じて入力１〜Ｎの任意の入力と出力１〜Ｎの任
意の出力とのクロスコネクト接続を行う。
【０００３】
【発明が解決しようとする課題】この従来のクロスコネ
クト方式では、クロスコネクト部１が電子スイッチ等で
構成される場合に、クロスコネクト部１で電源断等の障
害が発生した場合に、クロスコネクト接続を行うことが
できない。
クト方式では、クロスコネクト部１が電子スイッチ等で
構成される場合に、クロスコネクト部１で電源断等の障
害が発生した場合に、クロスコネクト接続を行うことが
できない。
【０００４】
【課題を解決するための手段】本発明によるクロスコネ
クト方式は、Ｎ本の入力およびＮ本の出力を有し第１の
制御信号に応じて前記Ｎ本の入力の任意の入力と前記Ｎ
本の出力の任意の出力との第１の接続を行う第１のクロ
スコネクト手段と；前記第１の制御信号により前記第１
のクロスコネクト手段の前記第１の接続の制御を行う第
１のクロスコネクト制御手段と；Ｎ本のポート入力とＮ
本のポート出力とを有しかつ前記第１のクロスコネクト
手段の前記Ｎ本の入力とそれぞれ接続されるＮ本のクロ
スコネクト出力と、前記第１のクロスコネクト手段の前
記Ｎ本の出力とそれぞれ接続されるＮ本のクロスコネク
ト入力とを有して第２の制御信号に応じてｎ番目（１≦
ｎ≦Ｎ；整数）の前記ポート入力とｎ番目の前記クロス
コネクト出力との第２の接続と，ｎ番目の前記ポート出
力とｎ番目の前記クロスコネクト入力との第３の接続
と，ｍ番目（ｍ＝２ｋ−１，１≦ｋ≦Ｎ／２；整数）の
前記ポート入力と（ｍ＋１）番目の前記ポート出力との
第４の接続と，ｍ番目の前記ポート出力と（ｍ＋１）番
目の前記ポート入力との第５の接続とを行う第２のクロ
スコネクト手段と；前記第１のクロスコネクト手段から
の障害情報信号を入力として前記第２の制御信号により
前記第２のクロスコネクト手段における前記第２〜第５
の接続の制御を行う第２のクロスコネクト制御手段とを
備える。
クト方式は、Ｎ本の入力およびＮ本の出力を有し第１の
制御信号に応じて前記Ｎ本の入力の任意の入力と前記Ｎ
本の出力の任意の出力との第１の接続を行う第１のクロ
スコネクト手段と；前記第１の制御信号により前記第１
のクロスコネクト手段の前記第１の接続の制御を行う第
１のクロスコネクト制御手段と；Ｎ本のポート入力とＮ
本のポート出力とを有しかつ前記第１のクロスコネクト
手段の前記Ｎ本の入力とそれぞれ接続されるＮ本のクロ
スコネクト出力と、前記第１のクロスコネクト手段の前
記Ｎ本の出力とそれぞれ接続されるＮ本のクロスコネク
ト入力とを有して第２の制御信号に応じてｎ番目（１≦
ｎ≦Ｎ；整数）の前記ポート入力とｎ番目の前記クロス
コネクト出力との第２の接続と，ｎ番目の前記ポート出
力とｎ番目の前記クロスコネクト入力との第３の接続
と，ｍ番目（ｍ＝２ｋ−１，１≦ｋ≦Ｎ／２；整数）の
前記ポート入力と（ｍ＋１）番目の前記ポート出力との
第４の接続と，ｍ番目の前記ポート出力と（ｍ＋１）番
目の前記ポート入力との第５の接続とを行う第２のクロ
スコネクト手段と；前記第１のクロスコネクト手段から
の障害情報信号を入力として前記第２の制御信号により
前記第２のクロスコネクト手段における前記第２〜第５
の接続の制御を行う第２のクロスコネクト制御手段とを
備える。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。本発明の一実施例を示す図１を参照すると、クロス
コネクト方式は、Ｎ本の入力１〜ＮとＮ本の出力１〜Ｎ
とを有し、入力１〜Ｎの任意の入力と出力１〜Ｎの任意
の出力とをそれぞれクロスコネクト接続するクロスコネ
クト部１と、制御信号ａによりクロスコネクト部１にお
けるクロスコネクト接続を制御するクロスコネクト制御
部２と、Ｎ本のポート入力１〜ＮとＮ本のポート出力１
〜Ｎとを有しかつクロスコネクト部１のＮ本の入力１〜
Ｎとそれぞれ接続されるＮ本のクロスコネクト出力１〜
Ｎと、クロスコネクト部１のＮ本の出力１〜Ｎとそれぞ
れ接続されるＮ本のクロスコネクト入力１〜Ｎとを有し
て制御信号ｃに応じてクロスコネクト接続を行うクロス
コネクトインタフェース部３と、クロスコネクト部１か
らの障害情報信号ｂを入力として制御信号ｃによりクロ
スコネクトインタフェース部３におけるクロスコネクト
接続を制御するクロスコネクトインタフェース制御部４
とから構成される。
る。本発明の一実施例を示す図１を参照すると、クロス
コネクト方式は、Ｎ本の入力１〜ＮとＮ本の出力１〜Ｎ
とを有し、入力１〜Ｎの任意の入力と出力１〜Ｎの任意
の出力とをそれぞれクロスコネクト接続するクロスコネ
クト部１と、制御信号ａによりクロスコネクト部１にお
けるクロスコネクト接続を制御するクロスコネクト制御
部２と、Ｎ本のポート入力１〜ＮとＮ本のポート出力１
〜Ｎとを有しかつクロスコネクト部１のＮ本の入力１〜
Ｎとそれぞれ接続されるＮ本のクロスコネクト出力１〜
Ｎと、クロスコネクト部１のＮ本の出力１〜Ｎとそれぞ
れ接続されるＮ本のクロスコネクト入力１〜Ｎとを有し
て制御信号ｃに応じてクロスコネクト接続を行うクロス
コネクトインタフェース部３と、クロスコネクト部１か
らの障害情報信号ｂを入力として制御信号ｃによりクロ
スコネクトインタフェース部３におけるクロスコネクト
接続を制御するクロスコネクトインタフェース制御部４
とから構成される。
【０００６】詳述すると、クロスコネクト部１はクロス
コネクト制御部２からの制御信号ａに応じて入力１〜Ｎ
の任意の入力と出力１〜Ｎの任意の出力とをそれぞれク
ロスコネクト接続（第１の接続）する。クロスコネクト
インタフェース制御部４は、クロスコネクト部１で電源
断等の障害が発生していない正常時、すなわちクロスコ
ネクト部１からクロスコネクトインタフェース制御部４
へ障害情報信号ｂが出力されていない場合は、クロスコ
ネクトインタフェース部３に対してｎ番目（１≦ｎ≦
Ｎ；整数）のポート入力とｎ番目のクロスコネクト出力
との接続（第２の接続）、およびｎ番目のポート出力と
ｎ番目のクロスコネクト入力との接続（第３の接続）を
行うように制御することにより、クロスコネクト部１の
入力１〜Ｎとクロスコネクト部１の出力１〜Ｎとの各各
のクロスコネクト接続と、クロスコネクトインタフェー
ス部３のポート入力１〜Ｎとクロスコネクトインタフェ
ース部３のポート出力１〜Ｎとの各々のクロスコネクト
接続とを一致させる。
コネクト制御部２からの制御信号ａに応じて入力１〜Ｎ
の任意の入力と出力１〜Ｎの任意の出力とをそれぞれク
ロスコネクト接続（第１の接続）する。クロスコネクト
インタフェース制御部４は、クロスコネクト部１で電源
断等の障害が発生していない正常時、すなわちクロスコ
ネクト部１からクロスコネクトインタフェース制御部４
へ障害情報信号ｂが出力されていない場合は、クロスコ
ネクトインタフェース部３に対してｎ番目（１≦ｎ≦
Ｎ；整数）のポート入力とｎ番目のクロスコネクト出力
との接続（第２の接続）、およびｎ番目のポート出力と
ｎ番目のクロスコネクト入力との接続（第３の接続）を
行うように制御することにより、クロスコネクト部１の
入力１〜Ｎとクロスコネクト部１の出力１〜Ｎとの各各
のクロスコネクト接続と、クロスコネクトインタフェー
ス部３のポート入力１〜Ｎとクロスコネクトインタフェ
ース部３のポート出力１〜Ｎとの各々のクロスコネクト
接続とを一致させる。
【０００７】また、クロスコネクトインタフェース制御
部４はクロスコネクト部１で電源断等の障害が発生して
クロスコネクト接続を行うことができない異常時、すな
わちクロスコネクト部１からクロスコネクトインタフェ
ース制御部４へ障害情報信号ｂが出力された場合は、ク
ロスコネクトインタフェース部３に対してｍ番目（ｍ＝
２ｋ−１，１≦ｋ≦Ｎ／２；整数）のポート入力と（ｍ
＋１）番目のポート出力との接続（第４の接続）、およ
びｍ番目のポート出力と（ｍ＋１）番目のポート入力と
を接続（第５の接続）するように制御することにより、
クロスコネクトインタフェース部３でポート入力１〜Ｎ
とポート出力１〜Ｎとのクロスコネクト接続を行う。
部４はクロスコネクト部１で電源断等の障害が発生して
クロスコネクト接続を行うことができない異常時、すな
わちクロスコネクト部１からクロスコネクトインタフェ
ース制御部４へ障害情報信号ｂが出力された場合は、ク
ロスコネクトインタフェース部３に対してｍ番目（ｍ＝
２ｋ−１，１≦ｋ≦Ｎ／２；整数）のポート入力と（ｍ
＋１）番目のポート出力との接続（第４の接続）、およ
びｍ番目のポート出力と（ｍ＋１）番目のポート入力と
を接続（第５の接続）するように制御することにより、
クロスコネクトインタフェース部３でポート入力１〜Ｎ
とポート出力１〜Ｎとのクロスコネクト接続を行う。
【０００８】さらに本実施例では、ループバック試験時
に、クロスコネクトインタフェース制御部４からクロス
コネクトインタフェース部３に対して、同一番目（ｎ番
目）のポート入力とポート出力とを接続（第６の接続）
するよう制御することにより、容易にｎ番目のポート入
力およびポート出力を介しループバック接続を行うこと
ができる。
に、クロスコネクトインタフェース制御部４からクロス
コネクトインタフェース部３に対して、同一番目（ｎ番
目）のポート入力とポート出力とを接続（第６の接続）
するよう制御することにより、容易にｎ番目のポート入
力およびポート出力を介しループバック接続を行うこと
ができる。
【０００９】
【発明の効果】以上説明したように本発明によれば、ク
ロスコネクト部で電源断等の障害が発生してクロスコネ
クト部におけるクロスコネクト接続が不可能になった場
合でも、クロスコネクトインタフェース部において特定
の奇数番目のポートｍ（ｍ＝２ｋ−１，１≦ｋ≦Ｎ／
２；整数）と偶数番目のポート（ｍ＋１）との接続によ
りクロスコネクト接続が可能であり、特に通常使用時の
クロスコネクト接続を特定の奇数番目のポートｍと偶数
番目のポート（ｍ＋１）との接続になるように回線収容
したクロスコネクトシステムで効果を発揮する。またク
ロスコネクトインタフェース部においてループバック試
験の接続を容易に行うこともできる。
ロスコネクト部で電源断等の障害が発生してクロスコネ
クト部におけるクロスコネクト接続が不可能になった場
合でも、クロスコネクトインタフェース部において特定
の奇数番目のポートｍ（ｍ＝２ｋ−１，１≦ｋ≦Ｎ／
２；整数）と偶数番目のポート（ｍ＋１）との接続によ
りクロスコネクト接続が可能であり、特に通常使用時の
クロスコネクト接続を特定の奇数番目のポートｍと偶数
番目のポート（ｍ＋１）との接続になるように回線収容
したクロスコネクトシステムで効果を発揮する。またク
ロスコネクトインタフェース部においてループバック試
験の接続を容易に行うこともできる。
【図１】本発明の一実施例のクロスコネクト方式を示す
ブロック図である。
ブロック図である。
【図２】従来のクロスコネクト方式を示すブロック図で
ある。
ある。
１ クロスコネクト部 ２ クロスコネクト制御部 ３ クロスコネクトインタフェース部 ４ クロスコネクトインタフェース制御部 ａ 制御信号 ｂ 障害情報信号 ｃ 制御信号
Claims (2)
- 【請求項１】 Ｎ本の入力およびＮ本の出力を有し第１
の制御信号に応じて前記Ｎ本の入力の任意の入力と前記
Ｎ本の出力の任意の出力との第１の接続を行う第１のク
ロスコネクト手段と；前記第１の制御信号により前記第
１のクロスコネクト手段の前記第１の接続の制御を行う
第１のクロスコネクト制御手段と；Ｎ本のポート入力と
Ｎ本のポート出力とを有しかつ前記クロスコネクト手段
の前記Ｎ本の入力とそれぞれ接続されるＮ本のクロスコ
ネクト出力と、前記クロスコネクト手段の前記Ｎ本の出
力とそれぞれ接続されるＮ本のクロスコネクト入力とを
有して第２の制御信号に応じてｎ番目（１≦ｎ≦Ｎ；整
数）の前記ポート入力とｎ番目の前記クロスコネクト出
力との第２の接続と，ｎ番目の前記ポート出力とｎ番目
の前記クロスコネクト入力との第３の接続と，ｍ番目
（ｍ＝２ｋ−１，１≦ｋ≦Ｎ／２；整数）の前記ポート
入力と（ｍ＋１）番目の前記ポート出力との第４の接続
と，ｍ番目の前記ポート出力と（ｍ＋１）番目の前記ポ
ート入力との第５の接続とを行う第２のクロスコネクト
手段と；前記第１のクロスコネクト手段からの障害情報
信号を入力として前記第２の制御信号により前記第２の
クロスコネクト手段における前記第２〜第５の接続の制
御を行う第２のクロスコネクト制御手段と；を備えるこ
とを特徴とするクロスコネクト方式。 - 【請求項２】 前記第２のクロスコネクト手段は、ルー
プバック試験を指示する信号に応じて、同一番目の前記
ポート入力と前記ポート出力との第６の接続を行う請求
項１記載のクロスコネクト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27341393A JP2820005B2 (ja) | 1992-11-04 | 1993-11-01 | クロスコネクト方式 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-295025 | 1992-11-04 | ||
| JP29502592 | 1992-11-04 | ||
| JP27341393A JP2820005B2 (ja) | 1992-11-04 | 1993-11-01 | クロスコネクト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06245236A JPH06245236A (ja) | 1994-09-02 |
| JP2820005B2 true JP2820005B2 (ja) | 1998-11-05 |
Family
ID=26550650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27341393A Expired - Lifetime JP2820005B2 (ja) | 1992-11-04 | 1993-11-01 | クロスコネクト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820005B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6859672B2 (ja) | 2016-11-16 | 2021-04-14 | 富士通株式会社 | 情報処理装置および情報処理装置の障害検出方法 |
-
1993
- 1993-11-01 JP JP27341393A patent/JP2820005B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06245236A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2820005B2 (ja) | クロスコネクト方式 | |
| JP3481061B2 (ja) | 信号伝送装置 | |
| JP3138508B2 (ja) | 伝送装置間信号経路切替方式 | |
| JP3279738B2 (ja) | 予備系装置の正常性確認方式 | |
| JP2577484B2 (ja) | 装置内信号経路切替方法 | |
| JPS5972254A (ja) | 多重伝送装置の故障診断装置 | |
| JPS59212962A (ja) | 多要素処理装置 | |
| JP2000261871A (ja) | 通信装置 | |
| JP3267780B2 (ja) | バックアップ装置 | |
| JP2751944B2 (ja) | 信号伝送方式 | |
| JPH0430840Y2 (ja) | ||
| JP3001505B2 (ja) | 通話路インタフェースの試験方法 | |
| JPH09218845A (ja) | 外部接続機器の選択方式 | |
| JP2531276B2 (ja) | 加入者回路の診断方式 | |
| JP2878026B2 (ja) | 通信制御装置およびシステム | |
| JP2591110B2 (ja) | 信号切替方式 | |
| JPH04243328A (ja) | 伝送路切替回路 | |
| JPS63124140A (ja) | 画像信号切替制御装置用試験回路 | |
| JPH01238334A (ja) | 自動障害検出切替方式 | |
| JPH0875809A (ja) | リレー | |
| JPS6043550B2 (ja) | 通信回線制御装置 | |
| JPS58207654A (ja) | 機能モジユ−ルの接続方法およびその接続指定信号生成回路 | |
| JPS58192103A (ja) | シ−ケンス制御装置 | |
| JPH06197153A (ja) | 回線切り換え装置 | |
| JPH02170745A (ja) | 広帯域デジタル交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |