JP2818168B2 - 映像信号処理システム及び映像信号処理システムの信号分配装置 - Google Patents
映像信号処理システム及び映像信号処理システムの信号分配装置Info
- Publication number
- JP2818168B2 JP2818168B2 JP63030392A JP3039288A JP2818168B2 JP 2818168 B2 JP2818168 B2 JP 2818168B2 JP 63030392 A JP63030392 A JP 63030392A JP 3039288 A JP3039288 A JP 3039288A JP 2818168 B2 JP2818168 B2 JP 2818168B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- unit
- input
- programmable
- processing units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば放送局などの放送信号処理設備に
用いられるデジタル映像信号処理システムにおいて、各
種モードで信号分配をするのに適した映像信号処理シス
テム及び映像信号処理システムの信号分配装置に関す
る。
用いられるデジタル映像信号処理システムにおいて、各
種モードで信号分配をするのに適した映像信号処理シス
テム及び映像信号処理システムの信号分配装置に関す
る。
（従来の技術） 一般に、デジタル映像信号処理システムでは、映像信
号の処理目的に応じて個々に処理ユニットが作成されて
いる。
号の処理目的に応じて個々に処理ユニットが作成されて
いる。
映像信号の処理目的としては、 A,画質補正…γ補正，色補正，ノイズリデュース B,映像効果…ディゾルブ，スーパー，ワイプ，画像縮
小，拡大，回転，クロマキー C,映像処理…輝度色分離 などが有る。
小，拡大，回転，クロマキー C,映像処理…輝度色分離 などが有る。
従来は、上記の信号処理を行なうのにそれぞれ専用の
ユニットを作成し、１つの特定の処理に特定のユニット
を対応させている。このため、特定処理の種類が多くな
ればなる程ユニット数も多く成り、装置全体としては大
掛りなものとなる。これにともない、装置の設計，保
守，ユニットの組合せによる処理機能の構築には多大の
労力を必要としている。
ユニットを作成し、１つの特定の処理に特定のユニット
を対応させている。このため、特定処理の種類が多くな
ればなる程ユニット数も多く成り、装置全体としては大
掛りなものとなる。これにともない、装置の設計，保
守，ユニットの組合せによる処理機能の構築には多大の
労力を必要としている。
（発明が解決しようとする課題） 上記のように、従来の装置では、設計，保守，ユニッ
トの組合せなどに多大の労力を必要としており、この点
の改善が望まれている。特に、独立したユニットを組合
わせる場合、その配線作業に労力を有し、また一度配線
を行なうとそのユニットを他の目的の信号処理のために
使用することはほとんど不可能である。
トの組合せなどに多大の労力を必要としており、この点
の改善が望まれている。特に、独立したユニットを組合
わせる場合、その配線作業に労力を有し、また一度配線
を行なうとそのユニットを他の目的の信号処理のために
使用することはほとんど不可能である。
そこでこの発明は、映像信号の処理目的に応じて物理
的な接続作業を要せず、プログラマブルに自由に対応で
き、極めて融通性がありまた各種の信号処理目的に応じ
て高速で対応できる映像信号処理システム及び映像信号
処理システムの信号分配装置を提供することを目的とす
る。
的な接続作業を要せず、プログラマブルに自由に対応で
き、極めて融通性がありまた各種の信号処理目的に応じ
て高速で対応できる映像信号処理システム及び映像信号
処理システムの信号分配装置を提供することを目的とす
る。
［発明の構成］ （課題を解決するための手段） この発明は、複数の映像入力を受けて、書き換え可能
なプログラムに従って該入力を演算処理し、その結果を
導出する複数のプログラマブル演算処理部と、この複数
のプログラマブル演算処理部の出力と、外部からの複数
の映像入力を受けて、この入力をプログラマブルに前記
複数のプログラマブル演算処理部に供給するとともに、
いずれかの入力を出力するネットワーク部と、前記ネッ
トワーク部及び前記複数のプログラマブル演算処理部を
制御し、前記ネットワークを通じての前記複数のプログ
ラマブル演算処理部の接続形態および該演算処理部の処
理形態を自在に設定するための制御部とを有したことを
特徴とする。
なプログラムに従って該入力を演算処理し、その結果を
導出する複数のプログラマブル演算処理部と、この複数
のプログラマブル演算処理部の出力と、外部からの複数
の映像入力を受けて、この入力をプログラマブルに前記
複数のプログラマブル演算処理部に供給するとともに、
いずれかの入力を出力するネットワーク部と、前記ネッ
トワーク部及び前記複数のプログラマブル演算処理部を
制御し、前記ネットワークを通じての前記複数のプログ
ラマブル演算処理部の接続形態および該演算処理部の処
理形態を自在に設定するための制御部とを有したことを
特徴とする。
またこの発明は、複数の映像入力を受けて、書き換え
可能なプログラムに従って該入力を演算処理し、その結
果を導出する複数のプログラマブル演算処理部と、この
複数のプログラマブル演算処理部の出力と、外部からの
複数の映像入力を受けて、この入力をプログラマブルに
前記複数のプログラマブル演算処理部に供給するととも
に、いずれかの入力を出力する入出力クロスポイント部
を有し、かつ前記入出力クロスポイント部のクロスポイ
ントを切り換え制御するための専用のネットワーク制御
部を一体に有したネットワーク部と、前記ネットワーク
部の前記ネットワーク制御部及び前記複数のプログラマ
ブル演算処理部を制御し、前記ネットワーク部を通じて
の前記複数のプログラマブル演算処理部の接続形態およ
び該演算処理部の処理形態を自在に設定するためのメイ
ン制御部とを有したことを特徴とするものである。
可能なプログラムに従って該入力を演算処理し、その結
果を導出する複数のプログラマブル演算処理部と、この
複数のプログラマブル演算処理部の出力と、外部からの
複数の映像入力を受けて、この入力をプログラマブルに
前記複数のプログラマブル演算処理部に供給するととも
に、いずれかの入力を出力する入出力クロスポイント部
を有し、かつ前記入出力クロスポイント部のクロスポイ
ントを切り換え制御するための専用のネットワーク制御
部を一体に有したネットワーク部と、前記ネットワーク
部の前記ネットワーク制御部及び前記複数のプログラマ
ブル演算処理部を制御し、前記ネットワーク部を通じて
の前記複数のプログラマブル演算処理部の接続形態およ
び該演算処理部の処理形態を自在に設定するためのメイ
ン制御部とを有したことを特徴とするものである。
上記の手段により、プログラマブル演算処理部の処理
内容（例えば掛算，加算，比較など）を設定することに
より、各種の映像信号処理機能を持たせることができ、
しかも複数のプログラマブル演算処理部の接続順序や形
態を設定できるので総合的には、複数の映像信号処理機
構を通った最終出力映像信号を得ることができる。そし
て、ネットワーク部には、演算処理部などの接続形態を
実現するためのプログラムを予め制御部に格納すること
ができるので、例えば外部同期信号などをトリガとして
高速で接続形態を切換えることができる。
内容（例えば掛算，加算，比較など）を設定することに
より、各種の映像信号処理機能を持たせることができ、
しかも複数のプログラマブル演算処理部の接続順序や形
態を設定できるので総合的には、複数の映像信号処理機
構を通った最終出力映像信号を得ることができる。そし
て、ネットワーク部には、演算処理部などの接続形態を
実現するためのプログラムを予め制御部に格納すること
ができるので、例えば外部同期信号などをトリガとして
高速で接続形態を切換えることができる。
（実施例） 以下、この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例による要部であり、ネッ
トワーク部20には、入力部10（１）〜10（ｎ）（それぞ
れ17ビット）と出力部11（１）〜11（ｍ）（それぞれ17
ビット）が設けられ、各入力部10（１）〜10（ｎ）と出
力部11（１）〜11（ｍ）ラインはマトリックス状に配列
されている。そして各入力部と出力部ラインのクロスポ
イントは、スイッチ素子によりオン，オフすることがで
きる。さらにクロスポイントは、このネットワーク部20
内に一体に集積化されたネットワーク制御部12により制
御される。制御部12には、予めプログラムを格納するこ
とができるので、メイン制御部からデータを書込むこと
ができる。
トワーク部20には、入力部10（１）〜10（ｎ）（それぞ
れ17ビット）と出力部11（１）〜11（ｍ）（それぞれ17
ビット）が設けられ、各入力部10（１）〜10（ｎ）と出
力部11（１）〜11（ｍ）ラインはマトリックス状に配列
されている。そして各入力部と出力部ラインのクロスポ
イントは、スイッチ素子によりオン，オフすることがで
きる。さらにクロスポイントは、このネットワーク部20
内に一体に集積化されたネットワーク制御部12により制
御される。制御部12には、予めプログラムを格納するこ
とができるので、メイン制御部からデータを書込むこと
ができる。
制御部12は、例えば同期信号をトリガとして所定のプ
ログラムにより上記クロスポイントを制御して入力部か
ら出力部までの接続パターンを形成したり、該パターン
を切換えたりすることができる。
ログラムにより上記クロスポイントを制御して入力部か
ら出力部までの接続パターンを形成したり、該パターン
を切換えたりすることができる。
第２図は、上記のネットワーク部20を使用した実施例
である。
である。
ネットワーク部20には、17ビットの２つの外部映像信
号A1,B1を入力することができる。この他にも17ビット
の入力部が用意され、全体で32ある。
号A1,B1を入力することができる。この他にも17ビット
の入力部が用意され、全体で32ある。
ネットワーク部20は、複数（例えば48系統）の17ビッ
ト出力部を有し、例えば第17番目から第48番目の出力部
を２組づつまとめ各組をプログラマブル演算処理部21
（01）〜21（16）にそれぞれ接続している。プログラマ
ブル演算処理部21（01）〜21（16）の各出力はそれぞれ
ネットワーク部20の例えば第17番目から第32番目までの
入力部に接続されている。ネットワーク部20には、最終
的な映像出力を得るための出力部が設けられている。出
力部は複数（例えば第１番目から第16番目まで）設けら
れ、次段の同様なネットワーク部に接続することができ
る。
ト出力部を有し、例えば第17番目から第48番目の出力部
を２組づつまとめ各組をプログラマブル演算処理部21
（01）〜21（16）にそれぞれ接続している。プログラマ
ブル演算処理部21（01）〜21（16）の各出力はそれぞれ
ネットワーク部20の例えば第17番目から第32番目までの
入力部に接続されている。ネットワーク部20には、最終
的な映像出力を得るための出力部が設けられている。出
力部は複数（例えば第１番目から第16番目まで）設けら
れ、次段の同様なネットワーク部に接続することができ
る。
22はメイン制御部であり、ネットワーク部20,演算処
理部21（01）〜21（16）の各制御部に対して制御信号を
与える。
理部21（01）〜21（16）の各制御部に対して制御信号を
与える。
上記のシステムで扱われる入力デジタル信号形式は、
同図（ｂ）に示すように全体で17ビットであり、その内
１ビットが同期信号情報として利用され、残りのビット
が映像信号データあるいは同期信号データである。同期
信号情報が、“1"のときは残りの16ビットが同期信号デ
ータであり、“0"のときは残りの16ビットは映像信号デ
ータである さらにネットワーク部20は、例えば９個のLSIが１つ
のボードに設けられて構成され、17ビットの入力部及び
出力部は、それぞれ各LSIに２ビットづつ割当てられ、
１つのLSIへの配線接続を容易にしている。またネット
ワーク部20には、ネットワーク制御部が内蔵されており
メイン制御部22あるいは演算処理部からの指令によりプ
ログラマブルにその入力出力接続系統を切換えることが
できる。
同図（ｂ）に示すように全体で17ビットであり、その内
１ビットが同期信号情報として利用され、残りのビット
が映像信号データあるいは同期信号データである。同期
信号情報が、“1"のときは残りの16ビットが同期信号デ
ータであり、“0"のときは残りの16ビットは映像信号デ
ータである さらにネットワーク部20は、例えば９個のLSIが１つ
のボードに設けられて構成され、17ビットの入力部及び
出力部は、それぞれ各LSIに２ビットづつ割当てられ、
１つのLSIへの配線接続を容易にしている。またネット
ワーク部20には、ネットワーク制御部が内蔵されており
メイン制御部22あるいは演算処理部からの指令によりプ
ログラマブルにその入力出力接続系統を切換えることが
できる。
第３図は、演算処理部の１つ、例えば21（01）を取出
して示している。
して示している。
ネットワーク部20は、その制御状態により、演算処理
部21（01）に対して、前記外部映像信号A1、B1あるい
は、他の演算処理部から帰還された映像信号をペアでこ
の演算処理部21（01）に供給することができ、また一方
の映像信号のみを供給することもできる。
部21（01）に対して、前記外部映像信号A1、B1あるい
は、他の演算処理部から帰還された映像信号をペアでこ
の演算処理部21（01）に供給することができ、また一方
の映像信号のみを供給することもできる。
演算処理部21（01）は、映像信号A2,B2を受付ける２
入力部を有し、各入力部は、同期分離部31A,31Bに接続
されている。同期分離部31A,31Bで分離された同期信号
は、シーケンサ37に入力され、演算処理部21（01）の動
作タイミングを決めるための基準とされたり、映像信号
A2,B2の時間調整のために利用される。
入力部を有し、各入力部は、同期分離部31A,31Bに接続
されている。同期分離部31A,31Bで分離された同期信号
は、シーケンサ37に入力され、演算処理部21（01）の動
作タイミングを決めるための基準とされたり、映像信号
A2,B2の時間調整のために利用される。
同期分離部31A,31Bで分離された16ビットの映像デー
タは、乗算部32及び演算部33に入力することができる。
乗算部32では、２つの映像信号同士を乗算したりあるい
は片方の映像信号に定数や可変値を乗算することができ
る。演算部33では、２入力映像信号を加算，減算あるい
は比較処理したり、一方の映像信号に対してある値を加
算あるいは減算、更にはある値との比較処理を行なうこ
とができる。
タは、乗算部32及び演算部33に入力することができる。
乗算部32では、２つの映像信号同士を乗算したりあるい
は片方の映像信号に定数や可変値を乗算することができ
る。演算部33では、２入力映像信号を加算，減算あるい
は比較処理したり、一方の映像信号に対してある値を加
算あるいは減算、更にはある値との比較処理を行なうこ
とができる。
乗算部32と演算部33で得られた出力は、さらに互いの
一方の入力に供給することができまた、切換え部34にも
供給される。
一方の入力に供給することができまた、切換え部34にも
供給される。
切換え部34は、いずれか一方の入力を選択して出力
し、その出力は同期付加部35を介して導出される。同期
付加部35では、同期信号の付加あるいは停止を行なうこ
とができる。
し、その出力は同期付加部35を介して導出される。同期
付加部35では、同期信号の付加あるいは停止を行なうこ
とができる。
この演算処理部21（01）には、更に同期信号処理部3
6、アドレス発生部38が設けられている。さらに外部の
プログラムメモリに附随して、コントロールメモリ41も
内蔵されている。コントロールメモリ41は、演算処理部
21（01）内部の各データ処理部がそれぞれ独自の分担処
理を行なう場合に、全ての命令をプログラムメモリから
その都度読み出す必要がないように、各データ処理部の
固有のプログラムを予め格納することができるものであ
る。
6、アドレス発生部38が設けられている。さらに外部の
プログラムメモリに附随して、コントロールメモリ41も
内蔵されている。コントロールメモリ41は、演算処理部
21（01）内部の各データ処理部がそれぞれ独自の分担処
理を行なう場合に、全ての命令をプログラムメモリから
その都度読み出す必要がないように、各データ処理部の
固有のプログラムを予め格納することができるものであ
る。
第４図は上記のシステムを用いて、映像信号の合成を
行なう場合の例を示している。この場合は、ネットワー
ク部20は、演算処理部21（01）から21（03）の接続形態
を図のように設定すれば外部映像信号A1とB1とを加算合
成した出力を得ることができる。映像信号A1は演算処理
部21（01）の乗算器に入力されα倍され、映像信号B1は
演算処理部21（02）の乗算器に入力され（１−α）倍さ
れる。各乗算器の出力は、演算処理部21（03）に入力さ
れ、演算器において加算処理されて導出される。
行なう場合の例を示している。この場合は、ネットワー
ク部20は、演算処理部21（01）から21（03）の接続形態
を図のように設定すれば外部映像信号A1とB1とを加算合
成した出力を得ることができる。映像信号A1は演算処理
部21（01）の乗算器に入力されα倍され、映像信号B1は
演算処理部21（02）の乗算器に入力され（１−α）倍さ
れる。各乗算器の出力は、演算処理部21（03）に入力さ
れ、演算器において加算処理されて導出される。
ネットワーク部20及び演算処理部21（01）〜21（16）
はその処理目的に応じて各種の形態に切換え可能であ
る。
はその処理目的に応じて各種の形態に切換え可能であ
る。
第５図は、第２図に示したシステムを更に組合わせる
ことにより、実現できる処理機能をブロック的に示して
いる。この例は、１つの複合映像信号を処理部401で輝
度色分離し、その出力色信号と輝度信号とを次の処理部
402でマトリックスしR,G,B信号を導出する。そして、R,
G,B信号を処理部403でγ補正し、その結果得られたR,G,
B信号を逆マトリックス処理する。さらにこのように得
られた輝度信号と、色信号とを処理部406でエンコード
することにより、複合映像信号出力を得るものである。
ことにより、実現できる処理機能をブロック的に示して
いる。この例は、１つの複合映像信号を処理部401で輝
度色分離し、その出力色信号と輝度信号とを次の処理部
402でマトリックスしR,G,B信号を導出する。そして、R,
G,B信号を処理部403でγ補正し、その結果得られたR,G,
B信号を逆マトリックス処理する。さらにこのように得
られた輝度信号と、色信号とを処理部406でエンコード
することにより、複合映像信号出力を得るものである。
第６図は、第２図のシステムを利用して色補正系統を
実現した例である。
実現した例である。
入力輝度信号Ｙ′と色式号Ｃ′とは、ネットワーク部
20を通じて演算処理部21（01）、21（02）、21（03）に
供給される。演算処理部21（01）、21（02）、21（03）
ではマトリックス演算が行われる。演算処理部21（0
2）、21（03）からはＲ′信号,B′信号が得られ、演算
処理部21（01）からはＲ′信号が得られ、さらにＲ′信
号はマトリックス演算のために演算処理部21（04）に供
給される。ここで（Ｂ′−Ｙ′）信号とマトリックス処
理され、その結果Ｇ′信号が得られる。Ｇ′,R′,B′信
号はそれぞれカラー補正を行なうために演算処理部21
（05）,21（06）,21（07）に入力される。係数乗算など
の処理が施されたＧ′,R′信号は演算処理部21（08）、
21（09）を介して輝度信号Ｙに変換される。さらに輝度
処理Ｙは、演算処理部21（10）にてレベル調整されて出
力される。また、演算処理部21（11）と21（12）とで
は、輝度信号とＲ信号、輝度信号ＹとＢ信号を用いてそ
れぞれ色差信号（Ｒ−Ｙ）信号，（Ｂ−Ｙ）信号が得ら
れる。そして、演算処理部21（13）〜21（16）では、色
信号（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号との配列及び再
度，色相調整が成され、フィルタ21（17）を介して導出
される。このフィルタ21（17）も基本構造は演算処理部
と同じである。
20を通じて演算処理部21（01）、21（02）、21（03）に
供給される。演算処理部21（01）、21（02）、21（03）
ではマトリックス演算が行われる。演算処理部21（0
2）、21（03）からはＲ′信号,B′信号が得られ、演算
処理部21（01）からはＲ′信号が得られ、さらにＲ′信
号はマトリックス演算のために演算処理部21（04）に供
給される。ここで（Ｂ′−Ｙ′）信号とマトリックス処
理され、その結果Ｇ′信号が得られる。Ｇ′,R′,B′信
号はそれぞれカラー補正を行なうために演算処理部21
（05）,21（06）,21（07）に入力される。係数乗算など
の処理が施されたＧ′,R′信号は演算処理部21（08）、
21（09）を介して輝度信号Ｙに変換される。さらに輝度
処理Ｙは、演算処理部21（10）にてレベル調整されて出
力される。また、演算処理部21（11）と21（12）とで
は、輝度信号とＲ信号、輝度信号ＹとＢ信号を用いてそ
れぞれ色差信号（Ｒ−Ｙ）信号，（Ｂ−Ｙ）信号が得ら
れる。そして、演算処理部21（13）〜21（16）では、色
信号（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号との配列及び再
度，色相調整が成され、フィルタ21（17）を介して導出
される。このフィルタ21（17）も基本構造は演算処理部
と同じである。
輝度信号Ｙ′と色信号Ｃ′とは、同図（ｂ）に示すよ
うなデータ配列関係であり、色差信号（Ｒ′−Ｙ′）と
（Ｂ′−Ｙ′）は時間的にずれているので、初段の演算
処理部21（02）と21（03）とは１クロックの１周期おき
に入力データを取込むことになる。
うなデータ配列関係であり、色差信号（Ｒ′−Ｙ′）と
（Ｂ′−Ｙ′）は時間的にずれているので、初段の演算
処理部21（02）と21（03）とは１クロックの１周期おき
に入力データを取込むことになる。
第７図は、上記の色補正系統を得るためにネットワー
ク部20が切換えられた状態を示している。第２図、第６
図と同一部分には同じ符号を付している。演算処理部の
数が１つのユニットで不足する場合には、同様な他のユ
ニットが利用される。本実施例では、ネットワーク部20
（02）を伴うユニットが利用される。
ク部20が切換えられた状態を示している。第２図、第６
図と同一部分には同じ符号を付している。演算処理部の
数が１つのユニットで不足する場合には、同様な他のユ
ニットが利用される。本実施例では、ネットワーク部20
（02）を伴うユニットが利用される。
このように、本システムは、ネットワーク部による演
算処理部の接続形態と、各演算処理部の処理機能をプロ
グラムすることにより総合的には各種の映像処理を自由
に行わせることができる。第５図に示したような機能を
実現する場合には更に、複数のネットワーク部を伴う演
算処理部を組合わせて構築することにより実現できるも
のである。このように処理システムを実現するには、各
演算処理部とネットワーク部に組込まれている制御部に
ホスト制御部から、処理用のプログラムを一度書込めば
よい。処理目的が変わった場合には、再度ホスト制御部
から所定のプログラムを書込むようにすれば自由に機能
を変更することができ、その時間も短時間ですむ。
算処理部の接続形態と、各演算処理部の処理機能をプロ
グラムすることにより総合的には各種の映像処理を自由
に行わせることができる。第５図に示したような機能を
実現する場合には更に、複数のネットワーク部を伴う演
算処理部を組合わせて構築することにより実現できるも
のである。このように処理システムを実現するには、各
演算処理部とネットワーク部に組込まれている制御部に
ホスト制御部から、処理用のプログラムを一度書込めば
よい。処理目的が変わった場合には、再度ホスト制御部
から所定のプログラムを書込むようにすれば自由に機能
を変更することができ、その時間も短時間ですむ。
［発明の効果］ 以上説明したようにこの発明は、映像信号の処理目的
に応じて物理的な接続作業を要せず、プログラマブルに
自由に対応でき、極めて融通性のあるデジタル映像信号
処理システム及び映像信号処理システムの信号分配装置
を提供できる。
に応じて物理的な接続作業を要せず、プログラマブルに
自由に対応でき、極めて融通性のあるデジタル映像信号
処理システム及び映像信号処理システムの信号分配装置
を提供できる。
第１図はこの発明の一実施例を示す構成説明図、第２図
（ａ）はこの発明の使用例を示す構成説明図、同図
（ｂ）は信号フォーマットを示す図、同図（ｃ）はネッ
トワーク部を更に説明するために示した図、第３図は第
２図の演算処理部の構成を示すブロック図、第４図は、
この発明による信号処理形態の一例を示す説明図、第５
図はこの発明のシステムの使用例を示す機能別ブロック
図、第６図及び第７図は更にこの発明の使用例における
信号処理形態の例を示す説明図である。 20……ネットワーク部、21（01）〜21（17）……演算処
理部、22……メイン制御部、31A,31B……同期分離部、3
2……乗算部、33……演算部、34……切換え部、35……
同期付加部、36……同期信号処理部、37……シーケン
サ、38……アドレス発生部。
（ａ）はこの発明の使用例を示す構成説明図、同図
（ｂ）は信号フォーマットを示す図、同図（ｃ）はネッ
トワーク部を更に説明するために示した図、第３図は第
２図の演算処理部の構成を示すブロック図、第４図は、
この発明による信号処理形態の一例を示す説明図、第５
図はこの発明のシステムの使用例を示す機能別ブロック
図、第６図及び第７図は更にこの発明の使用例における
信号処理形態の例を示す説明図である。 20……ネットワーク部、21（01）〜21（17）……演算処
理部、22……メイン制御部、31A,31B……同期分離部、3
2……乗算部、33……演算部、34……切換え部、35……
同期付加部、36……同期信号処理部、37……シーケン
サ、38……アドレス発生部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 八木 伸行 東京都世田谷区砧１丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 矢島 亮一 東京都世田谷区砧１丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 金井 清昌 東京都渋谷区神南２丁目２番１号 日本 放送協会放送センター内 (72)発明者 三上 繁実 東京都渋谷区神南２丁目２番１号 日本 放送協会放送センター内 (72)発明者 佐々木 信之 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (72)発明者 星野 浩二 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (72)発明者 春川 和弘 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (72)発明者 金野 雄二 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (56)参考文献 特開 昭60−31364（ＪＰ，Ａ) 特開 昭62−43981（ＪＰ，Ａ) 特開 昭62−253274（ＪＰ，Ａ) 実開 昭61−61579（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】複数の映像入力を受けて、書き換え可能な
プログラムに従って該入力を演算処理し、その結果を導
出する複数のプログラマブル演算処理部と、 この複数のプログラマブル演算処理部の出力と、外部か
らの複数の映像入力を受けて、この入力をプログラマブ
ルに前記複数のプログラマブル演算処理部に供給すると
ともに、いずれかの入力を出力するネットワーク部と、 前記ネットワーク部及び前記複数のプログラマブル演算
処理部を制御し、前記ネットワーク部を通じての前記複
数のプログラマブル演算処理部の接続形態および該演算
処理部の処理形態を自在に設定するための制御部とを有
したことを特徴とするデジタル映像信号処理システム。 - 【請求項２】複数の映像入力を受けて、書き換え可能な
プログラムに従って該入力を演算処理し、その結果を導
出する複数のプログラマブル演算処理部と、 この複数のプログラマブル演算処理部の出力と、外部か
らの複数の映像入力を受けて、この入力をプログラマブ
ルに前記複数のプログラマブル演算処理部に供給すると
ともに、いずれかの入力を出力する入出力クロスポイン
ト部を有し、かつ前記入出力クロスポイント部のクロス
ポイントを切り換え制御するための専用のネットワーク
制御部を一体に有したネットワーク部と、 前記ネットワーク部の前記ネットワーク制御部及び前記
複数のプログラマブル演算処理部を制御し、前記ネット
ワーク部を通じての前記複数のプログラマブル演算処理
部の接続形態および該演算処理部の処理形態を自在に設
定するためのメイン制御部と を有したことを特徴とする映像信号処理システムの信号
分配装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63030392A JP2818168B2 (ja) | 1988-02-12 | 1988-02-12 | 映像信号処理システム及び映像信号処理システムの信号分配装置 |
| KR1019890001283A KR920001287B1 (ko) | 1988-02-12 | 1989-02-03 | 디지탈 영상신호 처리장치 |
| US07/308,306 US4991019A (en) | 1988-02-12 | 1989-02-09 | Digital video signal processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63030392A JP2818168B2 (ja) | 1988-02-12 | 1988-02-12 | 映像信号処理システム及び映像信号処理システムの信号分配装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01206781A JPH01206781A (ja) | 1989-08-18 |
| JP2818168B2 true JP2818168B2 (ja) | 1998-10-30 |
Family
ID=12302649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63030392A Expired - Lifetime JP2818168B2 (ja) | 1988-02-12 | 1988-02-12 | 映像信号処理システム及び映像信号処理システムの信号分配装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818168B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031364A (ja) * | 1983-07-30 | 1985-02-18 | Sony Corp | ミキシング装置 |
| US4694344A (en) * | 1986-03-28 | 1987-09-15 | Ampex Corporation | Digital effects loop for video switchers |
-
1988
- 1988-02-12 JP JP63030392A patent/JP2818168B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01206781A (ja) | 1989-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313275A (en) | Chroma processor including a look-up table or memory | |
| US6181353B1 (en) | On-screen display device using horizontal scan line memories | |
| JPH0296485A (ja) | 画像発生装置 | |
| US4991019A (en) | Digital video signal processing system | |
| JPS5972285A (ja) | クロマキ−信号発生装置 | |
| JPH07236151A (ja) | デジタルビデオスイッチャ | |
| US6223268B1 (en) | System and method for writing specific bytes in a wide-word memory | |
| JP2818168B2 (ja) | 映像信号処理システム及び映像信号処理システムの信号分配装置 | |
| JPH088661B2 (ja) | ズーム機能のためのアドレス発生回路 | |
| JP2603982B2 (ja) | 映像信号処理システムのマルチプロセッサ結合装置 | |
| US6741263B1 (en) | Video sampling structure conversion in BMME | |
| US6330338B1 (en) | Process and device for mixing digital audio signals | |
| JP2597632B2 (ja) | プロセッサシェイクハンド装置 | |
| JPH01206778A (ja) | デジタル映像信号処理システム | |
| JP2513772B2 (ja) | デジタル信号の時間合せ装置 | |
| JPS60203092A (ja) | Ｎｔｓｃテレビジヨン受像機におけるはだ色制御集積回路 | |
| JPH05135162A (ja) | 画像処理装置 | |
| JP2880724B2 (ja) | 実時間データ処理回路の遅延合せ装置 | |
| JP2523758B2 (ja) | コモンバスコントロ―ル回路 | |
| JPH0636577B2 (ja) | テレビジョンデジタルビデオエフェクト装置 | |
| JP2637519B2 (ja) | データ転送制御装置 | |
| JPH01236874A (ja) | 映像信号処理システムのアドレス生成回路 | |
| JPS61272881A (ja) | 画像情報の優先表示制御方式 | |
| JPS62119683A (ja) | 演算処理装置 | |
| CA1270954A (en) | Apparatus for arithmetic processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |