JP2810609B2 - Graphic display method and apparatus - Google Patents
Graphic display method and apparatusInfo
- Publication number
- JP2810609B2 JP2810609B2 JP5070105A JP7010593A JP2810609B2 JP 2810609 B2 JP2810609 B2 JP 2810609B2 JP 5070105 A JP5070105 A JP 5070105A JP 7010593 A JP7010593 A JP 7010593A JP 2810609 B2 JP2810609 B2 JP 2810609B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- graphic
- processor
- register group
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は線分の組み合せて図形を
発生し画面に描画する図形表示方法及びその装置に係
り、特に、図形を高速に描画するのに好適な図形表示方
法及びその装置等に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a graphic display method and apparatus for generating a graphic by combining line segments and drawing the graphic on a screen, and more particularly to a graphic display method and apparatus suitable for drawing a graphic at high speed. Etc.
【０００２】[0002]
【従来の技術】従来の図形表示装置のレジスタ構成は、
例えば特開平３−１９４６７１号公報にあるように、図
形の形状を示す図形情報を上位のプロセッサが設定する
第一レジスタ群と、図形描画の起動時に描画処理用に第
一レジスタ群の図形情報をコピーし保持する第二レジス
タ群から成る。第一レジスタ群，第二レジスタ群を設け
ることにより、上位プロセッサのレジスタ書き込み処理
と、図形情報を画素情報に変換する処理を並列に行うこ
とが可能となり、描画処理の高速化が図られている。2. Description of the Related Art The register configuration of a conventional graphic display device is as follows.
For example, as disclosed in JP-A-3-194671, a first register group in which graphic information indicating a shape of a graphic is set by a higher-order processor, and graphic information of the first register group for drawing processing when starting graphic drawing. It consists of a second group of registers to copy and hold. By providing the first register group and the second register group, it becomes possible to perform the register writing process of the host processor and the process of converting graphic information into pixel information in parallel, thereby speeding up the drawing process. .
【０００３】また、図形表示装置は、例えば特開平２−
２５０１１３号公報に開示されているように、複数のア
プリケーションが同時に並列に動作しており、そのなか
のグラフィックスプロセッサを使用するプロセスが２つ
以上ある場合、同時には１つのグラフィックスプロセッ
サをアクセスすることはできず、各プロセスからのアク
セス要求を調停する手段が必要となる。この調停手段
は、アクセス要求をバッファリングしてからグラフィッ
クスプロセッサにアクセスを行うため、メモリをリード
／ライトするための処理時間が余分に必要になってしま
う。そこで、プロセスの切り替えが生じたとき、グラフ
ィックプロセッサに設定されている図形情報を全て退避
しておき、再開するときその図形情報を回復する方式を
用いることで、各グラフィックスプロセスが直接グラフ
ィックスプロセッサをアクセスすることができるように
している。A graphic display device is disclosed in, for example,
As disclosed in Japanese Patent Publication No. 250113, when a plurality of applications are operating in parallel at the same time and there are two or more processes using the graphics processor, one graphics processor is accessed at the same time. It is not possible, and means for arbitrating access requests from each process is required. Since this arbitration unit accesses the graphics processor after buffering the access request, an extra processing time for reading / writing the memory is required. Therefore, when the process switching occurs, all the graphic information set in the graphic processor is saved, and when the graphic processor is restarted, the graphic information is restored. So that you can access it.
【０００４】[0004]
【発明が解決しようとする課題】多数の線分の組み合せ
で図形を構成しこれを描画する処理は、高機能なプロセ
ッサを用いても処理が遅く、ユーザの満足する処理速度
と現実の処理速度との間にはまだ隔たりがある。上述し
た従来技術の様に第一，第二レジスタ群を設けた並列処
理を可能にすることで高速処理が可能であるが、それで
もまだ満足のいくものではない。The process of constructing a graphic by combining a large number of line segments and drawing it is slow even with a high-performance processor, so that the processing speed satisfied by the user and the actual processing speed There is still a gap between them. High-speed processing is possible by providing parallel processing with the first and second register groups as in the prior art described above, but it is still not satisfactory.
【０００５】また、複数のプロセスが同時に１つのグラ
フィックプロセッサを並列処理するときに図形情報を退
避させる技術は、既存の技術に適用することができるだ
けであり、描画高速処理用に新たに開発する技術にはそ
の技術をそのまま適用することはできない。A technique for saving graphic information when a plurality of processes simultaneously process one graphic processor at the same time can be applied only to existing techniques, and is a technique newly developed for high-speed drawing. Cannot apply the technology as it is.
【０００６】本発明の第１の目的は、上位プロセッサが
グラフィックプロセッサに設定する図形情報の量を必要
最小限とすることで描画処理の高速化を図る図形表示方
法及びその装置を提供することにある。A first object of the present invention is to provide a graphic display method and apparatus for speeding up a drawing process by minimizing the amount of graphic information set in a graphic processor by a higher-order processor. is there.
【０００７】本発明の第２の目的は、第１の目的を達成
する図形表示方法及びその装置を複数のプログラムで使
用するのに好適な図形表示方法及びその装置を提供する
ことにある。It is a second object of the present invention to provide a graphic display method and apparatus suitable for using the graphic display method and apparatus for achieving the first object in a plurality of programs.
【０００８】[0008]
【課題を解決するための手段】上記第１の目的は、上位
プロセッサが図形を描画するために当該図形のある線分
の図形情報をグラフィックプロセッサ内のレジスタに設
定した後、次の線分の図形情報を設定するに際し、次の
線分の図形情報が前回設定され図形情報を利用するとき
は当該図形情報をグラフィックスプロセッサ内部で再使
用し、上位プロセッサがグラフィックプロセッサに設定
する図形情報量を削減することで、達成される。A first object of the present invention is to set the graphic information of a certain line segment of the graphic in a register in the graphic processor in order for the host processor to draw the graphic, and then to set the next line segment. When setting the graphic information, when the graphic information of the next line segment is set last time and the graphic information is used, the graphic information is reused inside the graphics processor, and the amount of graphic information set by the upper processor in the graphic processor is reduced. Achieved by reduction.
【０００９】上記第２の目的は、上位プロセッサが複数
のグラフィックスプロセスを同時に処理する場合にそれ
までに設定した図形情報を読み出して退避させるとき、
上記のようにグラフィックスプロセッサ内部で再使用し
ようとする図形情報を読み出し、任意のグラフィックプ
ロセスが直接グラフィックスプロセッサをアクセスでき
るようにすることで、達成される。A second object of the present invention is to read and save graphic information set up to then when a higher-level processor processes a plurality of graphics processes simultaneously.
This is achieved by reading the graphic information to be reused inside the graphics processor as described above and allowing any graphics process to directly access the graphics processor.
【００１０】[0010]
【作用】例えば、１点を中心に放射状に多数の線分を描
画する場合、上位プロセッサは各線分の始点と終点を夫
々グラフィックプロセッサに設定することになる。しか
し、この場合、中心となる点つまり各線分の始点は共通
であるため、本発明では、この始点の情報を２回目以降
は上位プロセッサからの設定ではなく、グラフィックプ
ロセッサ内部で再使用する。また、例えば複数の線分を
連続して連結する場合、つまり、ある線分の終点が次の
線分の始点になるような場合には、本発明では、グラフ
ィックプロセッサ内部で前回の線分の終点の情報を次の
線分の始点の情報として再使用する。このように、図形
の形態に応じて再使用する情報は上位プロセッサからの
設定ではなくグラフィックプロセッサ内部で処理する構
成とすることで、上位プロセッサの設定するデータ量が
削減され、全体の処理速度は向上する。For example, when a large number of line segments are drawn radially around one point, the upper processor sets the start point and end point of each line segment in the graphic processor. However, in this case, since the center point, that is, the starting point of each line segment is common, in the present invention, the information of this starting point is reused in the graphic processor instead of the setting from the host processor for the second and subsequent times. Further, for example, when a plurality of line segments are continuously connected, that is, when the end point of a certain line segment is the start point of the next line segment, in the present invention, the previous line segment is The information of the end point is reused as the information of the start point of the next line segment. As described above, the information to be reused according to the form of the graphic is processed not in the setting from the host processor but in the graphic processor, so that the data amount set by the host processor is reduced, and the overall processing speed is reduced. improves.
【００１１】任意のグラフィックスプロセスが直接グラ
フィックスプロセッサをアクセスしているときにプロセ
ス切り替えが生じた場合、それまで設定した図形情報の
退避行うため、グラフィックスプロセッサのレジスタの
内容つまり図形情報の読み出しを行うが、グラフィック
スプロセッサは、図形描画開始を指示したときに内部の
図形情報を更新しているため、更新された内容が読み出
される。従って、退避していた図形情報を回復し、上記
グラフィックプロセスを再開すれば、プロセス切り替え
が生じなかった場合と同じ状態となる。When a process switching occurs while an arbitrary graphics process is directly accessing the graphics processor, the contents of the register of the graphics processor, that is, the reading of the graphics information are read in order to save the graphics information set up to that time. However, since the graphics processor updates the internal graphic information when instructing the start of graphic drawing, the updated content is read. Therefore, if the saved graphic information is restored and the graphic process is restarted, the state becomes the same as when no process switching has occurred.
【００１２】[0012]
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図２は、本発明の一実施例に係る図形表示装置
の構成図である。本実施例に係る図形表示装置は、処理
プログラム及び処理データを格納しているメモリ２と、
この処理プログラムを実行し、後述のグラフィックスプ
ロセッサ３との間で図形情報の送出／読出を行い描画の
実行を指示する上位プロセッサ１と、上位プロセッサ１
の指示に従って、図形情報を画素情報に変換し、後述の
フレームメモリ４に対する書き込み、読み出しを行うグ
ラフィックスプロセッサ３と、ＣＲＴなどの表示デバイ
スに表示を行わせるため表示する内容を画素単位に保持
するフレ−ムメモリ４とから構成されている。An embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is a configuration diagram of a graphic display device according to one embodiment of the present invention. The graphic display device according to the present embodiment includes: a memory 2 storing a processing program and processing data;
The upper processor 1 which executes this processing program, sends / reads graphic information to / from a graphics processor 3 described later, and instructs execution of drawing, and the upper processor 1
The graphics information is converted into pixel information in accordance with the instruction, and a graphics processor 3 for writing and reading data to and from a frame memory 4 to be described later, and contents to be displayed for display on a display device such as a CRT are stored in pixel units. And a frame memory 4.
【００１３】グラフィックスプロセッサ３は、上位プロ
セッサ１からのアクセスを解釈するバス制御部３０と、
上位プロセッサ１の送出した図形情報を格納する始終点
処理部３１と、始終点処理部３１の出力する図形情報に
従って、図形情報から画素情報への変換を行う画素生成
部３２と、画素生成部３２が発生する、画素情報をフレ
−ムメモリに書き込む描画部３３とから構成されてい
る。The graphics processor 3 includes a bus control unit 30 for interpreting access from the host processor 1;
A start / end point processing unit 31 for storing the graphic information sent from the host processor 1, a pixel generation unit 32 for converting graphic information into pixel information in accordance with the graphic information output from the start / end point processing unit 31, and a pixel generation unit 32 And a drawing unit 33 for writing pixel information into the frame memory.
【００１４】本実施例の特徴は、始終点処理部３１にあ
り他の構成要素は公知の技術を利用している。このた
め、以下、始終点処理部３１に関してのみ詳細に説明す
る。尚、本実施例では、連続する線分つまりある線分の
終点と次の線分の始点が同一となる図形の描画を行う始
終点処理部について説明する。The feature of this embodiment resides in the start / end point processing section 31 and the other components use a known technique. Therefore, hereinafter, only the start / end point processing unit 31 will be described in detail. In the present embodiment, a description will be given of a start / end point processing unit that draws a graphic in which a continuous line segment, that is, the end point of a certain line segment is the same as the start point of the next line segment.
【００１５】図１は、始終点処理部３１の内部構成図で
ある。始終点処理部３１は、第一レジスタ群である始点
（１）レジスタ３１２及び終点（１）レジスタ３１０
と、第二レジスタ群である始点（２）レジスタ３１３及
び終点（２）レジスタ３１１と、始点（１）レジスタ３
１２に対する書き込みを制御する始点書込論理部３１４
と、書き込みデータを選択するセレクタ３１９１と、第
二レジスタ群に対する書き込み信号３１８を発生するコ
マンドデコーダ３１５と、第一レジスタ群のリードデー
タをレジスタのアドレスに従って選択するセレクタ３１
９０とから構成されている。FIG. 1 is an internal configuration diagram of the start / end point processing unit 31. The start / end point processing unit 31 includes a start point (1) register 312 and an end point (1) register 310 which are the first register group.
A start point (2) register 313 and an end point (2) register 311 as a second register group, and a start point (1) register 3
Start write logic 314 that controls writing to
A selector 3191 for selecting write data, a command decoder 315 for generating a write signal 318 for the second register group, and a selector 31 for selecting read data for the first register group according to the address of the register.
90.
【００１６】次に、始終点処理部３１の動作を、図３に
示すような折れ線を描画させる場合について詳細に説明
する。図３は、フレームメモリ４に対応する表示画面４
０に２つのウインドウ４１及びウインドウ４２が開か
れ、各ウインドウ４１，４２上に夫々折れ線４３，４４
を描画しようとしているところを示す図である。Next, the operation of the start / end point processing section 31 will be described in detail in the case of drawing a polygonal line as shown in FIG. FIG. 3 shows a display screen 4 corresponding to the frame memory 4.
0, two windows 41 and 42 are opened, and broken lines 43 and 44 are displayed on the windows 41 and 42, respectively.
It is a figure which shows the place which is going to draw.
【００１７】折れ線４４を描画させる場合、まず上位プ
ロセッサ１は、頂点４４１の頂点情報（ここでは、ｘｙ
ｚの座標情報、色情報を頂点情報とする）を始点（１）
レジスタ３１２に書き込む。この時、バス制御部３０
は、始終点処理部３１に対し、頂点情報を書き込みデー
タとして与え、そして始点ライト信号を出力する。始終
点処理部３１は、始点ライト信号を受けると、始点書き
込み論理３１４がデータ選択信号３１７を書き込みデー
タ側とし、始点（１）レジスタ３１２のセット信号３１
６を出力する。このようにして始点（１）レジスタ３１
２に頂点４４１の頂点情報が格納される。When the polygonal line 44 is drawn, the upper processor 1 first determines the vertex information of the vertex 441 (here, xy
z coordinate information and color information as vertex information) as the starting point (1)
Write to register 312. At this time, the bus control unit 30
Supplies the vertex information as write data to the start / end point processing unit 31 and outputs a start point write signal. When the start / end point processing unit 31 receives the start point write signal, the start point write logic 314 sets the data selection signal 317 to the write data side and sets the set signal 31 of the start point (1) register 312.
6 is output. Thus, the starting point (1) register 31
The vertex information of the vertex 441 is stored in 2.
【００１８】次に、上位プロセッサ１は、頂点４４２の
頂点情報を、終点（１）レジスタ３１０に書き込む。こ
の時、バス制御部３０は、始終点処理部３１に対し、頂
点情報を書き込みデータとして与え、そして終点ライト
信号を出力する。始終点処理部３１は、終点ライト信号
が終点（１）レジスタ３１０のセット信号となってお
り、頂点４４２の頂点情報が終点（１）レジスタ３１０
に書き込まれる。Next, the upper processor 1 writes the vertex information of the vertex 442 into the end point (1) register 310. At this time, the bus control unit 30 supplies the vertex information as write data to the start / end point processing unit 31 and outputs an end point write signal. The start-end point processing unit 31 uses the end-point write signal as the set signal of the end-point (1) register 310, and outputs the vertex information of the vertex 442 to the end-point (1) register 310.
Is written to.
【００１９】次に、上位プロセッサ１は、直線描画をグ
ラフィックスプロセッサ３に指示する。この指示は、バ
ス制御部３０にあるコマンドレジスタに対して、『直
線』，『三角形』，『矩形』，『文字』等のうちのどの
図形の描画開始を指示するかを示す値（コマンドコー
ド）を書き込むことで行われる。直線描画の指示を出し
たとき、バス制御部３０は、始終点処理部３１に対して
コマンド起動信号と前記コマンドレジスタの内容である
コマンドコードを出力する。Next, the host processor 1 instructs the graphics processor 3 to draw a straight line. This instruction indicates to the command register in the bus control unit 30 a value (command code) indicating which one of “straight line”, “triangle”, “rectangle”, “character”, etc., is to be drawn. ) Is written. When issuing an instruction to draw a straight line, the bus control unit 30 outputs a command start signal and a command code that is the content of the command register to the start / end point processing unit 31.
【００２０】この時、始終点処理部３１は、コマンドデ
コーダ３１５が第二レジスタ群に対する書き込み信号３
１８を出力し、始点（２）レジスタ３１３には、始点
（１）レジスタ３１２の頂点情報をセットし、終点
（２）レジスタ３１１には、終点（１）レジスタ３１０
の頂点情報をセットする。同時に始点書込論理３１４
は、つぎの連続する線分描画のため、コマンドコードが
直線発生を示しているとき、データ選択信号３１７とし
て終点（１）レジスタ３１０の出力を選択するように
し、始点（１）レジスタ３１２のセット信号３１６を出
力し、終点（１）レジスタ３１０の内容を始点（１）レ
ジスタ３１２にセットする。At this time, the start / end point processing unit 31 determines that the command decoder 315
18 is output, the vertex information of the start point (1) register 312 is set in the start point (2) register 313, and the end point (1) register 310 is set in the end point (2) register 311.
Set the vertex information of. At the same time, start point write logic 314
Sets the output of the end point (1) register 310 as the data selection signal 317 and sets the start point (1) register 312 when the command code indicates the occurrence of a straight line for the next continuous line segment drawing. A signal 316 is output, and the contents of the end point (1) register 310 are set in the start point (1) register 312.
【００２１】以上の手順により、始終点処理部３１は、
頂点４４１を始点情報として、頂点４４２を終点情報と
して画素生成部３２に出力する。画素生成部３２は、バ
ス制御部３０からコマンド起動信号を受けると、以降、
始終点処理部３１の出力を参照し、直線上の画素（ｘｙ
ｚ座標及び色情報など）を作成する。According to the above procedure, the start / end point processing unit 31
The vertex 441 is output to the pixel generation unit 32 as start point information, and the vertex 442 is output as end point information. Upon receiving the command activation signal from the bus control unit 30, the pixel generation unit 32
Referring to the output of the start / end point processing unit 31, the pixel (xy
z coordinate and color information).
【００２２】次に、上位プロセッサ１は、頂点４４３の
頂点情報のみを終点（１）レジスタ３１０に書き込む
（頂点４４２の頂点情報は前回に終点（１）レジスタ３
１０から始点（１）レジスタ３１２にセットされてい
る。）。そして、直線描画を指示するようにバス制御部
３０のコマンドレジスタに対する書き込みを行う。この
コマンドレジスタは、画素生成部３２の処理が終了した
とき受け付けられるようになっており、その時にコマン
ド起動信号が発生する。以上の手順を順次繰り返すこと
により、連続した直線を高速に描画させることが可能と
なる。Next, the upper processor 1 writes only the vertex information of the vertex 443 into the end point (1) register 310 (the vertex information of the vertex 442 is stored in the end point (1) register 3 last time).
The starting point from 10 is set in the start point (1) register 312. ). Then, writing to the command register of the bus control unit 30 is performed so as to instruct the straight line drawing. This command register is received when the processing of the pixel generation unit 32 is completed, and at that time, a command start signal is generated. By successively repeating the above procedure, it is possible to draw a continuous straight line at high speed.
【００２３】尚、上述した実施例では、第一のレジスタ
群の図形情報をそのまま第二のレジスタ群に複写してセ
ットしたが、このときに単にそのまま第二のレジスタ群
にセットするのではなく、第一のレジスタ群の図形情報
をハードウェアで処理し易いように変換して第二のレジ
スタにセットするようにしてもよい。例えば、（始点，
終点）の情報を、（始点，傾き，長さ）の情報に変換し
て第二のレジスタ群にセットしてもよい。勿論、この場
合には第二のレジスタ群を構成するレジスタ数をそれに
見合った数となる。In the above-described embodiment, the graphic information of the first register group is copied and set as it is in the second register group. However, at this time, the graphic information is not simply set as it is in the second register group. Alternatively, the graphic information of the first register group may be converted so as to be easily processed by hardware and set in the second register. For example, (start point,
The information of (end point) may be converted into information of (start point, inclination, length) and set in the second register group. Of course, in this case, the number of registers constituting the second register group is a number corresponding to the number.
【００２４】尚、上述した実施例は連続する直線（線
分）で図形を描画する例であるが、複数の線分がある規
則に従って組み合わされる場合にも本発明を適用するこ
とができる。例えば、一点を中心に多数の線分を放射状
に配置する図形では始点を固定して終点情報のみを次々
と入れ換えることで描画されるが、この場合には、図１
の構成ではなく、始点（１）レジスタの内容を再び始点
（１）レジスタにセットし直すとかそのまま保持する構
成とする。Although the above-described embodiment is an example in which a figure is drawn by a continuous straight line (line segment), the present invention can be applied to a case where a plurality of line segments are combined according to a certain rule. For example, a figure in which a number of line segments are radially arranged around one point is drawn by fixing the start point and replacing only the end point information one after another. In this case, FIG.
, The contents of the start point (1) register are set again in the start point (1) register or are held as they are.
【００２５】次に、グラフィックスプロセスがウインド
ウ４１上の折れ線４３を描画するプロセスと、ウインド
ウ４２上の折れ線４４を描画するプロセスの２つプロセ
スがある場合、折れ線４３の描画処理中にプロセス切り
替えが発生し、折れ線４４を描画するときの動作につい
て説明する。Next, in the case where the graphics process has two processes, a process of drawing the broken line 43 on the window 41 and a process of drawing the broken line 44 on the window 42, the process switching is performed during the drawing process of the broken line 43. The operation when the generated and broken line 44 is drawn will be described.
【００２６】折れ線４３を描画する処理をプロセス１、
折れ線４４を描画する処理をプロセス２とする。プロセ
ス１はステップ５０（図４）で頂点４３１を始点として
書き込み、ステップ５１で頂点４３２を終点として書き
込む。そして、ステップ５２で、直線描画の起動を行
う。さらに、ステップ５３で頂点４３３を終点として書
き込む。The process of drawing the polygonal line 43 is referred to as Process 1,
The process of drawing the polygonal line 44 is referred to as process 2. In the process 1, writing is performed with the vertex 431 as a starting point in step 50 (FIG. 4), and writing is performed with the vertex 432 as an end point in step 51. Then, in step 52, activation of straight line drawing is performed. Further, in step 53, the vertex 433 is written as the end point.
【００２７】ここでプロセス切り替えが発生し、プロセ
ス２に切り替わるとき、ステップ７０，７１で夫々始
点，終点の各図形情報をメモリ２に退避する処理を行
う。この時に退避する始点情報は頂点４３２の情報であ
り、終点情報は頂点４３３の情報となる。Here, when the process switching occurs and the process is switched to the process 2, in steps 70 and 71, processing for saving the graphic information of the starting point and the ending point to the memory 2 is performed. The start point information saved at this time is information of the vertex 432, and the end point information is information of the vertex 433.
【００２８】退避の後、プロセス２が開始され、ステッ
プ６０で頂点４４１を始点として書き込み、ステップ６
１で頂点４４２を終点として書き込み、ステップ６２で
直線描画の起動を行う。After the retraction, the process 2 is started. In step 60, the data is written with the vertex 441 as a starting point.
At 1, the vertex 442 is written as the end point, and at step 62, the straight line drawing is started.
【００２９】ここで再びプロセスの切り替えが発生し、
プロセス２からプロセス１に切り替わるとき、まずステ
ップ７２，７３で、夫々プロセス２の始点，終点の各情
報を退避し、ステップ７４，７５で、プロセス１の始
点，終点の各情報を回復する。この時に退避するプロセ
ス２の始点情報は頂点４４２の情報になっており、終点
情報も頂点４４２の情報である。Here, the process switching occurs again,
When switching from the process 2 to the process 1, first, at steps 72 and 73, the information of the starting point and the ending point of the process 2 are saved, respectively. At steps 74 and 75, the information of the starting point and the ending point of the process 1 are recovered. At this time, the start point information of the process 2 to be saved is the information of the vertex 442, and the end point information is also the information of the vertex 442.
【００３０】回復するステップを終了した時点では、グ
ラフィックプロセッサの始点（１）レジスタ３１２には
頂点４３２の情報、終点（１）レジスタ３１０には頂点
４３３の情報が格納される。以下、ステップ５４によっ
て頂点４３２，４３３を結ぶ直線の起動が行われる。以
下同様にして、２つのプロセスが並行してステップを行
わせることが可能となる。When the recovery step is completed, the information of the vertex 432 is stored in the start point (1) register 312 and the information of the vertex 433 is stored in the end point (1) register 310 of the graphic processor. Hereinafter, in step 54, a straight line connecting the vertices 432 and 433 is activated. In the same manner, the two processes can perform the steps in parallel.
【００３１】上述実施例の効果を概念的に述べると、グ
ラフィックスプロセッサのインタフェースとして、単一
の図形（直線１本、三角形１個）だけではなく、連続し
た図形（連続直線、連続三角形）が効率良く（必要最小
限のステップ量で）実現可能となる。Conceptually describing the effects of the above embodiment, not only a single figure (one straight line, one triangle) but also a continuous figure (continuous straight line, continuous triangle) as an interface of the graphics processor. It can be realized efficiently (with the minimum necessary step amount).
【００３２】尚、連続直線を例に本発明の一実施例を示
したが、直線のほかに、連続三角形（最後に設定した３
頂点の作る三角形を１つの図形とすると、続く１頂点を
設定する毎に１つの三角形が定義されるような仕様）、
文字列（開始点のｘ座標が文字幅分増加させる）、連続
スパン（スパン：水平直線のｙ座標を±１する）などの
描画コマンドにおいても、コマンドによって、レジスタ
の更新方法を変え、それをコマンド起動時に実行するこ
とで、任意の時点でプロセス切り替えが起きても正しく
ステップを行わせることが可能である。Although the embodiment of the present invention has been described taking a continuous straight line as an example, in addition to the straight line, a continuous triangle (the last set 3
Assuming that the triangle formed by the vertices is one figure, one triangle is defined each time one subsequent vertex is set),
In the case of drawing commands such as a character string (the x coordinate of the starting point is increased by the character width) and a continuous span (span: the y coordinate of the horizontal straight line is ± 1), the method of updating the register is changed depending on the command. By executing the command at the time of starting the command, it is possible to correctly perform the step even if the process is switched at any time.
【００３３】このように本実施例によれば、連続する直
線を描画するとき、上位のプロセッサは、直線の頂点の
情報を余分に繰り返すことなくグラフィックスプロセッ
サに設定すれば良く、バスの使用効率が従来例の半分と
なる。また、複数のプロセスが時分割にステップを行っ
ている時に、各プロセスが直接グラフィックプロセッサ
に対してアクセスを行えるため、アクセス内容をバッフ
ァリングするステップ時間と読み出すステップ時間を削
減することが可能となる。As described above, according to this embodiment, when a continuous straight line is drawn, the upper processor may set the information of the vertices of the straight line to the graphics processor without repeating the information, and the bus use efficiency is increased. Is half of the conventional example. In addition, when a plurality of processes are performing time-division steps, each process can directly access the graphic processor, so that the step time for buffering the access content and the step time for reading can be reduced. .
【００３４】[0034]
【発明の効果】本発明によれば、図形描画に必要な図形
情報をグラフィックスプロセッサ内部で再利用するた
め、上位プロセッサがグラフィックスプロセッサに設定
する図形情報を削減することができる。According to the present invention, graphic information necessary for graphic drawing is reused inside the graphics processor, so that the graphic information set by the host processor in the graphics processor can be reduced.
【００３５】また、図形の描画開始を指示した時点で、
第一のレジスタ群の内容を更新し、プロセス切り替え時
の図形情報退避内容は、第一のレジスタ群を読み出すよ
うにすることで、各プロセスが直接グラフィックスプロ
セッサをアクセスできるようになり、複数のプロセスの
並列処理が容易となる。Also, at the time when the start of drawing a figure is instructed,
By updating the contents of the first register group and saving the graphic information at the time of process switching, by reading out the first register group, each process can directly access the graphics processor, Parallel processing of the process is facilitated.
【図１】本発明の一実施例に係る図形表示装置に用いる
始終点制御部の構成図である。FIG. 1 is a configuration diagram of a start / end point control unit used in a graphic display device according to an embodiment of the present invention.
【図２】本発明の一実施例に係る図形表示装置の構成図
である。FIG. 2 is a configuration diagram of a graphic display device according to an embodiment of the present invention.
【図３】描画する連続直線の例を示す図である。FIG. 3 is a diagram illustrating an example of a continuous straight line to be drawn.
【図４】複数のグラフィックスプロセスがプロセス切り
替え時に行う退避，回復処理の処理手順を示すフローチ
ャートである。FIG. 4 is a flowchart illustrating a processing procedure of a save / restore process performed by a plurality of graphics processes at the time of process switching.
１…上位プロセッサ、２…メモリ、３…グラフィックス
プロセッサ、４…フレームメモリ、３０…バス制御部、
３１…始終点ステップ部、３２…画素生成部、３３…描
画部、３１０…終点（１）レジスタ、３１１…終点
（２）レジスタ、３１２…始点（１）レジスタ、３１３
…始点（２）レジスタ、３１４…始点書込論理、３１５
…コマンドデコーダ。DESCRIPTION OF SYMBOLS 1 ... Upper processor, 2 ... Memory, 3 ... Graphics processor, 4 ... Frame memory, 30 ... Bus control part,
31 ... Start / end point step unit, 32 ... Pixel generation unit, 33 ... Drawing unit, 310 ... End point (1) register, 311 ... End point (2) register, 312 ... Start point (1) register, 313
... Start point (2) register, 314 ... Start point write logic, 315
... command decoder.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小沢 幸次 茨城県日立市大みか町五丁目２番１号 株式会社 日立製作所 大みか工場内 (56)参考文献 特開 平２−45888（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06T 11/20 G06F 3/153 320 G09G 5/36──────────────────────────────────────────────────続 き Continuation of the front page (72) Koji Ozawa 5-2-1, Omikacho, Hitachi City, Ibaraki Prefecture Inside the Omika Plant, Hitachi, Ltd. (56) References JP-A-2-45888 (JP, A) ( 58) Field surveyed (Int.Cl. 6 , DB name) G06T 11/20 G06F 3/153 320 G09G 5/36
Claims (3)
し、図形情報を画素情報に変換するグラフックスプロセ
ッサに該図形情報の送出と、描画の実行を指示する上位
プロセッサと、 前記画素情報を保持し、常時ＣＲＴなどの表示デバイス
に表示デ−タを供給するフレームメモリとを備えるグラ
フィックス表示装置において、 前記グラフィックプロセッサは、前記図形情報を保持す
る第一のレジスタ群と、 該第一のレジスタ群の内容を変換しあるいは、そのまま
保持する第二のレジスタ群と、 該第二のレジスタ群の図形情報に基づいて画素を生成す
る画素生成部と、 該画素生成部の発生する画素情報を前記フレ−ムメモリ
に書き込む描画部とから成り、 前記第二のレジスタ群は、上位プロセッサが描画の実行
を指示したときに、第一のレジスタ群の内容を取り込む
手段を備え、 前記第一のレジスタ群は、上位プロセッサが該レジスタ
に書き込みを行ったときに書き込みを行ったデータが書
き込まれると共に、上位プロセッサが描画の実行を指示
したときに、指示した図形の種類とそのときの第一のレ
ジスタ群及び、第二のレジスタ群の内容に基づいて算出
されたデータがグラフィックプロセッサ内部で書き込ま
れる手段を備えると共に、 グラフィックプロセッサは、前記上位プロセッサが、２
つ以上のグラフィックスプロセスを時分割に処理してい
るときに、各グラフィックスプロセスは前記グラフィッ
クスプロセッサを直接アクセスし、プロセススウィッチ
が発生したときは、グラフィックスプロセッサの図形情
報を退避し、再開する場合に、該退避した図形情報をグ
ラフィックスプロセッサに書き込んでから処理を継続す
る手段を備えることを特徴とする図形表示装置。An upper processor that calculates graphic information such as a straight line or a triangle and converts the graphic information into pixel information, sends the graphic information to the graphics processor, and instructs execution of drawing. A graphics display device comprising: a frame memory for holding and constantly supplying display data to a display device such as a CRT; wherein the graphics processor comprises: a first register group for holding the graphic information; A second register group that converts or retains the contents of the register group, a pixel generation unit that generates pixels based on the graphic information of the second register group, and a pixel information generated by the pixel generation unit. A drawing unit for writing to the frame memory, wherein the second register group is provided with a first register when the host processor instructs execution of drawing. Means for taking in the contents of the data group, the first register group writes the written data when the upper processor writes to the register, and the upper processor instructs execution of drawing. The graphic processor further includes means for writing data calculated based on the type of the designated graphic and the contents of the first register group and the contents of the second register group in the graphic processor. Processor is 2
When processing one or more graphics processes in a time-division manner, each graphics process directly accesses the graphics processor, and when a process switch occurs, saves and restarts the graphics information of the graphics processor. In this case, the graphic display device comprises means for writing the saved graphic information to a graphics processor and continuing the processing.
始点情報，終点情報を出力する上位プロセッサと、前記
始点情報及び終点情報を取り込み画素情報に展開するグ
ラフィックプロセッサと、前記画素情報を格納するフレ
ームメモリと、該フレームメモリの画素情報を画面に表
示する表示デバイスとを備え、前記グラフィックプロセ
ッサが、前記上位プロセッサにより前記始点情報及び終
点情報が書き込まれる第一レジスタ群と、該第一レジス
タ群の内容をそのまま或いは変換して保持する第二レジ
スタ群と、該第二レジスタ群の内容を画素情報に展開す
る画素生成部とを備える図形表示装置において、前記描
画対象図形を構成する線分間に特定の関係があり一度前
記上位プロセッサから第一レジスタ群に取り込んだ始点
情報および／または終点情報を次の線分の描画に使用す
る場合には上位プロセッサからの当該情報の書き込み無
しにグラフィックプロセッサ内部で当該情報を第一レジ
スタ群に再書き込みを行うと共に、別のアプリケーショ
ンが図形表示を並列に行うためにプロセスが切り換えら
れたときは前記第一レジスタ群の内容をメモリに退避
し、回復するときは退避した前記第一レジスタ群の内容
を前記第一レジスタに再セットすることを特徴とする図
形表示方法。2. A high-level processor that outputs start-point information and end-point information of each of a plurality of lines constituting a drawing target graphic, a graphic processor that takes in the start-point information and end-point information and develops the pixel information into pixel information, A frame memory for storing, and a display device for displaying pixel information of the frame memory on a screen, wherein the graphic processor includes a first register group in which the start point information and the end point information are written by the host processor; In a graphic display device including a second register group for holding the contents of the register group as it is or after conversion and holding the contents of the second register group into pixel information, a line constituting the drawing target graphic is provided. Starting point information that has a specific relationship in the minutes and is once taken into the first register group from the upper processor and / or When the end point information is used for drawing the next line segment, the information is rewritten in the first register group inside the graphic processor without writing the information from the upper processor, and another application displays the graphic display. When the process is switched to perform in parallel, the contents of the first register group are saved in the memory, and when the process is restored, the saved contents of the first register group are reset in the first register. Figure display method to be used.
始点情報，終点情報を出力する上位プロセッサと、前記
始点情報及び終点情報を取り込み画素情報に展開するグ
ラフィックプロセッサと、前記画素情報を格納するフレ
ームメモリと、該フレームメモリの画素情報を画面に表
示する表示デバイスとを備え、前記グラフィックプロセ
ッサが、前記上位プロセッサにより前記始点情報及び終
点情報が書き込まれる第一レジスタ群と、該第一レジス
タ群の内容をそのまま或いは変換して保持する第二レジ
スタ群と、該第二レジスタ群の内容を画素情報に展開す
る画素生成部とを備える図形表示装置において、前記描
画対象図形を構成する線分間に特定の関係があり一度前
記上位プロセッサから第一レジスタ群に取り込んだ始点
情報および／または終点情報を次の線分の描画に使用す
る場合には上位プロセッサからの当該情報の書き込み無
しにグラフィックプロセッサ内部で当該情報を第一レジ
スタ群に再書き込みを行う手段と、別のアプリケーショ
ンが図形表示を並列に行うためにプロセスが切り換えら
れたときは前記第一レジスタ群の内容をメモリに退避さ
せ回復するときは退避した前記第一レジスタ群の内容を
前記第一レジスタに再セットする手段を備えることを特
徴とする図形表示装置。3. A high-level processor that outputs start-point information and end-point information of each of a plurality of lines constituting a drawing target graphic, a graphic processor that takes in the start-point information and end-point information and develops the information into pixel information, A frame memory for storing, and a display device for displaying pixel information of the frame memory on a screen, wherein the graphic processor includes a first register group in which the start point information and the end point information are written by the host processor; In a graphic display device including a second register group for holding the contents of the register group as it is or after conversion and holding the contents of the second register group into pixel information, a line constituting the drawing target graphic is provided. Starting point information that has a specific relationship in the minutes and is once taken into the first register group from the upper processor and / or When the end point information is used for drawing the next line segment, means for rewriting the information to the first register group inside the graphic processor without writing the information from the upper processor, and another application displays graphics Means for saving the contents of the first register group to the memory when the process is switched to perform the processing in parallel and resetting the saved contents of the first register group to the first register when recovering. A graphic display device characterized by the above-mentioned.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5070105A JP2810609B2 (en) | 1993-03-29 | 1993-03-29 | Graphic display method and apparatus |
| US08/215,244 US5666520A (en) | 1993-03-29 | 1994-03-21 | Graphics display system including graphics processor having a register storing a series of vertex data relating to a polygonal line |
| US08/856,081 US5847715A (en) | 1993-03-29 | 1997-05-14 | Graphics display system including parallel graphics processors executing Bresenham's algorithm |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5070105A JP2810609B2 (en) | 1993-03-29 | 1993-03-29 | Graphic display method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06282657A JPH06282657A (en) | 1994-10-07 |
| JP2810609B2 true JP2810609B2 (en) | 1998-10-15 |
Family
ID=13421933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5070105A Expired - Fee Related JP2810609B2 (en) | 1993-03-29 | 1993-03-29 | Graphic display method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2810609B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9483862B2 (en) * | 2013-12-20 | 2016-11-01 | Qualcomm Incorporated | GPU-accelerated path rendering |
| KR20210024751A (en) * | 2019-08-26 | 2021-03-08 | 에스케이하이닉스 주식회사 | Graph processing system including different kind memory device and an operation method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0245888A (en) * | 1988-08-06 | 1990-02-15 | Seiko Instr Inc | Interpolation generating circuit for straight line and luminance |
-
1993
- 1993-03-29 JP JP5070105A patent/JP2810609B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06282657A (en) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662168B2 (en) | Systems and methods for managing graphics system rendering context data | |
| JPH04293091A (en) | Drawing controller | |
| US6952217B1 (en) | Graphics processing unit self-programming | |
| JP2810609B2 (en) | Graphic display method and apparatus | |
| JPH07503087A (en) | Video graphics controller with improved pattern performance | |
| JPH04291684A (en) | Thick line plotter | |
| JPH0646378B2 (en) | Computer display | |
| JPH11133943A (en) | Data processor and data processing system | |
| WO1999040518A1 (en) | Method and apparatus to synchronize graphics rendering and display | |
| JPH06149533A (en) | Segment quick plotting system for reducing plotting processing for segment outside display area | |
| JPH07504052A (en) | Video graphics controller with improved computational performance | |
| JPH0627922A (en) | Character pattern display controller | |
| JP2787487B2 (en) | Circuit for determining the position of a line segment displayed and operated on a computer system | |
| JP2003303355A (en) | Three-dimensional shape processor, three-dimensional shape processing method, program and storage medium | |
| JPH06214749A (en) | Plotting controller | |
| JP2584143B2 (en) | Image display device | |
| JP3106246B2 (en) | Image processing device | |
| JP2829051B2 (en) | Character display method | |
| JPH0727572B2 (en) | Apparatus and method for comparing and generating signals | |
| JPH08123651A (en) | Multiwindow display device | |
| JPS63240682A (en) | Clipping processing system for graphic display | |
| JP3337934B2 (en) | Blink display method | |
| JPH11161255A (en) | Image display unit | |
| JPS58107589A (en) | Screen clearing system for display unit | |
| JPH02271424A (en) | Full graphic picture display system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |