JP2807010B2 - ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法 - Google Patents
ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法Info
- Publication number
- JP2807010B2 JP2807010B2 JP1502263A JP50226389A JP2807010B2 JP 2807010 B2 JP2807010 B2 JP 2807010B2 JP 1502263 A JP1502263 A JP 1502263A JP 50226389 A JP50226389 A JP 50226389A JP 2807010 B2 JP2807010 B2 JP 2807010B2
- Authority
- JP
- Japan
- Prior art keywords
- data file
- data
- transfer
- tape drive
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0682—Tape device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Mathematical Physics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】 発明の適用分野 本発明は、マルチプロセッサシステム、より詳しく
は、時間的に効率の良い方法でデータファイル転送を実
行するべく機能するテープ制御装置内のハードウェア及
びソフトウェアに関する。
は、時間的に効率の良い方法でデータファイル転送を実
行するべく機能するテープ制御装置内のハードウェア及
びソフトウェアに関する。
問題点 テープ制御装置における問題は、時間的に効率の良い
やり方で上位コンピュータとそれに結びつけられたテー
プ駆動装置の間でのデータファイルの転送を行なうこと
にある。テープ制御装置は、単数又は複数の上位コンピ
ュータと単数又は複数の駆動装置の間に置かれ、その間
のデータファイル転送を制御している。単数又は複数の
上位コンピュータはチャネルデータリンクによりテープ
制御装置に接続され、単数又は複数のテープ駆動装置
は、デバイス(装置)データリンクによりテープ制御装
置に接続されている。テープ制御装置には、上位コンピ
ュータ及び結びつけられたテープ駆動装置の間で転送さ
れているデータファイルを記憶するデータバッファが含
まれている。上位コンピュータとそれに結びつけられた
テープ駆動装置の間でこれらのデータファイルを転送す
る上で問題なのは、テープ制御装置が上位コンピュータ
又は結びつけられたテープ駆動装置のうちの伝送してい
るものから転送された全データファイルを受けとりこの
データファイルをその後上位コンピュータ又は結びつけ
られたテープ駆動装置のうちの受信するものに対して伝
送すべく記憶することから、時間的に効率良いやり方で
高い処理能力を達成することである。従って、テープ制
御装置は全データファイルを記憶しその全体が受信され
た後に該データファイルを再度伝送するため、データフ
ァイルの伝送上時間的遅延がある。テープ制御装置のこ
のアーキテクチャのため、受信するデバイス(上位コン
ピュータ又は結びつけられたテープ駆動装置)は、送信
デバイス(上位コンピュータ又は結びつけられたテープ
駆動装置)が全データファイルをテープ制御装置内のデ
ータバッファに対して送信している間、遊体(アイド
ル)状態にとどまる。従って、データファイルを受信又
は伝送するためにデータバッファが利用可能であること
をテープ制御装置が表示するのを待つ待機モードにおい
て、上記コンピュータとテープ駆動装置により多大な量
の時間が費やされることになる。その上、データファイ
ル転送中上位コンピュータは中断されうるものの、デー
タファイル転送が起こった場合はテープは停止され再度
位置づけされなくてはならないため、テープ駆動装置は
中断され得ない。
やり方で上位コンピュータとそれに結びつけられたテー
プ駆動装置の間でのデータファイルの転送を行なうこと
にある。テープ制御装置は、単数又は複数の上位コンピ
ュータと単数又は複数の駆動装置の間に置かれ、その間
のデータファイル転送を制御している。単数又は複数の
上位コンピュータはチャネルデータリンクによりテープ
制御装置に接続され、単数又は複数のテープ駆動装置
は、デバイス(装置)データリンクによりテープ制御装
置に接続されている。テープ制御装置には、上位コンピ
ュータ及び結びつけられたテープ駆動装置の間で転送さ
れているデータファイルを記憶するデータバッファが含
まれている。上位コンピュータとそれに結びつけられた
テープ駆動装置の間でこれらのデータファイルを転送す
る上で問題なのは、テープ制御装置が上位コンピュータ
又は結びつけられたテープ駆動装置のうちの伝送してい
るものから転送された全データファイルを受けとりこの
データファイルをその後上位コンピュータ又は結びつけ
られたテープ駆動装置のうちの受信するものに対して伝
送すべく記憶することから、時間的に効率良いやり方で
高い処理能力を達成することである。従って、テープ制
御装置は全データファイルを記憶しその全体が受信され
た後に該データファイルを再度伝送するため、データフ
ァイルの伝送上時間的遅延がある。テープ制御装置のこ
のアーキテクチャのため、受信するデバイス(上位コン
ピュータ又は結びつけられたテープ駆動装置)は、送信
デバイス(上位コンピュータ又は結びつけられたテープ
駆動装置)が全データファイルをテープ制御装置内のデ
ータバッファに対して送信している間、遊体(アイド
ル)状態にとどまる。従って、データファイルを受信又
は伝送するためにデータバッファが利用可能であること
をテープ制御装置が表示するのを待つ待機モードにおい
て、上記コンピュータとテープ駆動装置により多大な量
の時間が費やされることになる。その上、データファイ
ル転送中上位コンピュータは中断されうるものの、デー
タファイル転送が起こった場合はテープは停止され再度
位置づけされなくてはならないため、テープ駆動装置は
中断され得ない。
解決法 上述の問題は、早期開始モードデータ転送装置により
解決され、当該分野における技術的進歩が達成される。
早期開始モードデータ転送装置は、もう1つのデータフ
ァイルが同時にデータバッファから読みとられている間
にデータバッファ内に1つのデータファイルを書き込む
ことができるように、テープ制御装置のデータバッファ
内へ及びかかるバッファからの読取り及び書込みを調和
させる。従って、上位コンピュータ及びそれに結びつけ
られたテープ駆動装置は両者共同時に活動状態になるこ
とができ、テープ制御装置のデータバッファ内でデータ
ファイルを読取るか又は書込む。早期開始モードデータ
転送装置は、データバッファ内にデータファイルを重ね
書きしたり完全なデータファイルが中に書込まれる前に
データバッファを空にしたりしないように、上位コンピ
ュータとそれに結びつけられたテープ駆動装置の読取り
及び書込み活動を密に調和させる。上位コンピュータ及
び結びつけられたテープ駆動装置の同時活動を可能にす
ることにより、早期開始モードデータ転送装置は、結び
つけられたテープ駆動装置の応答時間を減少させて上位
コンピュータとそれに結びつけられたテープ駆動装置の
間のデータ転送効率を向上させる。従って、データファ
イルがテープ制御装置内のデータバッファに書込まれる
か又はそこから読みとられている間に待機モードで費さ
れる時間はより少ないものであるために、結びつけられ
たテープ駆動装置はさらに大きい処理能力を提供するこ
とができる。当該装置のこれらの利点及びその他の利点
は、以下の詳細説明においてさらに詳しく述べられてい
る。
解決され、当該分野における技術的進歩が達成される。
早期開始モードデータ転送装置は、もう1つのデータフ
ァイルが同時にデータバッファから読みとられている間
にデータバッファ内に1つのデータファイルを書き込む
ことができるように、テープ制御装置のデータバッファ
内へ及びかかるバッファからの読取り及び書込みを調和
させる。従って、上位コンピュータ及びそれに結びつけ
られたテープ駆動装置は両者共同時に活動状態になるこ
とができ、テープ制御装置のデータバッファ内でデータ
ファイルを読取るか又は書込む。早期開始モードデータ
転送装置は、データバッファ内にデータファイルを重ね
書きしたり完全なデータファイルが中に書込まれる前に
データバッファを空にしたりしないように、上位コンピ
ュータとそれに結びつけられたテープ駆動装置の読取り
及び書込み活動を密に調和させる。上位コンピュータ及
び結びつけられたテープ駆動装置の同時活動を可能にす
ることにより、早期開始モードデータ転送装置は、結び
つけられたテープ駆動装置の応答時間を減少させて上位
コンピュータとそれに結びつけられたテープ駆動装置の
間のデータ転送効率を向上させる。従って、データファ
イルがテープ制御装置内のデータバッファに書込まれる
か又はそこから読みとられている間に待機モードで費さ
れる時間はより少ないものであるために、結びつけられ
たテープ駆動装置はさらに大きい処理能力を提供するこ
とができる。当該装置のこれらの利点及びその他の利点
は、以下の詳細説明においてさらに詳しく述べられてい
る。
図面の簡単な説明 第1図はブロックダイヤグラムの形で早期開始モード
データ転送装置を図示している。
データ転送装置を図示している。
第2図から第6図までは、早期開始モードデータ転送
装置の作動を流れ図の形で示している。
装置の作動を流れ図の形で示している。
図面の詳細な説明 単一のタスクを実行するため協力して作動する複数の
プロセッサを含むマルチプロセッサシステムにおいて
は、プロセッサのオペレーションの調和が重要な機能で
ある。かかる単一のタスクは、各々プロセッサの1つに
実行を目的として割当てられる複数のセグメントに分割
される。プロセッサの調和は、共用メモリ及びその付随
ハードウェアを介してプロセッサを柔軟結合することに
より達成される。
プロセッサを含むマルチプロセッサシステムにおいて
は、プロセッサのオペレーションの調和が重要な機能で
ある。かかる単一のタスクは、各々プロセッサの1つに
実行を目的として割当てられる複数のセグメントに分割
される。プロセッサの調和は、共用メモリ及びその付随
ハードウェアを介してプロセッサを柔軟結合することに
より達成される。
このプロセッサの調和の特定の実施態様が、上位コン
ピュータとそれに結びつけられたテープ駆動装置の間で
データファイルを転送するためのテープ制御装置100の
一部である早期開始モードデータ転送装置の形で開始さ
れる。データファイルは、テープ制御装置100のデータ
バッファ101部分の中に記憶するためテープ制御装置100
に伝送される。記憶されたデータファイルはその後指定
された宛先に再度伝送される。データ単位全体が指定の
宛先にうまく再伝送されるまで、データバッファ内に維
持される最低データ単位となるべく、1つのデータレコ
ードがとられる。このデータ単位は、全ての伝送が完了
するまでデータバッファ内に維持され、データ伝送中に
エラーに遭遇した場合データを再伝送することができる
ようになっている。早期開始モードデータ転送装置は、
データバッファ内へのデータファイル記憶及びデータバ
ッファからのデータファイル再伝送のインターリーブさ
れた同時オペレーションを可能にする。
ピュータとそれに結びつけられたテープ駆動装置の間で
データファイルを転送するためのテープ制御装置100の
一部である早期開始モードデータ転送装置の形で開始さ
れる。データファイルは、テープ制御装置100のデータ
バッファ101部分の中に記憶するためテープ制御装置100
に伝送される。記憶されたデータファイルはその後指定
された宛先に再度伝送される。データ単位全体が指定の
宛先にうまく再伝送されるまで、データバッファ内に維
持される最低データ単位となるべく、1つのデータレコ
ードがとられる。このデータ単位は、全ての伝送が完了
するまでデータバッファ内に維持され、データ伝送中に
エラーに遭遇した場合データを再伝送することができる
ようになっている。早期開始モードデータ転送装置は、
データバッファ内へのデータファイル記憶及びデータバ
ッファからのデータファイル再伝送のインターリーブさ
れた同時オペレーションを可能にする。
早期開始モードデータ転送装置は、テープ制御装置10
0の一部分であるハードウェア及びソフトウェアの組合
せで構成されている。
0の一部分であるハードウェア及びソフトウェアの組合
せで構成されている。
テープ制御装置100は、単数又は複数の上位コンピュ
ータ130と単数又は複数のテープ駆動装置140の間に置か
れている。上位コンピュータ130は、その間でデータ及
び制御信号を移送するチャネルデータリンク104によ
り、テープ制御装置100に接続されている。テープ駆動
装置140は同様に、その間で制御及びデータ信号を移送
するよう機能するデバイスデータリンク165を介してテ
ープ制御装置100に接続されている。チャネルアダプタ1
06及びデバイスアダプタ107は両方共、それぞれ導線111
及び112を介してデータバッファ101に接続され、かかる
データバッファは上位コンピュータ130とテープ駆動装
置140の間で移送されているデータファイルを記憶す
る。チャネルアダプタ106及びデバイスアダプタ107は、
データバッファ101をそれぞれチャネルデータリンク104
とデバイスデータリンク105と相互接続するためのイン
ターフェイスデバイスとして役立つ。チャネルアダプタ
106のオペレーションは、デバイスアダプタ107がデバイ
スサイドプロセッサ103によりデータリンク114を通して
調和されている一方で、チャネルサイドプロセッサ102
によりデータリンク113を通して調和されている。チャ
ネルサイドプロセッサ102及びデバイスサイドプロセッ
サ103のオペレーションは、共用メモリ110の使用及び以
下に説明するようなソフトウェアを介したチャネルサイ
ドプロセッサ102とデバイスサイドプロセッサ103の柔軟
結合によって調和されている。共用メモリー110は、チ
ャネルサイドプロセッサ102とデバイスサイドプロセッ
サ103の間でデータを共用しこうしてこれら2つのプロ
セッサのオペレーションを調和させる方法を提供するバ
ッファレコードテーブル108といった数多くのレコード
(記録)を含んでいる。
ータ130と単数又は複数のテープ駆動装置140の間に置か
れている。上位コンピュータ130は、その間でデータ及
び制御信号を移送するチャネルデータリンク104によ
り、テープ制御装置100に接続されている。テープ駆動
装置140は同様に、その間で制御及びデータ信号を移送
するよう機能するデバイスデータリンク165を介してテ
ープ制御装置100に接続されている。チャネルアダプタ1
06及びデバイスアダプタ107は両方共、それぞれ導線111
及び112を介してデータバッファ101に接続され、かかる
データバッファは上位コンピュータ130とテープ駆動装
置140の間で移送されているデータファイルを記憶す
る。チャネルアダプタ106及びデバイスアダプタ107は、
データバッファ101をそれぞれチャネルデータリンク104
とデバイスデータリンク105と相互接続するためのイン
ターフェイスデバイスとして役立つ。チャネルアダプタ
106のオペレーションは、デバイスアダプタ107がデバイ
スサイドプロセッサ103によりデータリンク114を通して
調和されている一方で、チャネルサイドプロセッサ102
によりデータリンク113を通して調和されている。チャ
ネルサイドプロセッサ102及びデバイスサイドプロセッ
サ103のオペレーションは、共用メモリ110の使用及び以
下に説明するようなソフトウェアを介したチャネルサイ
ドプロセッサ102とデバイスサイドプロセッサ103の柔軟
結合によって調和されている。共用メモリー110は、チ
ャネルサイドプロセッサ102とデバイスサイドプロセッ
サ103の間でデータを共用しこうしてこれら2つのプロ
セッサのオペレーションを調和させる方法を提供するバ
ッファレコードテーブル108といった数多くのレコード
(記録)を含んでいる。
共用メモリー110は、プロセッサ102及び103の活動の
調和にとって必要な情報を含む数多くの記憶場所を含ん
でいる。かかる記憶場所は、いずれのプロセッサによっ
ても読みとり又は書込みされうる。さらに、共用メモリ
には、1つのプロセッサに他のプロセッサが1つの特定
のデバイスと結びつけられた情報を含む記憶場所を変更
しないようにさせることができる機構も含まれている。
この機構は、「共用メモリデバイスロック」と呼ばれ
る。共用メモリデバイスロックは、その他のプロセッサ
によるデータの変更を防ぐようセットされ、その他のプ
ロセッサによるデータの変更を可能にするようリセット
される。
調和にとって必要な情報を含む数多くの記憶場所を含ん
でいる。かかる記憶場所は、いずれのプロセッサによっ
ても読みとり又は書込みされうる。さらに、共用メモリ
には、1つのプロセッサに他のプロセッサが1つの特定
のデバイスと結びつけられた情報を含む記憶場所を変更
しないようにさせることができる機構も含まれている。
この機構は、「共用メモリデバイスロック」と呼ばれ
る。共用メモリデバイスロックは、その他のプロセッサ
によるデータの変更を防ぐようセットされ、その他のプ
ロセッサによるデータの変更を可能にするようリセット
される。
共用メモリー内の記憶場所のいくつかは、テープユニ
ット140に代わってデータバッファ101内に記憶されてい
るレコードに関する情報テーブルを含んでいる。テープ
制御装置100に接続されたテープ駆動装置が複数ある場
合には、各テープ駆動装置について別々のテーブルがあ
る。バッファレコードテーブル108はゼロ、1又は複数
のバッファレコードテーブル入力から成り、各入力はデ
ータバッファ101内に記憶された1つのデータレコード
を記述している。
ット140に代わってデータバッファ101内に記憶されてい
るレコードに関する情報テーブルを含んでいる。テープ
制御装置100に接続されたテープ駆動装置が複数ある場
合には、各テープ駆動装置について別々のテーブルがあ
る。バッファレコードテーブル108はゼロ、1又は複数
のバッファレコードテーブル入力から成り、各入力はデ
ータバッファ101内に記憶された1つのデータレコード
を記述している。
各バッファレコードテーブル入力は、そのデータレコ
ードがバッファ内のどこに記憶されているか、データレ
コードのサイズ、データレコード全体がデータバッファ
内に含まれているかそれともデータバッファ内にはデー
タレコードの一部分しか含まれていないかを明示する情
報、レコードに結びつけられた誤り検出情報、及び本発
明に直接関係のないその他の情報を含んでいる。
ードがバッファ内のどこに記憶されているか、データレ
コードのサイズ、データレコード全体がデータバッファ
内に含まれているかそれともデータバッファ内にはデー
タレコードの一部分しか含まれていないかを明示する情
報、レコードに結びつけられた誤り検出情報、及び本発
明に直接関係のないその他の情報を含んでいる。
データバッファ101内のデータレコードを記述する情
報を保持するために用いられていないバッファレコード
テーブル入力は、未使用レコードテーブルと呼ばれる共
用メモリ内のテーブル中に含まれている。データレコー
ドが上位コンピュータ130又はテープ駆動装置140から受
けとられると、1つのバッファレコードテーブル入力が
未使用レコードテーブルから除去され、該データレコー
ドを記述する情報がバッファレコードテーブル内に入れ
られ、かかるレコードが書込まれる予定の或いはかかる
レコードが読みとられたデバイスのため該バッファレコ
ードテーブル入力はバッファレコードテーブルに付加さ
れる。
報を保持するために用いられていないバッファレコード
テーブル入力は、未使用レコードテーブルと呼ばれる共
用メモリ内のテーブル中に含まれている。データレコー
ドが上位コンピュータ130又はテープ駆動装置140から受
けとられると、1つのバッファレコードテーブル入力が
未使用レコードテーブルから除去され、該データレコー
ドを記述する情報がバッファレコードテーブル内に入れ
られ、かかるレコードが書込まれる予定の或いはかかる
レコードが読みとられたデバイスのため該バッファレコ
ードテーブル入力はバッファレコードテーブルに付加さ
れる。
データ転送がチャネルデータリンク104上で進行中か
或いは又デバイスデータリンク105上で進行中かを識別
するため、ならびにデータ転送が進行中であるならばテ
ープ駆動装置140のうちのどれか転送が実行されつつあ
るものであるかを識別するために、その他の記憶場所が
用いられる。これらの記憶場所は、チャネル転送に関与
するデバイス及びデータを転送しているデバイスと呼ば
れる。各々の場所には、テープ駆動装置140を識別する
値又はいかなる転送も進行中でないことを示す値が含ま
えている可能性がある。
或いは又デバイスデータリンク105上で進行中かを識別
するため、ならびにデータ転送が進行中であるならばテ
ープ駆動装置140のうちのどれか転送が実行されつつあ
るものであるかを識別するために、その他の記憶場所が
用いられる。これらの記憶場所は、チャネル転送に関与
するデバイス及びデータを転送しているデバイスと呼ば
れる。各々の場所には、テープ駆動装置140を識別する
値又はいかなる転送も進行中でないことを示す値が含ま
えている可能性がある。
共用メモリー110内のもう1つの記憶場所には、「新
規バリヤアドレス時間要・フラグ」と呼ばれるフラグが
含まれている。このフラグは、データレコードがデータ
バッファ101から除去される予定である時間を計算しか
かる計算の結果を第1のプロセッサに提示しなくてはな
らないことをその他のプロセッサに知らせるため、1つ
のプロセッサによってセットされる。
規バリヤアドレス時間要・フラグ」と呼ばれるフラグが
含まれている。このフラグは、データレコードがデータ
バッファ101から除去される予定である時間を計算しか
かる計算の結果を第1のプロセッサに提示しなくてはな
らないことをその他のプロセッサに知らせるため、1つ
のプロセッサによってセットされる。
データバッファ101は、1つのメモリーアレイと2組
のデータ転送制御回路から成り、かかる回路のうち1組
は、データリンク111上でデータ転送を実行するための
ものであり、もう一組は、データリンク112上でデータ
転送を実行するためのものである。データリンク111上
でデータ転送を行なうための制御回路はデータリンク11
3を通してチャネルサイドにより調和され、データリン
ク112上でのデータ転送を行なうための制御回路は、デ
ータリンク114を通してデバイスサイドプロセッサによ
り調和されている。
のデータ転送制御回路から成り、かかる回路のうち1組
は、データリンク111上でデータ転送を実行するための
ものであり、もう一組は、データリンク112上でデータ
転送を実行するためのものである。データリンク111上
でデータ転送を行なうための制御回路はデータリンク11
3を通してチャネルサイドにより調和され、データリン
ク112上でのデータ転送を行なうための制御回路は、デ
ータリンク114を通してデバイスサイドプロセッサによ
り調和されている。
データバッファ101内のデータ転送制御回路の各組の
中には、複数のレジスタがある。ポインタレジスタは、
次のデータ単位が読みとられるか又は書込まれる予定の
メモリーアレイ内のアドレスを含んでいる。メモリーア
レイ内に記憶されている1データレコードがデータリン
ク111上で上位コンピュータ130へ又はデータリンク112
上でテープ駆動装置へ転送されようとしている場合、ポ
インタレジスタには、データレコードの第1のデータ単
位が記憶されているメモリーアレイ内の場所のアドレス
がロードされる。連続するデータ単位がメモリアレイか
ら転送されるにつれて、ポインタレジスタ内の値は更新
され、前にメモリアレイ内に書き込まれた次のデータ単
位のアドレスを含むことになる。
中には、複数のレジスタがある。ポインタレジスタは、
次のデータ単位が読みとられるか又は書込まれる予定の
メモリーアレイ内のアドレスを含んでいる。メモリーア
レイ内に記憶されている1データレコードがデータリン
ク111上で上位コンピュータ130へ又はデータリンク112
上でテープ駆動装置へ転送されようとしている場合、ポ
インタレジスタには、データレコードの第1のデータ単
位が記憶されているメモリーアレイ内の場所のアドレス
がロードされる。連続するデータ単位がメモリアレイか
ら転送されるにつれて、ポインタレジスタ内の値は更新
され、前にメモリアレイ内に書き込まれた次のデータ単
位のアドレスを含むことになる。
バイトカウントレジスタは、データレコードの転送が
完了したことがチャネルアダプタ106又はデバイスアダ
プタ107に知らされる前に、データリンク111又はデータ
リンク112の上でいくつのデータバイトが転送されるか
を決定するために用いられる。他の実施態様において
は、特定のデータレコード内に含まれているデータ量を
識別する機能は、バイトカウントレジスタではむしろス
トップアドレスレジスタにより行なわれうる。
完了したことがチャネルアダプタ106又はデバイスアダ
プタ107に知らされる前に、データリンク111又はデータ
リンク112の上でいくつのデータバイトが転送されるか
を決定するために用いられる。他の実施態様において
は、特定のデータレコード内に含まれているデータ量を
識別する機能は、バイトカウントレジスタではむしろス
トップアドレスレジスタにより行なわれうる。
1つのデータレコードがデータリンク111の上を上位
コンピュータ130から、又はデータリンク112上をテープ
駆動装置140から転送されようとしている場合、ポイン
タレジスタには、前のデータレコードからのデータ単位
を含む又は含んでいた最後の記憶場所をちょうど超えた
ところにあるメモリーアレイ内の記憶場所がロードされ
る。このとき、転送されようとしているレコードの第1
のデータ単位は前のレコードを記憶するのに用いられた
場所を超えた記憶位置内に置かれる。従って、以前のレ
コードのデータが重ね書きされたり破壊されたりするこ
とはない。データ転送制御回路によりメモリアレイ内に
連続的なデータ単位が書き込まれるにつれて、ポインタ
レジスタ内の値は更新され、データが置かれるメモリー
アレイ内の次の場所のアドレスを含むようになる。
コンピュータ130から、又はデータリンク112上をテープ
駆動装置140から転送されようとしている場合、ポイン
タレジスタには、前のデータレコードからのデータ単位
を含む又は含んでいた最後の記憶場所をちょうど超えた
ところにあるメモリーアレイ内の記憶場所がロードされ
る。このとき、転送されようとしているレコードの第1
のデータ単位は前のレコードを記憶するのに用いられた
場所を超えた記憶位置内に置かれる。従って、以前のレ
コードのデータが重ね書きされたり破壊されたりするこ
とはない。データ転送制御回路によりメモリアレイ内に
連続的なデータ単位が書き込まれるにつれて、ポインタ
レジスタ内の値は更新され、データが置かれるメモリー
アレイ内の次の場所のアドレスを含むようになる。
もう1つのレジスタつまりバリアアドレスレジスタに
は、ポインタレジスタにロードされたアドレスを超えた
ところにある第1のデータレコードの開始のアドレスが
ロードされる。データ転送制御論理は、メモリーアレイ
内に以前に記憶されたデータレコードが重ね書きされた
り破壊されたりしないよう、バイヤアドレスレジスタ内
に含まれたアドレスを超えたデータの書き込みを妨げ
る。
は、ポインタレジスタにロードされたアドレスを超えた
ところにある第1のデータレコードの開始のアドレスが
ロードされる。データ転送制御論理は、メモリーアレイ
内に以前に記憶されたデータレコードが重ね書きされた
り破壊されたりしないよう、バイヤアドレスレジスタ内
に含まれたアドレスを超えたデータの書き込みを妨げ
る。
新しいバリヤアドレスレジスタには、バリヤアドレス
レジスタ内のアドレスにより保護されているレコードを
超えたところにあるレコードのアドレスがロードされ
る。その他のデータ転送制御回路セットからの制御信号
は、新しいバリヤアドレスレジスタ内に記憶された値を
バリヤアドレスレジスタ内に転送させる。かかる制御信
号は、その他のデータ転送制御論理セットに接続された
プロセッサーによって、バリヤアドレスレジスタ内のア
ドレスが保護するデーターレコードをデーターバッファ
内に記憶しておく必要がもはや無くそのデータレコード
を含むメモリーアレイの一部分の重ね書きができること
をかかるプロセッサが決定した場合に、活動化される。
レジスタ内のアドレスにより保護されているレコードを
超えたところにあるレコードのアドレスがロードされ
る。その他のデータ転送制御回路セットからの制御信号
は、新しいバリヤアドレスレジスタ内に記憶された値を
バリヤアドレスレジスタ内に転送させる。かかる制御信
号は、その他のデータ転送制御論理セットに接続された
プロセッサーによって、バリヤアドレスレジスタ内のア
ドレスが保護するデーターレコードをデーターバッファ
内に記憶しておく必要がもはや無くそのデータレコード
を含むメモリーアレイの一部分の重ね書きができること
をかかるプロセッサが決定した場合に、活動化される。
データ転送制御回路内のモード選択レジスタは、デー
タ転送オペレーションが実行されるべきか否か、どの方
向にデータを転送するか及びデータ転送を停止させるた
めにどんな条件がテストされるか、を制御する。
タ転送オペレーションが実行されるべきか否か、どの方
向にデータを転送するか及びデータ転送を停止させるた
めにどんな条件がテストされるか、を制御する。
かかる早期開始モードデータ転送装置のオペレーショ
ンは、複数の早期開始データ転送のオペレーションを説
明することによって、より良く理解できる。
ンは、複数の早期開始データ転送のオペレーションを説
明することによって、より良く理解できる。
早期チャネル開始での書込み 早期チャネル開始データ転送モードでの書込みは、デ
ータファイル全体を中にはめ込むのに充分な余地がデー
タバッファ101内にできる前に上位コンピュータ130がデ
ータバッファ101までチャネルデータリンク104上でデー
タファイルを1つ伝送することを可能にする。かかる早
期開始データ転送は、1つのデータファイルがデータバ
ッファ101からテープ駆動装置140へと転送されていると
いう点で、テープ駆動装置140がすでに選択されデバイ
スデータリンク105上ですでに書込まれているときに発
生する。従って通常のオペレーションにおいては、上位
コンピュータ130内のデータファイルは、データファイ
ル全体を記憶するのに充分なスペースがデータバッファ
101内にできるまで、データバッファ101には転送されな
い。しかしながら、データファイルがデータバッファ10
1からテープ駆動装置140に書き込まれているため、デー
タバッファ101の中味は減少しており、そのためテープ
駆動装置140へのかかるデータファイル転送の完了時点
で、データバッファ101内には、チャネルデータリンク1
04上を上位コンピュータ130によりデータバッファ101ま
で転送されているデータファイルを記憶するのに充分な
スペースが存在することになる。
ータファイル全体を中にはめ込むのに充分な余地がデー
タバッファ101内にできる前に上位コンピュータ130がデ
ータバッファ101までチャネルデータリンク104上でデー
タファイルを1つ伝送することを可能にする。かかる早
期開始データ転送は、1つのデータファイルがデータバ
ッファ101からテープ駆動装置140へと転送されていると
いう点で、テープ駆動装置140がすでに選択されデバイ
スデータリンク105上ですでに書込まれているときに発
生する。従って通常のオペレーションにおいては、上位
コンピュータ130内のデータファイルは、データファイ
ル全体を記憶するのに充分なスペースがデータバッファ
101内にできるまで、データバッファ101には転送されな
い。しかしながら、データファイルがデータバッファ10
1からテープ駆動装置140に書き込まれているため、デー
タバッファ101の中味は減少しており、そのためテープ
駆動装置140へのかかるデータファイル転送の完了時点
で、データバッファ101内には、チャネルデータリンク1
04上を上位コンピュータ130によりデータバッファ101ま
で転送されているデータファイルを記憶するのに充分な
スペースが存在することになる。
時間的に最も効率の良い方法で動作するために、早期
開始モードデータ転送装置120は、データバッファ101が
同時に前に記憶されたデータファイルをデバイスデータ
リンク105上でデータ駆動装置140に書き込んでいる間
に、チャネルデータリンク104上でデータバッファ101へ
上位コンピュータ130からのデータファイル転送を開始
する。従って、データバッファ101内に全データレコー
ドのための充分なスペースができる前に上位コンピュー
タ130からのデータファイル転送を始めることにより、
2つのオペレーションを重複させることができ、かくし
て、データバッファ101からテープ駆動装置140へのデー
タファイルの書込みと上位コンピュータ130からデータ
バッファ101へのデータファイルの書込みの間には全く
遅延がないため、テープ制御装置100の処理能力は増大
しテープ駆動装置140の占有時間が増大する。データフ
ァイルのかかる同時書込みは、上位コンピュータ130が
チャネルデータリンク104上でデータバッファ101までデ
ータファイルを転送し残りの未使用スペースを充てんし
てしまうのに必要な時間が、データバッファ101が以前
に記憶されたデータファイルをデバイスデータリンク10
5上でテープ駆動装置140内に書込むのに必要な時間にか
かる転送済データファイルを検査するための時間を加え
た時間よりも大きいときに開始されうる。このようなこ
とが起こった場合、デバイスサイド(プロセッサ)はデ
ータファイル転送を完了してしまっておりかくして上位
コンピュータ130がデータバッファ101内にそのデータフ
ァイルを転送する上でそのスペースを必要とする前にデ
ータバッファ101内のスペースを自由にしてしまうた
め、データバッファ101は重ね書きされない。
開始モードデータ転送装置120は、データバッファ101が
同時に前に記憶されたデータファイルをデバイスデータ
リンク105上でデータ駆動装置140に書き込んでいる間
に、チャネルデータリンク104上でデータバッファ101へ
上位コンピュータ130からのデータファイル転送を開始
する。従って、データバッファ101内に全データレコー
ドのための充分なスペースができる前に上位コンピュー
タ130からのデータファイル転送を始めることにより、
2つのオペレーションを重複させることができ、かくし
て、データバッファ101からテープ駆動装置140へのデー
タファイルの書込みと上位コンピュータ130からデータ
バッファ101へのデータファイルの書込みの間には全く
遅延がないため、テープ制御装置100の処理能力は増大
しテープ駆動装置140の占有時間が増大する。データフ
ァイルのかかる同時書込みは、上位コンピュータ130が
チャネルデータリンク104上でデータバッファ101までデ
ータファイルを転送し残りの未使用スペースを充てんし
てしまうのに必要な時間が、データバッファ101が以前
に記憶されたデータファイルをデバイスデータリンク10
5上でテープ駆動装置140内に書込むのに必要な時間にか
かる転送済データファイルを検査するための時間を加え
た時間よりも大きいときに開始されうる。このようなこ
とが起こった場合、デバイスサイド(プロセッサ)はデ
ータファイル転送を完了してしまっておりかくして上位
コンピュータ130がデータバッファ101内にそのデータフ
ァイルを転送する上でそのスペースを必要とする前にデ
ータバッファ101内のスペースを自由にしてしまうた
め、データバッファ101は重ね書きされない。
当該データ転送モードは、1つのレコードが1つのデ
バイスに転送中である場合、そのレコードの書込み及び
逆読み検査が完了される予定の時間を計算することが可
能であるという事実を利用している。
バイスに転送中である場合、そのレコードの書込み及び
逆読み検査が完了される予定の時間を計算することが可
能であるという事実を利用している。
逆読み検査時間の終りは、データバッファ101内で検
査された状態で逆読みされたデータレコードを維持する
ことがもはや必要でなくなった時点であり従ってデータ
バッファ101内のバリヤアドレスレジスタ内に新しいバ
リヤアドレス値をロードすることができるからである。
かかる逆読み検査時間の終りはこのとき新規バリヤアド
レス時間と呼ばれる。新規バリヤアドレス時間を用い
て、次にチャネルサイドプロセッサ102は、もう1つの
データファイルを記憶するのに充分なスペースがデータ
バッファ101内で利用可能となるのはいつかを予測する
ことができる。チャネルサイドプロセッサ102は次に、
データバッファ101からデータ駆動装置140へと書込まれ
ているデータレコードの逆読み検査の終りに先立ち、チ
ャネルデータ転送を始めることができる。
査された状態で逆読みされたデータレコードを維持する
ことがもはや必要でなくなった時点であり従ってデータ
バッファ101内のバリヤアドレスレジスタ内に新しいバ
リヤアドレス値をロードすることができるからである。
かかる逆読み検査時間の終りはこのとき新規バリヤアド
レス時間と呼ばれる。新規バリヤアドレス時間を用い
て、次にチャネルサイドプロセッサ102は、もう1つの
データファイルを記憶するのに充分なスペースがデータ
バッファ101内で利用可能となるのはいつかを予測する
ことができる。チャネルサイドプロセッサ102は次に、
データバッファ101からデータ駆動装置140へと書込まれ
ているデータレコードの逆読み検査の終りに先立ち、チ
ャネルデータ転送を始めることができる。
バッファの可用性の決定 早期開始モードデータ転送装置のオペレーションは、
第2図から第6図までの流れ図に与えられている。上位
コンピュータ130はテープ制御装置100を通してテープ駆
動装置140へと転送すべきデータファイルを有する場
合、チャネルデータリンク104上でチャネルアダプタ106
へ書込み指令を伝送する。チャネルアダプタ106及びチ
ャネルサイドプロセッサ102はチャネルデータリンク104
をデータバッファ101に相互接続すべく一緒に作動す
る。かかる機能を実行する上でチャネルアダプタ106を
チャネルサイドプロセッサ102の間の責任分担は、幾分
か任意の分割であり、本記述では数多くあるこのような
選択のうちの1つだけを提供している。チャネルアダプ
タ106は、第2図内の段階201で上位コンピュータ130か
ら書込み指令を受けとり、段階202に進んでバッファフ
ルビットがセットされているか否かを決定する。バッフ
ァフルビットがセットされている場合には、データファ
イルを中に記憶するスペースが不充分であるため、デー
タバッファ101へのデータファイルの転送は時期早尚と
なる。このような場合、処理は段階203へと進み、転送
されるべきデータレコードを記憶するのに利用可能なス
ペースがデータバッファ101内に全く無いことから、こ
の段階で再び上位コンピュータ103は待機状態を入力す
るよう信号を受ける。しかしながら段階202において、
チャネルアダプタ106がバッファセグメントフルビット
がセットされていないことを確認した場合、段階204に
おいて、チャネルアダプタ106は、上位コンピュータ130
がいつでもデータファイルをデータバッファ101内に書
き込むことができる状態にあることを、チャネルサイド
プロセッサ102に信号送りする。
第2図から第6図までの流れ図に与えられている。上位
コンピュータ130はテープ制御装置100を通してテープ駆
動装置140へと転送すべきデータファイルを有する場
合、チャネルデータリンク104上でチャネルアダプタ106
へ書込み指令を伝送する。チャネルアダプタ106及びチ
ャネルサイドプロセッサ102はチャネルデータリンク104
をデータバッファ101に相互接続すべく一緒に作動す
る。かかる機能を実行する上でチャネルアダプタ106を
チャネルサイドプロセッサ102の間の責任分担は、幾分
か任意の分割であり、本記述では数多くあるこのような
選択のうちの1つだけを提供している。チャネルアダプ
タ106は、第2図内の段階201で上位コンピュータ130か
ら書込み指令を受けとり、段階202に進んでバッファフ
ルビットがセットされているか否かを決定する。バッフ
ァフルビットがセットされている場合には、データファ
イルを中に記憶するスペースが不充分であるため、デー
タバッファ101へのデータファイルの転送は時期早尚と
なる。このような場合、処理は段階203へと進み、転送
されるべきデータレコードを記憶するのに利用可能なス
ペースがデータバッファ101内に全く無いことから、こ
の段階で再び上位コンピュータ103は待機状態を入力す
るよう信号を受ける。しかしながら段階202において、
チャネルアダプタ106がバッファセグメントフルビット
がセットされていないことを確認した場合、段階204に
おいて、チャネルアダプタ106は、上位コンピュータ130
がいつでもデータファイルをデータバッファ101内に書
き込むことができる状態にあることを、チャネルサイド
プロセッサ102に信号送りする。
データファイル転送の調和 段階205においては、チャネルサイドプロセッサ102
は、共用メモリ110を読みとってかかるメモリ101の未使
用レコードテーブル部分からバッファレコードテーブル
入力を得る。段階206では、チャネルサイドプロセッサ1
02は、開始アドレスをこのバッファレコードテーブル入
力内に入れる。チャネルサイドプロセッサ102は、必要
な全てのデータが中に書込まれていないためバッファテ
ーブル入力を不完全なものとしてマーキングする。段階
207では、チャネルサイドプロセッサ102は、バッファチ
ャネルポインタレジスタに、チャネルサイドプロセッサ
102局所メモリ内に記憶された次の記憶開始アドレスを
ロードする。この時点で、段階208にてチャネルサイド
プロセッサ102は共用メモリ110内の共用メモリデバイス
ロックをセットして、データバッファ101をセットアッ
プする上でチャネルサイドプロセッサ102が使用すべき
制御情報をデバイスサイドプロセッサ103が変更しない
ようにし、又チャネルサイドプロセッサ102が共用メモ
リー110内に書込んでいる制御情報に重ね書きすること
になるオペレーションをデバイスサイドプロセッサ103
が実行しないようにする。段階209では、チャネルサイ
ドプロセッサは、データバッファハードウェア内のバリ
ヤアドレスレジスタ内にどの値をロードすべきかを決定
する。これは、次のような擬似コード記述オペレーショ
ンを用いて達成される。
は、共用メモリ110を読みとってかかるメモリ101の未使
用レコードテーブル部分からバッファレコードテーブル
入力を得る。段階206では、チャネルサイドプロセッサ1
02は、開始アドレスをこのバッファレコードテーブル入
力内に入れる。チャネルサイドプロセッサ102は、必要
な全てのデータが中に書込まれていないためバッファテ
ーブル入力を不完全なものとしてマーキングする。段階
207では、チャネルサイドプロセッサ102は、バッファチ
ャネルポインタレジスタに、チャネルサイドプロセッサ
102局所メモリ内に記憶された次の記憶開始アドレスを
ロードする。この時点で、段階208にてチャネルサイド
プロセッサ102は共用メモリ110内の共用メモリデバイス
ロックをセットして、データバッファ101をセットアッ
プする上でチャネルサイドプロセッサ102が使用すべき
制御情報をデバイスサイドプロセッサ103が変更しない
ようにし、又チャネルサイドプロセッサ102が共用メモ
リー110内に書込んでいる制御情報に重ね書きすること
になるオペレーションをデバイスサイドプロセッサ103
が実行しないようにする。段階209では、チャネルサイ
ドプロセッサは、データバッファハードウェア内のバリ
ヤアドレスレジスタ内にどの値をロードすべきかを決定
する。これは、次のような擬似コード記述オペレーショ
ンを用いて達成される。
チャネルサイドプロセッサは、データバッファハード
ウェア内のバリヤアドレスレジスタ内にどの値をロード
すべきかを決定する: 該デバイスがBRT入力を全くもたない場合 チャネルバリヤアドレスレジスタ=次のレコード開始
アドレス チャネル新規バリヤアドレスレジスタ=次のレコード
開始アドレス そうでない場合(つまり少なくとも1つのBRT入力が
ある場合) チャネルバリヤアドレスレジスタ=第1のBRT入力の
レコード開始アドレス 第2のBRT入力が全く無い場合 チャネル新規バリヤアドレスレジスタ=次のレコード
開始アドレス そうでない場合(つまり第2のBRT入力がある場合) チャネル新規バリヤアドレスレジスタ=第2のBRT入
力の開始アドレス Endif(1つのBRT入力のみ) Endif(BRT入力無し) 当初、データバッファ101内に記憶されたデータレコ
ードもテープ駆動装置140と結びつけられたバッファレ
コードテーブル内のBTR入力も全く無く、従ってチャネ
ルサイドプロセッサ102はチャネルバリヤアドレスレジ
スタとチャネル新規バリヤアドレスレジスタの両方に次
のレコード開始アドレスをロードする。段階215におい
て、チャネルサイドプロセッサ102はテープ駆動装置140
の識別を、共用メモリー110内のデバイス結合式チャネ
ル転送入力内にロードする。かくして、デバイスアダプ
タ107を通してデータバッファからテープ駆動装置140ま
で書込むことによってこのデバイスのバッファセグメン
トからデバイスサイドプロセッサ103が何らかのレコー
ドを除去する場合、チャネルサイドデータバッファ論理
内のバリヤアドレスを最新の状態に保つ責任が、デバイ
スサイドプロセッサ103に与えられる。段階211では、チ
ャネルサイドプロセッサ102はバッファレコードテーブ
ル入力をとり、それをテープ駆動装置140と結びつけら
れたバッファレコードテーブル108に付加する。ひとた
びこのレコードが共用メモリ110のバッファレコードテ
ーブル108部分内に書込まれると、段階212でチャネルサ
イドプロセッサ102は共用メモリ110のための共用メモリ
ーデバイスロックを解放し、そのためチャネルサイドプ
ロセッサ102及びデバイスサイドプロセッサ103が共用メ
モリ110を使用できるようになる。
ウェア内のバリヤアドレスレジスタ内にどの値をロード
すべきかを決定する: 該デバイスがBRT入力を全くもたない場合 チャネルバリヤアドレスレジスタ=次のレコード開始
アドレス チャネル新規バリヤアドレスレジスタ=次のレコード
開始アドレス そうでない場合(つまり少なくとも1つのBRT入力が
ある場合) チャネルバリヤアドレスレジスタ=第1のBRT入力の
レコード開始アドレス 第2のBRT入力が全く無い場合 チャネル新規バリヤアドレスレジスタ=次のレコード
開始アドレス そうでない場合(つまり第2のBRT入力がある場合) チャネル新規バリヤアドレスレジスタ=第2のBRT入
力の開始アドレス Endif(1つのBRT入力のみ) Endif(BRT入力無し) 当初、データバッファ101内に記憶されたデータレコ
ードもテープ駆動装置140と結びつけられたバッファレ
コードテーブル内のBTR入力も全く無く、従ってチャネ
ルサイドプロセッサ102はチャネルバリヤアドレスレジ
スタとチャネル新規バリヤアドレスレジスタの両方に次
のレコード開始アドレスをロードする。段階215におい
て、チャネルサイドプロセッサ102はテープ駆動装置140
の識別を、共用メモリー110内のデバイス結合式チャネ
ル転送入力内にロードする。かくして、デバイスアダプ
タ107を通してデータバッファからテープ駆動装置140ま
で書込むことによってこのデバイスのバッファセグメン
トからデバイスサイドプロセッサ103が何らかのレコー
ドを除去する場合、チャネルサイドデータバッファ論理
内のバリヤアドレスを最新の状態に保つ責任が、デバイ
スサイドプロセッサ103に与えられる。段階211では、チ
ャネルサイドプロセッサ102はバッファレコードテーブ
ル入力をとり、それをテープ駆動装置140と結びつけら
れたバッファレコードテーブル108に付加する。ひとた
びこのレコードが共用メモリ110のバッファレコードテ
ーブル108部分内に書込まれると、段階212でチャネルサ
イドプロセッサ102は共用メモリ110のための共用メモリ
ーデバイスロックを解放し、そのためチャネルサイドプ
ロセッサ102及びデバイスサイドプロセッサ103が共用メ
モリ110を使用できるようになる。
段階213では、チャネルサイドプロセッサ102はデバイ
スサイドプロセッサ103に対しチャネル書込み転送開始
メッセージを伝送する。デバイスサイドプロセッサ103
はこのメッセージを受諾し、データバッファ101内への
記憶の後にかかるデータファイルをテープ駆動装置140
に転送するためのスケジューリング活動を実行する。段
階214では、チャネルデータリンク104上でチャネルアダ
プタ106及び母線111を通したデータバッファ101までの
データファイルの転送が完了した時点で、チャネルサイ
ドプロセッサ102は、チャネルアダプタ106からチャネル
データ転送中断の終りを受けとり、誤り検査オペレーシ
ョンを実行する。データ転送中いかなる誤りも検出され
なかった場合、段階215として、チャネルサイドプロセ
ッサ102はバイトカウントならびにチャネルデータ巡回
冗長検査データビットといった誤り検査情報をかかるデ
ータファイルと結びつけられたバッファレコードテーブ
ル108内に移動させる。チャネルサイドプロセッサ102は
同様に共用メモリ110について共用メモリデバイスロッ
クをセットし、バッファレコードテーブル入力を完全な
ものとしてマーキングする。段階216では、チャネルサ
イドプロセッサ102は、いかなるデバイスも現在チャネ
ルを用いてデータを転送していないことを示すため共用
メモリ110内にチャネル転送バイト内に結合されたデバ
イスをロードする。このオペレーションがひとたび完了
すると、チャネルサイドプロセッサ102は、共用メモリ
デバイスロックをリセットして、デバイスサイドプロセ
ッサ103によるアクセスのため共用メモリ110を解放す
る。
スサイドプロセッサ103に対しチャネル書込み転送開始
メッセージを伝送する。デバイスサイドプロセッサ103
はこのメッセージを受諾し、データバッファ101内への
記憶の後にかかるデータファイルをテープ駆動装置140
に転送するためのスケジューリング活動を実行する。段
階214では、チャネルデータリンク104上でチャネルアダ
プタ106及び母線111を通したデータバッファ101までの
データファイルの転送が完了した時点で、チャネルサイ
ドプロセッサ102は、チャネルアダプタ106からチャネル
データ転送中断の終りを受けとり、誤り検査オペレーシ
ョンを実行する。データ転送中いかなる誤りも検出され
なかった場合、段階215として、チャネルサイドプロセ
ッサ102はバイトカウントならびにチャネルデータ巡回
冗長検査データビットといった誤り検査情報をかかるデ
ータファイルと結びつけられたバッファレコードテーブ
ル108内に移動させる。チャネルサイドプロセッサ102は
同様に共用メモリ110について共用メモリデバイスロッ
クをセットし、バッファレコードテーブル入力を完全な
ものとしてマーキングする。段階216では、チャネルサ
イドプロセッサ102は、いかなるデバイスも現在チャネ
ルを用いてデータを転送していないことを示すため共用
メモリ110内にチャネル転送バイト内に結合されたデバ
イスをロードする。このオペレーションがひとたび完了
すると、チャネルサイドプロセッサ102は、共用メモリ
デバイスロックをリセットして、デバイスサイドプロセ
ッサ103によるアクセスのため共用メモリ110を解放す
る。
バッファ可用性時間の計算 段階217においてチャネルサイドプロセッサ102は、バ
ッファフル状態ビットをセットすべきか否かを決定しな
ければならない。これは、まずチャネルから受けとる予
定のレコードの長さに対してバッファセグメント内の未
使用スペースの量を比較することによって達成される。
予想レコード長は、データレコードの伝送に先立ちテー
プ制御装置110へと上位コンピュータ130により伝送され
うる。本記述中、予想レコード長は当該デバイス上のか
かるデータファイル内で遭遇する最長のレコードの長さ
であると仮定されている。
ッファフル状態ビットをセットすべきか否かを決定しな
ければならない。これは、まずチャネルから受けとる予
定のレコードの長さに対してバッファセグメント内の未
使用スペースの量を比較することによって達成される。
予想レコード長は、データレコードの伝送に先立ちテー
プ制御装置110へと上位コンピュータ130により伝送され
うる。本記述中、予想レコード長は当該デバイス上のか
かるデータファイル内で遭遇する最長のレコードの長さ
であると仮定されている。
未使用スペースが予想レコード長以上である場合に
は、 バッファフル状態をセットしてはならない。そうでな
ければ、 共有メモリデバイスロックをセットする。未使用スペ
ースが予想レコード長以上である場合(ここで再び「共
有メモリーデバイスロックをテストする)、 バッファフル状態をセットしないこと、共有メモリデ
バイスロックをリセットする。そうでなければ(次のレ
コードのために充分な未使用スペースがない) デバイスが現在選択されていないか又は選択されてか
らその第1のデータ転送オペレーションをまだ開始して
いない場合(すなわち、共用メモリ内に有効な新規バリ
ヤアドレス時間の値が1つも記憶されていない場合) バッファ状態をセットし、共用メモリー内の新規バリ
ヤアドレス時間要フラグをセットして、デバイスが選択
された後にその第1のデータ転送オペレーションを開始
したときデバイスサイドプロセッサがチャネルサイドプ
ロセッサに信号を送ることができるようにする。
は、 バッファフル状態をセットしてはならない。そうでな
ければ、 共有メモリデバイスロックをセットする。未使用スペ
ースが予想レコード長以上である場合(ここで再び「共
有メモリーデバイスロックをテストする)、 バッファフル状態をセットしないこと、共有メモリデ
バイスロックをリセットする。そうでなければ(次のレ
コードのために充分な未使用スペースがない) デバイスが現在選択されていないか又は選択されてか
らその第1のデータ転送オペレーションをまだ開始して
いない場合(すなわち、共用メモリ内に有効な新規バリ
ヤアドレス時間の値が1つも記憶されていない場合) バッファ状態をセットし、共用メモリー内の新規バリ
ヤアドレス時間要フラグをセットして、デバイスが選択
された後にその第1のデータ転送オペレーションを開始
したときデバイスサイドプロセッサがチャネルサイドプ
ロセッサに信号を送ることができるようにする。
共用メモリデバイスロックをリセットする。そうでな
ければ(デバイスは現在選択されそのデータ転送を開始
した) 現在書込み中のレコードのレコード長に未使用スペー
スを加えたものが、チャネルからの受信が予想されてい
るレコードの長さよりも大きい場合、 かつデバイスサイドが、BRTリストの冒頭にあるレコ
ードを誤り状態にあるものとしてマーキングしなかった
場合、 しかも、現時点からデバイスサイドプロセッサがチャ
ネル新規バリヤアドレスをロードすることを予想した時
点までの時間が、チャネル転送が未使用スペースを充て
し終るのに必要な時間(すなわち未使用スペース/チャ
ネル転送速度)より短かい場合、 上記の場合には、 バッファフル状態をセットしないこと。共用メモリデ
バイスロックをリセットする。そうでなければ(直ちに
早期チャネル開始を行なうことができない場合)バッフ
ァフル状態をセットする。現在書込み中のレコードの長
さに未使用スペースを加えたものが、チャネルから受け
とる予定のレコードの長さより大きい場合、 共用メモリデバイスロックをリセットする。チャネル
サイドプロセッサに後で信号送りするようにチャネル再
接続タイマをロードする(デバイスサイドプロセッサが
チャネルサイドバリヤアドレスを移動させるまでの時間
(未使用スペース/チャネル速度)。かかる信号が発生
した場合、チャネルサイドプロセッサはバッファフル状
態を消去し、上位コンピュータ130が書込み移送の開始
を以前に要求している場合には、上位コンピュータ130
は、書込み転送を始めることができるということの信号
をチャネルデータリンク(104)上で受けとる。
ければ(デバイスは現在選択されそのデータ転送を開始
した) 現在書込み中のレコードのレコード長に未使用スペー
スを加えたものが、チャネルからの受信が予想されてい
るレコードの長さよりも大きい場合、 かつデバイスサイドが、BRTリストの冒頭にあるレコ
ードを誤り状態にあるものとしてマーキングしなかった
場合、 しかも、現時点からデバイスサイドプロセッサがチャ
ネル新規バリヤアドレスをロードすることを予想した時
点までの時間が、チャネル転送が未使用スペースを充て
し終るのに必要な時間(すなわち未使用スペース/チャ
ネル転送速度)より短かい場合、 上記の場合には、 バッファフル状態をセットしないこと。共用メモリデ
バイスロックをリセットする。そうでなければ(直ちに
早期チャネル開始を行なうことができない場合)バッフ
ァフル状態をセットする。現在書込み中のレコードの長
さに未使用スペースを加えたものが、チャネルから受け
とる予定のレコードの長さより大きい場合、 共用メモリデバイスロックをリセットする。チャネル
サイドプロセッサに後で信号送りするようにチャネル再
接続タイマをロードする(デバイスサイドプロセッサが
チャネルサイドバリヤアドレスを移動させるまでの時間
(未使用スペース/チャネル速度)。かかる信号が発生
した場合、チャネルサイドプロセッサはバッファフル状
態を消去し、上位コンピュータ130が書込み移送の開始
を以前に要求している場合には、上位コンピュータ130
は、書込み転送を始めることができるということの信号
をチャネルデータリンク(104)上で受けとる。
そうでなければ(充分なスペースが解放されない場
合)、 共用メモリー内に新規バリヤアドレス時間要フラグを
セットする。
合)、 共用メモリー内に新規バリヤアドレス時間要フラグを
セットする。
共用メモリデバイスロックをリセットする。デバイス
サイドが新規バリヤアドレス時間使用可能メッセージを
送った場合、バッファ満杯(フル)/空き状態が再評価
されることになる。
サイドが新規バリヤアドレス時間使用可能メッセージを
送った場合、バッファ満杯(フル)/空き状態が再評価
されることになる。
Endif Endif(ここでチャネルスタート) Endif(選択されず、又はデータ転送開始されず) Endif(未使用スペース>=レコード長) Endif(未使用スペース>=レコード長) チャネルサイドプロセッサは、チャネルに対し最終状
態を送る。
態を送る。
その間、デバイスサイドプロセッサ103は、テープ駆
動装置140に対するデータバッファ101内の以前に記憶さ
れたデータファイルの予想上の「データ転送送り」時間
を計算するべく共用メモリー110内にセットされた新規
バリヤアドレス時間要フラグに対し応答する。かかる計
算は、共用メモリ110のバッファレコードテーブル108内
のデータファイルレコードを用いることにより達成され
る。段階219では、デバイスサイドプロセッサ103は、か
かるデータファイルのための逆読み検査及び誤り検査が
完了する時点を計算し、かかる値を共用メモリ110内の
新規バリヤアドレス時間の場所にロードする。デバイス
サイドプロセッサ103は同様に、共用メモリデバイスロ
ックをセットし、共用メモリ110内のデバイス転送デー
タの場所にテープ駆動装置140の識別をロードする。こ
れがひとたびなされると、段階220において、デバイス
サイドプロセッサ103は共用メモリデバイスロックをリ
セットし、データバッファ101からテープ駆動装置140に
書込み中のデータファイルのレコード長を未使用スペー
スに加えたものが、上位コンピュータ130からチャネル
データリンク104上で受けとられる予定のデータファイ
ルのレコード長よりも大きいことを確認する。充分な余
地がある場合には、デバイスサイドプロセッサ103は、
新規バリヤアドレス時間利用可能のメッセージをチャネ
ルサイドプロセッサ102に伝送する。段階221において、
チャネルサイドプロセッサ102はデバイスサイドプロセ
ッサ103から新規バリヤアドレス利用可能メッセージを
受けとり、上位コンピュータ130からのデータファイル
の書込みを始めるため充分なスペースがデータバッファ
101内で利用可能な状態になる時点を計算する。段階222
でこの時点に達したとき、チャネルサイドプロセッサ10
2は、データバッファ101のバッファセグメントの中にレ
コード全体を受け入れるのに充分なスペースが無い場合
でさえチャネルデータリンク104上で上位コンピュータ1
30からチャネルアダプタ106がデータファイルを読みと
り始めることができるようにする。
動装置140に対するデータバッファ101内の以前に記憶さ
れたデータファイルの予想上の「データ転送送り」時間
を計算するべく共用メモリー110内にセットされた新規
バリヤアドレス時間要フラグに対し応答する。かかる計
算は、共用メモリ110のバッファレコードテーブル108内
のデータファイルレコードを用いることにより達成され
る。段階219では、デバイスサイドプロセッサ103は、か
かるデータファイルのための逆読み検査及び誤り検査が
完了する時点を計算し、かかる値を共用メモリ110内の
新規バリヤアドレス時間の場所にロードする。デバイス
サイドプロセッサ103は同様に、共用メモリデバイスロ
ックをセットし、共用メモリ110内のデバイス転送デー
タの場所にテープ駆動装置140の識別をロードする。こ
れがひとたびなされると、段階220において、デバイス
サイドプロセッサ103は共用メモリデバイスロックをリ
セットし、データバッファ101からテープ駆動装置140に
書込み中のデータファイルのレコード長を未使用スペー
スに加えたものが、上位コンピュータ130からチャネル
データリンク104上で受けとられる予定のデータファイ
ルのレコード長よりも大きいことを確認する。充分な余
地がある場合には、デバイスサイドプロセッサ103は、
新規バリヤアドレス時間利用可能のメッセージをチャネ
ルサイドプロセッサ102に伝送する。段階221において、
チャネルサイドプロセッサ102はデバイスサイドプロセ
ッサ103から新規バリヤアドレス利用可能メッセージを
受けとり、上位コンピュータ130からのデータファイル
の書込みを始めるため充分なスペースがデータバッファ
101内で利用可能な状態になる時点を計算する。段階222
でこの時点に達したとき、チャネルサイドプロセッサ10
2は、データバッファ101のバッファセグメントの中にレ
コード全体を受け入れるのに充分なスペースが無い場合
でさえチャネルデータリンク104上で上位コンピュータ1
30からチャネルアダプタ106がデータファイルを読みと
り始めることができるようにする。
段階223では、デバイスサイドプロセッサ103及びデバ
イスアダプタ107は、データバッファ101からテープ駆動
装置140までデバイスデータリンク105上で以前に書込ま
れたデータファイルを同時に転送している。このファイ
ルが書込まれた時点で、デバイスサイドプロセッサ103
はテープ駆動装置140に転送されたデータファイルにつ
いての誤り検査を実行する。かかる誤り検査が合格とし
て完了した場合、データバッファ101内にちょうど書込
まれたばかりのデータレコードを記憶する必要性はもは
やない。デバイスサイドプロセッサ103は、データバッ
ファ101に、チャネル新規バリヤアドレスレジスタの中
味をチャネルバリヤアドレスレジスタ内に転送させ、テ
ープ駆動装置141に転送されたばかりのデータレコード
をもう1つのレコードが重ね書きできるようにする。段
階224では、チャネルサイドプロセッサ102及びチャネル
アダプタ106は、データバッファ101からテープ駆動装置
140へと転送されたばかりのデータファイルを重ね書き
する。これは、ここでこのバッファセグメントスペース
がデバイスサイドプロセッサ103により解放されている
からである。かかるデータファイル転送が完了した時点
で、チャネルサイドプロセッサ102はチャネルアダプタ1
06からチャネルデータ転送中断(割込み)の終りを受け
とり、誤りルーチンを実行する。データファイルが首尾
良くデータバッファ101に転送されたならば、チャネル
サイドプロセッサ102は、バイトカウントならびにチャ
ネルデータ巡回冗長検査ビットといった誤り検査情報
を、かかるデータファイルに結びつけられたバッファレ
コードテーブル入力108内に書込む。チャネルサイドプ
ロセッサ102は同様に、完全かつ誤り無しのものとして
バッファレコードテーブル入力をマーキングし、共用メ
モリー110内の未使用スペース入力の量を更新する。チ
ャネルサイドプロセッサ102は同様に、チャネルデータ
リンク104上でいかなるデバイスもチャネルデータ転送
を行なっていないことを示すよう、チャネル転送バイト
内に結合されたデバイスをリセットする。これは、ファ
イルの同時転送を完成させる。
イスアダプタ107は、データバッファ101からテープ駆動
装置140までデバイスデータリンク105上で以前に書込ま
れたデータファイルを同時に転送している。このファイ
ルが書込まれた時点で、デバイスサイドプロセッサ103
はテープ駆動装置140に転送されたデータファイルにつ
いての誤り検査を実行する。かかる誤り検査が合格とし
て完了した場合、データバッファ101内にちょうど書込
まれたばかりのデータレコードを記憶する必要性はもは
やない。デバイスサイドプロセッサ103は、データバッ
ファ101に、チャネル新規バリヤアドレスレジスタの中
味をチャネルバリヤアドレスレジスタ内に転送させ、テ
ープ駆動装置141に転送されたばかりのデータレコード
をもう1つのレコードが重ね書きできるようにする。段
階224では、チャネルサイドプロセッサ102及びチャネル
アダプタ106は、データバッファ101からテープ駆動装置
140へと転送されたばかりのデータファイルを重ね書き
する。これは、ここでこのバッファセグメントスペース
がデバイスサイドプロセッサ103により解放されている
からである。かかるデータファイル転送が完了した時点
で、チャネルサイドプロセッサ102はチャネルアダプタ1
06からチャネルデータ転送中断(割込み)の終りを受け
とり、誤りルーチンを実行する。データファイルが首尾
良くデータバッファ101に転送されたならば、チャネル
サイドプロセッサ102は、バイトカウントならびにチャ
ネルデータ巡回冗長検査ビットといった誤り検査情報
を、かかるデータファイルに結びつけられたバッファレ
コードテーブル入力108内に書込む。チャネルサイドプ
ロセッサ102は同様に、完全かつ誤り無しのものとして
バッファレコードテーブル入力をマーキングし、共用メ
モリー110内の未使用スペース入力の量を更新する。チ
ャネルサイドプロセッサ102は同様に、チャネルデータ
リンク104上でいかなるデバイスもチャネルデータ転送
を行なっていないことを示すよう、チャネル転送バイト
内に結合されたデバイスをリセットする。これは、ファ
イルの同時転送を完成させる。
早期デバイス開始での書込み 早期デバイス開始データ転送モードでの書込みによる
と、テープ駆動装置140は、上位コンピュータ130からデ
ータバッファ101へのかかるデータファイルの転送の完
了に先立ちデータファイルを書込み始めることができ
る。中でもデータファイルの長さを決定することができ
るように上位コンピュータ130からデータバッファ101へ
のデータファイルのこの転送が完了されるのを待つので
はなく、デバイスサイドプロセッサ103は、不完全なデ
ータファイルの書込みを開始する。数多くのケースにお
いて上位コンピュータ130からデータバッファ101へのデ
ータファイルの転送が完了するのを待つことはテープ駆
動装置をテープ制御装置100により無理やり選択解除さ
せることに通じることから、上述のオペレーションの実
行は大量の時間を節約することができる。このとき、テ
ープ制御装置100は、ひとたびデータファイルの転送が
完了した時点で、テープ駆動装置140を再度選択し、再
位置づけサイクルを進行させ、テープ駆動装置140上の
磁気テープがもう1つのデータレコードを書込むのに適
切に位置づけされるようにする。
と、テープ駆動装置140は、上位コンピュータ130からデ
ータバッファ101へのかかるデータファイルの転送の完
了に先立ちデータファイルを書込み始めることができ
る。中でもデータファイルの長さを決定することができ
るように上位コンピュータ130からデータバッファ101へ
のデータファイルのこの転送が完了されるのを待つので
はなく、デバイスサイドプロセッサ103は、不完全なデ
ータファイルの書込みを開始する。数多くのケースにお
いて上位コンピュータ130からデータバッファ101へのデ
ータファイルの転送が完了するのを待つことはテープ駆
動装置をテープ制御装置100により無理やり選択解除さ
せることに通じることから、上述のオペレーションの実
行は大量の時間を節約することができる。このとき、テ
ープ制御装置100は、ひとたびデータファイルの転送が
完了した時点で、テープ駆動装置140を再度選択し、再
位置づけサイクルを進行させ、テープ駆動装置140上の
磁気テープがもう1つのデータレコードを書込むのに適
切に位置づけされるようにする。
以下の記述では、データバッファ101内に単一のデー
タレコードが記憶され、かかるレコードは、上位コンピ
ュータ130がかかるコンピュータからデータバッファ101
を通りテープ駆動装置までのデータファイルの転送を要
求するのと同時にテープ駆動装置140上に書き込まれつ
つある、ということを仮定している。従って、デバイス
アダプタ107は、同じタイプの駆動装置140向のもう1つ
のデータファイルがデータバッファ101内にいつでも書
き込まれうる状態にあるとき、データバッファ101内の
最後のレコードをテープ駆動装置140に読みとろうとす
る。早期開始モードデータ転送装置は2つのデータファ
イル書込みオペレーションを連結し、上位コンピュータ
130からデータ制御装置100を介してテープ駆動装置140
内に直接データファイルが最小限の遅延で流れるよう
に、データバッファ101内に書き込まれたこのデータフ
ァイルの一部分をテープ駆動装置140に書込むことと、
上位コンピュータ130からデータバッファ101までこの新
規データファイルを同時転送することを調和させる。こ
れらのオペレーションのインターリーブは、データファ
イル書込みオペレーションを実行する時間的に最も有効
な方法を提供する。
タレコードが記憶され、かかるレコードは、上位コンピ
ュータ130がかかるコンピュータからデータバッファ101
を通りテープ駆動装置までのデータファイルの転送を要
求するのと同時にテープ駆動装置140上に書き込まれつ
つある、ということを仮定している。従って、デバイス
アダプタ107は、同じタイプの駆動装置140向のもう1つ
のデータファイルがデータバッファ101内にいつでも書
き込まれうる状態にあるとき、データバッファ101内の
最後のレコードをテープ駆動装置140に読みとろうとす
る。早期開始モードデータ転送装置は2つのデータファ
イル書込みオペレーションを連結し、上位コンピュータ
130からデータ制御装置100を介してテープ駆動装置140
内に直接データファイルが最小限の遅延で流れるよう
に、データバッファ101内に書き込まれたこのデータフ
ァイルの一部分をテープ駆動装置140に書込むことと、
上位コンピュータ130からデータバッファ101までこの新
規データファイルを同時転送することを調和させる。こ
れらのオペレーションのインターリーブは、データファ
イル書込みオペレーションを実行する時間的に最も有効
な方法を提供する。
段階400では、チャネルアダプタ106はチャネルデータ
リンク104上で、上位コンピュータ130から書込み指令を
受けとる。チャネルアダプタ106は同様に、かかるデー
タファイルの受入れのためデータバッファ101内に充分
な余地があるように、段階401においてデータバッファ1
01のバッファフルビットがセットされていないことを見
極める。段階403では、チャネルアダプタ106はチャネル
サイドプロセッサ102に対して、上位コンピュータ130か
ら書込み指令が受けとられたことを信号送りする。段階
404では、チャネルサイドプロセッサ102は、上位コンピ
ュータ130から転送されるべきこのデータファイルのた
めのバッファレコードテーブル入力を共用メモリ110内
に作成する。チャネルサイドプロセッサ102は同様に、
データバッファ論理及びチャネル転送バイト内に結合さ
れたデバイスをセットアップし、チャネル書込み転送オ
ペレーションを開始する。早期チャネル開始での書込み
に関して前述したプロセスにおいては、ここで行なわれ
るオペレーションは、テープ制御装置100によりすでに
選択されており活動状態にあって上位コンピュータ130
により伝送されつつあるものの前のデータレコードを受
けとっている。
リンク104上で、上位コンピュータ130から書込み指令を
受けとる。チャネルアダプタ106は同様に、かかるデー
タファイルの受入れのためデータバッファ101内に充分
な余地があるように、段階401においてデータバッファ1
01のバッファフルビットがセットされていないことを見
極める。段階403では、チャネルアダプタ106はチャネル
サイドプロセッサ102に対して、上位コンピュータ130か
ら書込み指令が受けとられたことを信号送りする。段階
404では、チャネルサイドプロセッサ102は、上位コンピ
ュータ130から転送されるべきこのデータファイルのた
めのバッファレコードテーブル入力を共用メモリ110内
に作成する。チャネルサイドプロセッサ102は同様に、
データバッファ論理及びチャネル転送バイト内に結合さ
れたデバイスをセットアップし、チャネル書込み転送オ
ペレーションを開始する。早期チャネル開始での書込み
に関して前述したプロセスにおいては、ここで行なわれ
るオペレーションは、テープ制御装置100によりすでに
選択されており活動状態にあって上位コンピュータ130
により伝送されつつあるものの前のデータレコードを受
けとっている。
不完全な書込みデータファイル 段階406では、デバイス書込み転送が完了した時点
で、デバイスサイドプロセッサ103は、データファイル
が誤り無しでデータバッファ101からテープ駆動装置140
に転送されたか否かを決定するべくそのルーチン誤り検
査シーケンスを実行する。このオペレーションが段階40
7で首尾よく完了されると、デバイスサイドプロセッサ1
03は、上位コンピュータ130からテープ駆動装置140まで
転送されるべきデータファイルがあるため、テープ駆動
装置140の選択を続行することができることを決定す
る。このオペレーションは、バッファレコードテーブル
108内に入力を読み込むため共用メモリー110のための共
用メモリデバイスロックをセットするデバイスサイドプ
ロセッサ103によって実行される。バッファレコードテ
ーブル108内では、選択されたテープ駆動装置140に対す
る入力の下でデバイスサイドプロセッサ103は、中にバ
ッファレコードテーブル入力があるもののかかるレコー
ドテーブル入力は不完全なものとしてマーキングされて
いることを発見する。デバイスサイドプロセッサ103
は、上位コンピュータ130がテープ駆動装置140内へのロ
ーディングのためデータバッファ101内にデータファイ
ルを書込み中であるがかかる転送オペレーションはまだ
完了していないという状況を認識する。
で、デバイスサイドプロセッサ103は、データファイル
が誤り無しでデータバッファ101からテープ駆動装置140
に転送されたか否かを決定するべくそのルーチン誤り検
査シーケンスを実行する。このオペレーションが段階40
7で首尾よく完了されると、デバイスサイドプロセッサ1
03は、上位コンピュータ130からテープ駆動装置140まで
転送されるべきデータファイルがあるため、テープ駆動
装置140の選択を続行することができることを決定す
る。このオペレーションは、バッファレコードテーブル
108内に入力を読み込むため共用メモリー110のための共
用メモリデバイスロックをセットするデバイスサイドプ
ロセッサ103によって実行される。バッファレコードテ
ーブル108内では、選択されたテープ駆動装置140に対す
る入力の下でデバイスサイドプロセッサ103は、中にバ
ッファレコードテーブル入力があるもののかかるレコー
ドテーブル入力は不完全なものとしてマーキングされて
いることを発見する。デバイスサイドプロセッサ103
は、上位コンピュータ130がテープ駆動装置140内へのロ
ーディングのためデータバッファ101内にデータファイ
ルを書込み中であるがかかる転送オペレーションはまだ
完了していないという状況を認識する。
デバイスサイドプロセッサは段階408にて共用メモリ
デバイスロックをリセットし、上位コンピュータ130か
らデータバッファ101を通しテープ駆動装置140までチャ
ネルアダプタ106によって書込まれつつあるデータファ
イルを読みとるようデバイスアダプタ107を活動化させ
る。かかるプロセスの一部として、デバイスサイドプロ
セッサ103は、かかるデータファイルの開始アドレスを
データバッファ101内に入力し、かかるレコードを転送
するためデバイスアダプタ107の書込み経路部分を活動
化させる。デバイスサイドプロセッサ103は同様に、か
かる早期開始モードデータ転送を通常の書込みオペレー
ションと区別するためデータバッファ101を「最終書込
みアドレスにて停止」モードにセットする。段階409に
おいて、チャネルデータ転送がチャネルアダプタ106に
より完了された時点で、データバッファ101のチャネル
サイドは、データバッファ101のバッファメモリー内に
データファイルの最後のワードを書込む。データバッフ
ァ制御論理のデバイスサイド部分は、最終書込みアドレ
スにて停止モードで動作しているため、データバッファ
内に書込まれたこのデータの最終ワードは、データバッ
ファ制御論理のデバイスサイドがデータレコードの終り
に達した時点を見極めることができるように、記憶され
る。チャネルサイドプロセッサ102は、チャネルアダプ
タ106からチャネル転送中断(割込み)の終りを受けと
り、かかるデータファイルが誤りなしで転送されたか否
を決定するため誤り検査シーケンスを実行する。データ
ファイルが首尾よく転送された場合、チャネルサイドプ
ロセッサ102はデータファイルバイトカウントならび
に、巡回冗長検査バイトといった誤り検査情報を、かか
るデータファイルと結びつけられたバッファレコードテ
ーブル入力内に転送する。このときチャネルサイドプロ
セッサ102は共用メモリデバイスロックをセットし、か
かるデータファイルと結びつけられたバッファレコード
テーブル入力を完全かつ誤りのないものとしてマーキン
グし、共用メモリ110のバッファセグメント部分内の未
使用スペースの量を更新する。チャネル転送バイト内に
結合されたデバイスも同様に、チャネルデータリンク10
4上ではもはやデータ転送が行なわれていないことを示
すべくリセットされる。段階411では、チャネルサイド
プロセッサ102は、デバイスサイドプロセッサ103による
アクセスのため共用メモリを解放するため、共用メモリ
ーデバイスロックをリセットする。その間、デバイスサ
イドプロセッサ103及びデバイスサイドアダプタ107は、
このデータファイルがデータバッファ101内に書込まれ
るにつれてこれをテープ駆動装置140に転送してきた。
段階412においてデバイスサイドプロセッサ103がデバイ
スアダプタ107及びデータバッファ101から、読みとられ
たデータの書込み転送及び逆読み検査が完了したことの
表示を受けとった場合、かかるプロセッサは、そのデー
タファイルが誤り無しでテープ駆動装置140に書込まれ
たか否かを決定するためかかるデータファイルについて
の誤り検査シーケンスを実行する。かかる検査オペレー
ションは、上位コンピュータ130からのデータファイル
転送の完了時点でチャネルサイドプロセッサ102により
バッファレコードテーブル108内に書込まれたばかりの
情報を用いて達成される。テープ駆動装置140へのデー
タファイル書込みオペレーションが首尾良く完了した場
合、デバイスサイドプロセッサ103はかかるデータ書込
みオペレーションが成功裡に完了したことを表示する。
デバイスロックをリセットし、上位コンピュータ130か
らデータバッファ101を通しテープ駆動装置140までチャ
ネルアダプタ106によって書込まれつつあるデータファ
イルを読みとるようデバイスアダプタ107を活動化させ
る。かかるプロセスの一部として、デバイスサイドプロ
セッサ103は、かかるデータファイルの開始アドレスを
データバッファ101内に入力し、かかるレコードを転送
するためデバイスアダプタ107の書込み経路部分を活動
化させる。デバイスサイドプロセッサ103は同様に、か
かる早期開始モードデータ転送を通常の書込みオペレー
ションと区別するためデータバッファ101を「最終書込
みアドレスにて停止」モードにセットする。段階409に
おいて、チャネルデータ転送がチャネルアダプタ106に
より完了された時点で、データバッファ101のチャネル
サイドは、データバッファ101のバッファメモリー内に
データファイルの最後のワードを書込む。データバッフ
ァ制御論理のデバイスサイド部分は、最終書込みアドレ
スにて停止モードで動作しているため、データバッファ
内に書込まれたこのデータの最終ワードは、データバッ
ファ制御論理のデバイスサイドがデータレコードの終り
に達した時点を見極めることができるように、記憶され
る。チャネルサイドプロセッサ102は、チャネルアダプ
タ106からチャネル転送中断(割込み)の終りを受けと
り、かかるデータファイルが誤りなしで転送されたか否
を決定するため誤り検査シーケンスを実行する。データ
ファイルが首尾よく転送された場合、チャネルサイドプ
ロセッサ102はデータファイルバイトカウントならび
に、巡回冗長検査バイトといった誤り検査情報を、かか
るデータファイルと結びつけられたバッファレコードテ
ーブル入力内に転送する。このときチャネルサイドプロ
セッサ102は共用メモリデバイスロックをセットし、か
かるデータファイルと結びつけられたバッファレコード
テーブル入力を完全かつ誤りのないものとしてマーキン
グし、共用メモリ110のバッファセグメント部分内の未
使用スペースの量を更新する。チャネル転送バイト内に
結合されたデバイスも同様に、チャネルデータリンク10
4上ではもはやデータ転送が行なわれていないことを示
すべくリセットされる。段階411では、チャネルサイド
プロセッサ102は、デバイスサイドプロセッサ103による
アクセスのため共用メモリを解放するため、共用メモリ
ーデバイスロックをリセットする。その間、デバイスサ
イドプロセッサ103及びデバイスサイドアダプタ107は、
このデータファイルがデータバッファ101内に書込まれ
るにつれてこれをテープ駆動装置140に転送してきた。
段階412においてデバイスサイドプロセッサ103がデバイ
スアダプタ107及びデータバッファ101から、読みとられ
たデータの書込み転送及び逆読み検査が完了したことの
表示を受けとった場合、かかるプロセッサは、そのデー
タファイルが誤り無しでテープ駆動装置140に書込まれ
たか否かを決定するためかかるデータファイルについて
の誤り検査シーケンスを実行する。かかる検査オペレー
ションは、上位コンピュータ130からのデータファイル
転送の完了時点でチャネルサイドプロセッサ102により
バッファレコードテーブル108内に書込まれたばかりの
情報を用いて達成される。テープ駆動装置140へのデー
タファイル書込みオペレーションが首尾良く完了した場
合、デバイスサイドプロセッサ103はかかるデータ書込
みオペレーションが成功裡に完了したことを表示する。
付加的なデータ転送 まだ記述していない類似のオペレーションが2つ残っ
ている。すなわち、テープ駆動装置140からデータバッ
ファ101までのデータファイルの転送の完了に先立って
データバッファ101から上位コンピュータ130がデータフ
ァイルを読みとれるようにするデータ転送モードである
早期チャネル開始での読みとりである。テープ制御装置
100のオペレーション及びかかるオペレーションのため
の早期開始モードデータ転送装置は、前述の早期開始で
の書込みオペレーションと類似しており、従ってここで
は詳述しない。早期開始モードデータ転送装置120によ
り実行できる残りのオペレーションは、早期デバイス開
始での読取りオペレーションである。これは、テープ駆
動機構140により読みとられたレコード全てを記憶する
のに充分な余地がデータバッファ101内にできないうち
にデータバッファ101内へのデータファイルの読みとり
をテープ駆動装置140が行なえるようにするデータ転送
モードである。これは、上位コンピュータ130がデータ
バッファ101からデータファイルを読みとりかくしてデ
ータバッファ101内のバッファセグメントスペースを解
放しつつあるような読取りオペレーションが同時に存在
する場合にのみ起こる。かかるオペレーションは、前述
の早期チャネル開始オペレーションと類似しているた
め、ここでは詳述しない。
ている。すなわち、テープ駆動装置140からデータバッ
ファ101までのデータファイルの転送の完了に先立って
データバッファ101から上位コンピュータ130がデータフ
ァイルを読みとれるようにするデータ転送モードである
早期チャネル開始での読みとりである。テープ制御装置
100のオペレーション及びかかるオペレーションのため
の早期開始モードデータ転送装置は、前述の早期開始で
の書込みオペレーションと類似しており、従ってここで
は詳述しない。早期開始モードデータ転送装置120によ
り実行できる残りのオペレーションは、早期デバイス開
始での読取りオペレーションである。これは、テープ駆
動機構140により読みとられたレコード全てを記憶する
のに充分な余地がデータバッファ101内にできないうち
にデータバッファ101内へのデータファイルの読みとり
をテープ駆動装置140が行なえるようにするデータ転送
モードである。これは、上位コンピュータ130がデータ
バッファ101からデータファイルを読みとりかくしてデ
ータバッファ101内のバッファセグメントスペースを解
放しつつあるような読取りオペレーションが同時に存在
する場合にのみ起こる。かかるオペレーションは、前述
の早期チャネル開始オペレーションと類似しているた
め、ここでは詳述しない。
本発明の特定の実施態様を開示してきたが、添付のク
レームの範囲内での変化も可能であり、考慮されてい
る。発明の要約及びここに示されている明確な開示に含
み込まれているものに制限する意図は全く存在しない。
上述の装置は、本発明の原理の応用を例証するものであ
る。通常、当業者は、本発明の精神及び範囲から逸脱す
ることなく他の配置を考案することが可能である。
レームの範囲内での変化も可能であり、考慮されてい
る。発明の要約及びここに示されている明確な開示に含
み込まれているものに制限する意図は全く存在しない。
上述の装置は、本発明の原理の応用を例証するものであ
る。通常、当業者は、本発明の精神及び範囲から逸脱す
ることなく他の配置を考案することが可能である。
フロントページの続き (56)参考文献 特開 昭61−283952(JP,A) 特開 昭63−198449(JP,A) 特開 昭59−72539(JP,A) 特開 昭60−29852(JP,A) 特開 昭63−142455(JP,A) 特開 昭55−134470(JP,A) 特開 昭59−144929(JP,A) 米国特許4333144(US,A) 米国特許4530051(US,A) 米国特許4451882(US,A) 米国特許4602331(US,A) 米国特許4571671(US,A) 米国特許4258418(US,A) (58)調査した分野(Int.Cl.6,DB名) G06F 5/16 WPI EPAT
Claims (8)
- 【請求項1】少くとも1個以上のホストコンピュータを
少くとも1個以上のテープ駆動部と相互接続させ、それ
らの間でデータファイルを転送するテープ駆動制御ユニ
ット装置であって、該テープ駆動制御ユニットが現在デ
ータファイルの転送を実行している間に、該テープ駆動
制御ユニットを介して、データファイルの転送を開始す
るための手段を備えたものであって、該装置は: 上記ホストコンピュータと上記テープ駆動部の間で通過
中の複数のデータファイルを格納する記憶手段; 上記1つのホストコンピュータから上記テープ駆動部へ
選択されたデータファイルの転送を要求する上記ホスト
コンピュータの1つに応答して、上記格納用手段内に予
め格納されたデータファイルが上記格納用手段から上記
テープ駆動部の1つに現在転送されているかどうかを決
定する手段; 上記要求されたデータファイルの転送に対応して、上記
格納手段内の未使用記憶容量を決定する手段; 上記選択されたデータファイルを格納するのに十分でな
い上記未使用記憶容量に対応して、上記未使用記憶容量
・プラス・上記現在転送中のデータファイルの占有する
記憶容量の和を計算する手段;および 上記計算手段に対応して、上記現在実行している転送の
完了するや否や、上記データ転送が上記記憶容量の計算
された和を消費するように、上記転送されたデータファ
イルを上記記憶手段への転送開始を要求する上記1台の
ホストコンピュータに制御信号を送信する手段; とを具備する、テープ駆動制御ユニット装置。 - 【請求項2】該未使用の記憶容量が該選択されたデータ
ファイルを格納するのに十分である場合に限って、上記
現在実行中のデータファイルの転送とは独立に、上記要
求されたデータファイルの転送を開始する指示を与える
手段を更に具備する、請求の範囲第1項記載のテープ駆
動制御ユニット装置。 - 【請求項3】現在転送しているデータファイルのみが上
記記憶手段に格納されることを指示する上記決定手段に
対応して、上記要求されるデータファイルの転送の開始
を指令する手段を更に具備する、請求の範囲第1項記載
のテープ駆動制御ユニット装置。 - 【請求項4】上記現在実行中のデータファイルの転送の
完了に対応して、上記選択されたデータファイルの残部
が上記ホストコンピュータにより上記記憶手段内に入力
されている時に、上記記憶手段から上記1つのテープ駆
動部に上記選択されたデータファイルの一部分の転送の
開始を指令する手段を具備する、請求の範囲第3項記載
のテープ駆動制御ユニット装置。 - 【請求項5】メモリを備え、また少くとも1台のホスト
コンピュータをデータファイルを転送するための少くと
も1つのテープ駆動部と相互接続するテープドライブ制
御ユニットの操作方法において、上記テープドライブ制
御ユニットが現在データファイルの転送を実行している
間に、上記テープドライブ制御ユニットを介してデータ
ファイルの転送を開始するものであって、該方法は: 上記メモリ内に、上記ホストコンピュータと上記テープ
駆動部との間で輸送中である複数のデータファイルを格
納する段階; 上記1台のホストコンピュータから上記テープ駆動部へ
選択されたデータファイルの転送を要求する上記ホスト
コンピュータの1台に対応して、上記メモリ内に予め格
納されたデータファイルが、上記メモリから上記テープ
駆動部の一つに現在転送されているかどうかを決定する
段階; 上記メモリ内で未使用の記憶容量の量を表示する段階; 上記未使用の記憶容量が上記選択されたデータファイル
を格納するのに不十分である場合に、上記未使用の記憶
容量プラス上記現在転送中のデータファイルが占有する
記憶容量との和を計算する段階; 制御信号を、上記1つのホストコンピュータが上記選択
されたデータファイルの上記メモリへの転送を開始する
ことを要求して上記1つのホストコンピュータに送信す
る段階であって、上記要求されたデータファイルの転送
が、上記現在実行中の転送の完了するや否や直ちに、上
記計算された記憶容量の和を消費するようになっている
もの; を具備する方法。 - 【請求項6】未使用の記憶容量が選択されたデータファ
イルを格納するのに十分である場合に限って、上記現在
実行中のデータファイルの転送とは無関係に、上記要求
されたデータファイルの転送の開始を指示する段階; を更に具備する請求の範囲第5項記載の方法。 - 【請求項7】現在転送中のデータファイルのみが上記メ
モリ内に格納されることを指示する決定する手段に対応
して、上記要求されたデータファイルの転送を開始する
段階; を更に具備する請求の範囲第5項記載の方法。 - 【請求項8】上記現在実行中のデータファイルの転送の
完了時に、上記転送されたデータファイルの残りが上記
メモリへ上記ホストコンピュータにより入力されている
時、上記メモリから、現在上記メモリ内に格納された上
記選択されたデータファイルの一部分の上記1つのテー
プ駆動部への転送の開始指示を与える段階; を更に具備する、請求の範囲第7項記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14866388A | 1988-01-27 | 1988-01-27 | |
US148,663 | 1988-01-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03503690A JPH03503690A (ja) | 1991-08-15 |
JP2807010B2 true JP2807010B2 (ja) | 1998-09-30 |
Family
ID=22526779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1502263A Expired - Fee Related JP2807010B2 (ja) | 1988-01-27 | 1989-01-20 | ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0397778B1 (ja) |
JP (1) | JP2807010B2 (ja) |
CA (1) | CA1322607C (ja) |
DE (1) | DE68925114T2 (ja) |
WO (1) | WO1989007296A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0468112B1 (en) * | 1990-07-25 | 1995-09-06 | Hewlett-Packard Limited | Digital data tape reading device |
US5155814A (en) * | 1990-08-31 | 1992-10-13 | International Business Machines Corporation | Nonsynchronous channel/dasd communication system |
EP0487901A3 (en) * | 1990-11-29 | 1992-09-23 | Hewlett-Packard Company | Disk controller using a video ram |
EP0528273B1 (en) * | 1991-08-16 | 1999-10-27 | Fujitsu Limited | Buffer memory and method of managing the same |
US5473763A (en) * | 1993-08-02 | 1995-12-05 | Advanced Micro Devices, Inc. | Interrupt vector method and apparatus |
US7159005B1 (en) | 1998-10-16 | 2007-01-02 | International Business Machines Corporation | Methods, systems and computer program products for restartable multiplexed file transfers |
JP5089896B2 (ja) | 2006-03-17 | 2012-12-05 | 株式会社日立製作所 | マイクロプロセッサの負荷分散機能を備えたストレージシステム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4258418A (en) | 1978-12-28 | 1981-03-24 | International Business Machines Corporation | Variable capacity data buffer system |
US4333144A (en) | 1980-02-05 | 1982-06-01 | The Bendix Corporation | Task communicator for multiple computer system |
US4451882A (en) | 1981-11-20 | 1984-05-29 | Dshkhunian Valery | Data processing system |
US4530051A (en) | 1982-09-10 | 1985-07-16 | At&T Bell Laboratories | Program process execution in a distributed multiprocessor system |
US4571671A (en) | 1983-05-13 | 1986-02-18 | International Business Machines Corporation | Data processor having multiple-buffer adapter between a system channel and an input/output bus |
US4602331A (en) | 1983-06-30 | 1986-07-22 | Burroughs Corporation | Magnetic tape-data link processor providing automatic data transfer |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
GB2044499B (en) * | 1979-03-12 | 1983-11-16 | Digital Equipment Corp | Data processing system |
US4309755A (en) * | 1979-08-22 | 1982-01-05 | Bell Telephone Laboratories, Incorporated | Computer input/output arrangement for enabling a simultaneous read/write data transfer |
NL8002787A (nl) * | 1980-05-14 | 1981-12-16 | Philips Nv | Multiprocessor-rekenmachinesysteem voor het uitvoeren van een recursief algorithme. |
US4412286A (en) * | 1980-09-25 | 1983-10-25 | Dowd Brendan O | Tightly coupled multiple instruction multiple data computer system |
US4458316A (en) * | 1981-03-06 | 1984-07-03 | International Business Machines Corporation | Queuing commands in a peripheral data storage system |
US4493028A (en) * | 1982-02-02 | 1985-01-08 | International Business Machines Corporation | Dual mode I/O |
US4457664A (en) * | 1982-03-22 | 1984-07-03 | Ade Corporation | Wafer alignment station |
US4490788A (en) * | 1982-09-29 | 1984-12-25 | Schlumberger Technology Corporation | Well-logging data processing system having segmented serial processor-to-peripheral data links |
JPS5972539A (ja) * | 1982-10-18 | 1984-04-24 | Nippon Telegr & Teleph Corp <Ntt> | デ−タ転送方式 |
JPS59144929A (ja) * | 1983-02-04 | 1984-08-20 | Mitsubishi Electric Corp | 周辺機器制御装置 |
JPS6029852A (ja) * | 1983-07-14 | 1985-02-15 | Fuji Electric Co Ltd | フアイル管理方式 |
JPS61283952A (ja) * | 1985-06-10 | 1986-12-13 | Mitsubishi Electric Corp | デ−タ転送装置 |
JPS63142455A (ja) * | 1986-12-05 | 1988-06-14 | Hitachi Ltd | 半導体記憶装置 |
JP2590859B2 (ja) * | 1987-02-12 | 1997-03-12 | 日本電気株式会社 | 情報処理装置における通信処理のメモリ管理方式 |
-
1989
- 1989-01-20 JP JP1502263A patent/JP2807010B2/ja not_active Expired - Fee Related
- 1989-01-20 DE DE68925114T patent/DE68925114T2/de not_active Expired - Fee Related
- 1989-01-20 EP EP89902435A patent/EP0397778B1/en not_active Expired - Lifetime
- 1989-01-20 WO PCT/US1989/000227 patent/WO1989007296A1/en active IP Right Grant
- 1989-01-25 CA CA000589145A patent/CA1322607C/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4258418A (en) | 1978-12-28 | 1981-03-24 | International Business Machines Corporation | Variable capacity data buffer system |
US4333144A (en) | 1980-02-05 | 1982-06-01 | The Bendix Corporation | Task communicator for multiple computer system |
US4451882A (en) | 1981-11-20 | 1984-05-29 | Dshkhunian Valery | Data processing system |
US4530051A (en) | 1982-09-10 | 1985-07-16 | At&T Bell Laboratories | Program process execution in a distributed multiprocessor system |
US4571671A (en) | 1983-05-13 | 1986-02-18 | International Business Machines Corporation | Data processor having multiple-buffer adapter between a system channel and an input/output bus |
US4602331A (en) | 1983-06-30 | 1986-07-22 | Burroughs Corporation | Magnetic tape-data link processor providing automatic data transfer |
Also Published As
Publication number | Publication date |
---|---|
EP0397778A1 (en) | 1990-11-22 |
JPH03503690A (ja) | 1991-08-15 |
DE68925114T2 (de) | 1996-06-20 |
EP0397778A4 (en) | 1993-03-03 |
CA1322607C (en) | 1993-09-28 |
DE68925114D1 (de) | 1996-01-25 |
EP0397778B1 (en) | 1995-12-13 |
WO1989007296A1 (en) | 1989-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5121479A (en) | Early start mode data transfer apparatus | |
US3688274A (en) | Command retry control by peripheral devices | |
US5634099A (en) | Direct memory access unit for transferring data between processor memories in multiprocessing systems | |
US4860244A (en) | Buffer system for input/output portion of digital data processing system | |
US4672537A (en) | Data error detection and device controller failure detection in an input/output system | |
US4792898A (en) | Method and apparatus for temporarily storing multiple data records | |
WO2000075789A1 (en) | A method and apparatus for automatically transferring i/o blocks between a host system and a host adapter | |
JPS6120006B2 (ja) | ||
JP2807010B2 (ja) | ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法 | |
US5210757A (en) | Method and apparatus for performing health tests of units of a data processing system | |
US5615334A (en) | Memory reflection system and method for reducing bus utilization and device idle time in the event of faults | |
US6801954B1 (en) | Method and apparatus to concurrently operate on multiple data movement transactions in a disk array subsystem | |
JPH04297942A (ja) | 待ち行列を使用してトランザクションを発生する装置及びその方法 | |
US5173903A (en) | Method for performing quality logic tests on data processing systems by sequentially loading test microinstruction programs and operating microinstruction programs into a single control store | |
JPS63208151A (ja) | デジタルデータ処理システムのプロセッサと特殊命令プロセッサの間のインターフェイス | |
CA2370596A1 (en) | Systems and methods for a disk controller memory architecture | |
JPH0981533A (ja) | プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ | |
AU614338B2 (en) | An early start mode method & apparatus | |
JP3273191B2 (ja) | データ転送装置 | |
JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
WO1994019743A1 (en) | Intermediate processor disposed between a host processor channel and a storage director with error management | |
JP2752834B2 (ja) | データ転送装置 | |
JPH01134651A (ja) | バスユニット直接制御機構 | |
JPH11237959A (ja) | 多重書き込み記憶装置 | |
JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |