JP2806903B2 - Disturbance protection apparatus, disturbance protection circuit, and disturbance protection method for information processing system - Google Patents
Disturbance protection apparatus, disturbance protection circuit, and disturbance protection method for information processing systemInfo
- Publication number
- JP2806903B2 JP2806903B2 JP8247581A JP24758196A JP2806903B2 JP 2806903 B2 JP2806903 B2 JP 2806903B2 JP 8247581 A JP8247581 A JP 8247581A JP 24758196 A JP24758196 A JP 24758196A JP 2806903 B2 JP2806903 B2 JP 2806903B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- disturbance
- devices
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数の装置からな
る情報処理システムの外乱防御システム、外乱防御回路
および外乱防御方法に関する。The present invention relates to a disturbance protection system, a disturbance protection circuit, and a disturbance protection method for an information processing system comprising a plurality of devices.
【０００２】[0002]
【従来の技術】従来、他装置から論理信号を受け取る場
合には、該装置の電源供給を制御する電源制御装置から
電源が確定したことを示す電源確定信号等を受信して論
理信号をガードすることにより、該装置に供給される電
圧が確定するまでの不安定な論理信号である外乱を防御
する回路を一意的に組むことで不安定な信号の伝播を防
いでいる。2. Description of the Related Art Conventionally, when a logic signal is received from another device, a logic signal is guarded by receiving a power determination signal indicating that the power has been determined from a power control device for controlling the power supply of the device. Thus, the propagation of the unstable signal is prevented by uniquely assembling a circuit that protects the disturbance, which is an unstable logic signal until the voltage supplied to the device is determined.
【０００３】例えば、特開昭６１−２５３５２１号公報
に記載されている情報処理装置のパネル制御回路では、
パネル制御回路におけるパワーオン時の不確定期間中に
生じるノイズを含んだ不安定信号を電荷ユニットに伝播
させない手段として、もう一個の安定化信号に不安定信
号をロックして、誤動作を防止する回路がある。For example, in a panel control circuit of an information processing device described in Japanese Patent Application Laid-Open No. 61-253521,
A circuit that locks the unstable signal to another stabilizing signal as a means to prevent the unstable signal containing noise generated during the uncertain period at power-on in the panel control circuit from propagating to the charge unit, thereby preventing malfunction. There is.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、これま
での情報処理システムの外乱防御システムでは、外乱防
御回路が一意的であると、複数種類のシステムに合わせ
て外乱防御回路が複数個必要になり、汎用的に外乱防止
回路を使用することができないという問題があった。However, in the conventional disturbance protection system of the information processing system, if the disturbance protection circuit is unique, a plurality of disturbance protection circuits are required for a plurality of types of systems. There has been a problem that a disturbance prevention circuit cannot be used for general purposes.
【０００５】その理由は、例えば、マルチプロセッサシ
ステムは、プロセッサ、メモリユニット等の複数種類、
複数台数の装置から構成されており、必要に応じて装置
構成台数を変えることにより、機能、性能の異なる小規
模システムから大規模システムに至るまで、さまざまシ
ステムをスケーラブルに構築できるという大きな特徴を
もっているためである。例えば、ある特定の装置に着目
した場合には、電源供給する電源制御装置が、システム
によって異なるのが一般的である。つまり、システムに
よって、どの装置がどの電源制御装置から電源供給を受
けるかは、一意的に決めることができない。[0005] The reason is, for example, that a multiprocessor system has a plurality of types of processors, memory units, and the like.
It is composed of multiple devices, and has the major feature that various systems can be constructed scalably from small-scale systems with different functions and performance to large-scale systems by changing the number of devices as necessary. That's why. For example, when attention is paid to a specific device, a power control device for supplying power generally differs depending on the system. That is, the system cannot uniquely determine which device receives power supply from which power supply control device.
【０００６】そのため、この種のシステムでは、マルチ
プロセッサシステムにおける診断プロセッサのように各
装置から論理信号を受け取る必要のある装置、異なるシ
ステムにおいて外乱防御回路における電源確定信号が一
意的に定まらないため、異なるシステム毎に異なる外乱
防止回路を用意する必要がある。For this reason, in this type of system, a device that needs to receive a logic signal from each device, such as a diagnostic processor in a multiprocessor system, and a power supply determination signal in a disturbance protection circuit in different systems are not uniquely determined. It is necessary to prepare different disturbance prevention circuits for different systems.
【０００７】本発明の目的は、異なるシステムにおいて
も同一の外乱防止回路を用いることにより、外乱を防御
することができる汎用的な情報処理システムの外乱防御
システム、外乱防御回路および外乱防御方法を提供する
ことにある。An object of the present invention is to provide a disturbance protection system, a disturbance protection circuit, and a disturbance protection method for a general-purpose information processing system that can protect against disturbance by using the same disturbance prevention circuit in different systems. Is to do.
【０００８】[0008]
【課題を解決するための手段】本発明の情報処理システ
ムの外乱防御システム、外乱防御回路および外乱防御方
法は、複数の装置、及び、これらに電源を供給する榎数
の電源制御装置からなるシステムで各装置から出力する
各論能信号を使用する場合に、電源制御装置から出力す
る電源が確定したことを示す電源確定信号を使用して、
装置に供給する電圧が確定するまでの不安定な論理信号
すなわち外乱を防御する外乱防止回路と、電源を供給す
る各装置と電源を供給する各電源制御装置の組み合わせ
にしたがってハードウェア、あるいは、ソフトウェアで
設定を予め切り替えることで、電源確定信号による外乱
防御論理を切り替える切替手段とを備えるものである。SUMMARY OF THE INVENTION A disturbance protection system, a disturbance protection circuit and a disturbance protection method for an information processing system according to the present invention comprise a plurality of devices and a power control device for supplying power to these devices. In the case of using each logic signal output from each device in the above, using a power determination signal indicating that the power output from the power control device has been determined,
Hardware or software according to the combination of a disturbance prevention circuit that protects against an unstable logic signal, that is, a disturbance until the voltage supplied to the device is determined, and a device that supplies power and a power control device that supplies power. Switching means for switching the disturbance prevention logic based on the power supply confirmation signal by switching the setting in advance.
【０００９】本発明においては、電源を供給される各装
置と電源を供給する各電源制御装置の組み合わせにした
がって、ハードウェア、あるいは、ソフトウェアで設定
を予め切替えることにより、電源確定信号による外乱防
御論理を切り替えることができる。これにより、異なる
システムにおいても同一の外乱防止回路を用いることが
でき、異なるシステム毎に異なる外乱防止回路を用意す
る必要がなくなるため、外乱防止回路を汎用的に使用す
ることができ、使用頻度を多くすることができる。In the present invention, the setting is switched in advance by hardware or software in accordance with the combination of each device to which power is supplied and each power supply control device to supply power, so that the disturbance prevention logic based on the power determination signal is provided. Can be switched. As a result, the same disturbance prevention circuit can be used in different systems, and there is no need to prepare a different disturbance prevention circuit for each different system. You can do much.
【００１０】以上に説明したように本発明においては、
システムを構成する各装置がどの電源制御装置から電源
供給を受けるかを、共通ハードウェアに対して、ハード
ウェアあるいは、ソフトウェアでシステム毎に自由に設
定することができるため、異なるシステムを構成する場
合において、診断プロセッサ等の同一の共通ハードウェ
アを使用することが可能になり、より自由で簡単にスケ
ーラブルなシステムを提供することができる。As described above, in the present invention,
When a different system is configured, it is possible to freely set which power control unit receives power from each device constituting the system with respect to common hardware by hardware or software for each system. , The same common hardware such as a diagnostic processor can be used, and a more flexible and easily scalable system can be provided.
【００１１】また本発明によれば、異なるシステムを構
成する場合において、診断プロセッサ等の同一の共通ハ
ードウェアを採用することが可能になり、システム構成
の各種類に対応した複数種類のハードウェアを作る必要
をなくすことができる。Further, according to the present invention, when different systems are configured, it is possible to employ the same common hardware such as a diagnostic processor, and a plurality of types of hardware corresponding to each type of system configuration can be used. You can eliminate the need to make.
【００１２】[0012]
【発明の実施の形態】本発明の情報処理システムの外乱
防御装置、外乱防御回路および外乱防御方法の実施例を
図面を参照して説明する。図１は本発明の実施例の情報
処理システムの外乱防御装置の回路図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a disturbance protection device, a disturbance protection circuit and a disturbance protection method of an information processing system according to the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a disturbance prevention device of an information processing system according to an embodiment of the present invention.
【００１３】図１において、外乱防御装置は、複数の装
置１〜５および、これらに電源を供給する複数の電源制
御装置１０，２０からなるシステムに外乱防止回路１０
０を接続して構成する。外乱防止回路１００は、スイッ
チ１１１〜１１５，２１１〜２１５、論理和回路（ＯＲ
回路）１０２，２０２，３０２，４０２，５０２および
論理積回路（ＡＮＤ回路）１０２，２０２，３０２，４
０２，５０２から成る。In FIG. 1, a disturbance prevention device includes a disturbance prevention circuit 10 in a system including a plurality of devices 1 to 5 and a plurality of power control devices 10 and 20 for supplying power thereto.
0 is connected. The disturbance prevention circuit 100 includes switches 111 to 115, 211 to 215, and an OR circuit (OR
Circuits) 102, 202, 302, 402, 502 and AND circuits (AND circuits) 102, 202, 302, 4
02,502.
【００１４】本実施例では、各装置１〜５から出力され
る各々の論理信号１０１，２０１，３０１，４０１，５
０１を使用する場合、電源制御装置１０，２０から出力
する電源が確定したことを示す電源確定信号１１，１２
を使用して各装置１〜５に供給する電圧が確定するまで
の、不安定な論理信号すなわち外乱を防止する外乱防止
回路を用いて、外乱を防止した論理信号１０９，２０
９，３０９，４０９，５０９を得る例を用いて説明す
る。In the present embodiment, each of the logic signals 101, 201, 301, 401, 5
01, the power supply determination signals 11 and 12 indicating that the power supply output from the power supply control devices 10 and 20 have been determined.
Until the voltage supplied to each of the devices 1 to 5 is determined using an unstable logic signal, that is, a logic signal 109, 20 in which disturbance is prevented by using a disturbance prevention circuit for preventing disturbance.
This will be described using an example in which 9, 309, 409, and 509 are obtained.
【００１５】図１において、電源制御装置１０から電源
を供給する装置は、装置１〜３とし、電源制御装置２０
から電源を供給する装置が、装置４，５とする。外乱防
御装置は、各装置１〜５からの各論理信号１０１，２０
１，３０１，４０１，５０１を外乱防止回路１００にお
いて受信する。外乱防止回路１００では、各装置の電源
が確定する前の外乱を防止するために、電源制御装置１
０から電源を供給している装置１〜３からの論理信号１
０１，２０１，３０１に関しては、電源確定信号１１と
ＡＮＤ回路１０３，２０３，３０３にて論理積をとるこ
とで、外乱防止された論理信号１０９，２０９，３０９
を得る。In FIG. 1, the devices for supplying power from the power control device 10 are devices 1-3, and the power control device 20
The devices for supplying power from the devices are devices 4 and 5. The disturbance protection device is provided with each of the logic signals 101 and 20 from each of the devices 1 to 5.
1, 301, 401, and 501 are received by the disturbance prevention circuit 100. In the disturbance prevention circuit 100, in order to prevent disturbance before the power supply of each device is determined, the power supply control device 1
Logic signal 1 from devices 1-3 supplying power from 0
With respect to 01, 201, and 301, the logical signals 109, 209, and 309, for which disturbance has been prevented, are obtained by taking the logical product of the power determination signal 11 and the AND circuits 103, 203, and 303.
Get.
【００１６】同様に、電源制御装置２０から電源を供給
している装置４〜５からの論理信号４０１，５０１に関
しては、電源確定信号２１とＡＮＤ回路４０３，５０３
にて論理積をとることで、外乱防止された論理信号４０
９，５０９を得る。しかし、外乱防止回路１００は、一
意的に回路構成してあるため、電源制御装置１０，２０
から電源供給する装置１〜５の組み合わせが異なると、
例えば、電源制御回路１０から電源供給する装置は装置
１だけで、電源制御回路２０から電源供給する装置は、
装置２〜５というシステムにおいて外乱防止回路１００
を使用することができない。Similarly, regarding the logic signals 401 and 501 from the devices 4 and 5 that are supplying power from the power control device 20, the power determination signal 21 and the AND circuits 403 and 503 are provided.
By taking the logical product at the logical signal 40
9,509 are obtained. However, since the disturbance prevention circuit 100 has a unique circuit configuration, the power supply control devices 10 and 20
If the combination of devices 1 to 5 that supply power from
For example, the device that supplies power from the power control circuit 10 is only the device 1, and the device that supplies power from the power control circuit 20 is:
A disturbance prevention circuit 100 in a system of devices 2 to 5
Can not be used.
【００１７】そこで、本実施例では、スイッチ１１１〜
１１５，２１１〜２１５及びＯＲ回路１０２，２０２，
３０２，４０２，５０２を用い、ＡＮＤ回路１０３，２
０３，３０３，４０３，５０３に送る電源確定信号１
１，１２のどちらかをスイッチ１１１〜１１５，２１１
〜２１５のハードウェア設定手段を用いて、各装置に対
して電源を供給する各電源制御装置１０，２０の組み合
わせに従って設定することができる。Therefore, in this embodiment, the switches 111 to 111
115, 211 to 215 and OR circuits 102, 202,
AND circuits 103, 2
03, 303, 403, 503 Power supply confirmation signal 1 sent to
Either of the switches 111 to 115, 211
215 can be set according to the combination of the power control devices 10 and 20 that supply power to each device.
【００１８】例えば、電源制御装置１０から装置１〜３
に、電源制御装置２０から装置４，５に対して電源を供
給するシステム構成の場合は、スイッチ１１１，１１
２，１１３，２１４，２１５のみ短絡させる。また、電
源制御装置１０から装置１だけに、電源制御装置２０か
ら装置２〜５に対して電源を供給するシステム構成の場
合は、スイッチ１１１，２１２，２１３，２１４，２１
５のみ短絡させる。For example, from the power supply control device 10 to the devices 1 to 3
In the case of a system configuration in which power is supplied from the power control device 20 to the devices 4 and 5, the switches 111 and 11
Only 2, 113, 214 and 215 are short-circuited. In the case of a system configuration in which power is supplied from the power control device 10 only to the device 1 and power is supplied from the power control device 20 to the devices 2 to 5, the switches 111, 212, 213, 214, 21
Only 5 is short-circuited.
【００１９】次に、本発明の変形実施例として、図２の
ブロック図を用いて説明する。この変形実施例では、外
乱防止回路１００Ａにセレクタ回路１０２，２０２，３
０２，４０２，５０２及びこれらを切り替えるためのソ
フトウェア制御レジスタ１０４，２０４，３０４，４０
４，５０４およびこのソフトウェア制御レジスタをソフ
トウェアで設定するためのソフトウェア設定手段６０を
設けることにより、各装置に対して電源を供給する各電
源制御装置の組み合わせにしたがって設定することがで
きる点が上記実施例の構成と異なる。Next, a modified embodiment of the present invention will be described with reference to the block diagram of FIG. In this modified embodiment, the selector circuit 102, 202, 3
02, 402, 502 and software control registers 104, 204, 304, 40 for switching between them.
4, 504 and the software setting means 60 for setting the software control register by software, the setting can be made in accordance with the combination of the power control devices for supplying power to the devices. It differs from the configuration of the example.
【００２０】例えば、電源制御装置１０から装置１〜３
に、電源制御装置２０から装置４，５に対して電源を供
給するシステム構成の場合は、ソフトウェア制御レジス
タ１０４，２０４，３０４，４０４，５０４にそれぞれ
０，０，０，１，１のデータをソフトウェアで設定す
る。また、電源制御装置１０から装置１だけに、電源制
御装置２０から装置２〜５に対して電源を供給するシス
テム構成の場合は、ソフトウェア制御レジスタ１０４，
２０４，３０４，４０４，５０４にそれぞれ０，１，
１，１，１のデータをソフトウェアで設定する。For example, from the power supply control device 10 to the devices 1 to 3
In the case of a system configuration in which power is supplied from the power control device 20 to the devices 4 and 5, the data of 0, 0, 0, 1, and 1 are stored in the software control registers 104, 204, 304, 404, and 504, respectively. Set with software. In the case of a system configuration in which the power supply control device 10 supplies power only to the device 1 and the power supply control device 20 supplies power to the devices 2 to 5, the software control register 104,
204, 304, 404, and 504 have 0, 1,
The data of 1,1,1 is set by software.
【００２１】以上に説明した実施例および変形実施例で
は、電源を供給される各装置１〜５と電源を供給する各
電源制御装置１０，２０の組み合わせにしたがって、ハ
ードウェア、あるいは、ソフトウェアで設定を予め切替
えることにより、電源確定信号による外乱防御論理を切
り替えることができる。これにより、異なるシステムに
おいても同一の外乱防止回路１００，１００Ａを用いる
ことができ、異なるシステム毎に異なる外乱防止回路を
用意する必要がなくなるため、外乱防止回路を汎用的に
使用することができ、使用頻度を多くすることができ
る。In the embodiments and the modified embodiments described above, according to the combination of each of the devices 1 to 5 to which power is supplied and each of the power control devices 10 and 20 to supply power, hardware or software can be used. Can be switched in advance to switch the disturbance prevention logic based on the power supply confirmation signal. As a result, the same disturbance prevention circuits 100 and 100A can be used in different systems, and there is no need to prepare different disturbance prevention circuits for different systems, so that the disturbance prevention circuits can be used for general purposes. The frequency of use can be increased.
【００２２】これにより、本実施例および変形実施例で
は、異なるシステムにおいても同一の外乱防止回路１０
０，１００Ａを用いることにより、外乱を防止すること
ができる汎用的な情報処理システムの外乱防御装置を提
供することができるようになる。Thus, in the present embodiment and the modified embodiment, the same disturbance prevention circuit 10 can be used in different systems.
By using 0,100A, it is possible to provide a disturbance protection device of a general-purpose information processing system capable of preventing disturbance.
【００２３】[0023]
【発明の効果】以上に説明したように本発明において
は、システムを構成する各装置がどの電源制御装置から
電源供給を受けるかを、共通ハードウェアに対して、ハ
ードウェアあるいは、ソフトウェアでシステム毎に自由
に設定することができるため、異なるシステムを構成す
る場合において、診断プロセッサ等の同一の共通ハード
ウェアを使用することが可能になり、より自由で簡単に
スケーラブルなシステムを提供することができる。As described above, according to the present invention, it is determined whether each device constituting the system receives power supply from which power supply control device, by common hardware or by hardware or software for each system. In the case of configuring different systems, the same common hardware such as a diagnostic processor can be used, and a more flexible and easily scalable system can be provided. .
【００２４】また本発明によれば、異なるシステムを構
成する場合において、診断プロセッサ等の同一の共通ハ
ードウェアを採用することが可能になり、システム構成
の各種類に対応した複数種類のハードウェアを作る必要
がなくなるという効果などを奏することができる。Further, according to the present invention, when different systems are configured, it is possible to employ the same common hardware such as a diagnostic processor, and a plurality of types of hardware corresponding to each type of system configuration can be used. It is possible to obtain the effect of eliminating the need for making.
【図１】本発明の実施例の情報処理システムの外乱防御
装置の回路図である。FIG. 1 is a circuit diagram of a disturbance prevention device of an information processing system according to an embodiment of the present invention.
【図２】本発明の変形実施例の情報処理システムの外乱
防御装置の回路図である。FIG. 2 is a circuit diagram of a disturbance prevention device of an information processing system according to a modified example of the present invention.
１〜５ 装置 １０，２０ 電源制御装置 １１，２１ 電源確定信号 ６０ レジスタ設定手段 １００，１００Ａ 外乱防止回路 １１１〜１１５，２１１〜２１５ スイッチ １０２，２０２，３０２，４０２，５０２ ＯＲ回路 １０３，２０３，３０３，４０３，５０３ ＡＮＤ回路 １０４，２０４，３０４，４０４，５０４ 制御レジス
タ １０９，２０９，３０９，４０９，５０９ 論理信号 １１２，２１２，３１２，４１２，５１２ セレクタ回
路1-5 Device 10,20 Power control device 11,21 Power determination signal 60 Register setting means 100,100A Disturbance prevention circuit 111-115, 211-215 Switch 102,202,302,402,502 OR circuit 103,203,303 , 403, 503 AND circuit 104, 204, 304, 404, 504 Control register 109, 209, 309, 409, 509 Logic signal 112, 212, 312, 412, 512 Selector circuit
Claims (8)
する第１および第２の電源制御装置と、前記各装置から
出力する各論理信号を使用する場合に、前記第１および
第２の電源制御装置から出力する前記電源が確定したこ
とを示す電源確定信号を使用して前記装置に供給する電
圧が確定するまでの不安定信号による外乱を防止する外
乱防止手段とを有する情報処理システムの外乱防御装置
において、 前記外乱防止手段は、前記電源を供給する前記各装置と
前記電源を供給する前記第１および第２の電源制御装置
の組み合わせにしたがって前記電源の確定信号による外
乱防御論理の切り替えをする切替手段と、 前記切替手段のオン動作時に、前記装置の電源が確定す
る前の外乱を防止するため、前記第１および第２の電源
制御装置から出力する第１および第２の電源確定信号の
論理和をとる論理和手段と、 前記論理和手段の論理和出力と前記装置から供給する論
理信号の２つの入力信号に応答して論理積出力を出力す
る論理積手段と、 を備えたことを特徴とする情報処理システムの外乱防御
装置。An apparatus comprising: a plurality of devices; first and second power supply control devices for supplying power to these devices; and first and second power supply devices for using respective logic signals output from the respective devices. And a disturbance preventing means for preventing disturbance due to an unstable signal until a voltage supplied to the device is determined using a power determination signal output from the power control device indicating that the power has been determined. In the disturbance prevention device, the disturbance prevention means includes: a disturbance prevention logic based on a power supply determination signal in accordance with a combination of the power supply devices and the first and second power supply control devices. A switching unit for performing switching, and an output from the first and second power control devices for preventing a disturbance before the power supply of the device is determined when the switching unit is turned on. ORing means for ORing the first and second power supply determination signals, and outputting a logical product output in response to two input signals of a logical sum output of the logical summing means and a logical signal supplied from the device. A disturbance protection device for an information processing system, comprising:
する第１および第２の電源制御装置と、 前記各装置から出力する各論理信号を使用する場合に、
前記第１および第２の電源制御装置から出力する前記電
源が確定したことを示す電源確定信号を使用して前記装
置に供給する電圧が確定するまでの不安定信号による外
乱を防止する外乱防止手段とを有する情報処理システム
の外乱防御装置において、 前記外乱防止手段は、前記電源を供給する前記各装置と
前記電源を供給する前記第１および第２の電源制御装置
の組み合わせにしたがって前記電源の確定信号による外
乱防御論理の選択をするセレクタ手段と、 前記セレクタ手段の選択信号と前記装置から供給する論
理信号の２つの入力信号に応答して論理積出力を出力す
る論理積手段と、 を備えたことを特徴とする情報処理システムの外乱防御
装置。2. A method according to claim 1, wherein a plurality of devices, first and second power supply control devices for supplying power to these devices, and respective logic signals output from said devices are used.
Disturbance prevention means for preventing disturbance due to an unstable signal until the voltage supplied to the device is determined using a power determination signal output from the first and second power control devices and indicating that the power has been determined. Wherein the disturbance prevention means determines the power supply in accordance with a combination of the respective devices for supplying the power and the first and second power supply control devices for supplying the power. Selector means for selecting disturbance prevention logic by a signal; and AND means for outputting an AND output in response to two input signals of a selection signal of the selector means and a logic signal supplied from the device. A disturbance protection device for an information processing system, characterized in that:
報を格納する格納手段から送出されるセレクタ選択情報
に基づいて選択を行うことを特徴とする請求項２に記載
の情報処理システムの外乱防御装置。3. The disturbance protection device according to claim 2, wherein said selector means selects based on selector selection information sent from a storage means for storing selector selection information in advance. .
する第１および第２の電源制御装置と、前記各装置から
出力する各論理信号を使用する場合に、前記第１および
第２の電源制御装置から出力する前記電源が確定したこ
とを示す電源確定信号を使用して前記装置に供給する電
圧が確定するまでの不安定信号による外乱を防止する外
乱防止手段とを有する情報処理システムの外乱防御回路
において、 前記外乱防止手段は、前記電源を供給する前記各装置と
前記電源を供給する前記第１および第２の電源制御装置
の組み合わせにしたがって前記電源の確定信号による外
乱防御論理の切り替えをする切替回路と、 前記切替回路のオン動作時に、前記装置の電源が確定す
る前の外乱を防止するため、前記第１および第２の電源
制御装置から出力する第１および第２の電源確定信号の
論理和をとる論理和回路と、 前記論理和回路の論理和出力と前記装置から供給する論
理信号の２つの入力信号に応答して論理積出力を出力す
る論理積回路と、 を備えたことを特徴とする情報処理システムの外乱防御
回路。4. When a plurality of devices, first and second power supply control devices for supplying power to these devices, and respective logic signals output from the respective devices are used, the first and second power supply control devices are used. And a disturbance preventing means for preventing disturbance due to an unstable signal until a voltage supplied to the device is determined using a power determination signal output from the power control device indicating that the power has been determined. In the disturbance prevention circuit, the disturbance prevention means includes: a disturbance prevention logic based on a power supply determination signal according to a combination of the power supply devices and the first and second power supply control devices. A switching circuit for switching, and an output from the first and second power control devices for preventing disturbance before the power of the device is determined when the switching circuit is turned on. An OR circuit for ORing the first and second power supply determination signals, and an AND output in response to two input signals of an OR output of the OR circuit and a logical signal supplied from the device. And a disturbance protection circuit for the information processing system, comprising:
する第１および第２の電源制御装置と、 前記各装置から出力する各論理信号を使用する場合に、
前記第１および第２の電源制御装置から出力する前記電
源が確定したことを示す電源確定信号を使用して前記装
置に供給する電圧が確定するまでの不安定信号による外
乱を防止する外乱防止手段とを有する情報処理システム
の外乱防御回路において、 前記外乱防止回路は、前記電源を供給する前記各装置と
前記電源を供給する前記第１および第２の電源制御装置
の組み合わせにしたがって前記電源の確定信号による外
乱防御論理の選択をするセレクタ回路と、 前記セレクタ回路の選択信号と前記装置から供給する論
理信号の２つの入力信号に応答して論理積出力を出力す
る論理積回路と、 を備えたことを特徴とする情報処理システムの外乱防御
回路。5. When a plurality of devices, first and second power supply control devices for supplying power to these devices, and respective logic signals output from the respective devices are used,
Disturbance prevention means for preventing disturbance due to an unstable signal until the voltage supplied to the device is determined using a power determination signal output from the first and second power control devices and indicating that the power has been determined. In the disturbance protection circuit of the information processing system, the disturbance prevention circuit determines the power supply in accordance with a combination of the respective devices that supply the power and the first and second power supply control devices that supply the power. A selector circuit for selecting a disturbance prevention logic by a signal; and an AND circuit for outputting an AND output in response to two input signals of a selection signal of the selector circuit and a logic signal supplied from the device. A disturbance protection circuit for an information processing system, characterized in that:
報を格納する格納回路から送出されるセレクタ選択情報
に基づいて選択を行うことを特徴とする請求項５に記載
の情報処理システムの外乱防御回路。6. The disturbance protection circuit according to claim 5, wherein said selector circuit makes a selection based on selector selection information sent from a storage circuit for storing selector selection information in advance. .
する第１および第２の電源制御装置と、 前記各装置から出力する各論理信号を使用する場合に、
前記第１および第２の電源制御装置から出力する前記電
源が確定したことを示す電源確定信号を使用して前記装
置に供給する電圧が確定するまでの不安定信号による外
乱を防止する外乱防止手段とを有する情報処理システム
の外乱防御装置において、 前記外乱防止手段は、前記電源を供給する前記各装置と
前記電源を供給する前記第１および第２の電源制御装置
の組み合わせにしたがって前記電源の確定信号による外
乱防御論理の切り替えをするステップと、 前記装置の電源が確定する前の外乱を防止するため、前
記第１および第２の電源制御装置から出力する第１およ
び第２の電源確定信号の論理和出力を求めるステップ
と、 前記論理和出力と前記装置から供給する論理信号の２つ
の入力信号に応答して論理積出力を求めるステップと、 を含むことを特徴とする情報処理システムの外乱防御方
法。7. When a plurality of devices, first and second power supply control devices for supplying power to these devices, and respective logic signals output from the respective devices are used,
Disturbance prevention means for preventing disturbance due to an unstable signal until a voltage supplied to the device is determined using a power determination signal output from the first and second power control devices and indicating that the power has been determined. Wherein the disturbance prevention means determines the power supply in accordance with a combination of the respective devices for supplying the power and the first and second power supply control devices for supplying the power. Switching the disturbance prevention logic by a signal; and preventing the disturbance before the power supply of the device is determined by the first and second power supply control signals output from the first and second power supply control devices. Obtaining an OR output; and obtaining an AND output in response to two input signals of the OR output and a logical signal supplied from the device. A disturbance protection method for an information processing system, comprising:
する第１および第２の電源制御装置と、 前記各装置から出力する各論理信号を使用する場合に、
前記第１および第２の電源制御装置から出力する前記電
源が確定したことを示す電源確定信号を使用して前記装
置に供給する電圧が確定するまでの不安定信号による外
乱を防止する外乱防止手段とを有する情報処理システム
の外乱防御装置において、 前記外乱防止手段は、前記電源を供給する前記各装置と
前記電源を供給する前記第１および第２の電源制御装置
の組み合わせにしたがって前記電源の確定信号による外
乱防御論理の選択をするため、予め格納されているセレ
クタ選択情報に基づいて選択を行うステップと、 前記セレクタ選択情報と前記装置から供給する論理信号
の２つの入力信号に応答して論理積出力を出力するステ
ップと、 を含むことを特徴とする情報処理システムの外乱防御方
法。8. When using a plurality of devices, first and second power supply control devices for supplying power to these devices, and respective logic signals output from the respective devices,
Disturbance prevention means for preventing disturbance due to an unstable signal until the voltage supplied to the device is determined using a power determination signal output from the first and second power control devices and indicating that the power has been determined. Wherein the disturbance prevention means determines the power supply in accordance with a combination of the respective devices for supplying the power and the first and second power supply control devices for supplying the power. Selecting a disturbance protection logic based on a signal based on selector selection information stored in advance; and performing logic in response to two input signals of the selector selection information and a logic signal supplied from the device. Outputting a product output; and a method for preventing disturbance of the information processing system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247581A JP2806903B2 (en) | 1996-09-19 | 1996-09-19 | Disturbance protection apparatus, disturbance protection circuit, and disturbance protection method for information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247581A JP2806903B2 (en) | 1996-09-19 | 1996-09-19 | Disturbance protection apparatus, disturbance protection circuit, and disturbance protection method for information processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1091295A JPH1091295A (en) | 1998-04-10 |
| JP2806903B2 true JP2806903B2 (en) | 1998-09-30 |
Family
ID=17165641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8247581A Expired - Lifetime JP2806903B2 (en) | 1996-09-19 | 1996-09-19 | Disturbance protection apparatus, disturbance protection circuit, and disturbance protection method for information processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806903B2 (en) |
-
1996
- 1996-09-19 JP JP8247581A patent/JP2806903B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1091295A (en) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4237534A (en) | Bus arbiter | |
| JP2628079B2 (en) | Direct memory access controller in multiprocessor system | |
| EP0288607B1 (en) | Computer system having a multi-channel direct memory access arbitration | |
| EP0016523A1 (en) | Data processing unit and data processing system comprising a plurality of such data processing units | |
| JPH0351002B2 (en) | ||
| JP2806903B2 (en) | Disturbance protection apparatus, disturbance protection circuit, and disturbance protection method for information processing system | |
| JPH0731613B2 (en) | Diagnostic control device | |
| US6766445B2 (en) | Storage system for use in custom loop accelerators and the like | |
| US5179668A (en) | Signal processor | |
| US5410659A (en) | Digital processor with instruction memory of reduced storage size | |
| JPH0713917A (en) | Configuration change system | |
| JPH06187066A (en) | Microprocessor with plural cpu | |
| JP3238537B2 (en) | Bus control circuit with multiprocessor configuration | |
| SU744589A1 (en) | Computing structure | |
| JP2552027B2 (en) | I / O controller number setting method | |
| JP2857212B2 (en) | Configuration control method of multiprocessor system | |
| JPS59153233A (en) | Microcomputer | |
| JPS5849903B2 (en) | Computer parallel connection system | |
| JPS59171237A (en) | Data transfer system | |
| JPH10232825A (en) | Cache memory control system | |
| JPS59128653A (en) | Controlling device of status history memory | |
| JPH01214945A (en) | Microcomputer | |
| JPH0553975A (en) | Bus controller | |
| JPH0740229B2 (en) | Interrupt input signal control method | |
| JPH03211937A (en) | Priority control circuit |