JP2806681B2 - スイッチング回路 - Google Patents
スイッチング回路Info
- Publication number
- JP2806681B2 JP2806681B2 JP4067848A JP6784892A JP2806681B2 JP 2806681 B2 JP2806681 B2 JP 2806681B2 JP 4067848 A JP4067848 A JP 4067848A JP 6784892 A JP6784892 A JP 6784892A JP 2806681 B2 JP2806681 B2 JP 2806681B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- current
- transistor
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はスイッチング回路に関
し、特に、スイッチング素子としてバイポーラトランジ
スタを用い、例えば、磁気記録再生器の記録・再生の切
替えなどに用いられるスイッチング回路に関する。
し、特に、スイッチング素子としてバイポーラトランジ
スタを用い、例えば、磁気記録再生器の記録・再生の切
替えなどに用いられるスイッチング回路に関する。
【０００２】
【従来の技術】従来のスイッチング回路について、磁気
記録再生器に用いられるスイッチング回路を例にして説
明する。図４（ａ）は、磁気記録再生器における磁気ヘ
ッド周辺の構成を示す図であり、図４（ｂ）は、図４
（ａ）におけるプレイバックスイッチＰＢＳＷをバイポ
ーラトランジスタを用いて実現した場合の回路図であ
る。図４（ａ）を参照すると、磁気ヘッド１３は、一端
が容量Ｃ1 を介して再生増幅器１１の入力端に接続され
ると共にレコーディングスイッチＲＥＣＳＷを介して接
地線に接続されている。又、磁気ヘッド１３のもう一方
の端は記録増幅器１２の出力端に接続されると共に、容
量Ｃ2 を介してプレイバックスイッチＰＢＳＷに接続さ
れている。この磁気記録再生器では、記録時にはレコー
ディングスイッチＲＥＣＳＷが短絡となり、プレイバッ
クスイッチＰＢＳＷが開放となる。一方、再生時には、
レコーディングスイッチＲＥＣＳＷが開放されプレイバ
ックスイッチＰＢＳＷが短絡される。このことにより、
記録と再生との切替えが行なわれる。
記録再生器に用いられるスイッチング回路を例にして説
明する。図４（ａ）は、磁気記録再生器における磁気ヘ
ッド周辺の構成を示す図であり、図４（ｂ）は、図４
（ａ）におけるプレイバックスイッチＰＢＳＷをバイポ
ーラトランジスタを用いて実現した場合の回路図であ
る。図４（ａ）を参照すると、磁気ヘッド１３は、一端
が容量Ｃ1 を介して再生増幅器１１の入力端に接続され
ると共にレコーディングスイッチＲＥＣＳＷを介して接
地線に接続されている。又、磁気ヘッド１３のもう一方
の端は記録増幅器１２の出力端に接続されると共に、容
量Ｃ2 を介してプレイバックスイッチＰＢＳＷに接続さ
れている。この磁気記録再生器では、記録時にはレコー
ディングスイッチＲＥＣＳＷが短絡となり、プレイバッ
クスイッチＰＢＳＷが開放となる。一方、再生時には、
レコーディングスイッチＲＥＣＳＷが開放されプレイバ
ックスイッチＰＢＳＷが短絡される。このことにより、
記録と再生との切替えが行なわれる。
【０００３】磁気ヘッド１３には、記録時に記録電流が
流れ、再生時に再生電流が流れるが、特に記録時には磁
気ヘッド１３に大きな電流を流して書込みを行なうの
で、記録増幅器１２の出力振幅は大きなものになる。例
えば、磁気ヘッド１３のインダクタンスＬ＝８μＨ、周
波数ｆ＝４ＭＨｚ、記録電流ＩO ＝２０ｍＡとすると、
記録増幅器の出力振幅ＶO は、ＶO ＝ＩO ・２π・ｆ・
Ｌ＝４．０（ＶPP）にもなる。記録増幅器１２の出力
は、磁気ヘッド１３のインダクタンスの製造上のばらつ
きや経時変化を考慮して、通常、定電流出力となってい
る。
流れ、再生時に再生電流が流れるが、特に記録時には磁
気ヘッド１３に大きな電流を流して書込みを行なうの
で、記録増幅器１２の出力振幅は大きなものになる。例
えば、磁気ヘッド１３のインダクタンスＬ＝８μＨ、周
波数ｆ＝４ＭＨｚ、記録電流ＩO ＝２０ｍＡとすると、
記録増幅器の出力振幅ＶO は、ＶO ＝ＩO ・２π・ｆ・
Ｌ＝４．０（ＶPP）にもなる。記録増幅器１２の出力
は、磁気ヘッド１３のインダクタンスの製造上のばらつ
きや経時変化を考慮して、通常、定電流出力となってい
る。
【０００４】ここで、図４（ａ）中のプレイバックスイ
ッチＰＢＳＷを、図４（ｂ）に示すように、スイッチン
グ素子にバイポーラトランジスタ（以後、トランジスタ
と記す）Ｑ1 を用いこれをＩＣ上で実現した場合を考え
る。この場合、記録増幅器１２の出力端および磁気ヘッ
ド１３とプレイバックスイッチＰＢＳＷとしてのバイポ
ーラトランジスタＱ1 のコレクタとを、容量Ｃ2 を介し
て直流分をカットして接続すると、ＮＰＮトランジスタ
では、図４（ｂ）中に破線で示すように、コレクタのＮ
層（例えばエピタキシャル層）と接地電位のＰ型基板と
の間に必ず寄生のダイオードＤが発生してしまうので、
トランジスタＱ1 と容量Ｃ2 だけを接続すると、ダイオ
ード特性によって、負側に振れる振幅が約−０．７Ｖで
クリップされてしまう。
ッチＰＢＳＷを、図４（ｂ）に示すように、スイッチン
グ素子にバイポーラトランジスタ（以後、トランジスタ
と記す）Ｑ1 を用いこれをＩＣ上で実現した場合を考え
る。この場合、記録増幅器１２の出力端および磁気ヘッ
ド１３とプレイバックスイッチＰＢＳＷとしてのバイポ
ーラトランジスタＱ1 のコレクタとを、容量Ｃ2 を介し
て直流分をカットして接続すると、ＮＰＮトランジスタ
では、図４（ｂ）中に破線で示すように、コレクタのＮ
層（例えばエピタキシャル層）と接地電位のＰ型基板と
の間に必ず寄生のダイオードＤが発生してしまうので、
トランジスタＱ1 と容量Ｃ2 だけを接続すると、ダイオ
ード特性によって、負側に振れる振幅が約−０．７Ｖで
クリップされてしまう。
【０００５】この影響をなくすためスイッチングトラン
ジスタＱ1 のコレクタは、図５に一例を示すように、抵
抗Ｒ1 等で高電位（Ｅ2 ）に上げておくことが必要とな
る。この様な構成にした場合、スイッチングトランジス
タＱ1 のオン・オフで、このトランジスタＱ1 のコレク
タ電位がＥ2 から接地電位へと変化するので、急激な電
位変化が生じこれが外部の容量Ｃ2 で微分され、磁気ヘ
ッド１３には通称ひげ電流と呼ばれるスパイク状の過渡
電流が流れる。この過渡電流が大きいと、ヘッドを帯磁
させることになり、通常の再生ができなくなる。図５に
示す従来のスイッチング回路では、この過渡電流を抑え
るため、ベースに入る電流を制御する方法がとられてい
る。即ち、容量の電荷蓄積作用を利用してスイッチング
トランジスタのベース電流を徐々に立ち上げコレクタ電
位を緩やかに立下げて、磁気ヘッドに流れる過渡電流を
小さくしている。図５に示す回路では、図６（ａ）に示
すように、時刻ｔ1 にトランジスタＱ0 のベースに
“Ｈ”の制御信号ＩＮが入ると、その出力が抵抗Ｒ0 と
容量Ｃ0 とによって積分され、トランジスタＱ1 のベー
ス電位が、図６（ｂ）に示す波形の様に、緩やかに上昇
してゆく。これにより、スイッチングトランジスタＱ1
のコレクタ電位波形は、図６（ｃ）に示す波形の様に緩
やかに落ちてゆくことになる。磁気ヘッド１３に流れる
過渡電流は、図６（ｃ）に示す波形の微分波形になるこ
とから、図６（ｄ）に示す様な波形になり、そのピーク
電流の大きさが抑えられることになる。
ジスタＱ1 のコレクタは、図５に一例を示すように、抵
抗Ｒ1 等で高電位（Ｅ2 ）に上げておくことが必要とな
る。この様な構成にした場合、スイッチングトランジス
タＱ1 のオン・オフで、このトランジスタＱ1 のコレク
タ電位がＥ2 から接地電位へと変化するので、急激な電
位変化が生じこれが外部の容量Ｃ2 で微分され、磁気ヘ
ッド１３には通称ひげ電流と呼ばれるスパイク状の過渡
電流が流れる。この過渡電流が大きいと、ヘッドを帯磁
させることになり、通常の再生ができなくなる。図５に
示す従来のスイッチング回路では、この過渡電流を抑え
るため、ベースに入る電流を制御する方法がとられてい
る。即ち、容量の電荷蓄積作用を利用してスイッチング
トランジスタのベース電流を徐々に立ち上げコレクタ電
位を緩やかに立下げて、磁気ヘッドに流れる過渡電流を
小さくしている。図５に示す回路では、図６（ａ）に示
すように、時刻ｔ1 にトランジスタＱ0 のベースに
“Ｈ”の制御信号ＩＮが入ると、その出力が抵抗Ｒ0 と
容量Ｃ0 とによって積分され、トランジスタＱ1 のベー
ス電位が、図６（ｂ）に示す波形の様に、緩やかに上昇
してゆく。これにより、スイッチングトランジスタＱ1
のコレクタ電位波形は、図６（ｃ）に示す波形の様に緩
やかに落ちてゆくことになる。磁気ヘッド１３に流れる
過渡電流は、図６（ｃ）に示す波形の微分波形になるこ
とから、図６（ｄ）に示す様な波形になり、そのピーク
電流の大きさが抑えられることになる。
【０００６】
【発明が解決しようとする課題】上述した従来のスイッ
チング回路では、スイッチングトランジスタＱ1 のベー
ス電位の立上りを遅らせることでコレクタ電位の変化を
緩やかにし、磁気ヘッド１３に流れる過渡電流を抑えて
いた。このベース電位の立上りを緩やかにするために、
容量の電荷蓄積作用を利用したＣＲによる積分回路ある
いは充電回路を使用している。この場合、スイッチング
トランジスタＱ1 が実効上オンするタイミングは、この
スイッチングトランジスタＱ1 のベース電位がそのベー
ス・エミッタ間電圧ＶBE（≒０．７Ｖ）付近に上がった
時であり、又、過渡電流の大きさは、ベース・エミッタ
間電圧ＶBE付近でのベース電位ＶB の時間的変化の大き
さｄＶB ／ｄｔに依存している。
チング回路では、スイッチングトランジスタＱ1 のベー
ス電位の立上りを遅らせることでコレクタ電位の変化を
緩やかにし、磁気ヘッド１３に流れる過渡電流を抑えて
いた。このベース電位の立上りを緩やかにするために、
容量の電荷蓄積作用を利用したＣＲによる積分回路ある
いは充電回路を使用している。この場合、スイッチング
トランジスタＱ1 が実効上オンするタイミングは、この
スイッチングトランジスタＱ1 のベース電位がそのベー
ス・エミッタ間電圧ＶBE（≒０．７Ｖ）付近に上がった
時であり、又、過渡電流の大きさは、ベース・エミッタ
間電圧ＶBE付近でのベース電位ＶB の時間的変化の大き
さｄＶB ／ｄｔに依存している。
【０００７】ところが、従来のスイッチング回路では、
図６（ｃ）に示すように、スイッチングトランジスタＱ
1 のコレクタ電位の変化は、ベース電位がそのベース・
エミッタ間電圧ＶBE（≒０．７Ｖ）付近に達した時（時
刻ｔ2 ）に一番大きく、これに伴って、磁気ヘッド１３
に流れる過渡電流もこの付近でピークを示す。いいかえ
れば、従来のスイッチング回路では、磁気ヘッド１３に
流れる過渡電流の大きさは、スイッチングトランジスタ
Ｑ1 がオンする付近でのトランジスタの挙動によって実
際上は決ってしまう。
図６（ｃ）に示すように、スイッチングトランジスタＱ
1 のコレクタ電位の変化は、ベース電位がそのベース・
エミッタ間電圧ＶBE（≒０．７Ｖ）付近に達した時（時
刻ｔ2 ）に一番大きく、これに伴って、磁気ヘッド１３
に流れる過渡電流もこの付近でピークを示す。いいかえ
れば、従来のスイッチング回路では、磁気ヘッド１３に
流れる過渡電流の大きさは、スイッチングトランジスタ
Ｑ1 がオンする付近でのトランジスタの挙動によって実
際上は決ってしまう。
【０００８】この過渡電流のピークを更に低くするに
は、スイッチングトランジスタＱ1 のベース電位の時刻
ｔ2 付近での変化を更に緩やかなものにすればよいが、
このことは制御信号ＩＮがロウからハイに変化した時(
時刻ｔ1 ) から、実際にスイッチング回路が動作する
（時刻ｔ2 ）までの時間が非常に長くなってしまうこと
を意味し、実際的な対策とは言えない。
は、スイッチングトランジスタＱ1 のベース電位の時刻
ｔ2 付近での変化を更に緩やかなものにすればよいが、
このことは制御信号ＩＮがロウからハイに変化した時(
時刻ｔ1 ) から、実際にスイッチング回路が動作する
（時刻ｔ2 ）までの時間が非常に長くなってしまうこと
を意味し、実際的な対策とは言えない。
【０００９】本発明は、上記の問題点に鑑みてなされた
ものであって、従来のスイッチング回路に比べて、スイ
ッチングトランジスタがオンする時に負荷に流れる過渡
電流が小さくしかも動作速度の速いスイッチング回路を
提供することを目的とする。
ものであって、従来のスイッチング回路に比べて、スイ
ッチングトランジスタがオンする時に負荷に流れる過渡
電流が小さくしかも動作速度の速いスイッチング回路を
提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明のスイッチング回
路は、コレクタに抵抗が設けられたスイッチング用バイ
ポーラトランジスタを電源端子間にエミッタ接地形式に
接続し前記コレクタを出力端とした型のスイッチング回
路において、電流経路が前記スイッチング用バイポーラ
トランジスタの電流経路と並列になるように設けられた
バイパス用バイポーラトランジスタと、外部からの二値
制御信号の一方の状態において、前記バイパス用バイポ
ーラトランジスタの電流が定電流となるよう駆動する制
御回路と、前記出力端の電位を検知する素子を有し、前
記出力端電位の所定電位に対する高低の状態を判定し、
出力端電位の一方の状態において前記スイッチング用バ
イポーラトランジスタを導通させる電圧検知回路とを備
えている。
路は、コレクタに抵抗が設けられたスイッチング用バイ
ポーラトランジスタを電源端子間にエミッタ接地形式に
接続し前記コレクタを出力端とした型のスイッチング回
路において、電流経路が前記スイッチング用バイポーラ
トランジスタの電流経路と並列になるように設けられた
バイパス用バイポーラトランジスタと、外部からの二値
制御信号の一方の状態において、前記バイパス用バイポ
ーラトランジスタの電流が定電流となるよう駆動する制
御回路と、前記出力端の電位を検知する素子を有し、前
記出力端電位の所定電位に対する高低の状態を判定し、
出力端電位の一方の状態において前記スイッチング用バ
イポーラトランジスタを導通させる電圧検知回路とを備
えている。
【００１１】
【作用】本発明のスイッチング回路は、２つのスイッチ
ング用トランジスタＱ1 ，Ｑ2を使用する。まず、スイ
ッチングトランジスタＱ2 を定電流回路として動作させ
て、出力電位を徐々に下げてゆく。そして、出力電位が
ほとんど接地電位に落ちた時に、これを電圧検知回路で
検知しスイッチングトランジスタＱ1 をオンさせる。ス
イッチングトランジスタＱ1 がオンするまでの時間は出
力電位が接地電位に落ちるまでの時間に等しいので、電
源電圧, 外部容量Ｃ2 およびトランジスタＱ2 に流れる
電流に依存することになり、磁気ヘッドの過渡電流は、
このトランジスタＱ1 がオンする迄の時間により調整で
きる。
ング用トランジスタＱ1 ，Ｑ2を使用する。まず、スイ
ッチングトランジスタＱ2 を定電流回路として動作させ
て、出力電位を徐々に下げてゆく。そして、出力電位が
ほとんど接地電位に落ちた時に、これを電圧検知回路で
検知しスイッチングトランジスタＱ1 をオンさせる。ス
イッチングトランジスタＱ1 がオンするまでの時間は出
力電位が接地電位に落ちるまでの時間に等しいので、電
源電圧, 外部容量Ｃ2 およびトランジスタＱ2 に流れる
電流に依存することになり、磁気ヘッドの過渡電流は、
このトランジスタＱ1 がオンする迄の時間により調整で
きる。
【００１２】本発明においては、外部の容量Ｃ2 に蓄積
された電荷を定電流で放電するので、出力電位（トラン
ジスタＱ1 のコレクタ電位）が接地電位に低下する（ト
ランジスタＱ1 がオンする) 時刻付近での変化は、従来
のスイッチング回路に較べて小さい。従って、磁気ヘッ
ドの過渡電流も小さい。
された電荷を定電流で放電するので、出力電位（トラン
ジスタＱ1 のコレクタ電位）が接地電位に低下する（ト
ランジスタＱ1 がオンする) 時刻付近での変化は、従来
のスイッチング回路に較べて小さい。従って、磁気ヘッ
ドの過渡電流も小さい。
【００１３】
【実施例】次に本発明の好適な実施例について図面を用
いて説明する。図１は本発明の一実施例の構成を示すブ
ロック図である。図１を参照すると、本実施例では、制
御信号ＩＮにより、スイッチングトランジスタＱ1 をオ
ンさせる時、まず、制御回路１にてトランジスタＱ2 を
定電流にて動作させる。本来、出力電位ＶO は電源電圧
Ｅ2 になっているが、トランジスタＱ2 が動作すること
で容量Ｃ2 に蓄えられている電荷が引かれてゆくことに
なり、出力電位ＶO が徐々に下がってゆく。出力電位Ｖ
O が接地電位に落ちるまでの時間をｔとし、定電流をｉ
とすると、 Ｃ2 ×（Ｅ2 −ＶO ）＝ｔ×ｉ の関係式が成り立つ（但し、簡単のためＲ1 ＝∞とす
る）。従って、 ＶO ＝Ｅ2 −ｔ×ｉ／Ｃ2 … となり、出力電位ＶO は、時間ｔに比例して直線的に下
がってゆく。そして出力電位ＶO がほとんど接地電位に
まで落ちた時に、これを電圧検知回路２が検知し、トラ
ンジスタＱ1 をオンさせる。この様な構成により、磁気
ヘッド１３の過渡電流はほとんど発生しない。
いて説明する。図１は本発明の一実施例の構成を示すブ
ロック図である。図１を参照すると、本実施例では、制
御信号ＩＮにより、スイッチングトランジスタＱ1 をオ
ンさせる時、まず、制御回路１にてトランジスタＱ2 を
定電流にて動作させる。本来、出力電位ＶO は電源電圧
Ｅ2 になっているが、トランジスタＱ2 が動作すること
で容量Ｃ2 に蓄えられている電荷が引かれてゆくことに
なり、出力電位ＶO が徐々に下がってゆく。出力電位Ｖ
O が接地電位に落ちるまでの時間をｔとし、定電流をｉ
とすると、 Ｃ2 ×（Ｅ2 −ＶO ）＝ｔ×ｉ の関係式が成り立つ（但し、簡単のためＲ1 ＝∞とす
る）。従って、 ＶO ＝Ｅ2 −ｔ×ｉ／Ｃ2 … となり、出力電位ＶO は、時間ｔに比例して直線的に下
がってゆく。そして出力電位ＶO がほとんど接地電位に
まで落ちた時に、これを電圧検知回路２が検知し、トラ
ンジスタＱ1 をオンさせる。この様な構成により、磁気
ヘッド１３の過渡電流はほとんど発生しない。
【００１４】図２は、図１に示すブロック図をトランジ
スタレベルで描いた図である。図２において先ず、制御
信号ＩＮが制御回路１のトランジスタＱ5 のベースに入
る。トランジスタＱ5 ，Ｑ6 は差動増幅回路になってお
り、制御信号ＩＮが“Ｈ”の時はトランジスタＱ6 側に
全電流が流れているが、制御信号ＩＮを、図３（ａ）に
示すように、時刻ｔ1 に“Ｌ”に切換えると、トランジ
スタＱ5 側に全電流が流れる。この電流はカレントミラ
ー回路を構成しているトランジスタＱ3 に入り、トラン
ジスタＱ2 で出力電位ＶO に蓄えられている電荷を引く
ことになる。この時出力電位ＶO の時間的変化の仕方
は、式および図３（ｂ）で示す通り、直線である。こ
の出力電位ＶO の変化を電圧検知回路２で検知する。
スタレベルで描いた図である。図２において先ず、制御
信号ＩＮが制御回路１のトランジスタＱ5 のベースに入
る。トランジスタＱ5 ，Ｑ6 は差動増幅回路になってお
り、制御信号ＩＮが“Ｈ”の時はトランジスタＱ6 側に
全電流が流れているが、制御信号ＩＮを、図３（ａ）に
示すように、時刻ｔ1 に“Ｌ”に切換えると、トランジ
スタＱ5 側に全電流が流れる。この電流はカレントミラ
ー回路を構成しているトランジスタＱ3 に入り、トラン
ジスタＱ2 で出力電位ＶO に蓄えられている電荷を引く
ことになる。この時出力電位ＶO の時間的変化の仕方
は、式および図３（ｂ）で示す通り、直線である。こ
の出力電位ＶO の変化を電圧検知回路２で検知する。
【００１５】ここで電圧検知用トランジスタＱ4 は耐圧
を高めるため、エミッタ・ベース間をショートしてあ
る。また、カレントミラー回路を構成するトランジスタ
Ｑ9 ，Ｑ10には、抵抗Ｒ3 に２ｉ2 の電流が流れるよう
に電流を流しておく。更に、差動増幅回路を構成するト
ランジスタＱ7 ，Ｑ8 のうちのトランジスタＱ7 のベー
ス電位を決める定電流源Ｉ2 にはｉ2 の電流を流してお
く。従って、差動増幅回路を構成するトランジスタ
Ｑ7 ，Ｑ8 のベース電圧Ｖ1 ，Ｖ2 は Ｖ1 ＝Ｅ3 −Ｒ2 ×ｉ2 （４） Ｖ2 ＝Ｅ3 −Ｒ3 ×２ｉ2 （５） （但し、Ｅ3 は差動増幅回路の電源電圧）となる。今、
Ｒ2 ＝Ｒ3 と設定しておけば、Ｖ1 がＶ2 より高いの
で、十分な電圧差を持っておけば、トランジスタＱ8 は
カットオフしている。従って、トランジスタＱ11，Ｑ12
で構成されているカレントミラー回路にも電流が流れ
ず、スイッチングトランジスタＱ1 はオフ状態である。
を高めるため、エミッタ・ベース間をショートしてあ
る。また、カレントミラー回路を構成するトランジスタ
Ｑ9 ，Ｑ10には、抵抗Ｒ3 に２ｉ2 の電流が流れるよう
に電流を流しておく。更に、差動増幅回路を構成するト
ランジスタＱ7 ，Ｑ8 のうちのトランジスタＱ7 のベー
ス電位を決める定電流源Ｉ2 にはｉ2 の電流を流してお
く。従って、差動増幅回路を構成するトランジスタ
Ｑ7 ，Ｑ8 のベース電圧Ｖ1 ，Ｖ2 は Ｖ1 ＝Ｅ3 −Ｒ2 ×ｉ2 （４） Ｖ2 ＝Ｅ3 −Ｒ3 ×２ｉ2 （５） （但し、Ｅ3 は差動増幅回路の電源電圧）となる。今、
Ｒ2 ＝Ｒ3 と設定しておけば、Ｖ1 がＶ2 より高いの
で、十分な電圧差を持っておけば、トランジスタＱ8 は
カットオフしている。従って、トランジスタＱ11，Ｑ12
で構成されているカレントミラー回路にも電流が流れ
ず、スイッチングトランジスタＱ1 はオフ状態である。
【００１６】次にトランジスタＱ2 を流れる定電流にて
出力電位ＶO が徐々に下がり接地電位に近付く（図３
（ｂ）時刻ｔ2 ）と、トランジスタＱ4 がベース，コレ
クタを２端子とするダイオードとして動作し、カレント
ミラー回路を構成するトランジスタＱ9 ，Ｑ10に流れる
定電流源Ｉ4 の電流がトランジスタＱ4 を通って抜けて
ゆき、トランジスタＱ9 ，Ｑ10のベース電圧を下げてゆ
く。そのため、抵抗Ｒ3に流れる電流が減り始め、差動
増幅回路のトランジスタＱ8 のベース電位Ｖ2 が上がっ
てゆくことになる。さらに出力電位ＶO が下がるとトラ
ンジスタＱ8 のベース電位Ｖ2 はほぼ電源電位Ｅ3 まで
上昇し、差動増幅回路のトランジスタＱ7がカットオフ
しトランジスタＱ8 が代わりに動作する（図３（ｃ）時
刻ｔ2 ）。そして、定電流源Ｉ3 の電流はトランジスタ
Ｑ8 に流れることになり、その後トランジスタＱ11, Ｑ
12で構成されるカレントミラー回路にて増幅され、スイ
ッチングトランジスタＱ1 をオンさせる（図３
（ｄ））。
出力電位ＶO が徐々に下がり接地電位に近付く（図３
（ｂ）時刻ｔ2 ）と、トランジスタＱ4 がベース，コレ
クタを２端子とするダイオードとして動作し、カレント
ミラー回路を構成するトランジスタＱ9 ，Ｑ10に流れる
定電流源Ｉ4 の電流がトランジスタＱ4 を通って抜けて
ゆき、トランジスタＱ9 ，Ｑ10のベース電圧を下げてゆ
く。そのため、抵抗Ｒ3に流れる電流が減り始め、差動
増幅回路のトランジスタＱ8 のベース電位Ｖ2 が上がっ
てゆくことになる。さらに出力電位ＶO が下がるとトラ
ンジスタＱ8 のベース電位Ｖ2 はほぼ電源電位Ｅ3 まで
上昇し、差動増幅回路のトランジスタＱ7がカットオフ
しトランジスタＱ8 が代わりに動作する（図３（ｃ）時
刻ｔ2 ）。そして、定電流源Ｉ3 の電流はトランジスタ
Ｑ8 に流れることになり、その後トランジスタＱ11, Ｑ
12で構成されるカレントミラー回路にて増幅され、スイ
ッチングトランジスタＱ1 をオンさせる（図３
（ｄ））。
【００１７】以上説明した本実施例の動作の期間（制御
信号ＩＮが“Ｈ”から“Ｌ”に変化する時刻ｔ1 から、
スイッチングトランジスタＱ1 がオンする時刻ｔ2 ま
で）において、磁気ヘッド１３に流れる過渡電流は、ス
イッチングトランジスタＱ1 のコレクタ電圧（出力電圧
ＶO ）が時間的に直線で低下しているの対応して、図３
（ｅ）に示すように、約８ｍＡで一定の値を示す。動作
の最後（時刻ｔ2 ）にスパイク状の電流増加を示すが、
この時には既に出力電圧ＶO が接地電位付近まで十分に
下っており、しかもその時間的変化の大きさが、図６
（ｃ）に示す従来のスイッチング回路における変化より
も小さいので、ピークの高さは、１０ｍＡにも達してい
ない。これに対して、従来のスイッチング回路では、図
６（ｄ）に示すように、スイッチング回路がオンする時
のスパイク状過渡電流のピークの高さは、６０ｍＡ近く
にも達し、本実施例の効果が大きいことが分かる。
信号ＩＮが“Ｈ”から“Ｌ”に変化する時刻ｔ1 から、
スイッチングトランジスタＱ1 がオンする時刻ｔ2 ま
で）において、磁気ヘッド１３に流れる過渡電流は、ス
イッチングトランジスタＱ1 のコレクタ電圧（出力電圧
ＶO ）が時間的に直線で低下しているの対応して、図３
（ｅ）に示すように、約８ｍＡで一定の値を示す。動作
の最後（時刻ｔ2 ）にスパイク状の電流増加を示すが、
この時には既に出力電圧ＶO が接地電位付近まで十分に
下っており、しかもその時間的変化の大きさが、図６
（ｃ）に示す従来のスイッチング回路における変化より
も小さいので、ピークの高さは、１０ｍＡにも達してい
ない。これに対して、従来のスイッチング回路では、図
６（ｄ）に示すように、スイッチング回路がオンする時
のスパイク状過渡電流のピークの高さは、６０ｍＡ近く
にも達し、本実施例の効果が大きいことが分かる。
【００１８】尚、本実施例は、スイッチングトランジス
タＱ1 がオンすることで正帰還がかかるので、制御回路
１のトランジスタＱ13によってその復帰を行なうように
構成されている。
タＱ1 がオンすることで正帰還がかかるので、制御回路
１のトランジスタＱ13によってその復帰を行なうように
構成されている。
【００１９】
【発明の効果】以上説明したように、本発明は、オン抵
抗の低い本来のスイッチング用トランジスタに対して、
電流経路がこのスイッチング用トランジスタの電流経路
と並列になるようにバイパス用トランジスタを設け、こ
のバイパス用トランジスタを、外部からの制御信号によ
って活性化される制御回路によってその電流が定電流と
なるように駆動し、出力電位が十分に低下したことを電
圧検知回路によって検出してから、スイッチング用トラ
ンジスタをオンさせている。
抗の低い本来のスイッチング用トランジスタに対して、
電流経路がこのスイッチング用トランジスタの電流経路
と並列になるようにバイパス用トランジスタを設け、こ
のバイパス用トランジスタを、外部からの制御信号によ
って活性化される制御回路によってその電流が定電流と
なるように駆動し、出力電位が十分に低下したことを電
圧検知回路によって検出してから、スイッチング用トラ
ンジスタをオンさせている。
【００２０】このことにより本発明によれば、スイッチ
ング用トランジスタがオン状態に変化する時点での出力
電位の大きさおよび時間的変化を従来のスイッチング回
路よりも小さくすることができるので、外部に接続され
る容量による過渡的なスパイク状の電流のピークも低
い。本発明を磁気記録再生器に用いると、記録から再生
への切換え時に、直流カット用の容量に流れる過渡電流
による磁気ヘッドの帯磁を、その切替え速度を犠牲にす
ることなく防ぐことができるので、特に大きな効果をも
たらす。
ング用トランジスタがオン状態に変化する時点での出力
電位の大きさおよび時間的変化を従来のスイッチング回
路よりも小さくすることができるので、外部に接続され
る容量による過渡的なスパイク状の電流のピークも低
い。本発明を磁気記録再生器に用いると、記録から再生
への切換え時に、直流カット用の容量に流れる過渡電流
による磁気ヘッドの帯磁を、その切替え速度を犠牲にす
ることなく防ぐことができるので、特に大きな効果をも
たらす。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１に示すブロック図をトランジスタレベルで
示した一例の回路図である。
示した一例の回路図である。
【図３】図１および図２に示す実施例の動作を説明する
ための波形図である。
ための波形図である。
【図４】分図（ａ）は、磁気記録再生器の磁気ヘッド周
辺の構成を示すブロック図である。分図（ｂ）は、分図
（ａ）中のプレイバックスイッチＰＢＳＷをバイポーラ
トランジスタを用いて実現した場合の回路図である。
辺の構成を示すブロック図である。分図（ｂ）は、分図
（ａ）中のプレイバックスイッチＰＢＳＷをバイポーラ
トランジスタを用いて実現した場合の回路図である。
【図５】従来のスイッチング回路の一例の回路図であ
る。
る。
【図６】図５に示す従来のスイッチング回路の動作を説
明するための、波形図である。
明するための、波形図である。
１ 制御回路 ２ 電圧検知回路 １１ 再生増幅器 １２ 記録増幅器 １３ 磁気ヘッド
Claims (2)
- 【請求項１】 コレクタに抵抗が設けられたスイッチン
グ用バイポーラトランジスタを電源端子間にエミッタ接
地形式に接続し前記コレクタを出力端とした型のスイッ
チング回路において、 電流経路が前記スイッチング用バイポーラトランジスタ
の電流経路と並列になるように設けられたバイパス用バ
イポーラトランジスタと、 外部からの二値制御信号の一方の状態において、前記バ
イパス用バイポーラトランジスタの電流が定電流となる
よう駆動する制御回路と、 前記出力端の電位を検知する素子を有し、前記出力端電
位の所定電位に対する高低の状態を判定し、出力端電位
の一方の状態において前記スイッチング用バイポーラト
ランジスタを導通させる電圧検知回路とを備えたことを
特徴とするスイッチング回路。 - 【請求項２】 コレクタに抵抗が設けられ電源端子間エ
ミッタ接地形式に接続されたスイッチング用ＮＰＮ型第
１のバイポーラトランジスタと、 前記第１のバイポーラトランジスタに、コレクタ同志お
よびエミッタ同志を共通にして並列に接続されたバイパ
ス用でＮＰＮ型の第２のバイポーラトランジスタと、 ベースに外部からの二値制御信号が入力されるＰＮＰ型
の第３のバイポーラトランジスタとベースに定電位が与
えられるＰＮＰ型の第４のバイポーラトランジスタとか
らなる差動トランジスタ対と、前記第３のバイポーラト
ランジスタの電流を入力電流とし前記バイパス用の第２
のバイポーラトランジスタを出力側のトランジスタとす
る第１のカレントミラー回路と、コレクタおよびエミッ
タが前記スイッチング用の第１のバイポーラトランジス
タのベースおよびエミッタにそれぞれ接続されベースが
前記差動対トランジスタを構成する第４のバイポーラト
ランジスタのコレクタに接続されたＮＰＮ型の第５のバ
イポーラトランジスタとからなる制御回路と、 ベースに定電圧源と抵抗回路と定電流源とによりバイア
ス電位が与えられるＮＰＮ型の第６のバイポーラトラン
ジスタとベースに前記定電圧源と抵抗回路と第２のカレ
ントミラー回路の出力電流とによりバイアス電位が与え
られるＮＰＮ型の第７のバイポーラトランジスタとから
なる差動トランジスタ対と、アノードが前記スイッチン
グ用の第１のバイポーラトランジスタのコレクタに接続
されカソードが前記第２のカレントミラー回路の出力側
バイポーラトランジスタのベースに接続されたＰＮ接合
ダイオードと、前記第７のバイポーラトランジスタの電
流を入力電流とし出力電流と抵抗回路とにより前記スイ
ッチング用の第１のバイポーラトランジスタのベースに
バイアス電位を与える第３のカレントミラー回路とを有
する電圧検知回路とを備えたスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067848A JP2806681B2 (ja) | 1992-03-26 | 1992-03-26 | スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067848A JP2806681B2 (ja) | 1992-03-26 | 1992-03-26 | スイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275996A JPH05275996A (ja) | 1993-10-22 |
| JP2806681B2 true JP2806681B2 (ja) | 1998-09-30 |
Family
ID=13356793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4067848A Expired - Fee Related JP2806681B2 (ja) | 1992-03-26 | 1992-03-26 | スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806681B2 (ja) |
-
1992
- 1992-03-26 JP JP4067848A patent/JP2806681B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05275996A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423341A (en) | Fast switching field effect transistor driver circuit | |
| CA1127724A (en) | Switching circuit with mos field effect transistor | |
| US5534818A (en) | Preamplifier noise filtering circuit | |
| US4258406A (en) | Protecting circuit | |
| JP3281093B2 (ja) | ダンピング回路 | |
| JPS6131521B2 (ja) | ||
| US6268756B1 (en) | Fast high side switch for hard disk drive preamplifiers | |
| JP2806681B2 (ja) | スイッチング回路 | |
| EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| JPH07212156A (ja) | リミッタ回路 | |
| US5739706A (en) | Magnetically recording apparatus | |
| US6181496B1 (en) | Magnetic recording control circuit with voltage clamps | |
| US20030151839A1 (en) | Magnetic disk drive | |
| JPS6020169Y2 (ja) | 記録再生兼用ヘツドの切換回路 | |
| JP2880660B2 (ja) | 負荷の駆動装置 | |
| JP3132103B2 (ja) | コイルのスイッチング装置 | |
| JPH05335911A (ja) | ドライブ回路 | |
| JP3453638B2 (ja) | 低電圧損失ドライバ | |
| JPH03255684A (ja) | 発光素子の駆動回路 | |
| JPS6243351B2 (ja) | ||
| JP3019039B2 (ja) | 内燃機関点火装置 | |
| JPH062347Y2 (ja) | 信号切換回路 | |
| JPH0426966Y2 (ja) | ||
| JPH05146143A (ja) | 突入電流防止回路 | |
| JPH04274003A (ja) | ライトアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980616 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |