JP2806675B2 - Digital PLL device with switching convergence mode - Google Patents
Digital PLL device with switching convergence modeInfo
- Publication number
- JP2806675B2 JP2806675B2 JP4023042A JP2304292A JP2806675B2 JP 2806675 B2 JP2806675 B2 JP 2806675B2 JP 4023042 A JP4023042 A JP 4023042A JP 2304292 A JP2304292 A JP 2304292A JP 2806675 B2 JP2806675 B2 JP 2806675B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- down counter
- threshold value
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ディジタルＰＬＬ（文
中、必要に応じてＤＰＬＬと記載する）の収束モードを
切り換えて入力されたクロック信号（文中、必要に応じ
て単にクロックと記載する）に従属同期したクロックを
発生する収束モード切り換え式ディジタルＰＬＬ装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock signal (hereinafter simply referred to as "clock" as necessary) input by switching a convergence mode of a digital PLL (hereinafter referred to as "DPLL" as necessary). The present invention relates to a convergence mode switching digital PLL device that generates a slave-synchronized clock.
【０００２】[0002]
【従来の技術】従来、ＤＰＬＬは、入力クロックと、装
置内で発生するクロックの位相差を比較する位相比較器
と、位相比較の結果をアップダウンカウンタで計数する
一種のループフィルタと、ループフィルタからの制御信
号により出力クロックの位相を調整するための可変分周
回路とから構成されている。2. Description of the Related Art Conventionally, a DPLL is composed of a phase comparator for comparing a phase difference between an input clock and a clock generated in a device, a kind of loop filter for counting the result of the phase comparison by an up / down counter, and a loop filter. And a variable frequency dividing circuit for adjusting the phase of the output clock in accordance with the control signal from the controller.
【０００３】このような構成において、可変分周回路は
出力クロック周波数ｆのＮ倍の周波数Ｎｆを有する発信
器等のクロックの分周比を１／Ｎ、１／（Ｎ−１）、１
／（Ｎ＋１）に変更して出力クロックの位相を調整す
る。In such a configuration, the variable frequency dividing circuit sets the frequency dividing ratio of a clock such as a transmitter having a frequency Nf which is N times the output clock frequency f to 1 / N, 1 / (N-1), 1
/ (N + 1) to adjust the phase of the output clock.
【０００４】この場合、ＤＰＬＬの特性、すなわち、周
波数引き込み範囲と周波数引き込みまでの所要時間は、
位相比較の結果を計数するアップダウンカウンタの段数
と、このアップダウンカウンタの駆動クロックの周波数
で決定される。さらに位相ロック状態での出力クロック
のジッタも同様である。In this case, the characteristics of the DPLL, that is, the frequency pull-in range and the time required for the frequency pull-in, are as follows:
It is determined by the number of stages of the up / down counter for counting the result of the phase comparison and the frequency of the drive clock of the up / down counter. Further, the same applies to the jitter of the output clock in the phase locked state.
【０００５】このため、アップダウンカウンタの段数を
増加し、あるいは駆動クロックの周波数を小さくして装
置を適度な鈍感なシステムに形成し、位相ロック状態で
の出力クロックのジッタを抑圧する。この場合、ロック
状態となるまでの収束時間が長い。For this reason, the number of stages of the up / down counter is increased, or the frequency of the drive clock is reduced, so that the device is formed in a moderately insensitive system, and the jitter of the output clock in the phase locked state is suppressed. In this case, the convergence time until the lock state is set is long.
【０００６】一方、アップダウンカウンタの段数を小さ
く、駆動クロックの周波数を大きくして装置を適度な敏
感なシステムに形成し、ロック状態となるまでの収束時
間を短くする。この場合、ロック状態での出力クロック
のジックが増大する。On the other hand, by reducing the number of stages of the up / down counter and increasing the frequency of the drive clock, the device is formed into a moderately sensitive system, and the convergence time until the locked state is reduced. In this case, the output clock jitter in the locked state increases.
【０００７】この場合、ロック状態になるまでの収束時
間を短くし、ロック状態での出力クロックのジッタを小
さくする場合、収束モードの切り換えを行う。In this case, the convergence mode is switched to shorten the convergence time until the locked state and reduce the jitter of the output clock in the locked state.
【０００８】この収束モードの切り換えは、アップダウ
ンカウンタの段数の変更が一般的であり、位相ロック状
態の検出回路を付加して実現している。The switching of the convergence mode is generally performed by changing the number of stages of the up / down counter, and is realized by adding a phase locked state detection circuit.
【０００９】この検出回路を用いる構成では、図２
（ａ）に示す入力クロックに対して図２（ｂ）に示すよ
うに入力クロックに同期したパルスを生成して、これを
一種の窓とし、出力クロックの立ち上がりエッジが、こ
の窓の範囲内であることを検出する一種のＤ−ＦＦ型位
相比較器によって、アップダウンカウンタの段数を切り
換える。すなわち、入力クロックから生成するパルス幅
をＷとすると入力クロックと出力クロックの位相差がＷ
／２以下の場合は図２（ｃ）に示す位相ロック状態と判
断してアップダウンカウンタの段数を小さく設定する。
また、位相差がＷ／２以上の場合は図２（ｄ）に示す位
相ロック外れと判断してアップダウンカウンタの段数を
大きく設定する。In the configuration using this detection circuit, FIG.
As shown in FIG. 2B, a pulse synchronized with the input clock is generated with respect to the input clock shown in FIG. 2A, and this pulse is used as a kind of window. The rising edge of the output clock falls within the range of this window. The number of stages of the up / down counter is switched by a kind of D-FF type phase comparator for detecting the presence. That is, if the pulse width generated from the input clock is W, the phase difference between the input clock and the output clock is W
If the value is less than / 2, it is determined that the phase is locked as shown in FIG. 2C, and the number of stages of the up / down counter is set to be small.
If the phase difference is equal to or more than W / 2, it is determined that the phase is out of phase lock as shown in FIG.
【００１０】なお、パルス幅Ｗは、入力クロックと出力
クロックの許容位相差によって決定する。Note that the pulse width W is determined by the allowable phase difference between the input clock and the output clock.
【００１１】[0011]
【発明が解決しようとする課題】ところで、従来例のＤ
ＰＬＬでは、アップダウンカウンタの段数を増加し、あ
るいは駆動クロックの周波数を小さくして、出力クロッ
クのジッタを抑圧できるが、ロック状態となるまでの収
束時間が長くなるという欠点がある。By the way, the conventional D
In the PLL, the jitter of the output clock can be suppressed by increasing the number of stages of the up / down counter or reducing the frequency of the drive clock, but has a disadvantage that the convergence time until the lock state is lengthened.
【００１２】さらに、アップダウンカウンタの段数を小
さく、駆動クロックの周波数を大きくした場合、出力ク
ロック状態となるまでの収束時間は短くなるがロック状
態でのジックが増大するという欠点がある。Further, when the number of stages of the up / down counter is reduced and the frequency of the driving clock is increased, the convergence time until the output clock state is shortened, but there is a drawback that the jitter in the locked state increases.
【００１３】本発明は、このような課題を解決するもの
であり、入力クロックと出力クロックの位相差が０にな
るまでの収束時間を短くできるとともに、出力クロック
のジッタを抑圧できる収束モード切り換え式ディジタル
ＰＬＬ装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention solves such a problem, and can shorten the convergence time until the phase difference between the input clock and the output clock becomes zero and can suppress the jitter of the output clock. It is an object to provide a digital PLL device.
【００１４】[0014]
【課題を解決するための手段】この目的を達成するため
に、本発明は、外部から入力されたクロック信号に従属
同期したクロック信号を発生する収束モード切り換え式
ディジタルＰＬＬ装置において、装置内部で生成した出
力クロック信号と外部からの入力クロック信号の位相を
比較する位相比較手段と、位相比較手段で検出した進み
方向と遅れ方向をそれぞれ計数するアップダウンカウン
タと、アップダウンカウンタからの計数値と、選択して
供給された閾値とを比較して進相、遅相を判断する判定
手段と、判定手段の出力により出力クロック信号の位相
を調整する可変分周手段と、入力クロック信号からパル
スを生成して位相ロック外れを検出する第１の検出手段
と、位相比較手段の出力により位相のロック状態を検出
する第２の検出手段と、第１の検出手段および第２の検
出手段からの出力信号により判定手段に供給する閾値を
選択する収束モード切り換え手段と、閾値に対応した初
期値をアップダウンカウンタに読み込ませる初期設定手
段とを備えることを特徴とするものである。In order to achieve this object, the present invention provides a digital PLL device for switching a convergence mode which generates a clock signal synchronously dependent on an externally input clock signal. Phase comparison means for comparing the phases of the output clock signal and the input clock signal from the outside, an up / down counter for counting the leading direction and the lag direction detected by the phase comparing means, and a count value from the up / down counter, Determining means for comparing the selected and supplied thresholds to determine whether the phase is leading or lagging; variable frequency dividing means for adjusting the phase of the output clock signal based on the output of the determining means; Detecting means for detecting a phase lock loss, and a second detecting means for detecting a phase locked state based on an output of the phase comparing means. Convergence mode switching means for selecting a threshold value to be supplied to the determination means based on output signals from the first detection means and the second detection means, and initial setting means for reading an initial value corresponding to the threshold value into an up / down counter. It is characterized by having.
【００１５】また、判定手段におけるアップダウンカウ
ンタからのの計数値と、選択して供給された閾値とを比
較して進相、遅相を判断する場合に、オーバーフロー側
の閾値Ｔｏ、アンダーフロー側の閾値Ｔｕ、カウントア
ップダウンの計数値Ｃｏとし、 Ｃｏ＝Ｔｏの場合は分周比１／（Ｎ＋１）、 Ｃｏ＝Ｔｕの場合は分周比１／（Ｎ−１）、 この他の場合に分周比が１／Ｎの分周切り換え信号を可
変分周手段に出力することを特徴とするものである。Further, when comparing the count value from the up / down counter in the determination means with the threshold value selected and supplied to determine whether the phase is advanced or retarded, the overflow-side threshold value To and the underflow-side threshold value are determined. The threshold value Tu and the count value Co of the count-up / down operation. If Co = To, the dividing ratio is 1 / (N + 1). If Co = Tu, the dividing ratio is 1 / (N-1). A frequency division switching signal having a frequency division ratio of 1 / N is output to the variable frequency dividing means.
【００１６】[0016]
【実施例】以下、本発明の収束モード切り換え式ディジ
タルＰＬＬ装置の実施例について図面をもとに説明す
る。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a digital PLL device according to the present invention.
【００１７】図１は実施例の構成を示している。FIG. 1 shows the configuration of the embodiment.
【００１８】図１において、１は入力クロックが供給さ
れる入力端子、２は入力クロックと出力クロックの位相
を比較するＤ−ＦＦ型位相比較器である。また、３はＤ
−ＦＦ型位相比較器２で検出した入力クロックと出力ク
ロックの位相の進み（進相）方向と遅れ（遅相）方向の
回数をそれぞれカウントアップとカウントダウンとして
計数するアップダウンカウンタ、４はアップダウンカウ
ンタ３の出力値と閾値とを比較するための判定回路であ
る。In FIG. 1, 1 is an input terminal to which an input clock is supplied, and 2 is a D-FF type phase comparator for comparing the phases of the input clock and the output clock. 3 is D
An up-down counter for counting the number of advance (leading) and lagging (lagging) directions of the phase of the input clock and output clock detected by the FF type phase comparator 2 as count-up and count-down, respectively; This is a determination circuit for comparing the output value of the counter 3 with a threshold.
【００１９】さらに、５は出力クロックの周波数ｆのＮ
倍の周波数Ｎｆのクロックを発生する発振器、６は判定
回路４からの制御信号により分周比を１／Ｎ、１／（Ｎ
＋１）、１／（Ｎ−１）に切り換える可変分周回路、７
は出力クロックを送出する出力端子、８は入力クロック
からパルスを生成して出力クロックの立ち上がりエッジ
と位相比較して位相ロック外れを検出する第１の検出回
路、９はＤ−ＦＦ型位相比較器２の出力により位相のロ
ック状態を検出する第２の検出回路である。5 is N of the frequency f of the output clock.
An oscillator 6 for generating a clock having a frequency Nf which is twice as high as that of the frequency divider 1 / N or 1 / (N
+1), 1 / (N-1)
Is an output terminal for transmitting an output clock, 8 is a first detection circuit for generating a pulse from the input clock and comparing the phase with the rising edge of the output clock to detect a phase lock loss, and 9 is a D-FF type phase comparator 2 is a second detection circuit that detects a phase locked state based on the output of the second circuit.
【００２０】また、１０は第１の検出回路８と第２の検
出回路９の出力信号により判定回路４で使用する閾値の
値を選択する収束モード切り換え回路、１１は収束モー
ド切り換え回路１０が選択した閾値に対応する初期値を
アップダウンカウンタ３に読み込ませるための初期設定
回路である。次に、この構成の動作について説明する。Reference numeral 10 denotes a convergence mode switching circuit for selecting a threshold value used in the determination circuit 4 based on output signals of the first detection circuit 8 and the second detection circuit 9, and 11 denotes a convergence mode switching circuit 10. An initial setting circuit for causing the up / down counter 3 to read an initial value corresponding to the set threshold value. Next, the operation of this configuration will be described.
【００２１】先ず、出力クロックの位相制御について説
明する。First, the phase control of the output clock will be described.
【００２２】Ｄ−ＦＦ型位相比較器２は出力クロックの
入力クロックに対する進相、遅相を論理〔１〕、The D-FF type phase comparator 2 determines whether the output clock is advanced or delayed with respect to the input clock by logic [1],
〔０〕
で出力する。[0]
To output.
【００２３】この出力により、アップダウンカウンタ３
は、進相の場合、カウントアップして計数を行い、遅相
の場合はカウントダウンして計数を行う。With this output, the up / down counter 3
Counts up and counts up in the case of leading phase, and counts down and counts down in the case of late phase.
【００２４】判定回路４は、閾値とアップダウンカウン
タ３からの計数値とを比較して可変分周回路６に対し
て、１／Ｎ、１／（Ｎ＋１）、１／（Ｎ−１）の分周比
を変更する分周切り換え信号を出力する。The decision circuit 4 compares the threshold value with the count value from the up / down counter 3 and sends a 1 / N, 1 / (N + 1), 1 / (N-1) to the variable frequency dividing circuit 6. A frequency division switching signal for changing the frequency division ratio is output.
【００２５】すなわち、オーバーフロー側の閾値をＴ
ｏ、アンダーフロー側の閾値をＴｕとし、アップダウン
カウンタ３の計数値をＣｏとすると、Ｃｏ＝Ｔｏの場合
は分周比１／（Ｎ＋１）の分周切り換え信号を可変分周
回路６に出力する。That is, the threshold value on the overflow side is T
o, assuming that the threshold value on the underflow side is Tu and the count value of the up / down counter 3 is Co, and when Co = To, outputs a frequency division switching signal having a frequency division ratio of 1 / (N + 1) to the variable frequency dividing circuit 6. I do.
【００２６】Ｃｏ＝Ｔｕの場合は分周比が１／（Ｎ−
１）の分周切り換え信号を可変分周回路６に出力する。When Co = Tu, the frequency division ratio is 1 / (N−
The frequency dividing switch signal of 1) is output to the variable frequency dividing circuit 6.
【００２７】これ以外の場合は分周比が１／Ｎの分周切
り換え信号を可変分周回路６に出力する。In other cases, a frequency division switching signal having a frequency division ratio of 1 / N is output to the variable frequency division circuit 6.
【００２８】なお、Ｃｏ＝ＴｏまたはＣｏ＝Ｔｕの場合
は、１／（Ｎ＋１）、１／（Ｎ−１）の分周切り換え信
号を出力すると同時に初期設定回路１１によってアップ
ダウンカウンタ３に初期値（Ｔｏ−Ｔｕ）／２を読み込
ませる。In the case of Co = To or Co = Tu, 1 / (N + 1) and 1 / (N-1) frequency division switching signals are output, and the initial setting circuit 11 supplies the initial value to the up / down counter 3 at the same time. (To-Tu) / 2 is read.
【００２９】このように収束モード切り換え回路１０が
選択する閾値の値Ｔｏ、Ｔｕを切り換えることによっ
て、アップダウンカウンタ３の段数を切り換えるのと等
価の効果が得られることになる。By switching the threshold values To and Tu selected by the convergence mode switching circuit 10 in this manner, an effect equivalent to switching the number of stages of the up / down counter 3 can be obtained.
【００３０】次に、収束モードの切り換えの動作、機能
について説明する。Next, the operation and function of switching the convergence mode will be described.
【００３１】第１の検出回路８は、従前の図２示したよ
うに位相ロック状態の検出回路と同一の動作を行う。入
力クロックに同期したパルスを生成して、これを一種の
窓とし、出力クロックの立ち上がりエッジがこの窓の範
囲内か否かを検出する一種のＤ−ＦＦ型位相比較器であ
る。The first detection circuit 8 performs the same operation as the detection circuit in the phase locked state as shown in FIG. This is a kind of D-FF type phase comparator that generates a pulse synchronized with the input clock, uses this as a kind of window, and detects whether the rising edge of the output clock is within the range of this window.
【００３２】この場合、慣用的な従来技術では、第１の
検出回路８を位相ロック状態と位相ロック外れ状態の二
つの状態の検出に使用するのに対して、ここでは位相ロ
ック外れのみの検出に用いる。すなわち、入力クロック
から生成するパルス幅をＷとすると、第１の検出回路８
は、入力クロックと出力クロックの位相差がＷ／２以上
であることのみを検出するのに用いる。In this case, in the conventional prior art, the first detection circuit 8 is used for detecting two states of a phase lock state and a phase lock release state, whereas here, only the detection of the phase lock state is detected. Used for That is, assuming that the pulse width generated from the input clock is W, the first detection circuit 8
Is used to detect only that the phase difference between the input clock and the output clock is W / 2 or more.
【００３３】なお、パルス幅Ｗは、入力クロックと出力
クロックの許容位相差によって決定する。また、第２の
検出回路９は、Ｄ−ＦＦ型位相比較器２の出力の論理値
（0、１）が変化することにより位相ロック状態を検出
する。Note that the pulse width W is determined by the allowable phase difference between the input clock and the output clock. Further, the second detection circuit 9 detects the phase locked state by changing the logical value (0, 1) of the output of the D-FF type phase comparator 2.
【００３４】これは、入力クロックと出力クロックの位
相が交差した場合、すなわち、遅相の状態から進相の状
態へ変化した場合、あるいは逆の場合に、Ｄ−ＦＦ型位
相比較器２の出力の論理値は反転する。したがって、Ｄ
−ＦＦ型位相比較器２の出力信号の変化点を捉えて、入
出力クロックの位相差が０を検出する。This is because when the phase of the input clock crosses the phase of the output clock, that is, when the phase changes from the lagging phase to the leading phase, or vice versa, the output of the D-FF type phase comparator 2 is changed. Are inverted. Therefore, D
-The change point of the output signal of the FF type phase comparator 2 is detected, and the phase difference between the input and output clocks is detected as 0.
【００３５】収束モード切り換え回路１０は、第２の検
出回路９が位相ロック状態を検出するまでアップダウン
カウンタ３の段数が小さくなるような閾値を選択し、位
相ロック状態を検出した後は、第１の検出回路８が位相
ロック外れを検出するまでアップダウンカウンタ３の段
数が大きくなる閾値を選択する。The convergence mode switching circuit 10 selects a threshold value such that the number of stages of the up / down counter 3 decreases until the second detection circuit 9 detects the phase locked state. A threshold value at which the number of stages of the up / down counter 3 increases until the first detection circuit 8 detects the loss of phase lock.
【００３６】第１の検出回路８が位相ロック外れを検出
した場合は、第２の検出回路９が再び位相ロック状態を
検出するまでアップダウンカウンタ３の段数が小さくな
るような閾値を選択する。When the first detection circuit 8 detects the loss of phase lock, a threshold value is selected so that the number of stages of the up / down counter 3 becomes small until the second detection circuit 9 detects the phase lock state again.
【００３７】[0037]
【発明の効果】以上の説明から明らかなように、本発明
の収束モード切り換え式ディジタルＰＬＬ装置は、ＤＰ
ＬＬの収束モード切り換えに位相ロック状態と、位相ロ
ック外れ状態を検出する検出回路を個別に設けているた
め、位相ロック状態では入力クロックと出力クロックの
位相差が０になるまでの収束時間を短くできるという効
果を有する。As is apparent from the above description, the convergence mode switching type digital PLL device of the present invention has the DP
Since the detection circuits for detecting the phase locked state and the phase unlock state are separately provided for switching the LL convergence mode, the convergence time until the phase difference between the input clock and the output clock becomes 0 is shortened in the phase locked state. It has the effect of being able to.
【００３８】さらに、位相ロック後の位相ロック外れ状
態では、入力クロックと出力クロックの位相差が許容範
囲を越えない限り、出力クロックのジッタを効果的に抑
圧できるという効果を有する。Further, in a state where the phase is unlocked after the phase lock, there is an effect that the jitter of the output clock can be effectively suppressed as long as the phase difference between the input clock and the output clock does not exceed an allowable range.
【図１】本発明の収束モード切り換え式ディジタルＰＬ
Ｌ装置の実施例における構成を示すブロック図である。FIG. 1 is a convergence mode switching type digital PL of the present invention.
It is a block diagram showing composition in an example of L device.
【図２】従来のディジタルＰＬＬ装置の動作説明のに供
され、信号処理に係るタイミングチャートである。FIG. 2 is a timing chart related to signal processing, used for explaining the operation of a conventional digital PLL device.
１ 入力端子 ２ Ｄ−ＦＦ型位相比較器 ３ アップダウンカウンタ ４ 判定回路 ５ 発振器 ６ 可変分周回路 ７ 出力端子 ８ 第１の検出回路 ９ 第２の検出回路 １０ 収束モード切り換え回路 １１ 初期設定回路 DESCRIPTION OF SYMBOLS 1 Input terminal 2 D-FF type phase comparator 3 Up / down counter 4 Judgment circuit 5 Oscillator 6 Variable frequency divider 7 Output terminal 8 First detection circuit 9 Second detection circuit 10 Convergence mode switching circuit 11 Initial setting circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−66433（ＪＰ，Ａ) 特開 昭62−232219（ＪＰ，Ａ) 特開 平２−170722（ＪＰ，Ａ) 特開 昭64−36122（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/06 - 7/107──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-61-66433 (JP, A) JP-A-62-223219 (JP, A) JP-A-2-170722 (JP, A) JP-A 64-64 36122 (JP, A) (58) Field surveyed (Int. Cl. 6 , DB name) H03L 7/06-7/107
Claims (2)
期したクロック信号を発生する収束モード切り換え式デ
ィジタルＰＬＬ装置において、 装置内部で生成した出力クロック信号と外部からの入力
クロック信号の位相を比較する位相比較手段と、 前記位相比較手段で検出した進み方向と遅れ方向をそれ
ぞれ計数するアップダウンカウンタと、 前記アップダウンカウンタからの計数値と、選択して供
給された閾値とを比較して進相、遅相を判断する判定手
段と、 前記判定手段の出力により出力クロック信号の位相を調
整する可変分周手段と、入力クロック信号からパルスを
生成して位相ロック外れを検出する第１の検出手段と、 前記位相比較手段の出力により位相のロック状態を検出
する第２の検出手段と、 前記第１の検出手段および第２の検出手段からの出力信
号により前記判定手段に供給する閾値を選択する収束モ
ード切り換え手段と、 前記閾値に対応した初期値を前記アップダウンカウンタ
に読み込ませる初期設定手段と、 を備えることを特徴とする収束モード切り換え式ディジ
タルＰＬＬ装置。A convergence mode switching type digital phase locked loop (PLL) device for generating a clock signal dependent on an externally input clock signal, wherein the phase of an output clock signal generated inside the device and the phase of an externally input clock signal are compared. A phase comparison unit, an up / down counter for counting the leading direction and the lagging direction detected by the phase comparison unit, respectively, a count value from the up / down counter, and a selected and supplied threshold value to compare the phase and lead the phase. Determining means for determining a delay; variable frequency dividing means for adjusting a phase of an output clock signal based on an output of the determining means; and first detecting means for generating a pulse from an input clock signal to detect a phase lock loss A second detection unit that detects a locked state of a phase based on an output of the phase comparison unit; a first detection unit and a second detection unit. A convergence mode switching unit that selects a threshold value to be supplied to the determination unit based on an output signal from the detection unit, and an initial setting unit that reads an initial value corresponding to the threshold value into the up / down counter. Convergence mode switching type digital PLL device.
らのの計数値と、選択して供給された閾値とを比較して
進相、遅相を判断する場合に、 オーバーフロー側の閾値Ｔｏ、 アンダーフロー側の閾値Ｔｕ、 カウントアップダウンの計数値Ｃｏとし、 Ｃｏ＝Ｔｏの場合は分周比１／（Ｎ＋１）、 Ｃｏ＝Ｔｕの場合は分周比１／（Ｎ−１）、 この他の場合に分周比が１／Ｎの分周切り換え信号を可
変分周手段に出力することを特徴とする請求項１記載の
収束モード切り換え式ディジタルＰＬＬ装置。2. The method according to claim 1, further comprising: comparing a count value from an up / down counter with a threshold value selected and supplied to determine whether the phase is advanced or delayed. The threshold value Tu, the count value Co of the count up / down, and the division ratio 1 / (N + 1) when Co = To, the division ratio 1 / (N−1) when Co = Tu, and the other cases 2. The digital PLL device according to claim 1, wherein a frequency division switching signal having a frequency division ratio of 1 / N is output to the variable frequency dividing means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023042A JP2806675B2 (en) | 1992-02-10 | 1992-02-10 | Digital PLL device with switching convergence mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023042A JP2806675B2 (en) | 1992-02-10 | 1992-02-10 | Digital PLL device with switching convergence mode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05227017A JPH05227017A (en) | 1993-09-03 |
| JP2806675B2 true JP2806675B2 (en) | 1998-09-30 |
Family
ID=12099406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023042A Expired - Fee Related JP2806675B2 (en) | 1992-02-10 | 1992-02-10 | Digital PLL device with switching convergence mode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806675B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3331104B2 (en) * | 1995-09-19 | 2002-10-07 | 富士通株式会社 | Digital PLL circuit, digital frequency adjustment circuit and digital phase adjustment circuit used for the same, and semiconductor device |
| GB2347287B (en) * | 1995-09-19 | 2000-10-25 | Fujitsu Ltd | Digital phase control circuit and pll circuit |
| JPH11220385A (en) * | 1998-02-02 | 1999-08-10 | Mitsubishi Electric Corp | Clock signal generating circuit and data signal generating circuit |
| CN1697324B (en) | 2004-05-10 | 2010-04-07 | 华为技术有限公司 | Method and device for redlization of debouncing for transmission signal |
| JP4787870B2 (en) | 2008-10-02 | 2011-10-05 | 日本電波工業株式会社 | Frequency synthesizer |
-
1992
- 1992-02-10 JP JP4023042A patent/JP2806675B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05227017A (en) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319890B1 (en) | Delay locked loop and method for controlling the same | |
| US7209009B2 (en) | Controlling a voltage controlled oscillator in a bang-bang phase locked loop | |
| US5511100A (en) | Method and apparatus for performing frequency detection | |
| US6119242A (en) | Synchronous clock generator including a false lock detector | |
| EP1639709B1 (en) | Start up circuit for delay locked loop | |
| US4791386A (en) | Digital phase-locked loop with random walk filter | |
| US6285219B1 (en) | Dual mode phase and frequency detector | |
| JPH10276086A (en) | Phase locked loop | |
| JP2003283332A (en) | Synchronous circuit | |
| JP4020701B2 (en) | Data restoration circuit and method | |
| JP2002290233A (en) | Mode switching method for pll circuit and mode control circuit for the pll circuit | |
| US5126693A (en) | Circuit and method of reducing phase jitter in a phase lock loop | |
| US6060953A (en) | PLL response time accelerating system using a frequency detector counter | |
| US5991350A (en) | Phase-locked loop circuit | |
| JP2806675B2 (en) | Digital PLL device with switching convergence mode | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| US7071745B2 (en) | Voltage-controlled analog delay locked loop | |
| JPS5957530A (en) | Phase locked loop | |
| KR20010059418A (en) | Short locking time and high noise immunity delay controller in delay locked loop | |
| US6414526B1 (en) | Delay-locked loop circuit | |
| JP2002198807A (en) | Pll circuit and optical communication receiver | |
| US6121845A (en) | Phase-locked loop system and method for modifying an output transition time | |
| KR100255530B1 (en) | Pll having a lock state detecting function | |
| JP3356715B2 (en) | PLL circuit | |
| JP2651688B2 (en) | Digital PLL circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |