JP2804836B2 - パッケージ型半導体装置の高強度放熱性構造部材 - Google Patents

パッケージ型半導体装置の高強度放熱性構造部材

Info

Publication number
JP2804836B2
JP2804836B2 JP2232792A JP23279290A JP2804836B2 JP 2804836 B2 JP2804836 B2 JP 2804836B2 JP 2232792 A JP2232792 A JP 2232792A JP 23279290 A JP23279290 A JP 23279290A JP 2804836 B2 JP2804836 B2 JP 2804836B2
Authority
JP
Japan
Prior art keywords
structural member
semiconductor devices
heat
strength heat
radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2232792A
Other languages
English (en)
Other versions
JPH04113656A (ja
Inventor
幸栄 宮川
隆春 宮本
文雄 宮川
通 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Mitsubishi Materials Corp
Original Assignee
Shinko Electric Industries Co Ltd
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Mitsubishi Materials Corp filed Critical Shinko Electric Industries Co Ltd
Priority to JP2232792A priority Critical patent/JP2804836B2/ja
Publication of JPH04113656A publication Critical patent/JPH04113656A/ja
Application granted granted Critical
Publication of JP2804836B2 publication Critical patent/JP2804836B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高強度を有するMo基焼結合金で構成され
た、パッケージ型半導体装置におけるヒートシンク材や
基板材などの放熱性構造部材に関するものである。
〔従来の技術〕
一般に、パッケージ型半導体装置としては、第1図に
縦断面図で示されるように、アルミナセラミック製枠体
1の上面に外部リード2を上方に向けて多数格子状に配
設し、前記枠体の底面には、枠体1の底面に形成したW
粉末などを焼結してなるメタライジング層5と、このメ
タライジング層の上のさらに形成したNiメッキ層などの
メッキ層6を介して、同じく表面にメッキ層6を形成し
た基板材3が銀ろうなどを用いてろう付けされ、かつ基
板材1の上面に半導体素子4が搭載された構造のPGA
(ピングリッドアレイ)パッケージ型のものや、第2図
に同じく縦断面図で示されるように、アルミナセラミッ
ク製枠体1の外周にそって外部リード2を水平に多数配
設し、この枠体の底面に、第1図の装置と同様にメタラ
イジング層5およびメッキ層6を介して基板材3をろう
付けし、半導体素子4が搭載されるヒートシンク材7が
同じく表面メッキ層6を介して前記基板材3の上面にろ
う付けされた構造のフラットパッケージ型のもの、また
第3図に同縦断面図で示されるように、有底のアルミナ
セラミック製枠体1の外周にそって外部リード2が水平
に多数配設され、枠体1の底面には、同様にメタライジ
ング層5およびメッキ層6を介して半導体素子4が搭載
されるヒートシンク材7がろう付けされた構造のもの
や、なお、第1〜3図の装置において、11は封着用のキ
ャップを示し、第4図に平面図で、第5図に縦断面図で
示されるように、金属製枠体8の側壁の一部に切削加工
により形成した凹部8aに、接続回路10を備えたアルミナ
セラミック製端子9が、また前記枠体8の底面には基板
材3が、それぞれメタライジング層5およびNiメッキ層
などのメッキ層6を介して銀ろうを用いて気密に嵌着さ
れ、前記端子9の接続回路のうちの外側に露出した接続
回路10には外部リード2が接続され、かつ前記端子9の
上面にはキャップ11による封着のための金属製シールリ
ング12がろう付けされた構造のメタルパッケージ型のも
の、さらに第6図に縦断面図で示されるように、鉄また
はコバール(Fe−Ni−Co合金)などの金属で構成された
基台13に、外部リード2が基台13を貫通した状態で、ガ
ラス封止材14で気密に固着され、かつ基台13の中央部上
面には、上部に半導体素子4が搭載されるヒートシンク
材7がメッキ層6を介してろう付けされ、これ全体をキ
ャップ11で気密に包囲した構造のガラス端子パッケージ
型のものなどが知られている。
これらの各種のパッケージ型半導体装置においては、
半導体素子4が発する熱は、それを搭載した基板材3や
ヒートシンク材7を介して、その外部に効率よく放散さ
れるので、これら部材間に発生した熱応力で半導体素子
4などが破損することがない。
また、これら半導体装置の放熱性構造部材である基板
材やヒートシンク材などとしては、放熱性が要求され、
かつ剥離防止の目的から低熱膨張係数が要求されること
から、例えば特公昭63−27860号公報に記載されるよう
な多孔質Mo焼結体に1〜30重量%(以下%は重量%を示
す)のCuを溶浸してなる材料で構成されたものが用いら
れていることも良く知られるところである。
〔発明が解決しようとする課題〕
しかし、近年の半導体装置の高集積化に伴い、半導体
装置の放熱性構造部材である基板材やヒートシンク材な
どにも軽量化および薄肉化が要求され、この結果低熱膨
張係数を具備した状態で高強度を有する放熱性構造部材
の開発が強く望まれているが、上記の従来放熱性構造部
材はじめ、その他多くの材料で構成された放熱性構造部
材は、いずれも強度が十分でないために、これらの要求
に満足して対応することができないのが現状である。
〔課題を解決するための手段〕
そこで、本発明者等は、上述のような観点から、高強
度を有する半導体装置の放熱性構造部材を開発すべく研
究を行なった結果、上記放熱性構造部材を、 Ni:2〜12%、Cu:1.5〜8%、 を含有し、残りがMoと不可避不純物からなる組成を有す
るMo基焼結合金で構成すると、この結果の放熱性構造部
材は、合金製なので放熱性を有し、かつ半導体素子であ
るSi素子の熱膨張係数3.5〜4×10-6/℃や、Ga−As素子
の熱膨張係数:5〜6×10-6/℃、さらに枠体などを構成
するアルミナセラミックの熱膨張係数:約7×10-6/℃
と同等の4.6〜8.3×10-6/℃の熱膨張係数をもつので、
これら構造部材間に剥離現象や破損現象などの発生がな
く、またCu含浸の多孔質Mo焼結体で構成された上記従来
放熱性構造部材に比して高い、引張強さで約80kg/mm2
上の高強度をもつので、薄肉化および軽量化が可能であ
るという研究結果を得たのである。
この発明は、上記研究結果にもとづいてなされたもの
であって、以下に放熱性構造部材を構成するMo基焼結合
金の成分組成を上記の通りに限定した理由を説明する。
(a) NiおよびCu これらの成分には、焼結時に結合して、1290〜1380℃
の温度で液相を形成し、もって焼結性を向上させること
により、強度と伸びを向上させると共に、理論密度比で
99%以上に高密度化する作用があるが、その含有量が、
それぞれNi:2%未満およびCu:1.5%未満では液相発生量
が不十分なために上記の作用に所望の効果が得られず、
一方その含有量がそれぞれNi:12%、Cu:8%を越える
と、熱膨張係数が急激に増大し、相手接合部材と剥離し
たり、これを破損したりするようになることから、その
含有量をNi:2〜12%、Cu1.5%〜8%と定めた。
〔実 施 例〕
つぎに、この発明の構造部材を実施例により具体的に
説明する。
原料粉末として、いずれも1〜6μmの範囲内の平均
粒径を有するMo粉末、Ni粉末、およびCu粉末を用意し、
これら原料粉末を第1表に示される配合組成に配合し、
ボールミルにて72時間湿式混合した後、1ton/cm2の圧力
で圧粉体にプレス成形し、ついでこの圧粉体を1350〜14
00℃の範囲内の所定温度で焼結することにより実質的に
配合組成と同一の成分組成を有し、かつ平面:25mm×25m
m、厚さ:1mmの寸法をもった本発明構造部材1〜6およ
び比較構造部材1,2をそれぞれ製造した。
なお、比較構造部材1,2は、いずれもMo基焼結合金の
構成成分であるNiおよびCuの含有量(第1表に※印を付
す)がこの発明の範囲から外れたものである。
また、比較の目的で、原料粉末として平均粒径:4.2μ
mを有するMo粉末を用い、プレス圧力を違えることによ
り空孔率の異った3種の圧粉体を成形し、これらの圧粉
体を1400℃の温度で焼結してそれぞれ第1表に示される
空孔率を有する多孔質Mo焼結体を成形し、ついでこれに
Cu溶浸を施すことにより、同じく平面:25mm×25mm、厚
さ:1mmの寸法をもった従来構造部材1〜3を製造した。
つぎに、この結果から得られた各種の構造部材につい
て、理論密度比、熱膨張係数(20〜800℃)、引張強
さ、伸び、およびビッカース硬さ(荷重:10mkg)を測定
し、この測定結果を第1表に示した。
〔発明の効果〕 第1表に示される結果から、本発明構造部材1〜6
は、いずれも従来構造部材1〜3と同等の低い熱膨張係
数を有し、かつこれより高い理論密度比を有し、さらに
これより一段と高い引張強さと伸びを示すことが明らか
であり、一方NiおよびFeの含有量がこの発明の範囲から
外れて低い比較構造部材1では所望の高強度および高伸
びが得られず、またNiおよびFeの含有量がこの発明の範
囲から外れて高い比較構造部材2では熱膨張係数が増大
したものになっている。
上述のように、この発明の構造部材は、半導体装置を
構成する半導体素子や各種セラミック部材と同等の低い
熱膨張係数を有するので、相手接合部材との間に剥離現
象や、これら部材を破損することがなく、また高強度と
高伸びを有し、この値は引張強さで約80kg/mm2以上、伸
びで8%以上を示し、このことは放熱性構造部材である
基板材やヒートシンク材などの薄肉化および軽量化を可
能とし、半導体装置の高集積化に十分対応することがで
きるなど工業上有用な特性を有するものである。
【図面の簡単な説明】 第1〜6図は各種のパッケージ型半導体装置の構造を示
す図であって、第1〜3図および第5,6図が縦断面図、
第4図が第5図に示す装置の平面図である。 3……基板材、4……半導体素子、 7……ヒートシンク材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮本 隆春 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 宮川 文雄 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 河野 通 埼玉県大宮市北袋町1―297 三菱金属 株式会社中央研究所内 (56)参考文献 特開 昭59−21032(JP,A) 特開 昭59−136938(JP,A) 特開 昭59−141248(JP,A) 特開 昭62−294147(JP,A) 特開 平3−226542(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 23/14,23/36 C22C 27/04

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】Ni:2〜12%、Cu:1.5〜8%、 を含有し、残りがMoと不可避不純物からなる組成(以上
    重量%)を有するMo基焼結合金で構成してなるパッケー
    ジ型半導体装置の高強度放熱性構造部材。
JP2232792A 1990-09-03 1990-09-03 パッケージ型半導体装置の高強度放熱性構造部材 Expired - Fee Related JP2804836B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2232792A JP2804836B2 (ja) 1990-09-03 1990-09-03 パッケージ型半導体装置の高強度放熱性構造部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2232792A JP2804836B2 (ja) 1990-09-03 1990-09-03 パッケージ型半導体装置の高強度放熱性構造部材

Publications (2)

Publication Number Publication Date
JPH04113656A JPH04113656A (ja) 1992-04-15
JP2804836B2 true JP2804836B2 (ja) 1998-09-30

Family

ID=16944828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2232792A Expired - Fee Related JP2804836B2 (ja) 1990-09-03 1990-09-03 パッケージ型半導体装置の高強度放熱性構造部材

Country Status (1)

Country Link
JP (1) JP2804836B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2657616B2 (ja) * 1992-11-26 1997-09-24 東京タングステン株式会社 Cu−Mo焼結体、これを用いた放熱用部材、及び、放熱用部材を備えた半導体装置
US5410198A (en) * 1993-07-30 1995-04-25 Butka; Kemal Propulsion system
JP6676079B2 (ja) * 2016-02-16 2020-04-08 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH04113656A (ja) 1992-04-15

Similar Documents

Publication Publication Date Title
US4651192A (en) Ceramic packaged semiconductor device
US6737168B1 (en) Composite material and semiconductor device using the same
US4715892A (en) Cermet substrate with glass adhesion component
US6238454B1 (en) Isotropic carbon/copper composites
US5086333A (en) Substrate for semiconductor apparatus having a composite material
US4788627A (en) Heat sink device using composite metal alloy
US8143717B2 (en) Surface mount package with ceramic sidewalls
CN101649400A (zh) 电子封装用金刚石增强金属基复合材料及其制备方法
US8080872B2 (en) Surface mount package with high thermal conductivity
JPH054950B2 (ja)
US4793967A (en) Cermet substrate with spinel adhesion component
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
US4743299A (en) Cermet substrate with spinel adhesion component
JP2804836B2 (ja) パッケージ型半導体装置の高強度放熱性構造部材
JP2815689B2 (ja) パッケージ型半導体装置の高強度放熱性構造部材
JP2014132651A (ja) マイクロ波電力素子用外囲器、マイクロ波電力素子及びそれらの製造方法
JP2815656B2 (ja) パッケージ型半導体装置の高強度放熱性構造部材
JPH08279569A (ja) パッケージ用セラミックスリッド
JPH07105464B2 (ja) 半導体素子搭載用半導体装置
JP3552587B2 (ja) 複合材料及び半導体装置
JPH03226542A (ja) パッケージ型半導体装置の高強度放熱性構造部材
JPH10284643A (ja) 半導体装置用基板
JP2000311971A (ja) 半導体装置とそのヒートシンク
JP3559457B2 (ja) ロウ材
JPH0116290B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees