JP2803552B2 - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JP2803552B2 JP2803552B2 JP6006152A JP615294A JP2803552B2 JP 2803552 B2 JP2803552 B2 JP 2803552B2 JP 6006152 A JP6006152 A JP 6006152A JP 615294 A JP615294 A JP 615294A JP 2803552 B2 JP2803552 B2 JP 2803552B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- reception
- receiving
- interrupt
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プリンタなどに用いら
れるデータ受信装置に関する。
れるデータ受信装置に関する。
【０００２】
【従来の技術】一般に、プリンタなどに用いられている
データ受信装置においては、イメージや文字データ受信
処理とその他の制御処理とを非同期に動作させるため
に、受信処理を割り込みによって行い、受信データを受
信バッファに格納する。
データ受信装置においては、イメージや文字データ受信
処理とその他の制御処理とを非同期に動作させるため
に、受信処理を割り込みによって行い、受信データを受
信バッファに格納する。
【０００３】ところが、通常割り込み処理はレジスタの
退避、復帰などの時間がかかるために転送速度が上がら
ず、大量の印刷すべきイメージや文字データを受信する
場合に非常に時間がかかるという問題がある。
退避、復帰などの時間がかかるために転送速度が上がら
ず、大量の印刷すべきイメージや文字データを受信する
場合に非常に時間がかかるという問題がある。
【０００４】従来、この種の問題を解決するための手法
として、データ受信装置にダイレクト・メモリ・アクセ
ス回路（以下、ＤＭＡ回路と呼ぶ）のようなハードウェ
アを付加したものと、例えば、特開昭６３−２９１１１
４号公報記載のようにソフトウェアで特殊な処理を行う
ものとがある。
として、データ受信装置にダイレクト・メモリ・アクセ
ス回路（以下、ＤＭＡ回路と呼ぶ）のようなハードウェ
アを付加したものと、例えば、特開昭６３−２９１１１
４号公報記載のようにソフトウェアで特殊な処理を行う
ものとがある。
【０００５】ＤＭＡ回路を用いたデータ受信装置は公知
の技術であり、広く用いられているため、詳細は述べな
い。
の技術であり、広く用いられているため、詳細は述べな
い。
【０００６】一方、特開昭６３−２９１１１４号公報記
載のデータ受信方法は、ＣＰＵの割り込みルーチンでデ
ータ受信を行い、データの転送速度に合わせてこの割り
込みルーチン内で一度に多数のデータを受信することに
より、上記の問題を解決している。
載のデータ受信方法は、ＣＰＵの割り込みルーチンでデ
ータ受信を行い、データの転送速度に合わせてこの割り
込みルーチン内で一度に多数のデータを受信することに
より、上記の問題を解決している。
【０００７】
【発明が解決しようとする課題】しかし、上述した従来
のデータ受信装置では、次のような問題がある。
のデータ受信装置では、次のような問題がある。
【０００８】ＤＭＡ回路を付加したデータ受信装置で
は、ハードウェア回路のコストアップが生じる。
は、ハードウェア回路のコストアップが生じる。
【０００９】一方、特開昭６３−２９１１１４号公報記
載のデータ受信方法では、他の割り込み処理との関係で
データ受信割り込み処理を行う時間に制限が生じ、十分
な受信高速化が期待できない恐れがある。
載のデータ受信方法では、他の割り込み処理との関係で
データ受信割り込み処理を行う時間に制限が生じ、十分
な受信高速化が期待できない恐れがある。
【００１０】本発明は上記問題点にかんがみてなされた
もので、ＤＭＡ回路などのハードウェアの付加なしに高
速化されたデータ受信装置を実現することを目的とす
る。
もので、ＤＭＡ回路などのハードウェアの付加なしに高
速化されたデータ受信装置を実現することを目的とす
る。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、データ受信装置本体に内蔵されたＣＰＵ
と、外部端末装置からの送出データを受信するデータ受
信回路とを備えるデータ受信装置において、上記データ
受信回路が外部端末装置から上記送出データを受信した
ことを検出して上記ＣＰＵに割り込みを発生するデータ
受信検出手段と、上記割り込みを受けて上記データ受信
回路から上記送出データを取得し受信バッファに受信デ
ータとして格納する受信データ格納手段と、上記受信バ
ッファに格納された上記受信データを解析して上記デー
タ受信装置に対する有効なデータまたは制御コマンドを
取得する受信データ解析手段と、上記データまたは制御
コマンドによりデータ量が特定されたデータ列を処理す
るデータ列処理手段と、上記データ受信回路が上記外部
端末装置から上記データ列を受信したことを監視する受
信監視手段とを有する構成としてある。
め、本発明は、データ受信装置本体に内蔵されたＣＰＵ
と、外部端末装置からの送出データを受信するデータ受
信回路とを備えるデータ受信装置において、上記データ
受信回路が外部端末装置から上記送出データを受信した
ことを検出して上記ＣＰＵに割り込みを発生するデータ
受信検出手段と、上記割り込みを受けて上記データ受信
回路から上記送出データを取得し受信バッファに受信デ
ータとして格納する受信データ格納手段と、上記受信バ
ッファに格納された上記受信データを解析して上記デー
タ受信装置に対する有効なデータまたは制御コマンドを
取得する受信データ解析手段と、上記データまたは制御
コマンドによりデータ量が特定されたデータ列を処理す
るデータ列処理手段と、上記データ受信回路が上記外部
端末装置から上記データ列を受信したことを監視する受
信監視手段とを有する構成としてある。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は、本発明の一実施例に係るプリンタ
の構成を示すブロック図である。
の構成を示すブロック図である。
【００１４】プリンタ１は、図１に示すように、データ
受信回路３、割り込みコントローラ４、割り込み処理部
５、主処理部６およびイメージメモリ７を含む。
受信回路３、割り込みコントローラ４、割り込み処理部
５、主処理部６およびイメージメモリ７を含む。
【００１５】データ受信回路３は外部端末装置２からの
データの送出を検出し、割り込みコントローラ４に対し
て割り込み処理部５へ受信割り込み８０を発生するよう
要求する。
データの送出を検出し、割り込みコントローラ４に対し
て割り込み処理部５へ受信割り込み８０を発生するよう
要求する。
【００１６】割り込み処理部５が受信割り込み８０を受
け付けると、受信バッファ制御部５１はデータ受信回路
３から受信データＡを取得して、外部端末装置２に受信
完了信号８１を送出するとともに、受信データＡをリン
グ状の受信バッファ５２に格納する。
け付けると、受信バッファ制御部５１はデータ受信回路
３から受信データＡを取得して、外部端末装置２に受信
完了信号８１を送出するとともに、受信データＡをリン
グ状の受信バッファ５２に格納する。
【００１７】受信データ解析部６１は、受信バッファ５
２に格納済みの受信データＡ’を取得して解析し、これ
がプリンタに対して有効なデータまたは制御コマンドで
あると判断すれば、受信データＡ’に対応する処理を行
う。このとき、解析した受信データＡ’がデータ列Ｂ
（例えば文字データやイメージデータ）を伴う制御コマ
ンドであり、かつデータ列Ｂの量が制御コマンドから特
定できれば、割り込みコントローラ４に対して受信割り
込み８０の発生禁止命令８１を発行する機能と、データ
列処理部６２に上記特定されたデータ列Ｂの処理要求命
令８２を発行する機能と、データ列処理部６２の終了を
待って割り込みコントローラ４に受信割り込み８０の発
生許可命令８３を発行する機能とを有する。本発明にお
いては割込みが禁止されたあと、データ列Ｂが引続きあ
れば受信バッファ５２を経ることなく直接イメージメモ
リ７に取込まれるようにするものである。
２に格納済みの受信データＡ’を取得して解析し、これ
がプリンタに対して有効なデータまたは制御コマンドで
あると判断すれば、受信データＡ’に対応する処理を行
う。このとき、解析した受信データＡ’がデータ列Ｂ
（例えば文字データやイメージデータ）を伴う制御コマ
ンドであり、かつデータ列Ｂの量が制御コマンドから特
定できれば、割り込みコントローラ４に対して受信割り
込み８０の発生禁止命令８１を発行する機能と、データ
列処理部６２に上記特定されたデータ列Ｂの処理要求命
令８２を発行する機能と、データ列処理部６２の終了を
待って割り込みコントローラ４に受信割り込み８０の発
生許可命令８３を発行する機能とを有する。本発明にお
いては割込みが禁止されたあと、データ列Ｂが引続きあ
れば受信バッファ５２を経ることなく直接イメージメモ
リ７に取込まれるようにするものである。
【００１８】データ列処理部６２は割込みが禁止された
あとデータ列Ｂのうち受信バッファ５２に格納済みのデ
ータ列Ｂ’を取得し、適切な処理を施したのちイメージ
メモリ７に転送する。このとき、受信バッファ５２から
量が特定されたデータ列Ｂのすべてを取得できなかった
場合には、受信監視部６３に対して残りのデータ列
Ｂ’’の受信監視命令８４を発行する機能と、データ列
Ｂ’’の処理終了後に受信監視部６３に対して受信監視
解除命令８５を発行する機能とを有する。
あとデータ列Ｂのうち受信バッファ５２に格納済みのデ
ータ列Ｂ’を取得し、適切な処理を施したのちイメージ
メモリ７に転送する。このとき、受信バッファ５２から
量が特定されたデータ列Ｂのすべてを取得できなかった
場合には、受信監視部６３に対して残りのデータ列
Ｂ’’の受信監視命令８４を発行する機能と、データ列
Ｂ’’の処理終了後に受信監視部６３に対して受信監視
解除命令８５を発行する機能とを有する。
【００１９】受信監視部６３はデータ列処理部６２から
の受信監視命令８４を受けてデータ受信回路３を監視
し、データ受信回路３が外部端末装置２から受信した残
りのデータ列Ｂ’’を取得してデータ列処理部６２に引
き渡す機能を有する。引き渡された残りのデータＢ’’
はイメージメモリ７に転送される。
の受信監視命令８４を受けてデータ受信回路３を監視
し、データ受信回路３が外部端末装置２から受信した残
りのデータ列Ｂ’’を取得してデータ列処理部６２に引
き渡す機能を有する。引き渡された残りのデータＢ’’
はイメージメモリ７に転送される。
【００２０】次に、本実施例のプリンタにおけるデータ
受信装置の動作について図１、図２および図３を参照し
て説明する。通常の受信動作では、データ受信回路３が
外部端末装置２から受信データＡを受信すると、割り込
みコントローラ４から受信割り込み８０が発生する。
受信装置の動作について図１、図２および図３を参照し
て説明する。通常の受信動作では、データ受信回路３が
外部端末装置２から受信データＡを受信すると、割り込
みコントローラ４から受信割り込み８０が発生する。
【００２１】割り込み処理部５が受信割り込み８０を受
け付けるとステップ１００に移る。
け付けるとステップ１００に移る。
【００２２】ステップ１００の受信量チェックでは受信
バッファ５２の空き容量を検査し、空き容量があればス
テップ１０１に移り、そうでなければ処理を終了する。
バッファ５２の空き容量を検査し、空き容量があればス
テップ１０１に移り、そうでなければ処理を終了する。
【００２３】ステップ１０１の受信データ格納では、受
信バッファ５２の書き込みポインタが指し示すアドレス
に受信データＡを書き込み、ステップ１０２に移る。
信バッファ５２の書き込みポインタが指し示すアドレス
に受信データＡを書き込み、ステップ１０２に移る。
【００２４】ステップ１０２の書き込みポインタ更新で
は、現在の書き込みポインタを１増やした値を受信バッ
ファ５２のサイズで除算し、その余りを書き込みポイン
タに入れて処理を終了する。
は、現在の書き込みポインタを１増やした値を受信バッ
ファ５２のサイズで除算し、その余りを書き込みポイン
タに入れて処理を終了する。
【００２５】次に図３でステップ２００の受信バッファ
チェックでは、受信バッファ５２にデータが格納されて
いるかを検査し、受信バッファ５２に格納済みの受信デ
ータＡ’があればステップ２０１に移る。
チェックでは、受信バッファ５２にデータが格納されて
いるかを検査し、受信バッファ５２に格納済みの受信デ
ータＡ’があればステップ２０１に移る。
【００２６】ステップ２０１の受信データ解析処理では
受信データＡ’を解析し、受信データＡ’の後にデータ
量が特定できるデータ列Ｂを伴うと判断すればステップ
２０２に移り、そうでなければ受信データＡ’に対応し
た処理を施したのち処理を終了する。
受信データＡ’を解析し、受信データＡ’の後にデータ
量が特定できるデータ列Ｂを伴うと判断すればステップ
２０２に移り、そうでなければ受信データＡ’に対応し
た処理を施したのち処理を終了する。
【００２７】ステップ２０２の割り込み禁止処理では、
割り込みコントローラ４に対して受信割り込み８０の発
生禁止命令８１を発行し、割り込み処理部５の動作を禁
止したのちステップ２０３に移る。
割り込みコントローラ４に対して受信割り込み８０の発
生禁止命令８１を発行し、割り込み処理部５の動作を禁
止したのちステップ２０３に移る。
【００２８】ステップ２０３のデータ列取得処理では、
受信バッファ５２に格納済みのデータ列Ｂ’を取得す
る。データ列Ｂ’の量がデータ列Ｂの量と等しい、すな
わちデータ列Ｂのすべてを受信バッファ５２から取得で
きた場合にはステップ２０７に移り、そうでない場合に
はステップ２０４に移る。
受信バッファ５２に格納済みのデータ列Ｂ’を取得す
る。データ列Ｂ’の量がデータ列Ｂの量と等しい、すな
わちデータ列Ｂのすべてを受信バッファ５２から取得で
きた場合にはステップ２０７に移り、そうでない場合に
はステップ２０４に移る。
【００２９】ステップ２０４の受信監視開始処理では、
受信監視部６３に対して残りのデータ列Ｂ’’の受信監
視命令８４を発行し、ステップ２０５に移る。
受信監視部６３に対して残りのデータ列Ｂ’’の受信監
視命令８４を発行し、ステップ２０５に移る。
【００３０】ステップ２０５の受信監視処理では、受信
監視部６３によりデータ受信回路３を常時監視し、デー
タ受信回路３が外部端末装置２が残りのデータ列Ｂ’’
を受信したかを検査し、受信していた場合にはステップ
２０６に移る。
監視部６３によりデータ受信回路３を常時監視し、デー
タ受信回路３が外部端末装置２が残りのデータ列Ｂ’’
を受信したかを検査し、受信していた場合にはステップ
２０６に移る。
【００３１】ステップ２０６のデータ量チェックではデ
ータ受信回路３から受信データを取得してデータ列
Ｂ’’のすべてを受信したかを検査し、すべてを受信し
た場合にはステップ２０７に移り、そうでない場合には
ステップ２０５に戻る。
ータ受信回路３から受信データを取得してデータ列
Ｂ’’のすべてを受信したかを検査し、すべてを受信し
た場合にはステップ２０７に移り、そうでない場合には
ステップ２０５に戻る。
【００３２】ステップ２０７の受信監視終了処理では、
受信監視部６３に対して受信監視終了命令を発行し、処
理を終了する。
受信監視部６３に対して受信監視終了命令を発行し、処
理を終了する。
【００３３】このように、本実施例によればデータ量を
特定できるデータ列Ｂを受信する場合には、受信処理を
受信割り込み８０および割り込み処理部５を介さずに主
処理部６で行うことができるので、他の割り込み処理と
の関係で受信処理時間が制限されることがない。そのた
め、十分に高速化されたデータ受信装置を実現できる。
特定できるデータ列Ｂを受信する場合には、受信処理を
受信割り込み８０および割り込み処理部５を介さずに主
処理部６で行うことができるので、他の割り込み処理と
の関係で受信処理時間が制限されることがない。そのた
め、十分に高速化されたデータ受信装置を実現できる。
【００３４】また、ハードウェアの付加を必要としない
ため、製品コストの低減を図ることができる。
ため、製品コストの低減を図ることができる。
【００３５】また、本発明のデータ受信装置は、本実施
例の様なプリンタに制限されるものではなく、種々の装
置で実施可能である。
例の様なプリンタに制限されるものではなく、種々の装
置で実施可能である。
【００３６】
【発明の効果】以上のように本発明のデータ受信装置に
よれば、イメージデータのようなデータ列を受信する場
合には、時間のかかる割り込み処理を介さずに直接デー
タ受信を行うため、大量のデータ列を高速に受信するこ
とができ、待ち時間を大幅に短縮することができる。ま
た、ＤＭＡ回路などのハードウェアの付加を必要としな
いため、コストの低減を図ることができる。
よれば、イメージデータのようなデータ列を受信する場
合には、時間のかかる割り込み処理を介さずに直接デー
タ受信を行うため、大量のデータ列を高速に受信するこ
とができ、待ち時間を大幅に短縮することができる。ま
た、ＤＭＡ回路などのハードウェアの付加を必要としな
いため、コストの低減を図ることができる。
【図１】本発明の一実施例のプリンタのデータ受信装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の一実施例の受信バッファ制御部の動作
を示すフローチャートである。
を示すフローチャートである。
【図３】本発明の一実施例の主処理部の動作を示すフロ
ーチャートである。
ーチャートである。
１ プリンタ ２ 外部端末装置 ３ 受信回路 ４ 割り込みコントローラ ５ 割り込み処理部 ５１ 受信バッファ制御部 ５２ 受信バッファ ６ 主処理部 ６１ 受信データ解析部 ６２ データ列処理部 ６３ 受信監視部 ７ イメージメモリ Ａ 受信データ Ａ’ 受信バッファに格納済みの受信データ Ｂ データ列 Ｂ’ 受信バッファに格納済みのデータ列 Ｂ’’ 受信バッファに格納されていない残りのデー
タ列
タ列
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) B41J 5/30 G06F 3/12
Claims (4)
- 【請求項１】 データ受信装置本体に内蔵されたＣＰＵ
と、外部端末装置からの送出データを受信するデータ受
信回路とを備えるデータ受信装置において、 上記データ受信回路が外部端末装置から上記送出データ
を受信したことを検出して上記ＣＰＵに割り込みを発生
するデータ受信検出手段と、 上記割り込みを受けて上記データ受信回路から上記送出
データを取得し受信バッファに受信データとして格納す
る受信データ格納手段と、 上記受信データを解析して上記データ受信装置に対する
有効なデータまたは制御コマンドを取得する受信データ
解析手段と、 上記データまたは制御コマンドによりデータ量が特定さ
れたデータ列を処理するデータ列処理手段と、 上記データ受信回路が上記外部端末装置から上記データ
列を受信したことを監視する受信監視手段とを有するこ
とを特徴とするデータ受信装置。 - 【請求項２】 上記データ列処理手段が上記受信バッフ
ァから上記データ列のすべてを取得できなかった場合、
上記データ受信検出手段と上記受信データ格納手段とを
介さずに上記受信監視手段により残りのデータ列を取得
することを特徴とする請求項１記載のデータ受信装置。 - 【請求項３】 ＣＰＵを含み一連の制御動作を行う情報
処理装置と、 外部からのデータを受信したとき前記情報処理装置に対
する割り込みを発生するデータ受信回路と、 前記割り込みを受けてデータを格納する受信バッファ
と、 前記データが制御コマンドであり、かつあらかじめ定め
たデータ量をもつか否か判断する判別手段と、 前記判別手段が前記データが制御コマンドであり、かつ
あらかじめ定めたデータ量をもつと判別したとき前記割
り込みを禁止するとともに外部からのデータを前記受信
バッファを経ることなく受ける受信監視手段とを具備す
るデータ受信装置。 - 【請求項４】 前記受信バッファに格納されたデータと
前記受信監視手段で受けたデータとを格納するメモリと
を具備する請求項３のデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006152A JP2803552B2 (ja) | 1994-01-25 | 1994-01-25 | データ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006152A JP2803552B2 (ja) | 1994-01-25 | 1994-01-25 | データ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07205497A JPH07205497A (ja) | 1995-08-08 |
| JP2803552B2 true JP2803552B2 (ja) | 1998-09-24 |
Family
ID=11630563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6006152A Expired - Lifetime JP2803552B2 (ja) | 1994-01-25 | 1994-01-25 | データ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803552B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7226515B2 (en) | 2000-09-29 | 2007-06-05 | Hippon Yakin Kogyo Co., Ltd. | Fe—Ni based permalloy and method of producing the same and cast slab |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764093B2 (ja) * | 1989-03-31 | 1995-07-12 | シャープ株式会社 | レーザプリンタにおける通信制御装置 |
| JPH03208121A (ja) * | 1990-01-10 | 1991-09-11 | Ricoh Co Ltd | プリンタ装置 |
| JP2871274B2 (ja) * | 1992-03-30 | 1999-03-17 | アルプス電気株式会社 | プリンタにおけるデータ処理方法 |
-
1994
- 1994-01-25 JP JP6006152A patent/JP2803552B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7226515B2 (en) | 2000-09-29 | 2007-06-05 | Hippon Yakin Kogyo Co., Ltd. | Fe—Ni based permalloy and method of producing the same and cast slab |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07205497A (ja) | 1995-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325489A (en) | Data transfer control device using direct memory access | |
| EP1196842A1 (en) | Methods and apparatus for combining a plurality of memory access transactions | |
| JP4834362B2 (ja) | メモリ制御装置。 | |
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| US4800490A (en) | Buffer storage control system having a priority circuit | |
| US6567908B1 (en) | Method of and apparatus for processing information, and providing medium | |
| JPH0447340B2 (ja) | ||
| JP2803552B2 (ja) | データ受信装置 | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| JP3187446B2 (ja) | キャッシュメモリ制御装置 | |
| JP3088564B2 (ja) | イメージ処理装置 | |
| JP2999662B2 (ja) | 印刷制御装置および印刷制御方法 | |
| EP0501621A2 (en) | Address prediction and verification for burst cycle data reads | |
| JP3145765B2 (ja) | 情報処理装置 | |
| JP2789648B2 (ja) | データバッファリング装置 | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JP3039391B2 (ja) | メモリシステム | |
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| JP2998945B2 (ja) | ビデオ転送制御装置 | |
| JPH11115258A (ja) | 出力制御装置及び方法 | |
| JPH1011405A (ja) | メモリアクセス競合制御システム | |
| JPH05108281A (ja) | プリンタスプール方式 | |
| KR100368744B1 (ko) | 하이-파이 버스에서의 캐쉬 동일성 유지를 위한 재시도장치및방법 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JP2964504B2 (ja) | 文書処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980616 |