JP2797732B2 - IC package - Google Patents
IC packageInfo
- Publication number
- JP2797732B2 JP2797732B2 JP3035768A JP3576891A JP2797732B2 JP 2797732 B2 JP2797732 B2 JP 2797732B2 JP 3035768 A JP3035768 A JP 3035768A JP 3576891 A JP3576891 A JP 3576891A JP 2797732 B2 JP2797732 B2 JP 2797732B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- chip
- lead frame
- package
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＩＣパッケージに関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC package.
【０００２】[0002]
【従来の技術】図４にはＩＣパッケージの従来例が示さ
れている。同図に示されているように、リードフレーム
１と一体であるダイパット（金属）２上にＡｇペースト
等を介在してチップ３が搭載される。ボンデイングワイ
ヤ４によりチップ３とリードフレーム１との電気的配線
をした後、モールドレジン５でモールドする。2. Description of the Related Art FIG. 4 shows a conventional example of an IC package. As shown in FIG. 1, a chip 3 is mounted on a die pad (metal) 2 integrated with a lead frame 1 with an Ag paste or the like interposed therebetween. After electrically connecting the chip 3 and the lead frame 1 with the bonding wire 4, the chip 3 is molded with the mold resin 5.
【０００３】近年、金属のダイパット２を廃し、図５に
示されているように、フイルム（ポリイミドフイルム等
の絶縁物）６を用いた構造が実用化されている。チップ
３はフイルム６上（またはフイルム下面）に接着材７を
介して搭載される。ワイヤボンデイング以降は同じであ
る。In recent years, a structure using a film (insulating material such as a polyimide film) 6 has been put to practical use as shown in FIG. The chip 3 is mounted on the film 6 (or the lower surface of the film) via an adhesive 7. The same applies after wire bonding.
【０００４】[0004]
【発明が解決しようとする課題】近年、ＩＣパッケージ
の小型、薄型化が急速に進んでいる。従来構造ではチッ
プとダイパットまたはフイルムの厚さおよびワイヤルー
プ高さ、モールド厚さを考慮しなければならず、薄型化
には限度があった。In recent years, the size and thickness of IC packages have been rapidly reduced. In the conventional structure, the thickness of the chip and the die pad or the film, the height of the wire loop, and the thickness of the mold have to be taken into consideration, and there is a limit to the reduction in thickness.
【０００５】すなわちリードフレーム材、フイルム、チ
ップを各々薄くしなければならないが、加工および特性
上一定厚さが必要である。また、従来構造ではモールド
の上下バランスをとる必要からチップの適正な位置配置
が必要であり、ダイパット等リードフレームの曲げ加工
が必要となる場合が多いが、寸法変動が大きく、余裕分
としてモールド厚を厚くする必要があった。That is, the lead frame material, the film, and the chip must be made thinner, but a certain thickness is required for processing and characteristics. In addition, in the conventional structure, it is necessary to balance the mold up and down, so that the chip must be properly positioned and positioned. In many cases, lead frames such as die pads need to be bent. Needed to be thicker.
【０００６】本発明は以上の点に鑑みなされたものであ
り、薄型化を可能としたＩＣパッケージを提供すること
を目的とするものである。[0006] The present invention has been made in view of the above points, and has as its object to provide an IC package that can be made thinner.
【０００７】[0007]
【課題を解決するための手段】上記目的は、チップを、
その側面をリードフレームに固定したフイルムの側面で
支持することにより、達成される。The above object is achieved by providing a chip,
This is achieved by supporting the side surface with the side surface of the film fixed to the lead frame.
【０００８】[0008]
【作用】上記手段を設けたので、リードフレームおよび
フイルムの厚さに制約を受けなくなる。Since the above means is provided, the thickness of the lead frame and the film is not restricted.
【０００９】[0009]
【実施例】次に本発明を実施例により具体的に説明す
る。Next, the present invention will be described in detail with reference to examples.
【００１０】〔実施例１〕図１および図２には本発明の
一実施例が示されている。なお、従来と同じ部品には同
じ符号を付したので説明は省略する。本実施例ではチッ
プ３を、その側面をリードフレーム１に固定したフイル
ム６の側面で支持した。このようにすることにより、リ
ードフレーム１およびフイルム６の厚さに制約を受けな
くなって、薄型化を可能としたＩＣパッケージを得るこ
とができる。[Embodiment 1] FIGS. 1 and 2 show an embodiment of the present invention. Note that the same reference numerals are given to the same components as those in the related art, and the description will be omitted. In this embodiment, the chip 3 is supported on the side of the film 6 whose side is fixed to the lead frame 1. By doing so, the thickness of the lead frame 1 and the film 6 is not restricted, and an IC package that can be made thinner can be obtained.
【００１１】すなわちリードフレーム１にフイルム（絶
縁物）６を接着後、チップサイズに合わせた形状で打ち
抜く。この際チップ３より若干小さく抜く部分を作り、
チップ３を押し込んでフイルム６の弾性力で支持する方
法と、フイルム基材厚以下の余裕を作り、チップ３との
間を接着材７で固定する方法とが可能であり、そのいず
れでもよい。また、両方法を併用してもかまわない。チ
ップ３の周囲を連続的にフイルム６と固定してもよい。
いずれにしてもワイヤボンデイングおよびモールド迄の
チップ固定を可能にすることが条件となる。なお、図２
で８はチップ支持部である。That is, a film (insulator) 6 is bonded to the lead frame 1 and then punched out in a shape corresponding to the chip size. At this time, make a part that is slightly smaller than the tip 3,
A method of pushing the chip 3 and supporting it with the elastic force of the film 6 and a method of creating a margin less than the thickness of the film base material and fixing the chip 3 to the chip 3 with the adhesive 7 are possible. Further, both methods may be used in combination. The periphery of the chip 3 may be continuously fixed to the film 6.
In any case, it is a condition that the chip can be fixed up to the wire bonding and the molding. Note that FIG.
Numeral 8 denotes a chip supporting portion.
【００１２】なお、フイルム総厚（フイルム基材＋接着
材）として、チップを支持するため０．０３mm以上が必
要である。また、チップとフイルム基材との距離は少な
くとも２ケ所以上のフイルム基材厚以下の部分がなけれ
ばチップを支持できない。The total thickness of the film (film substrate + adhesive) needs to be 0.03 mm or more to support the chip. In addition, the chip cannot be supported unless the distance between the chip and the film substrate is at least two or less and the film substrate thickness is not more than two.
【００１３】このように本実施例によれば、リードフレ
ームおよびフイルムの厚さに制約を受けずに薄型パッケ
ージが容易に可能となる。As described above, according to this embodiment, a thin package can be easily realized without being restricted by the thicknesses of the lead frame and the film.
【００１４】図３には本発明の他の実施例が示されてい
る。本実施例は両方からリードフレーム１が出ている場
合である。この場合もチップ３の側面をリードフレーム
１に固定したフイルム６で支持するようにした。このよ
うにすることにより、前述の場合と同様な作用効果を奏
することができる。FIG. 3 shows another embodiment of the present invention. In the present embodiment, the lead frame 1 comes out from both. Also in this case, the side surface of the chip 3 is supported by the film 6 fixed to the lead frame 1. By doing so, the same operation and effect as in the case described above can be obtained.
【００１５】[0015]
【発明の効果】上述のように本発明は、チップを、その
側面をリードフレームに固定したフイルムの側面で支持
したので、リードフレームおよびフイルムの厚さに制約
を受けなくなって、薄型化を可能としたＩＣパッケージ
を得ることができる。As described above, according to the present invention, the chip is supported by the side of the film whose side is fixed to the lead frame, so that the thickness of the film is not restricted by the thickness of the lead frame and the film and the thickness can be reduced. IC package can be obtained.
【図１】本発明のＩＣパッケージの一実施例の縦断側面
図である。FIG. 1 is a longitudinal sectional side view of an embodiment of an IC package of the present invention.
【図２】図１の上面図である。FIG. 2 is a top view of FIG.
【図３】本発明のＩＣパッケージの他の実施例の上面図
である。FIG. 3 is a top view of another embodiment of the IC package of the present invention.
【図４】従来のＩＣパッケージの縦断側面図である。FIG. 4 is a vertical sectional side view of a conventional IC package.
【図５】従来のＩＣパッケージの他の例の縦断側面図で
ある。FIG. 5 is a vertical sectional side view of another example of a conventional IC package.
１ リードフレーム ３ チップ ６ フイルム 1 Lead frame 3 Chip 6 Film
Claims (1)
定されたフイルムを備えたＩＣパッケージにおいて、前
記チップが、その側面が前記リードフレームに固定した
フイルムの側面で支持されていることを特徴とするＩＣ
パッケージ。1. An IC package having a film supporting a chip and fixed to a lead frame, wherein the chip has a side surface supported by a side surface of the film fixed to the lead frame. IC to do
package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3035768A JP2797732B2 (en) | 1991-03-01 | 1991-03-01 | IC package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3035768A JP2797732B2 (en) | 1991-03-01 | 1991-03-01 | IC package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04274333A JPH04274333A (en) | 1992-09-30 |
| JP2797732B2 true JP2797732B2 (en) | 1998-09-17 |
Family
ID=12451046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3035768A Expired - Lifetime JP2797732B2 (en) | 1991-03-01 | 1991-03-01 | IC package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797732B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7267882B2 (en) | 2019-09-17 | 2023-05-02 | キオクシア株式会社 | Method for calibrating substrates, patterns, and metrology equipment |
-
1991
- 1991-03-01 JP JP3035768A patent/JP2797732B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04274333A (en) | 1992-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (en) | Resin-sealed semiconductor device | |
| JPH08255862A (en) | Lead frame, resin sealed semiconductor device, manufacture thereof, and molding die | |
| JPH1167809A (en) | Semiconductor device | |
| US20010033011A1 (en) | Semiconductor package having a die pad with downward-extended tabs | |
| JPH03177060A (en) | Lead frame for semiconductor device | |
| JPH05211262A (en) | Resin sealed semiconductor device | |
| JP2797732B2 (en) | IC package | |
| JP2776565B2 (en) | IC lead molding die | |
| JPH11238828A (en) | Semiconductor device of bga type package and its manufacture and packaging equipment | |
| JP4033780B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100681686B1 (en) | Semiconductor package | |
| JP2596606B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2003188332A (en) | Semiconductor device and its manufacturing method | |
| JP2518247Y2 (en) | Lead frame | |
| KR100481927B1 (en) | Semiconductor Package and Manufacturing Method | |
| JP2705983B2 (en) | Method for manufacturing semiconductor device | |
| JP2513044Y2 (en) | Semiconductor device | |
| JP2002299357A (en) | Semiconductor device and its manufacturing method | |
| JPH0629445A (en) | Lead frame and semiconductor device | |
| JPH11219969A (en) | Semiconductor device | |
| JPH05243317A (en) | Semiconductor device | |
| JP2504901B2 (en) | Method for manufacturing multiple electronic component packages | |
| JPS6336551A (en) | Semiconductor device | |
| JP2582534B2 (en) | Method for manufacturing semiconductor device | |
| JPS6173344A (en) | Semiconductor device |