JP2797505B2 - Current switch circuit - Google Patents
Current switch circuitInfo
- Publication number
- JP2797505B2 JP2797505B2 JP22607589A JP22607589A JP2797505B2 JP 2797505 B2 JP2797505 B2 JP 2797505B2 JP 22607589 A JP22607589 A JP 22607589A JP 22607589 A JP22607589 A JP 22607589A JP 2797505 B2 JP2797505 B2 JP 2797505B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistor
- switch circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流スイッチ回路に関する。Description: TECHNICAL FIELD The present invention relates to a current switch circuit.
従来から高出力抵抗を要求される高精度アナログ回路
には電界効果トランジスタを用いた電流スイッチ回路が
使用されている。Conventionally, a current switch circuit using a field-effect transistor has been used for a high-precision analog circuit requiring a high output resistance.
第４図は従来の電流スイッチ回路の一例の回路図であ
る。FIG. 4 is a circuit diagram of an example of a conventional current switch circuit.
電流スイッチ回路は、定電流のＮチャネルMOSトラン
ジスタN3に共通のソースを節点Ｘを介して接続する差動
型MOSトランジスタN2,N12を有している。The current switch circuit has differential MOS transistors N 2 and N 12 that connect a common source to a constant current N-channel MOS transistor N 3 via a node X.
バイアス電圧VBによって決まる定電流I3は、基準電圧
VR及び制御電圧VC2の高・低によって出力端子TO又は反
転出力端子TORに流れる。Constant current I 3 which is determined by the bias voltage V B, the reference voltage
The low high-of V R and the control voltage V C2 flows to the output terminal T O or inverted output terminal T OR.
すなわち、制御電圧VC2が基準電圧VRよりも高レベル
のときは電流I3はＮチャネルMOSトランジスタN2を経由
して端子TOに、低レベルのときはトランジスタN12を経
由して端子TORに流れる。That is, when the control voltage V C2 is higher than the reference voltage V R , the current I 3 is supplied to the terminal T O via the N-channel MOS transistor N 2, and when the control voltage V C2 is low, the current I 3 is supplied via the transistor N 12. Flow to T OR .
ここで、出力端子TOと接地点間は、電流IOのオン・オ
フスイッチとなっている。Here, an on / off switch for the current I O is provided between the output terminal T O and the ground point.
上述した従来の電流スイッチ回路は、出力電圧の変化
に対する出力電流の変動が大きく、例えば高精度の電流
出力型の出力回路に使用出来ないという欠点があった。The above-described conventional current switch circuit has a drawback that the output current varies greatly with the change in output voltage, and cannot be used in, for example, a high-precision current output type output circuit.
第５図は第４図の回路の動作を説明するための等価回
路図である。FIG. 5 is an equivalent circuit diagram for explaining the operation of the circuit of FIG.
ここでMOSトランジスタN2,N3はほぼ同特性のトランジ
スタで構成されているものとする。Here, it is assumed that the MOS transistors N 2 and N 3 are transistors having substantially the same characteristics.
これらトランジスタN2,N3の伝達コンダクタンスをgm
とすると、この電流スイッチ回路の出力抵抗rOは第
（１）式に表わすことができる。The transfer conductance of these transistors N 2 and N 3 is g m
Then, the output resistance r O of this current switch circuit can be expressed by the following equation (1).
RO＝gmrO 2 …（１） また、出力電圧VOが変化したときの出力電流IOの変動
を典型的な場合は、第（２）式と第（３）式で計算でき
る。R O = g m r O 2 (1) In addition, when the fluctuation of the output current I O when the output voltage V O changes is typical, the fluctuation can be calculated by the equations (2) and (3). .
gm＝2IO/（VGS−VT） …（２） rO＝1/（λIO） …（３） ここでIOはトランジスタの出力電流値、VGSは動作状
態におけるゲート・ソース間電圧、VTはスレッショルド
電圧で、典型的な例で（VGS−VT）は1V程度である。g m = 2I O / (V GS −V T ) (2) r O = 1 / (λI O ) (3) where I O is the output current value of the transistor, and V GS is the gate / source in the operating state. between voltage, V T is the threshold voltage, a typical example (V GS -V T) is about 1V.
MOSトランジスタのチャネル長が10μｍ程度の場合
に、λは0.03V-1程度である。When the channel length of the MOS transistor is about 10 μm, λ is about 0.03 V −1 .
出力電流IOの変動△IOは第（１）式〜（３）式及び典
型的な値を使いて第（４）式に計算することができる。Variation of the output current I O △ I O can be calculated in equation (4) by using the equation (1) to (3) and typical values.
（△IO/IO）/VO＝1/（IORO） ＝（1/2）λ２（VGS−VT）＝（0.05％） /V …（４） ここでVOは出力端子TOの電圧値である。(△ I O / I O ) / V O = 1 / (I O R O ) = (1/2) λ 2 (V GS −V T ) = (0.05%) / V (4) where V O Is the voltage value of the output terminal T O.
従って第（４）式で出力コンプライアンス電圧を10V
とすると0.5％となる。Therefore, the output compliance voltage is 10 V
Then it becomes 0.5%.
例えば10ビットのD/A変換器で（1/2）LSBを保証する
ためには、0.05％よりも十分小さい変動値が回路に要求
されるので、従来の電流スイッチ回路は使用出来ない。For example, in order to guarantee (1/2) LSB in a 10-bit D / A converter, a fluctuation value sufficiently smaller than 0.05% is required for the circuit, so that a conventional current switch circuit cannot be used.
本発明の電流スイッチ回路は、 （Ａ） 制御電圧を一方のゲートに入力する一導電型の
MOSトランジスタと、他方のゲート（ベース）節点Ｙに
帰還電圧の反転電圧を入力する一導電型のトランジスタ
とを節点Ｚを介して直列接続するレベル変換器、 （Ｂ） ゲートに前記節点Ｚの電圧を入力し、ソースが
節点Ｘを介して定電流源に接続し、かつ前記節点Ｘの電
圧を前記帰還電圧として供給し、ドレインが出力端子に
接続する逆導電型のMOSトランジスタを有するスイッチ
回路、 を含んで構成されている。The current switch circuit according to the present invention includes: (A) a one-conductivity type in which a control voltage is input to one gate
A level converter in which a MOS transistor and a transistor of one conductivity type that inputs an inverted voltage of a feedback voltage to the other gate (base) node Y are connected in series via a node Z; A switch circuit having a reverse conductivity type MOS transistor having a source connected to a constant current source via a node X, supplying the voltage of the node X as the feedback voltage, and a drain connected to an output terminal. It is comprised including.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の第１の実施例の回路図である。 FIG. 1 is a circuit diagram of a first embodiment of the present invention.
電流スイッチ回路は、制御電圧VC1及び反転電圧vYを
入力してレベル変換電圧vZを出力するレベル変換器４及
び帰還電圧vXを入力して反転電圧vYを出力する反転増幅
器３とを有するスイッチ制御回路２と、ゲート節点Ｙに
レベル変換電圧vZを入力しドレインが出力端子TOに接続
しソースが節点Ｘを介して定電流トランジスタN3に接続
するＮチャネルMOSトランジスタN2を有するスイッチ回
路１とを含んで構成されている。The current switch circuit includes a level converter 4 that receives the control voltage V C1 and the inversion voltage v Y and outputs a level conversion voltage v Z , and an inversion amplifier 3 that receives the feedback voltage v X and outputs the inversion voltage v Y. And a N-channel MOS transistor N 2 having a level conversion voltage v Z input to the gate node Y, a drain connected to the output terminal T O , and a source connected to the constant current transistor N 3 via the node X. And a switch circuit 1 having the following.
スイッチ回路１は制御電圧VC1により、出力電流IOオ
ン・オフ制御される。The switch circuit 1 is controlled to turn on and off the output current IO by the control voltage V C1 .
すなわち、制御電圧VC1が低レベルのとき、トランジ
スタN2はオフ状態となり、節点Ｘ→Ｙ→Ｚの順の帰還ル
ープにより電流スイッチ回路は安定し、電流源トランジ
スタN3に流れる電流I3はトランジスタN2を経由して出力
端子TOに流れる。That is, when the control voltage V C1 is low, the transistor N 2 is turned off, the node X → Y → current switch circuit in the order of the feedback loop of the Z is stable, the current I 3 flowing through the current source transistor N 3 is via the transistor N 2 flows to the output terminal T O.
制御電圧VC1が高レベルのとき、ＰチャネルMOSトラン
ジスタN4がオフ状態になると同時にＮチャネルMOSトラ
ンジスタN5がオン状態になるため、節点Ｚの電圧vZが低
レベルになり、出力端子TOには電流が流れなくなる。When the control voltage V C1 is at a high level, the P-channel MOS transistor N 4 is turned off and the N-channel MOS transistor N 5 is turned on at the same time, so that the voltage v Z at the node Z becomes low and the output terminal T No current flows through O.
制御電圧VC1が低レベルで、出力端子TOに電流が流れ
る時、前述のＸ→Ｙ→Ｚの帰還ループにより、出力抵抗
が増大する事を以下に示す。When the control voltage V C1 is at a low level and a current flows to the output terminal T O , an increase in output resistance due to the above-described feedback loop of X → Y → Z will be described below.
第２図（ａ）〜（ｃ）は第１図の回路の動作を説明す
るためのスイッチ回路、反転増幅器及びレベル変換器の
各等価回路図である。FIGS. 2A to 2C are equivalent circuit diagrams of a switch circuit, an inverting amplifier, and a level converter for explaining the operation of the circuit of FIG.
ここで、反転増幅器３及びレベル変換器４の出力抵抗
は、次段の入力抵抗が大きいため無視している。Here, the output resistance of the inverting amplifier 3 and the level converter 4 is ignored because the input resistance of the next stage is large.
トランジスタN2,N3の電流及び出力抵抗をI2,I3及びrO
とし、vXはトランジスタN2のソース電極電圧、vYは反転
増幅器３の出力電圧、vZはレベル変換器４の出力電圧と
する。The current and output resistance of the transistors N 2 and N 3 are represented by I 2 , I 3 and r O
And then, v X the source electrode voltage of the transistor N 2, v Y is the output voltage of the inverting amplifier 3, v Z is the output voltage of the level converter 4.
反転増幅器３の利得をA3、レベル変換器４の利得をA4
とした。The gain of the inverting amplifier 3 is A 3 and the gain of the level converter 4 is A 4
And
また簡単のために使用する各MOSトランジスタの出力
抵抗rO及び伝達コンダクタンスgmのそれぞれの大きさは
同程度とする。For the sake of simplicity, the respective magnitudes of the output resistance r O and the transfer conductance g m of each MOS transistor are set to be substantially the same.
出力端子TOの電圧をVOとすると、出力抵抗Ｒ′Ｏは、
第（５）式及び第（６）式で表わされる。 Assuming that the voltage at the output terminal T O is V O , the output resistance R′O is
It is expressed by the equations (5) and (6).
Ｒ′Ｏ＝VO/IO …（５） ここで、IO＝I2＋（VO−vX/rO）、 I2＝gm2（vZ−vX）、 vY＝−A3vX、 vZ＝A4vY、 vX＝IOrO、 Ｒ′Ｏ＝rO〔２＋gm2rO（A3A4＋１）〕 ≒gm2rO 2A3A4 …（６） 第（６）式から出力抵抗Ｒ′Ｏは帰還の効果によって
従来例の第（１）式に比較してA3A4だけ増大した事が判
る。 R 'O = V O / I O ... (5) where, I O = I 2 + ( V O -v X / r O), I 2 = g m2 (v Z -v X), v Y = - A 3 v X, v Z = A 4 v Y, v X = I O r O, R 'O = r O [2 + g m2 r O (A 3 A 4 +1) ] ≒ g m2 r O 2 A 3 A 4 ... (6) the (6) the output resistance R 'O from equation it can be seen that as compared to the (1) in the conventional example by the effect of the feedback was increased by a 3 a 4.
尚A3A4＞＞1,gmrO（A3A4＋１）＞＞１である事を以下
に示す。It is shown below that A 3 A 4 >> 1 and g m r O (A 3 A 4 +1) >> 1.
gm,rOに第（２），第（３）式、または典型的な値と
してVGS−VT＝1V及びλ＝0.03V-1を代入すると、反転増
幅器３の利得A3は第（７）式に求められる。Substituting Equations (2) and (3) into g m and r O or V GS −V T = 1 V and λ = 0.03 V −1 as typical values, the gain A 3 of the inverting amplifier 3 becomes It is determined by equation (7).
A3＝gmrO＝2/λ（VGS−VT）67 …（７） 次にA4を求める。A 3 = g m r O = 2 / λ (V GS −V T ) 67 (7) Next, A 4 is obtained.
ＰチャネルトランジスタP4はゲート電極が論理レベル
でかつドレイン電極が中間レベルで動作するために非飽
和領域で動作する。P-channel transistor P 4 operates in non-saturation region to the gate electrode is a logic level a and the drain electrode operates at an intermediate level.
非飽和領域におけるMOSトランジスタの電流・電圧式
は第（８）式で示される。The current / voltage equation of the MOS transistor in the non-saturation region is expressed by equation (8).
I4＝β｛（VGS3−VT）VD4−（1/2）VD4 2 …（８） 従ってトランジスタP4の小信号出力抵抗RO4は第
（９）式に示される。I 4 = β ｛(V GS3 −V T ) V D4 − (1/2) V D4 2 ... (8) Accordingly, the small signal output resistance R O4 of the transistor P 4 is expressed by the following equation (9).
RO4＝1/（δI4/δVD4） ＝1/［β（VGS4−VT−VD4）〕 …（９） ここでVGS4,VD4はトランジスタP4のゲート・ソース間
電圧とドレイン・ソース間電圧である。R O4 = 1 / (δI 4 / δV D4 ) = 1 / [β (V GS4 −V T −V D4 )] (9) where V GS4 and V D4 are the gate-source voltage of the transistor P 4 and This is the drain-source voltage.
βはトランジスタの常数である。 β is a constant of the transistor.
トランジスタP3の伝達コンダクタンスgm3は第（10）
式で示される。Transconductance g m3 of the transistor P 3 is a (10)
It is shown by the formula.
gm3＝β（VGS3−VT） …（10） VGS3はトランジスタP3のゲート・ソース間電圧であ
る。 g m3 = β (V GS3 -V T) ... (10) V GS3 is a gate-to-source voltage of the transistor P 3.
従って第（９），第（10）式を用いて利得A4を第（1
1）式で求める。Thus the (9), the first (10) gain A 4 using the equation first (1
1) Calculate using the formula.
A4＝〔R04/（R04＋1/gm3）〕 ＝1/〔（VGS4−VT−VD4）／（VGS3− VT）＋１〕 …（11） 典型的な例として、VGS4＝5V,VD4＝1.5V,VGS3＝2V,VT
＝1Vを第（11）式に代入すると、A4＝0.29となる。A 4 = [R 04 / (R 04 + 1 / g m3 )] = 1 / [(V GS4 −V T −V D4 ) / (V GS3 −V T ) +1] (11) As a typical example, V GS4 = 5V, V D4 = 1.5V, V GS3 = 2V, V T
= Substituting 1V to the equation (11), and A 4 = 0.29.
第（７），第（11）式より、A3A4＝67×0.29＝19＞＞
1,gmrOA3A4＝67×19＝1300＞＞１である。From the equations (7) and (11), A 3 A 4 = 67 × 0.29 = 19 >>
1, g m r O A 3 A 4 = 67 × 19 = 1300 >> 1.
この回路における出力電流IOの変動△IOは第（12）式
で示される。Variation of the output current I O in the circuit △ I O is represented by the equation (12).
（△IO/IO）／△IO＝1/IO・Ｒ′Ｏ ＝λ２（VGS4−VT）/2A3A4 …（12） ここでA3＝67,A4＝0.29及び典型的な例としてλ＝0.0
3V-1VGS2−VT＝1Vを使うと第（13）式の値が得られる。 (△ I O / I O) / △ I O = 1 / I O · R 'O = λ 2 (V GS4 -V T) / 2A 3 A 4 ... (12) where A 3 = 67, A 4 = 0.29 and typically λ = 0.0
If 3V -1 V GS2 -V T = 1V is used, the value of equation (13) is obtained.
（△IO/IO）／△VO＝0.0023％/V …（13） この値は出力コンプライアンス電圧を10Vとすると、
0.023％となり、10ビットのデジタル・アナログ変換器
において要求される0.05％よりも十分小さな値となって
いる。(△ I O / I O ) / △ V O = 0.0023% / V… (13) If the output compliance voltage is 10V,
This is 0.023%, which is sufficiently smaller than 0.05% required for a 10-bit digital-to-analog converter.
ここで、ＰチャネルMOSトランジスタP3をバイポーラ
型PNPトランジスタに変えても基本的動作は同様であ
る。Here, basic operation be changed P-channel MOS transistor P 3 in bipolar PNP transistor is the same.
第３図は本発明の第２の実施例の回路図である。 FIG. 3 is a circuit diagram of a second embodiment of the present invention.
この実施例においては、VC1が高レベルのときレベル
変換器４のＰチャネルトランジスタP3,P4が動作し、節
点Ｘ→Ｙ→Ｚの帰還ループが安定化し、P3,P4のレベル
変換器４及びＮチャネルトランジスタN2がオフ状態にな
るため相補回路５の出力端子TORに電流が流れる。In this embodiment, when V C1 is at a high level, the P-channel transistors P 3 and P 4 of the level converter 4 operate, the feedback loop of the nodes X → Y → Z is stabilized, and the level of P 3 and P 4 converter 4 and the N-channel transistor N 2 is the current flowing to the output terminal T oR of the complementary circuit 5 to become the oFF state.
逆にVC1が低レベルのときは出力端子TORには電流は流
れず、出力端子TOに流れる事になる。Conversely, when V C1 is at a low level, no current flows through the output terminal T OR and flows through the output terminal T O.
この電流スイッチ回路においては、スイッチの状態に
係らずトランジスタP5,N4を有する反転増幅器3aは線型
領域で動作し、その入力及び出力の電位変動は無いため
に高速でのスイッチングが可能である。In this current switching circuit, the inverting amplifier 3 a having a transistor P 5, N 4 regardless of the state of the switch is operated in the linear region, the potential variation of the input and output can be switched at high speed due to the lack is there.
出力抵抗値は第１の実施例と同じである。 The output resistance value is the same as in the first embodiment.
尚反転増幅器3aのコンデンサＣは帰還ループにおける
発振に対する安定性を増すための位相補償の容量であ
る。Incidentally capacitor C of the inverting amplifier 3 a is the capacitance of the phase compensation for increasing the stability to oscillations in the feedback loop.
容量を付加してもスイッチングにおいてインバータは
変動しないため、スイッチングの動作のスピードには影
響しない。Even if the capacity is added, the inverter does not fluctuate in switching, so that the switching operation speed is not affected.
本実施例でもＰチャネルMOSトランジスタP3,P4をバイ
ポーラPNPトランジスタに置き換えても同様の動作をす
る。In this embodiment, the same operation is performed even if the P-channel MOS transistors P 3 and P 4 are replaced with bipolar PNP transistors.
また、各実施例のトランジスタの導電型を入れ替え変
更する事によっても同様な効果が期待出来る。The same effect can be expected by changing the conductivity type of the transistor in each embodiment.
以上説明したように本発明により、高出力抵抗が得ら
れるので、従来よりもより高精度なD/A変換器に適用し
得る電流スイッチ回路を得る効果がある。As described above, according to the present invention, a high output resistance can be obtained, so that there is an effect of obtaining a current switch circuit that can be applied to a D / A converter with higher precision than before.
第１図は本発明の第１の実施例の回路図、第２図（ａ）
〜（ｃ）は第１図の回路の動作を説明するためのスイッ
チ回路，反転増幅器及びレベル変換器のそれぞれの等価
回路図、第３図は本発明の第２の実施例の回路図、第４
図は従来の電流スイッチ回路の一例の回路図、第５図は
第４図の回路の動作を説明するための等価回路図であ
る。 １……スイッチ回路、２……スイッチ制御回路、3,3a…
…反転増幅器、４……レベル変換器、５……相補回路、
A3……反転増幅利得、A4……レベル変換利得、N2〜N15
……ＮチャネルMOSトランジスタ、P3〜P14……Ｐチャネ
ルMOSトランジスタ、rO……MOSトランジスタの出力抵
抗、TO……出力端子、TOR……反転出力端子、VC2……制
御電圧、vX,vY,vZ……節点電圧、X,Y,Z……節点。FIG. 1 is a circuit diagram of a first embodiment of the present invention, and FIG.
To (c) are equivalent circuit diagrams of a switch circuit, an inverting amplifier, and a level converter for explaining the operation of the circuit of FIG. 1, and FIG. 3 is a circuit diagram of a second embodiment of the present invention. 4
FIG. 1 is a circuit diagram of an example of a conventional current switch circuit, and FIG. 5 is an equivalent circuit diagram for explaining the operation of the circuit of FIG. 1 ... switch circuit, 2 ... switch control circuit, 3, 3 a ...
... inverting amplifier, 4 ... level converter, 5 ... complementary circuit,
A 3 …… Inverted amplification gain, A 4 …… Level conversion gain, N 2 to N 15
...... N-channel MOS transistors, P 3 ~P 14 ...... P-channel MOS transistor, the output resistance of r O ...... MOS transistor, T O ...... output terminal, T OR ...... inverting output terminal, V C2 ...... control voltage , V X , v Y , v Z ... Node voltage, X, Y, Z.
Claims (1)
る一導電型のMOSトランジスタと、他方のゲート（ベー
ス）節点Ｙに帰還電圧の反転電圧を入力する一導電型の
トランジスタとを節点Ｚを介して直列接続するレベル変
換器、 （Ｂ） ゲートに前記節点Ｚの電圧を入力し、ソースが
節点Ｘを介して定電流源に接続し、かつ前記節点Ｘの電
圧を前記帰還電圧として供給し、ドレインが出力端子に
接続する逆導電型のMOSトランジスタを有するスイッチ
回路、 を含むことを特徴とする電流スイッチ回路。(A) A one-conductivity-type MOS transistor that inputs a control voltage to one gate and a one-conductivity-type transistor that inputs an inversion voltage of a feedback voltage to the other gate (base) node Y A level converter connected in series via Z; (B) inputting the voltage of the node Z to the gate, connecting the source to a constant current source via the node X, and using the voltage of the node X as the feedback voltage A switch circuit having a reverse conductivity type MOS transistor for supplying and having a drain connected to an output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22607589A JP2797505B2 (en) | 1989-08-30 | 1989-08-30 | Current switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22607589A JP2797505B2 (en) | 1989-08-30 | 1989-08-30 | Current switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0388418A JPH0388418A (en) | 1991-04-12 |
| JP2797505B2 true JP2797505B2 (en) | 1998-09-17 |
Family
ID=16839424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22607589A Expired - Lifetime JP2797505B2 (en) | 1989-08-30 | 1989-08-30 | Current switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797505B2 (en) |
-
1989
- 1989-08-30 JP JP22607589A patent/JP2797505B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0388418A (en) | 1991-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794940B2 (en) | Operational amplifier circuit | |
| JP4548562B2 (en) | Current mirror circuit and analog-digital conversion circuit | |
| JP2543872B2 (en) | Amplifier circuit | |
| JP2594585B2 (en) | Operational amplifier circuit | |
| AU606171B2 (en) | Correction arrangement for an amplifier | |
| KR20010089826A (en) | Amplifier | |
| JPS61212907A (en) | Semiconductor integrated circuit | |
| JPH01311608A (en) | Voltage/current converter | |
| KR960010390B1 (en) | Switching constant current source circuit | |
| JP4014383B2 (en) | High precision differential switched current source | |
| US20060028366A1 (en) | Fixed offset digital-to-analog conversion device and method | |
| CN113839542A (en) | Peak current control circuit for on-chip current sampling | |
| JPS6282819A (en) | Digital-analog converter | |
| JP2797505B2 (en) | Current switch circuit | |
| JPH09130162A (en) | Current driver circuit with side current adjustment | |
| Singh et al. | Design and Implementation of MOSFET Based Folded Cascode Current Mirror | |
| US6124705A (en) | Cascode current mirror with amplifier | |
| JP2542375B2 (en) | Operational amplifier | |
| US10326418B2 (en) | Large input swing circuit, corresponding device and method | |
| US4333025A (en) | N-Channel MOS comparator | |
| US6759975B1 (en) | Digital-to-analog converter with a shifted output and an increased range | |
| JPH10112614A (en) | Bias current supply method and circuit | |
| JPH11312931A (en) | Gm cell and current interpolation a/d converter using the same | |
| JP2903213B2 (en) | Level conversion circuit | |
| JP2695891B2 (en) | Comparator circuit |