JP2794713B2 - Pilot signal discrimination circuit - Google Patents
Pilot signal discrimination circuitInfo
- Publication number
- JP2794713B2 JP2794713B2 JP63160098A JP16009888A JP2794713B2 JP 2794713 B2 JP2794713 B2 JP 2794713B2 JP 63160098 A JP63160098 A JP 63160098A JP 16009888 A JP16009888 A JP 16009888A JP 2794713 B2 JP2794713 B2 JP 2794713B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- pilot signal
- gate
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機等に用いられるパイロ
ット信号判別回路に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pilot signal discriminating circuit used for a television receiver or the like.
従来の技術 近年、テレビジョン放送において、音声多重放送が盛
んに行われている。2. Description of the Related Art In recent years, audio multiplex broadcasting has been actively performed in television broadcasting.
音声多重信号復調器におけるパイロット信号判別回路
の従来例について図面を参照しながら説明する。A conventional example of a pilot signal discriminating circuit in a voice multiplexed signal demodulator will be described with reference to the drawings.
第３図は、従来のパイロット信号判別回路の一構成例
を示すものである。第３図において、６は加算器、７は
比較器、Coは比較結果、８は１ビットの判定出力信号に
ヒステリシス幅Ｋ（Ｋ＞０）を乗算するデコーダであ
る。FIG. 3 shows a configuration example of a conventional pilot signal discriminating circuit. In FIG. 3, reference numeral 6 denotes an adder, 7 denotes a comparator, Co denotes a comparison result, and 8 denotes a decoder for multiplying a 1-bit decision output signal by a hysteresis width K (K> 0).
今、判別出力が「０」であったとする。その時、デコ
ーダ８の出力は「０」で、入力パイロット信号データＸ
は、加算器６の出力にそのまま出力され、比較器７でし
きい値THの比較される。Ｘ＞THならば判別出力は「１」
となり、デコーダ８はヒステリシス幅Ｋ＞０を出力す
る。よって加算器６の出力は（Ｘ＋Ｋ）＞THであり、比
較結果は「１」のままである。Now, it is assumed that the discrimination output is “0”. At this time, the output of the decoder 8 is "0" and the input pilot signal data X
Is output as it is to the output of the adder 6, and the comparator 7 compares the threshold value TH. If X> TH, the discrimination output is "1"
And the decoder 8 outputs a hysteresis width K> 0. Therefore, the output of the adder 6 is (X + K)> TH, and the comparison result remains “1”.
次に、入力パイロット信号データが減少し、Ｘ′＜
（TH−Ｋ）となったとする。この時、加算器６の出力は
（Ｘ′＋Ｋ）＜THとなり、比較結果は「０」となる。デ
コーダ８の出力は「０」となり、加算器６の出力はＸ′
＜THで比較結果は「０」のままである。Next, the input pilot signal data decreases, and X ′ <
(TH-K). At this time, the output of the adder 6 is (X '+ K) <TH, and the comparison result is "0". The output of the decoder 8 becomes "0", and the output of the adder 6 becomes X '.
At <TH, the comparison result remains “0”.
第３図における入力信号データと比較結果出力の関係
を第４図に示す。第４図に示すように、判別特性がヒス
テリシス特性を有しているため、しきい値付近でも雑音
に対する安定度が高いという特長を持つ。FIG. 4 shows the relationship between the input signal data and the comparison result output in FIG. As shown in FIG. 4, since the discrimination characteristic has a hysteresis characteristic, it has a feature that the stability to noise is high even near the threshold value.
発明が解決しようとする課題 一般に、パイロット信号判別回路には２つの性能が要
求される。第１は検出感度が高いことで、低い入力レベ
ルにおいても判別できることが望まれる。第２は判別の
安定性で、特に入力レベルがしきい値付近にある時に雑
音の影響をを受けにくいことが望まれる。Problems to be Solved by the Invention Generally, a pilot signal discriminating circuit requires two performances. The first is that the detection sensitivity is high, and it is desired that the detection can be performed even at a low input level. The second is stability of discrimination, and it is desired that the input level is not easily affected by noise particularly when the input level is near the threshold value.
しかしながら、第３図のような従来の回路構成では、
安定度を増すためにヒステリシス幅を大きくするとその
分だけしきい値を高く設定しなければならず、検出感度
が下がるという問題があった。However, in the conventional circuit configuration as shown in FIG.
When the hysteresis width is increased in order to increase the stability, the threshold value must be set higher by that amount, and there is a problem that the detection sensitivity is reduced.
本発明は、上記本題点に鑑み、安定度を増しながらし
かも検出感度が低下しないパイロット信号判別回路を提
供することを目的とするものである。The present invention has been made in view of the above circumstances, and has as its object to provide a pilot signal discrimination circuit that increases stability and does not lower detection sensitivity.
課題を解決するための手段 上記課題を解決するために、本発明のパイロット信号
判別回路は、量子化されたパイロット信号入力データと
しきい値データとを比較する比較器と、その比較器の出
力を入力とするタップ付きシフトレジスタと、そのタッ
プ付きシフトレジスタの各タップの出力を入力とする多
入力ANDゲートと、タップ付きシフトレジスタの各タッ
プと出力を入力とする多入力NORゲートと、これらのAND
ゲートの出力をセット入力としかつ上記NORゲートの出
力をリセット入力とするフリップ・フロップとより構成
しフリップ・フロップの出力をパイロット信号判別出力
とするように構成している。Means for Solving the Problems To solve the above problems, a pilot signal discriminating circuit of the present invention includes a comparator for comparing quantized pilot signal input data with threshold data, and an output of the comparator. A shift register with taps as input, a multi-input AND gate that receives the output of each tap of the shift register with taps, a multi-input NOR gate that receives each tap and output of the shift register with taps, AND
The flip-flop is configured such that the output of the gate is a set input and the output of the NOR gate is a reset input, and the output of the flip-flop is a pilot signal discrimination output.
作 用 上記構成により、タップ付シフトレジスタの各タップ
出力がすべて“真”ならば判別結果として“真”を出力
し、またタップ付シフトレジスタの各タップ出力がすべ
て“偽”ならば判別結果として“偽”を出力し、さらに
タップ付遅延線の各タップ出力において“真”と“偽”
が混在する時は以前の判別結果を新しい判別結果として
出力するように働き、その結果、タップ付シフトレジス
タの遅延量より小さい時間幅のインパルス性ノイズを除
去できることとなる。Operation With the above configuration, if all the tap outputs of the tapped shift register are all “true”, “true” is output as the discrimination result, and if all the tap outputs of the tapped shift register are all “false”, the discrimination result is obtained. Outputs “false”, and “true” and “false” at each tap output of the tapped delay line
When is mixed, the previous discrimination result is output as a new discrimination result. As a result, impulse noise having a time width smaller than the delay amount of the tapped shift register can be removed.
実施例 以下、本発明の一実例例について、図面を参照しなが
ら説明する。Embodiment Hereinafter, an actual example of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例におけるパイロット信号判
別回路の回路図である。第１図において、１は量子化さ
れたパイロット信号入力データとしきい値データＴとを
比較する比較器、２は比較器１の出力を入力とするタッ
プ付シフトレジスタ、３はシフトレジスタ２の各タップ
出力を入力とするANDゲート、４はシフトレジスタ２の
各タップの出力を入力とするNORゲート、５はANDゲート
３の出力をセット入力とし、NORゲート４の出力をリセ
ット入力とするRSフリップ・フロップである。FIG. 1 is a circuit diagram of a pilot signal discriminating circuit in one embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a comparator for comparing quantized pilot signal input data with threshold data T, reference numeral 2 denotes a shift register with a tap to which the output of the comparator 1 is input, and reference numeral 3 denotes a shift register 2. An AND gate having a tap output as an input, a NOR gate 4 having an output of each tap of the shift register 2 as an input, and a RS flip-flop having an output of the AND gate 3 as a set input and an output of the NOR gate 4 being a reset input.・ It is a flop.
比較器１はｍビットに量子化された入力パイロット信
号データＸ（ｎ）と、しきい値データＴとの大小を比較
する。The comparator 1 compares the magnitude of the input pilot signal data X (n) quantized to m bits with the threshold data T.
すなわち、 X(n)≧Ｔ ならば、比較結果Co(n)として“真”を出力し、 X(n)＜Ｔ ならば、比較結果Co(n)として“偽”を出力する。ただ
し、ここでX(n)とＴは共に正値であるとする。That is, if X (n) ≧ T, the comparison result Co outputs (n) as a "true", X (n) <If T, outputs "false" as a comparison result Co (n). Here, it is assumed that both X (n) and T are positive values .
次に、タップ付きシフトレジスタ３は、過去の４つの
比較結果｛Co（n-1）,Co(n-2),Co(n-3),Co(n-4)｝を蓄
え出力する。ANDゲート３は、現在の比較結果と過去の
４つの比較結果｛Co(n-k),k＝0,1,2,3,4｝を入力とし、
｛Co(n-k),k＝1,2,3,4｝がすべて“真”ならば、“真”
を、一つでも“偽”ならば“偽”を出力する。NORゲー
ト４は、｛Co(n-k),k＝0,1,2,3,4｝がすべて“偽”なら
ば“真”を、一つでも“真”ならば“偽”を出力する。
RSフリップ・フロップ５はANDゲート３の出力が“真”
ならば以後“真”を出力しつづけ、またNORゲート４の
出力が“真”ならば“偽”を出力しつづける。ただし、
ANDゲート３の出力とNORゲート３の出力が共に“真とな
ることはない。そして、このRSフリップ・フロップ５の
出力をパイロット信号判別結果として出力する。Next, the tapped shift register 3 stores and outputs the past four comparison results {Co ( n-1 ), Co (n-2) , Co (n-3) , Co (n-4) }. The AND gate 3 receives the current comparison result and the past four comparison results {Co (nk) , k = 0,1,2,3,4} as inputs,
“True” if {Co (nk) , k = 1,2,3,4} are all “true”
If any one is “false”, “false” is output. The NOR gate 4 outputs “true” if {Co (nk) , k = 0,1,2,3,4} is all “false”, and outputs “false” if at least one is “true”.
For RS flip-flop 5, the output of AND gate 3 is "true"
Then, "true" is continuously output thereafter, and if the output of the NOR gate 4 is "true", "false" is continuously output. However,
Both the output of the AND gate 3 and the output of the NOR gate 3 do not become “true.” The output of the RS flip-flop 5 is output as a pilot signal determination result.
第２図に第１図のパイロット信号判別回路の動作タイ
ミング図を示す。第２図において、入力信号データがし
きい値より小さいレベルから徐々に増大し、時間ｎ＝Ａ
で、しきい値を超えたとする。すると、Coは“真”とな
り、NORゲート４の出力は“偽”となる。さらにシフト
レジスタ２の各タップ出力がすべて“真”となる時間ｎ
＝ＢにおいてはANDゲート３の出力が“真”なり、RSフ
リップ・フロップ５の出力は“真”にセットされる。FIG. 2 shows an operation timing chart of the pilot signal discriminating circuit of FIG. In FIG. 2, the input signal data gradually increases from a level smaller than the threshold value, and time n = A
It is assumed that the threshold is exceeded. Then, Co becomes “true” and the output of the NOR gate 4 becomes “false”. Further, a time n when all tap outputs of the shift register 2 become “true”.
At = B, the output of the AND gate 3 is "true" and the output of the RS flip-flop 5 is set to "true".
次に、時間ｎ＝Ｃからｎ＝Ｄまでの間に入力にインパ
ルス性のノイズが混入して入力信号データがしきい値ベ
レルより小さくなったとする。この時、Coは時間ｎ＝Ｃ
よりｎ＝Ｄまで“偽”となり、ANDゲート３の出力は時
間ｎ＝Ｃよりｎ＝Ｅまで“偽”となる。しかし、インパ
ルス性ノイズの混入時間ｎ＝Ｃ〜Ｄが短く、シフトレジ
スタ２の各タップ出力をすべて“偽”とするに至らない
ため、NORゲート４の出力は依然として“偽”であり、R
Sフリップ・フロップ５の出力は“真”を維持する。Next, it is assumed that impulsive noise is mixed in the input during the period from time n = C to n = D, and the input signal data becomes smaller than the threshold level. At this time, Co is the time n = C
Therefore, the output becomes "false" until n = D, and the output of the AND gate 3 becomes "false" from time n = C to n = E. However, since the mixing time n = C to D of the impulse noise is short and all tap outputs of the shift register 2 do not become “false”, the output of the NOR gate 4 is still “false”, and R
The output of S flip-flop 5 remains "true".
すなわち、第１図に示すパイロット信号判別回路は、
シフトレジスタ２の遅延時間より短い時間にインパルス
性のノイズが混入しても、そのノイズの振幅値に関係な
くノイズを除去することができる。That is, the pilot signal determination circuit shown in FIG.
Even if impulsive noise is mixed in a time shorter than the delay time of the shift register 2, the noise can be removed regardless of the amplitude value of the noise.
発明の効果 以上のように本発明は、量子化あれたパイロット信号
入力データとしきい値データとを比較する比較器と、こ
の比較器の出力を入力とするタップ付きシフトレジスタ
と、タップ付きシフトレジスタの各タップの出力を入力
とする多入力ANDゲートと、タップ付きシフトレジスタ
の各タップの出力を入力とする多入力NORゲートと、こ
れらのANDゲートの出力をセット入力としかつNORゲート
の出力をリセット入力するフリップ・フロップとより構
成され、フリップ・フロップの出力をパイロット信号判
別出力とするように構成したことによって、判別の感度
を落とすことなくインパルス性ノイズを除去することが
でき、安定なパイロット信号判別を行うことができ、そ
の実用効果は大なるものがある。As described above, the present invention provides a comparator for comparing quantized pilot signal input data with threshold data, a tapped shift register having an input of the comparator as an input, and a tapped shift register. A multi-input AND gate that receives the output of each tap as an input, a multi-input NOR gate that receives the output of each tap of a tapped shift register, and a set input that uses the output of these AND gates and outputs the output of the NOR gate It is composed of a flip-flop for reset input and the output of the flip-flop is configured as a pilot signal discrimination output, so that impulse noise can be removed without lowering the discrimination sensitivity, and a stable pilot Signal discrimination can be performed, and the practical effect is significant.
第１図は本発明の一実施例におけるパイロット信号判別
回路の回路図、第２図はそのパイロット信号判別回路の
動作タイミング図、第３図は従来例のパイロット信号判
別回路の回路図、第４図はその回路の入出力特性図であ
る。 １……比較器、２……タップ付きシフトレジスタ、３…
…ANDゲート、４……NORゲート、５……RSフリップ・フ
ロップ、６……加算器、７……比較器、８……デコー
ダ。FIG. 1 is a circuit diagram of a pilot signal discriminating circuit in one embodiment of the present invention, FIG. 2 is an operation timing chart of the pilot signal discriminating circuit, FIG. 3 is a circuit diagram of a conventional pilot signal discriminating circuit, FIG. The figure is an input / output characteristic diagram of the circuit. 1 ... Comparator, 2 ... Shift register with tap, 3 ...
... AND gate, 4 ... NOR gate, 5 ... RS flip-flop, 6 ... Adder, 7 ... Comparator, 8 ... Decoder.
Claims (1)
しきい値データとを比較する比較器と、上記比較器の出
力を入力とするタップ付きシフトレジスタと、上記タッ
プ付きシフトレジスタの各タップの出力を入力とする多
入力ANDゲートと、上記タップ付きシフトレジスタの各
タップの出力を入力とする多入力NORゲートと、上記AND
ゲートの出力をセット入力としかつ上記NORゲートの出
力をリセット入力とするフリップ・フロップとより構成
され、上記フリップ・フロップの出力をパイロット信号
判別出力とするようにしたパイロット信号判別回路。1. A comparator for comparing quantized pilot signal input data with threshold data, a shift register with taps receiving an output of the comparator, and an output of each tap of the shift register with taps. And a multi-input NOR gate that receives the output of each tap of the tapped shift register as an input.
A pilot signal discriminating circuit comprising a flip-flop having an output of the gate as a set input and an output of the NOR gate as a reset input, wherein the output of the flip-flop is used as a pilot signal discriminating output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160098A JP2794713B2 (en) | 1988-06-28 | 1988-06-28 | Pilot signal discrimination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160098A JP2794713B2 (en) | 1988-06-28 | 1988-06-28 | Pilot signal discrimination circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0210976A JPH0210976A (en) | 1990-01-16 |
| JP2794713B2 true JP2794713B2 (en) | 1998-09-10 |
Family
ID=15707808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63160098A Expired - Fee Related JP2794713B2 (en) | 1988-06-28 | 1988-06-28 | Pilot signal discrimination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794713B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102495534B (en) * | 2011-12-12 | 2013-12-25 | 中国科学院上海光学精密机械研究所 | Galvanometer type laser direct writing photoetching machine |
| DE102016206341B4 (en) * | 2016-04-15 | 2020-09-10 | Volkswagen Aktiengesellschaft | Filling device for filling a tank with liquid reducing agent, as well as a motor vehicle with such a filling device |
-
1988
- 1988-06-28 JP JP63160098A patent/JP2794713B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0210976A (en) | 1990-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353404B1 (en) | D/A conversion apparatus and D/A conversion method | |
| US5006851A (en) | Analog-to-digital converting system | |
| US4700392A (en) | Speech signal detector having adaptive threshold values | |
| JPH0131329B2 (en) | ||
| JP2794713B2 (en) | Pilot signal discrimination circuit | |
| US4291275A (en) | Frequency demodulation system | |
| JPS6243637B2 (en) | ||
| US3875333A (en) | Method of eliminating errors of discrimination due to intersymbol interference and a device for using the method | |
| US5084904A (en) | Signal transmission device | |
| US5594440A (en) | A/D converter having a variable integrator whose time constant can be changed | |
| US4931796A (en) | Digital-to-analog conversion circuit | |
| US4319360A (en) | Predictor stage for a digit rate reduction system | |
| US6266521B1 (en) | Receiver and method for demodulating reception signals | |
| JPH05130067A (en) | Variable threshold level voice detector | |
| JPS6145627Y2 (en) | ||
| JPH069357B2 (en) | Automatic gain control amplifier | |
| JPS6058707A (en) | Automatic gain control circuit | |
| JP2612061B2 (en) | Muting circuit | |
| JPS59197935A (en) | Digital processing type comparator circuit having hysteresis characteristic | |
| JP2841973B2 (en) | Soft mute circuit | |
| JPH08331183A (en) | Discrimination circuit | |
| JPH0556309A (en) | Noise reduction circuit | |
| JPS61230428A (en) | Digital signal processing circuit | |
| JP2776025B2 (en) | limiter | |
| JPH0412653B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |