JP2793301B2 - Ｏｎ・ｏｆｆ出力期間の異常検出回路 - Google Patents
Ｏｎ・ｏｆｆ出力期間の異常検出回路Info
- Publication number
- JP2793301B2 JP2793301B2 JP31054189A JP31054189A JP2793301B2 JP 2793301 B2 JP2793301 B2 JP 2793301B2 JP 31054189 A JP31054189 A JP 31054189A JP 31054189 A JP31054189 A JP 31054189A JP 2793301 B2 JP2793301 B2 JP 2793301B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- period
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ON・OFF出力期間の異常検出回路、詳し
くはON・OFF制御された断続信号を出力する回路におけ
るON期間とOFF期間の異常を検出する回路に関するもの
である。
くはON・OFF制御された断続信号を出力する回路におけ
るON期間とOFF期間の異常を検出する回路に関するもの
である。
電話機における断続信号音等を発生させる信号電源と
しては、第５図に示すように、正弦波または短形波であ
るV0を出力する電源21をON・OFF制御装置22によって制
御し、第２図に示すようにT1のON期間とT2のOFF期間よ
りなるV1としてON・OFF入力を必要とする負荷24へ供給
していた。
しては、第５図に示すように、正弦波または短形波であ
るV0を出力する電源21をON・OFF制御装置22によって制
御し、第２図に示すようにT1のON期間とT2のOFF期間よ
りなるV1としてON・OFF入力を必要とする負荷24へ供給
していた。
上述したON・OFF出力信号V1の異常検出回路は、第５
図に示す信号絶縁回路25を介したV1信号と、ON・OFF制
御装置22を制御する発振回路23の出力信号とを比較回路
26によって比較し、ON・OFF出力サイクルの異常または
正常を検出していた。
図に示す信号絶縁回路25を介したV1信号と、ON・OFF制
御装置22を制御する発振回路23の出力信号とを比較回路
26によって比較し、ON・OFF出力サイクルの異常または
正常を検出していた。
上述した従来技術に基づく異常検出回路においては、
発振回路23がON・OFF制御装置22の制御と比較回路26の
基準信号源として併用されているので、発振回路23が異
常となった場合には比較検出が不可能となり、ON・OFF
出力信号V1の異常検出ができなかった。
発振回路23がON・OFF制御装置22の制御と比較回路26の
基準信号源として併用されているので、発振回路23が異
常となった場合には比較検出が不可能となり、ON・OFF
出力信号V1の異常検出ができなかった。
即ち、発振回路23自身に異常があるのか、発振回路23
とON・OFF制御装置22側もしくは発振回路23と比較回路2
6側に問題があるのか特定できなかった。
とON・OFF制御装置22側もしくは発振回路23と比較回路2
6側に問題があるのか特定できなかった。
この発明による検出回路は、上述した欠点を除去する
ためになされたものであり、発振回路の異常の有無に関
係なくON・OFF出力期間の異常を検出することができる
回路を提供することを目的とするものである。
ためになされたものであり、発振回路の異常の有無に関
係なくON・OFF出力期間の異常を検出することができる
回路を提供することを目的とするものである。
上述した目的を達成するために、この発明は、入力電
源のON・OFF出力期間を制御する制御装置の出力回路に
設けられたON・OFF出力期間の異常検出回路において、
上記出力回路におけるON・OFF出力信号に同期し、か
つ、上記出力回路と絶縁した信号を出力する整流回路1,
抵抗2,3,5,7,定電圧ダイオード４およびフォト・カプラ
６によって構成した第１の回路201と、上記フォト・カ
プラ６の出力信号をインバータ８によって変換し、ダイ
オード9,抵抗10と11,およびコンデンサ12より成る遅延
回路を介して上記インバータ８によって変換した信号を
ON・OFF出力期間の設定値に比例した方形波に変換する
シュミット・トリガ・インバータ13によって構成した第
２の回路202と、抵抗とコンデンサによって設定された
基準時間と入力した上記方形波のON期間またはOFF期間
とを比較し、その差異が発生した場合には異常信号を出
力する外付けコンデンサ161と抵抗171を備えた単安定マ
ルチバイブレータ151およびエクスクルーシブ・オア回
路181より成るOFF期間検出回路と、インバータ14,外付
けコンデンサ162および抵抗172を備えた単安定マルチバ
イブレータ152およびエクスクルーシブ・オア回路182よ
り成るON期間検出回路と、上述した２つの検出回路の出
力信号を入力し、該信号の組み合わせによって異常信号
を検出するオア回路19とによって構成した第３の回路20
3と、を具備したON・OFF出力期間の異常検出回路であ
る。
源のON・OFF出力期間を制御する制御装置の出力回路に
設けられたON・OFF出力期間の異常検出回路において、
上記出力回路におけるON・OFF出力信号に同期し、か
つ、上記出力回路と絶縁した信号を出力する整流回路1,
抵抗2,3,5,7,定電圧ダイオード４およびフォト・カプラ
６によって構成した第１の回路201と、上記フォト・カ
プラ６の出力信号をインバータ８によって変換し、ダイ
オード9,抵抗10と11,およびコンデンサ12より成る遅延
回路を介して上記インバータ８によって変換した信号を
ON・OFF出力期間の設定値に比例した方形波に変換する
シュミット・トリガ・インバータ13によって構成した第
２の回路202と、抵抗とコンデンサによって設定された
基準時間と入力した上記方形波のON期間またはOFF期間
とを比較し、その差異が発生した場合には異常信号を出
力する外付けコンデンサ161と抵抗171を備えた単安定マ
ルチバイブレータ151およびエクスクルーシブ・オア回
路181より成るOFF期間検出回路と、インバータ14,外付
けコンデンサ162および抵抗172を備えた単安定マルチバ
イブレータ152およびエクスクルーシブ・オア回路182よ
り成るON期間検出回路と、上述した２つの検出回路の出
力信号を入力し、該信号の組み合わせによって異常信号
を検出するオア回路19とによって構成した第３の回路20
3と、を具備したON・OFF出力期間の異常検出回路であ
る。
第２図において、電源出力のON・OFF制御装置22の出
力信号V1はT1のON期間とT2のOFF期間をもった正弦波と
して表わしてある。
力信号V1はT1のON期間とT2のOFF期間をもった正弦波と
して表わしてある。
この出力信号V1は第１の回路201の整流回路１によっ
て整流されてV2となり、定電圧ダイオード４を介してフ
ォト・カプラ６へ入力される。フォト・カプラ６の出力
である第２の回路202のインバータ８の出力信号はV4に
示す波形となり、遅延回路を介してシュミット・トリガ
・インバータ13へ入力され、その出力信号はT1のOFF期
間とT2のON期間をもった出力信号V5となる。
て整流されてV2となり、定電圧ダイオード４を介してフ
ォト・カプラ６へ入力される。フォト・カプラ６の出力
である第２の回路202のインバータ８の出力信号はV4に
示す波形となり、遅延回路を介してシュミット・トリガ
・インバータ13へ入力され、その出力信号はT1のOFF期
間とT2のON期間をもった出力信号V5となる。
この出力信号V5のON期間T2とOFF期間T1はそれぞれV1
のOFF期間T2およびON期間T1と等しい周期をもってい
る。第３の回路203における単安定マルチバイブレータ1
51と152によって設定された基準波形である第３図にお
けるV7および第４図におけるV8と、上記V5およびインバ
ータ14によって反転させた出力信号V6は、それぞれ２つ
のエクスクルーシブ・オア回路181と182において比較さ
れ、さらにオア回路19を経由してON期間またはOFF期間
の異常を第３図における検出信号V9とV11、および第４
図における検出信号V10とV11として出力する。
のOFF期間T2およびON期間T1と等しい周期をもってい
る。第３の回路203における単安定マルチバイブレータ1
51と152によって設定された基準波形である第３図にお
けるV7および第４図におけるV8と、上記V5およびインバ
ータ14によって反転させた出力信号V6は、それぞれ２つ
のエクスクルーシブ・オア回路181と182において比較さ
れ、さらにオア回路19を経由してON期間またはOFF期間
の異常を第３図における検出信号V9とV11、および第４
図における検出信号V10とV11として出力する。
なお、単安定マルチバイブレータ151と152に対する検
出回路始動信号は電源出力のON・OFF制御装置22の作動
開始と同時に入力される。
出回路始動信号は電源出力のON・OFF制御装置22の作動
開始と同時に入力される。
以下、この発明に係る一実施例を図面によって説明す
る。第１図はこの発明のON・OFF出力期間の異常検出回
路を示す回路図であり、電源21からの正弦波または短形
波であるV0は、電源出力のON・OFF制御装置22によって
第２図に示すON期間T1とOFF期間T2よりなる出力信号V1
となって送出される。（この実施例においては正弦波と
してある。）この出力信号V1はON・OFF入力を必要とす
る負荷24へ供給されるが、この発明のON・OFF出力期間
の異常検出回路を構成する第１の回路201へも分流され
る。
る。第１図はこの発明のON・OFF出力期間の異常検出回
路を示す回路図であり、電源21からの正弦波または短形
波であるV0は、電源出力のON・OFF制御装置22によって
第２図に示すON期間T1とOFF期間T2よりなる出力信号V1
となって送出される。（この実施例においては正弦波と
してある。）この出力信号V1はON・OFF入力を必要とす
る負荷24へ供給されるが、この発明のON・OFF出力期間
の異常検出回路を構成する第１の回路201へも分流され
る。
上記出力信号V1は整流回路１において全波整流される
ので抵抗２の出力側の波形は第２図におけるV2となる。
ので抵抗２の出力側の波形は第２図におけるV2となる。
定電圧ダイオード４によって、ツエナー電圧分だけレ
ベル・シフトされたV2は、フォト・カプラ６によって絶
縁されて伝送され、第２の回路202におけるインバータ
８の出力端では第２図におけるV4で示す方形波となる。
ベル・シフトされたV2は、フォト・カプラ６によって絶
縁されて伝送され、第２の回路202におけるインバータ
８の出力端では第２図におけるV4で示す方形波となる。
上記V4は第２の回路202を構成する抵抗11とコンデン
サ12によって構成した遅延回路を経てシュミット・トリ
ガ・インバータ13へ入力され、この出力は第２図におけ
るV5となる。
サ12によって構成した遅延回路を経てシュミット・トリ
ガ・インバータ13へ入力され、この出力は第２図におけ
るV5となる。
この出力信号V5はON・OFF期間がV1と反対であるON期
間T2とOFF期間T1よりなる信号となる。第３の回路203へ
入力する上記V5は、OFF期間検出回路を構成する外付け
抵抗171とコンデンサ161を備えた単安定マルチバイブレ
ータ151とエクスクルーシブ・オア回路181、およびON期
間検出回路を構成するインバータ14、外付け抵抗172と
コンデンサ162を備えた単安定マルチバイブレータ152お
よびエクスクルーシブ・オア回路182へ分流される。
間T2とOFF期間T1よりなる信号となる。第３の回路203へ
入力する上記V5は、OFF期間検出回路を構成する外付け
抵抗171とコンデンサ161を備えた単安定マルチバイブレ
ータ151とエクスクルーシブ・オア回路181、およびON期
間検出回路を構成するインバータ14、外付け抵抗172と
コンデンサ162を備えた単安定マルチバイブレータ152お
よびエクスクルーシブ・オア回路182へ分流される。
なお、上記抵抗171と172およびコンデンサ161と16
2は、共に単安定マルチバイブレータ151の出力OFF期間
の設定時間T2と単安定マルチバイブレータ152の出力ON
期間の設定時間T1を設定するものである。
2は、共に単安定マルチバイブレータ151の出力OFF期間
の設定時間T2と単安定マルチバイブレータ152の出力ON
期間の設定時間T1を設定するものである。
上記エクスクルーシブ・オア回路181への入力は第３
図に示す通り１つはV5であり、他の１つは単安定マルチ
バイブレータ151によって設定された出力OFF期間がT2で
ある出力信号V7であり、演算処理された出力信号はV9と
なって検出される。
図に示す通り１つはV5であり、他の１つは単安定マルチ
バイブレータ151によって設定された出力OFF期間がT2で
ある出力信号V7であり、演算処理された出力信号はV9と
なって検出される。
即ち、出力信号V1の出力OFF期間が設定時間T2と相違
した場合には異常信号V9として検出される。
した場合には異常信号V9として検出される。
またV5はインバータ14を介してV6となり、V1のON・OF
F期間と同期したON期間T1とOFF期間T2をもった波形とな
る。このV6はエクスクルーシブ・オア回路182へ入力さ
れると共に、単安定マルチバイブレータ152を介して出
力ON期間の設定時間T1をもったV8として上記182へ入力
され演算処理される。
F期間と同期したON期間T1とOFF期間T2をもった波形とな
る。このV6はエクスクルーシブ・オア回路182へ入力さ
れると共に、単安定マルチバイブレータ152を介して出
力ON期間の設定時間T1をもったV8として上記182へ入力
され演算処理される。
V6の出力ON期間がV8の設定時間T1と相違する時は、第
４図に示すように異常信号V10として検出される。
４図に示すように異常信号V10として検出される。
上述した２つの異常信号V9とV10は共にオア回路19へ
入力されるが入力された異常信号はそのままオア回路19
より出力されるので、出力ON期間および出力OFF期間に
異常があればいずれの場合でも異常検出信号V11と検出
される。
入力されるが入力された異常信号はそのままオア回路19
より出力されるので、出力ON期間および出力OFF期間に
異常があればいずれの場合でも異常検出信号V11と検出
される。
以上説明したように、この発明によるON・OFF出力期
間の異常検出回路は、電源出力のON・OFF制御装置に使
用されている発振回路を必要としない独立した検出回路
を構成しているので、発振回路の異常の有無に関係なく
ON・OFF期間の異常を検出できる信頼性に富んだ検出回
路を実現できる効果がある。
間の異常検出回路は、電源出力のON・OFF制御装置に使
用されている発振回路を必要としない独立した検出回路
を構成しているので、発振回路の異常の有無に関係なく
ON・OFF期間の異常を検出できる信頼性に富んだ検出回
路を実現できる効果がある。
また、交流のみでなく直流電源のON・OFF期間の異常
検出にも使用でき、単安定マルチバイブレータの外付け
抵抗とコンデンサによりON・OFF時間の設定を変更する
ことも可能であるので、ON・OFF出力期間の異なった信
号電源における異常検出にも適用できる利点がある。
検出にも使用でき、単安定マルチバイブレータの外付け
抵抗とコンデンサによりON・OFF時間の設定を変更する
ことも可能であるので、ON・OFF出力期間の異なった信
号電源における異常検出にも適用できる利点がある。
第１図はこの発明に係る一実施例を示すON・OFF期間の
異常検出回路の回路図、第２図、第３図および第４図は
検出回路の各部分における出力信号を示す波形図、第５
図は従来のON・OFF期間の異常検出回路のブロック図で
ある。 １……整流回路、 ４……定電圧ダイオード、 ６……フォト・カプラ、 8,14……インバータ、 13……シュミット・トリガ・インバータ、 151,152……単安定マルチバイブレータ、 181,182……エクスクルーシブ・オア回路、 19……オア回路、 12,161,162……コンデンサ、 ９……ダイオード、 2,3,5,7,10,11,171,172……抵抗。
異常検出回路の回路図、第２図、第３図および第４図は
検出回路の各部分における出力信号を示す波形図、第５
図は従来のON・OFF期間の異常検出回路のブロック図で
ある。 １……整流回路、 ４……定電圧ダイオード、 ６……フォト・カプラ、 8,14……インバータ、 13……シュミット・トリガ・インバータ、 151,152……単安定マルチバイブレータ、 181,182……エクスクルーシブ・オア回路、 19……オア回路、 12,161,162……コンデンサ、 ９……ダイオード、 2,3,5,7,10,11,171,172……抵抗。
Claims (1)
- 【請求項１】入力電源のON・OFF出力期間を制御する制
御装置の出力回路に設けられたON・OFF出力期間の異常
検出回路において、 上記出力回路におけるON・OFF出力信号に同期し、か
つ、上記出力回路と絶縁した信号を出力する整流回路
（１），抵抗（２），（３），（５），（７），定電圧
ダイオード（４）およびフォト・カプラ（６）によって
構成した第１の回路（201）と、 上記フォト・カプラ（６）の出力信号をインバータ
（８）によって変換し、ダイオード（９），抵抗（1
0），（11）およびコンデンサ（12）より成る遅延回路
を介して上記インバータ（８）によって変換した信号を
ON・OFF出力期間の設定値に比例した方形波に変換する
シュミット・トリガ・インバータ（13）によって構成し
た第２の回路（202）と、 上記シュミット・トリガ・インバータ（13）の出力信号
を受け、抵抗（171）とコンデンサ（161）によって設定
された基準OFF時間を有する信号を出力する単安定マル
チ・バイブレータ（151），およびこの基準信号と前記
シュミット・トリガ・インバータ（13）の出力信号を入
力するエクスクルーシブ・オア回路（181）より成るOFF
期間検出回路と、 インバータ（14）を介して上記シュミット・トリガ・イ
ンバータ（13）の出力信号を受け、抵抗（172）とコン
デンサ（162）によって設定された基準ON時間を有する
信号を出力する単安定マルチ・バイブレータ（152）、
およびこの基準信号と前記インバータ（14）の出力信号
を入力するエクスクルーシブ・オア回路（182）より成
るON期間検出回路と、さらに、上記２つのエクスクルー
シブ・オア回路（181）と（182）へ入力されるそれぞれ
２組の信号に差異が生じたとき、上記２つのエクスクル
ーシブ・オア回路（181）と（182）からそれぞれ出力さ
れる信号を受け、上記入力信号にもとづいて高レベルの
異常信号を出力するオア回路（19）によって構成した第
３の回路（203）と、 を具備したことを特徴とするON・OFF出力期間の異常検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31054189A JP2793301B2 (ja) | 1989-12-01 | 1989-12-01 | Ｏｎ・ｏｆｆ出力期間の異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31054189A JP2793301B2 (ja) | 1989-12-01 | 1989-12-01 | Ｏｎ・ｏｆｆ出力期間の異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173220A JPH03173220A (ja) | 1991-07-26 |
| JP2793301B2 true JP2793301B2 (ja) | 1998-09-03 |
Family
ID=18006480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31054189A Expired - Lifetime JP2793301B2 (ja) | 1989-12-01 | 1989-12-01 | Ｏｎ・ｏｆｆ出力期間の異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793301B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5014606B2 (ja) * | 2005-09-22 | 2012-08-29 | 株式会社ホンダエレシス | アクチュエータ駆動回路 |
-
1989
- 1989-12-01 JP JP31054189A patent/JP2793301B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03173220A (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2793301B2 (ja) | Ｏｎ・ｏｆｆ出力期間の異常検出回路 | |
| JPS63190557A (ja) | 電源装置 | |
| JPS5849108B2 (ja) | デンゲンソウチ | |
| JP2745168B2 (ja) | 誘導加熱調理器の鍋材質検知装置 | |
| ATE426942T1 (de) | Schaltungsanordnung zur steuerung von zwei unabhangigen mit einer gleichgerichteten wechselspannung betreibbaren lasten | |
| JPS60232422A (ja) | 火炎電流検出装置 | |
| SU1735981A1 (ru) | Устройство дл управлени регул тором переменного напр жени | |
| JPH0537254Y2 (ja) | ||
| KR0180763B1 (ko) | 전원제어회로 | |
| JPH06101935B2 (ja) | 電流形インバータの入力電圧演算回路 | |
| JPS63103400A (ja) | 検出回路 | |
| JPS63195578A (ja) | 交流電源電圧不足検出回路 | |
| JPH01164221A (ja) | 停電検出回路 | |
| SU951261A1 (ru) | Устройство дл регулировани и стабилизации переменного напр жени | |
| JPH0282168A (ja) | 交流電圧の電圧低下検出装置 | |
| JPH0635674Y2 (ja) | インバ−タ装置の停電解列装置 | |
| JPS59132385U (ja) | インバ−タ保護装置 | |
| JPH01210869A (ja) | 停電検出回路 | |
| JPH0222091U (ja) | ||
| JPS61134675A (ja) | 電源電圧瞬間停電検出回路 | |
| JPS58106617A (ja) | 交流安定化電源装置 | |
| JPS62147014U (ja) | ||
| JPH01123428U (ja) | ||
| JPH0344719B2 (ja) | ||
| DE3775073D1 (de) | Steuereinrichtung fuer gleichrichter. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080619 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090619 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100619 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |