JP2792494B2 - Integrated circuit mounting structure - Google Patents

Integrated circuit mounting structure

Info

Publication number
JP2792494B2
JP2792494B2 JP8005495A JP549596A JP2792494B2 JP 2792494 B2 JP2792494 B2 JP 2792494B2 JP 8005495 A JP8005495 A JP 8005495A JP 549596 A JP549596 A JP 549596A JP 2792494 B2 JP2792494 B2 JP 2792494B2
Authority
JP
Japan
Prior art keywords
hole
base film
integrated circuit
tape carrier
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8005495A
Other languages
Japanese (ja)
Other versions
JPH09199537A (en
Inventor
正義 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8005495A priority Critical patent/JP2792494B2/en
Priority to CA002195038A priority patent/CA2195038C/en
Priority to FR9700405A priority patent/FR2743666B1/en
Publication of JPH09199537A publication Critical patent/JPH09199537A/en
Application granted granted Critical
Publication of JP2792494B2 publication Critical patent/JP2792494B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1081—Special cross-section of a lead; Different cross-sections of different leads; Matching cross-section, e.g. matched to a land

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【発明が属する技術分野】本発明は、集積回路の実装構
造に関し、特に、積層された複数のチップキャリアを含
む集積回路の実装構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit mounting structure, and more particularly to an integrated circuit mounting structure including a plurality of stacked chip carriers.

【０００１】[0001]

【従来の技術】積層された複数のチップキャリアを有す
る集積回路の実装構造の一例は、畑田賢造著、株式会社
工業調査会刊行、「ＴＡＢ技術入門」第２９０頁に開示
されている。2. Description of the Related Art An example of a mounting structure of an integrated circuit having a plurality of stacked chip carriers is disclosed in "Introduction to TAB Technology", page 290, by Kenzo Hatada, published by the Industrial Research Institute, Inc.

【０００２】図１９を参照すると、フィルムキャリア１
０１ａ〜１０１ｄは、積層されている。フィルムキャリ
ア１０１ａ〜１０１ｄは、アウターリード１５１ａ〜１
５１ｄを、それぞれ有する。アウターリード１５１ａ〜
１５１ｄが共通端子の場合、アウターリード１５１ａ〜
１５１ｄは、回路基板１０２の接続端子上に重ねられ、
半田接続される。Referring to FIG. 19, a film carrier 1 is shown.
01a to 101d are stacked. The film carriers 101a to 101d have outer leads 151a to 1d.
51d. Outer lead 151a-
When 151d is a common terminal, the outer leads 151a to 151d
151d is superimposed on the connection terminal of the circuit board 102,
Solder connection.

【０００３】図２０を参照すると、フィルムキャリア１
０１ａ〜１０１ｄのアウターリード１５２ａ〜１５２ｄ
が共通端子でないとき、アウターリード１５２ａ〜１５
２ｄ設置位置がずらされる。Referring to FIG. 20, a film carrier 1 is shown.
01a to 101d outer leads 152a to 152d
Are not common terminals, the outer leads 152a to 152a
The 2d installation position is shifted.

【０００４】図２１を参照すると、例えばアウターリー
ド１５２ｃの位置においては、フィルムキャリア１０１
ａ、１０１ｂおよび１０１ｃは、アウターリードを有さ
ない。そして、フィルムキャリア１０１ｃのアウターリ
ード１５２ｃのみが、配線基板１０２に接続される。こ
のようにして、アウターリード１５２ａ〜１５２ｄの短
絡が防止される。Referring to FIG. 21, for example, at the position of the outer lead 152c, the film carrier 101
a, 101b and 101c do not have outer leads. Then, only the outer leads 152c of the film carrier 101c are connected to the wiring board 102. In this way, short-circuiting of the outer leads 152a to 152d is prevented.

【０００５】以上のようなテープキャリアを積層する実
装技術の他に、集積回路の高密度実装を実現する技術と
してマルチチップモジュール（ＭＣＭ）がある。マルチ
チップモジュールでは、複数の集積回路が１つのチップ
キャリアに実装される。[0005] In addition to the above mounting technology for laminating tape carriers, there is a multichip module (MCM) as a technology for realizing high-density mounting of integrated circuits. In a multi-chip module, a plurality of integrated circuits are mounted on one chip carrier.

【０００６】[0006]

【発明が解決しようとする課題】テープキャリアを積層
する実装構造では、外部接続端子すなわちアウターリー
ドはチップの周囲だけにしかない。アウターリードの数
を増加するには、アウターリードのピッチを狭くする必
要がある。しかし、半田ブリッジ等の実装技術の限界の
ため、大幅なリード数の増加は困難である。In a mounting structure in which tape carriers are stacked, external connection terminals, that is, outer leads, are located only around the chip. To increase the number of outer leads, it is necessary to reduce the pitch of the outer leads. However, it is difficult to significantly increase the number of leads due to the limitations of the mounting technology such as the solder bridge.

【０００７】また、非共通端子は他の端子とはずらして
設置されなくてはならないので、非共通端子が多くなる
と実装効率が悪くなる。すなわち、非共通端子は１つの
実装領域を占有してしまう。[0007] Further, since the non-common terminals have to be set so as to be shifted from the other terminals, the mounting efficiency deteriorates as the number of non-common terminals increases. That is, the non-common terminal occupies one mounting area.

【０００８】これら２つの問題のため、テープキャリア
を積層する実装構造は、外部入出力端子が比較的少ない
集積回路、つまりメモリの場合にしか適用できない。そ
して、メモリーに適用したとしても、積層数が多くなる
と非共通端子が多くなるため、やはり適用しにくくな
る。更に、マイクロプロセッサの実装には適用できな
い。マイクロプロセッサは、外部出力端子が多い上、こ
れら多数の外部出力端子が他の集積回路と複雑に接続さ
れるからである。Due to these two problems, the mounting structure in which tape carriers are stacked can be applied only to an integrated circuit having relatively few external input / output terminals, that is, a memory. Even if the present invention is applied to a memory, the non-common terminal increases as the number of stacked layers increases, which makes it difficult to apply the same. Furthermore, it is not applicable to microprocessor implementations. This is because the microprocessor has many external output terminals and these many external output terminals are connected to other integrated circuits in a complicated manner.

【０００９】この他にも、テープキャリアを積層する構
造では、テープキャリアごとにアウターリードの長さを
変えなくてはならないという問題点がある。つまり、上
部に積層されるテープキャリアほど長いアウターリード
を有するように、各テープキャリアを形成しなくてはな
らない。In addition, the structure in which the tape carriers are stacked has another problem that the length of the outer lead must be changed for each tape carrier. That is, each tape carrier must be formed so that the tape carrier laminated on the upper portion has longer outer leads.

【００１０】一方、ＭＣＭの場合、マイクロプロセッサ
ＬＳＩとメモリーＬＳＩのような組合せも可能であり、
小型高密度化、高速化に優れた実装構造であるしかし、
現在のところ、ベアチップ（チップキャリアに載せる前
のＬＳＩ単体）の検査技術は十分に確立されていない。
このため、ＭＣＭに搭載されるＬＳＩの検査には、ＬＳ
Ｉをチップキャリアに搭載してから行うのが一般的であ
る。すなわち、検査を行わないか、あるいは不十分な検
査しか行われていないＬＳＩをチップキャリアに搭載
し、複数のＬＳＩを全てチップキャリアに搭載したＭＣ
Ｍを一つのまとまりとして検査を行う。On the other hand, in the case of the MCM, a combination such as a microprocessor LSI and a memory LSI is also possible.
The mounting structure is excellent in miniaturization, high density, and high speed.
At present, an inspection technique for bare chips (LSI alone before being mounted on a chip carrier) has not been sufficiently established.
Therefore, the inspection of the LSI mounted on the MCM requires the LS
It is common to mount I on a chip carrier. That is, an MC in which an LSI for which no inspection is performed or an inspection which is not sufficiently performed is mounted on a chip carrier and a plurality of LSIs are all mounted on the chip carrier.
The inspection is performed with M as one unit.

【００１１】この検査で、ＬＳＩの不良が見つかった場
合、不良のＬＳＩだけを交換する必要があるが、基板に
搭載されたチップキャリアを交換するのと比較して、チ
ップキャリアに搭載されたＬＳＩを交換するのは、非常
に難しいか不可能である。このため、ＭＣＭをまるごと
廃棄する結果になる。この結果、ＭＣＭに搭載された、
他の良品ＬＳＩも廃棄されるためコストが高くなる。In this inspection, if an LSI defect is found, it is necessary to replace only the defective LSI. However, compared to replacing the chip carrier mounted on the substrate, the LSI mounted on the chip carrier is replaced. It is very difficult or impossible to replace. This results in the entire MCM being discarded. As a result, the MCM
Since other non-defective LSIs are also discarded, the cost increases.

【００１２】上述の課題に鑑み、本発明の第１の目的
は、多数の外部接続端子を有する集積回路の実装構造を
提供することにある。より具体的には、この集積回路の
実装構造では、格子状に配置された外部接続端子を有す
る複数のテープキャリアが積層される。In view of the above problems, a first object of the present invention is to provide an integrated circuit mounting structure having a large number of external connection terminals. More specifically, in this integrated circuit mounting structure, a plurality of tape carriers having external connection terminals arranged in a lattice are stacked.

【００１３】本発明の第２の目的は、製造が容易な集積
回路の実装構造を提供することにある。より具体的に
は、テープ・オートメイティッド・ボンディング（ＴＡ
Ｂ）技術を適用可能とする。また、外部接続端子の構造
および設定は、全てのテープキャリアで同一とする。さ
らに、複数のテープキャリア間の接続を、簡単な構造で
実現する。A second object of the present invention is to provide an integrated circuit mounting structure which is easy to manufacture. More specifically, tape automated bonding (TA
B) Make the technology applicable. The structure and settings of the external connection terminals are the same for all tape carriers. Further, connection between a plurality of tape carriers is realized with a simple structure.

【００１４】本発明の第３の目的は、非共通端子が多数
存在しても実装効率が悪化しない集積回路の実装構造を
提供することにある。より具体的には、非共通端子の集
積回路への選択的な接続が、非共通端子の位置をずらす
ことなく行われる。A third object of the present invention is to provide an integrated circuit mounting structure in which the mounting efficiency does not deteriorate even if there are many non-common terminals. More specifically, the selective connection of the non-common terminal to the integrated circuit is performed without shifting the position of the non-common terminal.

【００１５】本発明の第４の目的は、集積回路の個別検
査が可能な集積回路の実装構造を提供することにある。[0015] A fourth object of the present invention is to provide an integrated circuit mounting structure capable of individually inspecting the integrated circuit.

【００１６】[0016]

【課題を解決するための手段】本発明の集積回路の実装
構造は、第１のベースフィルムとこの第１のベースフィ
ルムに実装された第１の集積回路と前記第１のベースフ
ィルムを貫通する第１のスルーホールとこの第１のスル
ーホールの内側面に設けられ配線を介して前記第１の集
積回路に電気的に接続される第１の導体パターンとを有
する第１のテープキャリアと、第２のベースフィルムと
この第２のベースフィルムに実装された第２の集積回路
と前記第２のベースフィルムを貫通する第２のスルーホ
ールとこの第２のスルーホールの内側面に設けられ配線
を介して前記第２の集積回路に電気的に接続される第２
の導体パターンとを有する第２のテープキャリアと、前
記第１のテープキャリアの前記第１のスルーホールと前
記第２のテープキャリアの前記第２のスルーホールとを
貫通する導電性のピンとを含む。According to the present invention, there is provided an integrated circuit mounting structure including a first base film, a first integrated circuit mounted on the first base film, and the first base film. A first tape carrier having a first through hole and a first conductor pattern provided on an inner surface of the first through hole and electrically connected to the first integrated circuit via a wiring; A second base film, a second integrated circuit mounted on the second base film, a second through-hole penetrating the second base film, and a wiring provided on an inner surface of the second through-hole. A second circuit electrically connected to the second integrated circuit through
And a conductive pin penetrating through the first through-hole of the first tape carrier and the second through-hole of the second tape carrier. .

【００１７】さらに、前記第１のテープキャリアの前記
第１の導体パターンと前記第２のテープキャリアの前記
第２の導体パターンとが前記ピンにより電気的に接続さ
れる。Further, the first conductor pattern of the first tape carrier and the second conductor pattern of the second tape carrier are electrically connected by the pins.

【００１８】前記ピンは、前記配線基板上に立設されて
いても良い。The pins may be erected on the wiring board.

【００１９】前記第１のフィルムキャリアが前記第１の
スルーホールとして複数の第１のスルーホールを含み、
前記第２のフィルムキャリアが前記第２のスルーホール
として複数の第２のスルーホールを含み、前記実装構造
が前記ピンとして複数のピンを含み、前記複数のピンの
各々が前記複数の第１のスルーホールのうちの１つと前
記複数の第２のスルーホールのうちの１つとを貫通して
も良い。The first film carrier includes a plurality of first through holes as the first through holes;
The second film carrier includes a plurality of second through holes as the second through holes, the mounting structure includes a plurality of pins as the pins, and each of the plurality of pins is the first plurality of first holes. One of the through holes and one of the plurality of second through holes may penetrate.

【００２０】前記複数の第１および第２のスルーホール
が格子状に配置されるかもしれない。The plurality of first and second through holes may be arranged in a lattice.

【００２１】前記第１の導体パターン上に絶縁物質が設
けられ、この絶縁物質により前記ピンと前記第１の導体
パターンとが電気的に絶縁されても良い。[0021] An insulating material may be provided on the first conductive pattern, and the insulating material may electrically insulate the pins from the first conductive pattern.

【００２２】前記第１の導体パターンに対応する前記ピ
ン上の位置に絶縁物質が設けられ、この絶縁物質により
前記ピンと前記第１の導体パターンとが電気的に絶縁さ
れても良い。An insulating material may be provided at a position on the pin corresponding to the first conductive pattern, and the insulating material may electrically insulate the pin from the first conductive pattern.

【００２３】前記第１の集積回路の上に設置された冷却
部材と、前記第１の集積回路と前記第２の集積回路の間
に介在する熱伝導性物質とを含んでも良い。[0023] The semiconductor device may include a cooling member provided on the first integrated circuit, and a heat conductive substance interposed between the first integrated circuit and the second integrated circuit.

【００２４】前記第１のテープキャリアと前記第２のテ
ープキャリアの間に介在する放熱板と、この放熱板の一
端に接続された冷却部材とを含んでも良い。[0024] The heat sink may include a heat sink interposed between the first tape carrier and the second tape carrier, and a cooling member connected to one end of the heat sink.

【００２５】前記第１および第２のスルーホールの少な
くとも一方が楕円形もしくは矩形でも良い。前記ピンの
断面が楕円形もしくは矩形でも良い。前記第１および第
２のスルーホールの少なくとも１つにテーパが設けられ
ても良い。At least one of the first and second through holes may be oval or rectangular. The cross section of the pin may be oval or rectangular. At least one of the first and second through holes may be tapered.

【００２６】前記ピンの表面にカギ状の凹凸が形成され
ても良い。前記ピンの表面が波打っていても良い。A key-like unevenness may be formed on the surface of the pin. The surface of the pin may be wavy.

【００２７】前記第１および前記第２の導体パターンが
前記ピンに半田付けされても良い。このハンダ付けは、
導電性のピンの表面に半田を塗布する第１のステップ
と、前記スルーホールに前記ピンを挿入する第２のステ
ップと、前記ピンを加熱することにより前記半田を溶解
し前記ピンと前記導体パターンとを前記半田で接続第３
のステップとを含む方法で実現されても良い。[0027] The first and second conductor patterns may be soldered to the pins. This soldering
A first step of applying solder to the surface of the conductive pin, a second step of inserting the pin into the through-hole, and heating the pin to melt the solder to form the pin and the conductive pattern. Is connected with the solder.
And the method including the steps of:

【００２８】[0028]

【作用】テープキャリアの外部接続端子が格子状に配置
されているので、外部接続端子数を大幅に増加できる。Since the external connection terminals of the tape carrier are arranged in a lattice, the number of external connection terminals can be greatly increased.

【００２９】各テープキャリアは、ＴＡＢ技術により容
易に製造できる。外部接続端子は導体パターンが施され
たスルーホールである。スルーホールの構造や大きさ
を、テープキャリアごとに変える必要はない。また、テ
ープキャリア間の電気的接続は、導電性のピンを各テー
プキャリアのスルーホールに挿入することにより行われ
る。Each tape carrier can be easily manufactured by TAB technology. The external connection terminals are through holes provided with a conductor pattern. It is not necessary to change the structure and size of the through hole for each tape carrier. Electrical connection between the tape carriers is performed by inserting conductive pins into through holes of each tape carrier.

【００３０】非共通端子があるとき、この非共通端子の
選択的接続が容易に実現できる。具体的には、スルーホ
ール内の導体パターンを形成しなければ良い。また、導
体パターンを配線に接続しなくても良い。さらに、スル
ーホールの導体パターンもしくはピンの少なくとも一方
に絶縁物質を施しても良い。このため、選択的接続のた
めに、ピンをずらす必要はない。このため、非共通端子
数が増加しても、実装効率は悪化しない。When there is a non-common terminal, selective connection of the non-common terminal can be easily realized. Specifically, it is sufficient that the conductor pattern in the through hole is not formed. Further, the conductor pattern need not be connected to the wiring. Further, an insulating substance may be applied to at least one of the conductor pattern and the pin of the through hole. Thus, there is no need to shift pins for selective connection. Therefore, even if the number of non-common terminals increases, the mounting efficiency does not deteriorate.

【００３１】各集積回路はテープキャリアに実装され
る。このため、テープキャリアに実装された段階で、各
集積回路を検査できる。この検査の後、テープキャリア
間が接続される。すなわち、不良集積回路は、テープキ
ャリア単位で廃棄できる。Each integrated circuit is mounted on a tape carrier. Therefore, each integrated circuit can be inspected at the stage when the integrated circuit is mounted on the tape carrier. After this inspection, the tape carriers are connected. That is, defective integrated circuits can be discarded in units of tape carriers.

【００３２】[0032]

【発明の実施の形態】次に本発明について図面を参照し
て説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【００３３】図１は本発明の第一の実施例の分解斜視
図、図２は図１のａ−ａ断面図である。FIG. 1 is an exploded perspective view of a first embodiment of the present invention, and FIG. 2 is a sectional view taken along line aa of FIG.

【００３４】図１を参照すると、本発明の第１の実施例
の集積回路の実装構造は、複数のテープキャリア１と、
配線基板２と、配線基板２上に立設された複数のピン２
２とを含む。ピン２２は、格子状に配置されている。Referring to FIG. 1, the mounting structure of the integrated circuit according to the first embodiment of the present invention includes a plurality of tape carriers 1 and
A wiring board 2 and a plurality of pins 2 erected on the wiring board 2
2 is included. The pins 22 are arranged in a grid.

【００３５】図２および図３を参照すると、各テープキ
ャリア１ａ〜１ｅは、ベースフィルム１３と、このベー
スフィルム１３に実装されたＬＳＩ１２とを含む。Referring to FIGS. 2 and 3, each of the tape carriers 1a to 1e includes a base film 13 and an LSI 12 mounted on the base film 13.

【００３６】ベースフィルム１３は、ポリイミド、ガラ
スエポキシ、ポリエステル、ＢＴレジン等の樹脂から形
成される。ベースフィルム１３の上面には、配線パター
ン１４が設けられる。配線パターン１４は、銅箔の圧着
または接着により形成される。また、メッキにより形成
された導体箔を、エッチングにより所望形状に成形して
も良い。The base film 13 is formed from a resin such as polyimide, glass epoxy, polyester, or BT resin. A wiring pattern 14 is provided on the upper surface of the base film 13. The wiring pattern 14 is formed by pressing or bonding copper foil. Further, the conductive foil formed by plating may be formed into a desired shape by etching.

【００３７】ベースフィルム１３の中心部にはデバイス
ホールが設けられる。デバイスホールには、配線パター
ン１４の一部が突出し、インナーリード１５を形成す
る。インナーリード１５には、Ｓｎメッキ、Ａｕメッキ
（下地にＮｉメッキを用いる）、半田メッキなどの処理
が施される。A device hole is provided at the center of the base film 13. A part of the wiring pattern 14 protrudes from the device hole to form an inner lead 15. The inner lead 15 is subjected to a treatment such as Sn plating, Au plating (using Ni plating for the base), and solder plating.

【００３８】ＬＳＩ１２は、デバイスホール上に配置さ
れ、ギャングボンディング、シングルポイントボンディ
ング等に接続技術より、ＬＳＩ１２のパッドと接続され
る。The LSI 12 is arranged on the device hole, and is connected to a pad of the LSI 12 by a connection technique such as gang bonding or single point bonding.

【００３９】インナーリード１５の接続部およびＬＳＩ
の回路面は、樹脂１６で保護される。エポキシ、シリコ
ーン等を樹脂１６として用いることができる。Connection of Inner Lead 15 and LSI
Is protected by the resin 16. Epoxy, silicone, or the like can be used as the resin 16.

【００４０】図３を参照すると、テープキャリア１の外
部接続端子１１は、スルーホール１８と、このスルーホ
ール１８の内側面に設けられた導体パターン１７とを含
む。導体パターン１７は、スルーホール１８内側面のみ
でなく、ベースフィルム１３の上下面に設けられても良
い。各導体パターン１７は、配線パターン１４およびイ
ンナーリード１５を介して、ＬＳＩ１２に接続される。
外部接続端子１１はは、ピン２２に配置に合わせ、格子
状に配置されている。Referring to FIG. 3, the external connection terminal 11 of the tape carrier 1 includes a through hole 18 and a conductor pattern 17 provided on the inner surface of the through hole 18. The conductor pattern 17 may be provided not only on the inner side surface of the through hole 18 but also on the upper and lower surfaces of the base film 13. Each conductor pattern 17 is connected to the LSI 12 via the wiring pattern 14 and the inner lead 15.
The external connection terminals 11 are arranged in a lattice in accordance with the arrangement of the pins 22.

【００４１】図４を参照すると、ピン２２は、ハンダ２
３により配線基板２のパッド２１に接続されている。ピ
ン２２は、パッド２１を介して、配線基板２の内部配線
層に接続されている。Referring to FIG. 4, the pin 22 is
3 are connected to the pads 21 of the wiring board 2. The pin 22 is connected to the internal wiring layer of the wiring board 2 via the pad 21.

【００４２】再び図２および図３を参照すると、テープ
キャリア１の外部接続端子１１のスルーホール１８に
は、このスルーホール１８に対応するピン２２が挿入さ
れる。外部接続端子１１の導体パターン１７とピン２２
とが接触することにより、外部接続端子１１とピン２２
とが電気的に接続される。Referring again to FIGS. 2 and 3, the pins 22 corresponding to the through holes 18 are inserted into the through holes 18 of the external connection terminals 11 of the tape carrier 1. Conductor pattern 17 of external connection terminal 11 and pin 22
And the external connection terminal 11 and the pin 22
Are electrically connected.

【００４３】配線基板２上には、複数のテープキャリア
１が順次積層される。図２では、テープキャリア１ａ〜
１ｅが積層されている。ピン２２は、テープキャリア１
ａ〜１ｅの外部接続端子１１ａ〜１１ｅを貫通する。こ
れにより、テープキャリア１ａ〜１ｅの外部接続端子１
１ａ〜１１ｅが接続される。On the wiring board 2, a plurality of tape carriers 1 are sequentially laminated. In FIG. 2, the tape carriers 1a to
1e are stacked. Pin 22 is a tape carrier 1
a through 1e through the external connection terminals 11a through 11e. Thereby, the external connection terminals 1 of the tape carriers 1a to 1e are
1a to 11e are connected.

【００４４】テープキャリア１ａ〜１ｅの対応する外部
接続端子１１ａ〜１１ｅは、共通の機能を持つことが望
ましい。これらは、ピン２２で接続されるからである。
ここで外部接続端子１１の機能とは、信号端子、電源端
子、接地端子などである。It is desirable that the corresponding external connection terminals 11a to 11e of the tape carriers 1a to 1e have a common function. This is because these are connected by the pins 22.
Here, the function of the external connection terminal 11 is a signal terminal, a power supply terminal, a ground terminal, and the like.

【００４５】外部接続端子１１ａ〜１１ｅの機能が共通
化できないときは、外部接続端子１１ａ〜１１ｅのう
ち、特定のものだけをピン２２に電気接続し、他のもの
はピン２２と絶縁しなくてはならない。このような絶縁
は、絶縁すべき外部接続端子１１において、導体パター
ン１７を形成しないことで実現できる。また、導体パタ
ーン１７を形成し、これを配線パターン１４に接続しな
いことによっても実現できる。When the functions of the external connection terminals 11a to 11e cannot be shared, only a specific one of the external connection terminals 11a to 11e is electrically connected to the pin 22, and the other is not insulated from the pin 22. Not be. Such insulation can be realized by not forming the conductor pattern 17 in the external connection terminal 11 to be insulated. Further, it can also be realized by forming the conductor pattern 17 and not connecting it to the wiring pattern 14.

【００４６】図５を参照すると、外部接続端子１１の絶
縁は、導体パターン１７上に絶縁物質４１を塗布するこ
とによっても実現できる。Referring to FIG. 5, the insulation of the external connection terminals 11 can also be realized by applying an insulating material 41 on the conductor pattern 17.

【００４７】図６を参照すると、外部接続端子１１の絶
縁は、ピン２２の対応箇所に絶縁物質４２を塗布するこ
とによっても実現できる。また、第１のステップにおい
て、ピン２２の全体に絶縁物質４２を塗布し、第２のス
テップにおいて、接続が要求される外部接続端子１１に
対応する箇所のみ、絶縁物質４２を除去しても良い。Referring to FIG. 6, the insulation of the external connection terminals 11 can also be realized by applying an insulating material 42 to the corresponding portions of the pins 22. Further, in the first step, the insulating material 42 may be applied to the entirety of the pins 22, and in the second step, the insulating material 42 may be removed only at locations corresponding to the external connection terminals 11 which require connection. .

【００４８】図７を参照すると、テープキャリア１ａ〜
１ｃのうちテープキャリア１ａおよび１ｃにのみピン２
２に接続する場合、テープキャリア１ｂの外部接続端子
１１ｂに対応するピン２２上の位置に絶縁物質４２が塗
布される。これにより、外部接続端子１１ａおよび１１
ｃのみがピン２２に接続され、外部接続端子１１ｂはピ
ン２２と絶縁される。Referring to FIG. 7, tape carriers 1a to 1a
1c, the pins 2 are attached only to the tape carriers 1a and 1c.
2, the insulating material 42 is applied to a position on the pin 22 corresponding to the external connection terminal 11b of the tape carrier 1b. Thereby, the external connection terminals 11a and 11
Only c is connected to the pin 22, and the external connection terminal 11b is insulated from the pin 22.

【００４９】ピン２２に絶縁材を塗布することによりピ
ン２２を選択的に接続する方法は、ＬＳＩ１２がメモリ
ーＬＳＩである場合に有効である。同一構造のテープキ
ャリア１を積層することができるからである。The method of selectively connecting the pins 22 by applying an insulating material to the pins 22 is effective when the LSI 12 is a memory LSI. This is because the tape carriers 1 having the same structure can be stacked.

【００５０】次に、第１の実施例の製造方法について説
明する。Next, the manufacturing method of the first embodiment will be described.

【００５１】第１のステップにおいて、ＬＳＩ１２がテ
ープキャリア１に実装される。In the first step, the LSI 12 is mounted on the tape carrier 1.

【００５２】第２のステップにおいて、ピン２２を外部
接続端子１１に挿入することにより、複数のテープキャ
リア１ａ〜１ｄが順次積層される。In the second step, a plurality of tape carriers 1a to 1d are sequentially stacked by inserting the pins 22 into the external connection terminals 11.

【００５３】第３のステップにおいて、ピン２２の下端
が配線基板２にハンダ付けされる。In the third step, the lower ends of the pins 22 are soldered to the wiring board 2.

【００５４】この方法では、ＬＳＩ１２の動作検査は、
第１のステップの後、もしくは、第２のステップの後の
いずれかに行われる。In this method, the operation test of the LSI 12
It is performed either after the first step or after the second step.

【００５５】また、以下の方法においても製造可能であ
る。Further, it can be manufactured by the following method.

【００５６】第１のステップにおいて、ピン２２が配線
基板２上に立設される。In the first step, the pins 22 are erected on the wiring board 2.

【００５７】第２のステップにおいて、ＬＳＩ１２がテ
ープキャリア１に実装される。In the second step, the LSI 12 is mounted on the tape carrier 1.

【００５８】第３のステップにおいて、配線基板２に立
設されたピン２２に、テープキャリア１が順次積層され
る。In the third step, the tape carrier 1 is sequentially stacked on the pins 22 erected on the wiring board 2.

【００５９】次に、本発明の第２の実施例について図面
を参照して説明する。Next, a second embodiment of the present invention will be described with reference to the drawings.

【００６０】図８を参照すると、第２の実施例では最上
に位置するテープキャリア１ａの上に、ヒートシンク３
１が設置されている。ヒートシンク３１は、テープキャ
リア１ａのＬＳＩ１２の非回路面に取り付けられてい
る。ヒートシンク３１は、支持ピン３３により配線基板
２上に支持されている。各ＬＳＩ１２の間には、熱伝導
樹脂３２が充填されている。Referring to FIG. 8, in the second embodiment, the heat sink 3 is placed on the uppermost tape carrier 1a.
1 is installed. The heat sink 31 is attached to the non-circuit surface of the LSI 12 of the tape carrier 1a. The heat sink 31 is supported on the wiring board 2 by support pins 33. A space between the LSIs 12 is filled with a heat conductive resin 32.

【００６１】第２の実施例では、各ＬＳＩ１２で発生し
た熱が、ＬＳＩ１２および熱伝導樹脂３２を介してヒー
トシンク３１に伝達され、放熱される。In the second embodiment, the heat generated in each LSI 12 is transmitted to the heat sink 31 via the LSI 12 and the heat conductive resin 32 and is radiated.

【００６２】次に、本発明の第３の実施例について図面
を参照して説明する。Next, a third embodiment of the present invention will be described with reference to the drawings.

【００６３】図９を参照すると、第３の実施例では、テ
ープキャリア１の間に熱伝導板３４が挿入される。熱伝
導板３４は、銅、アルミ等の良熱伝導性材料から形成さ
れる。熱伝導板３４の一端には、ヒートシンク３５が取
り付けられている。ＬＳＩ１２から発生した熱は、熱伝
導板３４を介してヒートシンク３５に伝達され、ここか
ら放熱される。より大きな放熱が望まれるときには、熱
伝導板３４をテープキャリア１の左右に引き出し、ヒー
トシンク３５を熱伝導板３４の両端に取り付けても良
い。Referring to FIG. 9, in the third embodiment, a heat conductive plate 34 is inserted between the tape carriers 1. The heat conductive plate 34 is formed from a good heat conductive material such as copper and aluminum. A heat sink 35 is attached to one end of the heat conductive plate 34. The heat generated from the LSI 12 is transmitted to the heat sink 35 via the heat conducting plate 34, and is radiated therefrom. When larger heat radiation is desired, the heat conductive plate 34 may be drawn out to the left and right of the tape carrier 1 and heat sinks 35 may be attached to both ends of the heat conductive plate 34.

【００６４】次に、本発明の第４の実施例について、図
面を参照して説明する。第４の実施例では、スルーホー
ル１８もしくはピン２２の形状が工夫されることによ
り、ピン２２と外部接続端子１１とがより確実に接続さ
れる。Next, a fourth embodiment of the present invention will be described with reference to the drawings. In the fourth embodiment, the shape of the through hole 18 or the pin 22 is devised, so that the pin 22 and the external connection terminal 11 are more reliably connected.

【００６５】図１０を参照すると、この構造では、スル
ーホール１８が楕円形に形成される。Referring to FIG. 10, in this structure, through hole 18 is formed in an elliptical shape.

【００６６】図１１を参照すると、この構造では、スル
ーホール１８が矩形に形成される。Referring to FIG. 11, in this structure, a through hole 18 is formed in a rectangular shape.

【００６７】図１２を参照すると、この構造では、ピン
２２の断面形状が楕円形に形成される。Referring to FIG. 12, in this structure, the cross-sectional shape of the pin 22 is formed to be elliptical.

【００６８】図１３を参照すると、この構造では、ピン
２２の断面形状が矩形に形成される。Referring to FIG. 13, in this structure, the pin 22 has a rectangular cross section.

【００６９】第４の実施例では、ピン２２の挿入によ
り、スルーホール１８が押し広げられ、若干変形する。
これにより、ピン２２と外部接続端子１１の電気的接続
がより確実になる。In the fourth embodiment, the insertion of the pin 22 causes the through hole 18 to be expanded and slightly deformed.
Thereby, the electrical connection between the pin 22 and the external connection terminal 11 is further ensured.

【００７０】次に、本発明の第５の実施例について、図
面を参照して説明する。Next, a fifth embodiment of the present invention will be described with reference to the drawings.

【００７１】図１４を参照すると、第５の実施例では、
スルーホール１８にテーパが設けられる。これにより、
ピン２２の挿入が容易になる。Referring to FIG. 14, in the fifth embodiment,
The through hole 18 is provided with a taper. This allows
Insertion of the pin 22 becomes easy.

【００７２】次に、本発明の第６の実施例について、図
面を参照して説明する。第６の実施例では、ピン２２が
スルーホール１８から抜け難くなるように、ピン２２の
表面形状が工夫される。Next, a sixth embodiment of the present invention will be described with reference to the drawings. In the sixth embodiment, the surface shape of the pin 22 is devised so that the pin 22 does not easily come out of the through hole 18.

【００７３】図１５を参照すると、この構造では、ピン
２２の表面にカギ状の凹凸が形成される。Referring to FIG. 15, in this structure, a key-like unevenness is formed on the surface of pin 22.

【００７４】図１６を参照すると、この構造では、ピン
２２の表面が波打った形状に形成される。Referring to FIG. 16, in this structure, the surface of pin 22 is formed in a wavy shape.

【００７５】次に、本発明の第７の実施例について、図
面を参照して説明する。Next, a seventh embodiment of the present invention will be described with reference to the drawings.

【００７６】図１８を参照すると、第７の実施例では、
外部接続端子１１の導体パターン１７とピン２２とが、
ハンダ２４で接続される。Referring to FIG. 18, in the seventh embodiment,
The conductor pattern 17 of the external connection terminal 11 and the pin 22
It is connected by solder 24.

【００７７】次に、第７の実施例の製造方法について説
明する。Next, the manufacturing method of the seventh embodiment will be described.

【００７８】図１７を参照すると、第１のステップにお
いて、ピン２２の表面にハンダ２４がメッキされる。こ
の後、ピン２２がスルーホール１８に挿入される。Referring to FIG. 17, in a first step, the surface of the pin 22 is plated with solder 24. Thereafter, the pins 22 are inserted into the through holes 18.

【００７９】図１８を参照すると、第２のステップにお
いて、ハンダ２４がリフロー加熱される。この加熱によ
り、ハンダ２４が溶解する。この結果、導体パターン１
７とピン２２とがハンダ２４で接続される。Referring to FIG. 18, in a second step, solder 24 is reflow-heated. By this heating, the solder 24 is melted. As a result, the conductor pattern 1
7 and pins 22 are connected by solder 24.

【００８０】ＬＳＩ１２の動作検査は、第２のステップ
実行前に行われるのが望ましい。第２のステップ実行後
は、不良テープキャリア１の交換が困難だからである。It is desirable that the operation test of the LSI 12 be performed before the execution of the second step. This is because it is difficult to replace the defective tape carrier 1 after the execution of the second step.

【００８１】第７の実施例によれば、ピン２２と外部接
続端子１１の接続がより確実になる。According to the seventh embodiment, the connection between the pin 22 and the external connection terminal 11 becomes more reliable.

【００８２】次に、本発明の変形例について説明する。Next, a modification of the present invention will be described.

【００８３】ＬＳＩ１２をベースフィルム１３に実装す
るための構造および方法については、ＴＡＢ実装で用い
られている種種のものを適用できる。例えば、エリアＴ
ＡＢ実装を適用しても良い。エリアＴＡＢ実装は、ＬＳ
Ｉ１２が多数の接続端子を有する場合に有効である。As the structure and method for mounting the LSI 12 on the base film 13, various types used in TAB mounting can be applied. For example, area T
AB mounting may be applied. Area TAB mounting is LS
This is effective when I12 has many connection terminals.

【００８４】ベースフィルム１３の両面に配線パターン
１４を設けても良い。The wiring patterns 14 may be provided on both sides of the base film 13.

【００８５】ベースフィルム１３として、複数の絶縁層
と配線層とが交互に積層された多層テープを用いても良
い。この場合、各配線層を、信号層、電源層、グランド
層等に使い分けるのが好ましい。この構造では、電気特
性が改善される。このため、高速な信号伝達が可能にな
る。また、信号線を立体的に交差させる等のより複雑な
接続もできるために、よりいっそうの高密度化が実現で
きる。As the base film 13, a multilayer tape in which a plurality of insulating layers and wiring layers are alternately laminated may be used. In this case, it is preferable to use each wiring layer properly for a signal layer, a power supply layer, a ground layer, and the like. With this structure, the electrical characteristics are improved. Therefore, high-speed signal transmission becomes possible. Further, since more complicated connections such as three-dimensionally intersecting signal lines can be made, further higher density can be realized.

【００８６】配線基板２にスルーホールを設け、これに
ピン２２を挿入してもよい。ピン２２と配線基板２のス
ルーホールとは、ハンダにより接続される。A through hole may be provided in the wiring board 2 and the pin 22 may be inserted into the through hole. The pins 22 and the through holes of the wiring board 2 are connected by solder.

【００８７】外部接続端子１１およびピン２２の配置を
非対称にして、テープキャリア１の誤挿入を防止しても
良い。非対称な配置の例として、外部接続端子１１を１
つ増減する方法がある。これにより、挿入可能なテープ
キャリア１の方向は一意に決定される。The arrangement of the external connection terminals 11 and the pins 22 may be asymmetrical to prevent the tape carrier 1 from being erroneously inserted. As an example of an asymmetrical arrangement, one external connection terminal 11
There are ways to increase or decrease. Thereby, the direction of the insertable tape carrier 1 is uniquely determined.

【００８８】第２および第３の実施例の構造において、
ヒートシンク３１および３５に代わり、種種の冷却構造
を用いることができる。例えば、水冷式冷却装置やペル
チェ冷却素子が適用可能である。In the structures of the second and third embodiments,
Instead of the heat sinks 31 and 35, various cooling structures can be used. For example, a water-cooled cooling device or a Peltier cooling element can be applied.

【００８９】個々のＬＳＩ１２を樹脂１６で保護する代
わりに、実装構造全体をケースに封入しても良い。ま
た、テープキャリア１ａ〜１ｅ積層後に、テープキャリ
ア１ａ〜１ｅ間に樹脂１６を注入しても良い。これによ
り、塵や湿気からＬＳＩ１２を保護できる。Instead of protecting each LSI 12 with the resin 16, the entire mounting structure may be sealed in a case. After laminating the tape carriers 1a to 1e, the resin 16 may be injected between the tape carriers 1a to 1e. Thus, the LSI 12 can be protected from dust and moisture.

【００９０】ＬＳＩ１２以外の電子部品がテープキャリ
ア１に実装されても良い。例えば、コンデンサや抵抗等
の受動部品を実装したテープキャリア１を、ＬＳＩ１２
を実装したテープキャリア１とともに積層しても良い。
これにより、ＬＳＩ１２の動作を安定化することができ
る。Electronic components other than the LSI 12 may be mounted on the tape carrier 1. For example, the tape carrier 1 on which passive components such as capacitors and resistors are mounted is
May be laminated together with the tape carrier 1 on which is mounted.
Thus, the operation of the LSI 12 can be stabilized.

【００９１】各テープキャリアに共通化が求められるの
は、外部接続端子１１の配置のみである。例えば、配線
パターン１４の配置、形状および構造などは、各テープ
キャリアごとに異なってもかまわない。What is required for each tape carrier to be shared is only the arrangement of the external connection terminals 11. For example, the arrangement, shape, structure, and the like of the wiring pattern 14 may be different for each tape carrier.

【００９２】マイクロプロセッサを実装したテープキャ
リアと、メモリを実装したテープキャリア１を積層して
も良い。このとき、最上段にマイクロプロセッサを実装
したテープキャリアを配し、これ以下の段に高速メモリ
を実装したテープキャリアが配置しても良い。高速メモ
リは、キャッシュメモリとして使用されても構わない。The tape carrier on which the microprocessor is mounted and the tape carrier 1 on which the memory is mounted may be laminated. At this time, a tape carrier on which a microprocessor is mounted may be arranged on the uppermost stage, and a tape carrier on which a high-speed memory is mounted may be arranged on a lower stage. The high-speed memory may be used as a cache memory.

【００９３】ピン２２のいくつかが、配線基板２の内部
導体に接続されなくても良い。このようなピン２２は、
外部接続端子１１間を接続する機能のみ有する。Some of the pins 22 need not be connected to the internal conductor of the wiring board 2. Such a pin 22
It has only the function of connecting the external connection terminals 11.

【００９４】[0094]

【発明の効果】以上のように、本発明の集積回路の実装
構造では、テープキャリアの外部接続端子が格子状に配
置されているので、外部接続端子数を大幅に増加でき
る。As described above, in the integrated circuit mounting structure of the present invention, since the external connection terminals of the tape carrier are arranged in a lattice, the number of external connection terminals can be greatly increased.

【００９５】また、各テープキャリアは、ＴＡＢ技術に
より容易に製造できる。また、導電性のピンを各テープ
キャリアのスルーホールに挿入することにより、テープ
キャリア間の電気接続が容易に実現できる。Each tape carrier can be easily manufactured by TAB technology. Further, by inserting the conductive pins into the through holes of each tape carrier, electrical connection between the tape carriers can be easily realized.

【００９６】ピンと外部端子との選択的接続を容易に実
現できる。具体的には、導体パターンを設けなければよ
い。導体パターンを配線に接続しなくても良い。さら
に、ピンもしくは外部接続端子に絶縁物質を塗布しても
良い。非共通端子があっても、外部接続端子をずらす必
要はない。このため、非共通端子数が増加しても、実装
効率は悪化しない。Selective connection between pins and external terminals can be easily realized. Specifically, the conductor pattern need not be provided. The conductor pattern need not be connected to the wiring. Further, an insulating material may be applied to the pins or the external connection terminals. Even if there are non-common terminals, there is no need to shift the external connection terminals. Therefore, even if the number of non-common terminals increases, the mounting efficiency does not deteriorate.

【００９７】各集積回路はテープキャリアに実装され
る。このため、複数のテープキャリアを接続する前に、
個々の集積回路を検査できる。不良集積回路は、テープ
キャリア単位で廃棄できる。Each integrated circuit is mounted on a tape carrier. Therefore, before connecting multiple tape carriers,
Individual integrated circuits can be tested. Defective integrated circuits can be discarded in units of tape carriers.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明の第１の実施例の集積回路の実装構造
の斜視図。FIG. 1 is a perspective view of a mounting structure of an integrated circuit according to a first embodiment of the present invention.

【図２】 図１のａ−ａ断面図。FIG. 2 is a sectional view taken along line aa of FIG.

【図３】 図２の外部接続端子１１近傍部分を拡大した
図。FIG. 3 is an enlarged view of a portion near an external connection terminal 11 in FIG. 2;

【図４】 図２のパッド２１近傍部分を拡大した図。FIG. 4 is an enlarged view of a portion near a pad 21 in FIG. 2;

【図５】 導体パターン１７の表面に絶縁物質４１が塗
布された構造を示す図。FIG. 5 is a view showing a structure in which an insulating material 41 is applied to a surface of a conductive pattern 17;

【図６】 ピン２２の表面に絶縁物質４１が塗布された
構造を示す図。FIG. 6 is a view showing a structure in which an insulating material 41 is applied to a surface of a pin 22;

【図７】 複数の外部接続端子１１ａ〜１１ｃを選択的
にピン２２に接続した状態を示す図。FIG. 7 is a diagram showing a state in which a plurality of external connection terminals 11a to 11c are selectively connected to a pin 22;

【図８】 本発明の第２の実施例の構造を示す図。FIG. 8 is a diagram showing a structure of a second embodiment of the present invention.

【図９】 本発明の第３の実施例の構造を示す図。FIG. 9 is a diagram showing a structure of a third embodiment of the present invention.

【図１０】 本発明の第４の実施例の構造を示す図。FIG. 10 is a diagram showing a structure of a fourth embodiment of the present invention.

【図１１】 本発明の第４の実施例の構造を示す図。FIG. 11 is a diagram showing the structure of a fourth embodiment of the present invention.

【図１２】 本発明の第４の実施例の構造を示す図。FIG. 12 is a diagram showing a structure of a fourth embodiment of the present invention.

【図１３】 本発明の第４の実施例の構造を示す図。FIG. 13 is a diagram showing a structure of a fourth embodiment of the present invention.

【図１４】 本発明の第５の実施例の構造を示す図。FIG. 14 is a diagram showing a structure of a fifth embodiment of the present invention.

【図１５】 本発明の第６の実施例の一構造を示す図。FIG. 15 is a view showing one structure of a sixth embodiment of the present invention.

【図１６】 本発明の第６の実施例の他の構造を示す
図。FIG. 16 is a view showing another structure of the sixth embodiment of the present invention.

【図１７】 本発明の第７の実施例の製造方法の第１の
ステップを示す図。FIG. 17 is a diagram showing a first step of the manufacturing method according to the seventh embodiment of the present invention.

【図１８】 本発明の第７の実施例の製造方法の第２の
ステップを示す図。FIG. 18 is a diagram showing a second step of the manufacturing method according to the seventh embodiment of the present invention.

【図１９】 従来の集積回路の実装構造の一例を示す
図。FIG. 19 is a diagram showing an example of a conventional integrated circuit mounting structure.

【図２０】 図１９の構造における、非共通端子の接続
方法を示す図。20 is a diagram showing a method of connecting non-common terminals in the structure of FIG. 19;

【図２１】 図１９の構造における、非共通端子の接続
方法を示す図。21 is a diagram showing a method of connecting non-common terminals in the structure of FIG. 19;

【符号の説明】[Explanation of symbols]

１ テープキャリア １ａ〜１ｅ テープキャリア １１ 外部接続端子 １１ａ〜１１ｅ 外部接続端子 １２ ＬＳＩ １３ ベースフィルム １４ 配線パターン １５ インナーリード １６ 樹脂 １７ 導体パターン １８ スルーホール ２ 配線基板 ２１ パッド ２２ ピン ２３ ハンダ ２４ ハンダ ３１ ヒートシンク ３２ 熱伝導樹脂 ３３ 支持ピン ３４ 熱伝導板 ３５ ヒートシンク ４１ 絶縁物質 ４２ 絶縁物質 １０１ａ〜１０１ｄ フィルムキャリア １０２ 配線基板 １１２ 集積回路 １１３ ベースフィルム １１６ 樹脂 １５１ａ〜１５１ｄ アウターリード １５２ａ〜１５２ｄ アウターリード DESCRIPTION OF SYMBOLS 1 Tape carrier 1a-1e Tape carrier 11 External connection terminal 11a-11e External connection terminal 12 LSI 13 Base film 14 Wiring pattern 15 Inner lead 16 Resin 17 Conductor pattern 18 Through hole 2 Wiring board 21 Pad 22 Pin 23 Solder 24 Solder 31 Heat sink 32 Thermal Conductive Resin 33 Support Pin 34 Thermal Conductive Plate 35 Heat Sink 41 Insulating Material 42 Insulating Material 101a to 101d Film Carrier 102 Wiring Board 112 Integrated Circuit 113 Base Film 116 Resin 151a to 151d Outer Lead 152a to 152d Outer Lead

Claims (15)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 第１のベースフィルムと、この第１のベ
ースフィルムに実装された第１の集積回路と、前記第１
のベースフィルムを貫通する第１のスルーホールと、こ
の第１のスルーホールの内側面に設けられ配線を介して
前記第１の集積回路に電気的に接続される第１の導体パ
ターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通する導電性のピンと、 前記第１の導体パターン上に設けられ、前記ピンおよび
前記第１の導体パターンを電気的に絶縁する絶縁物質と
を含むことを特徴とする集積回路の実装構造。1. A first base film, a first integrated circuit mounted on the first base film, and the first base film,
A first through hole penetrating through the base film, and a first conductor pattern provided on an inner surface of the first through hole and electrically connected to the first integrated circuit via a wiring. A first tape carrier, a second base film, a second integrated circuit mounted on the second base film, a second through-hole penetrating the second base film, A second tape carrier having a second conductor pattern provided on the inner surface of the through hole and electrically connected to the second integrated circuit via a wiring; and the second tape carrier of the first tape carrier. a conductive pin passing through the said second through-hole of said one of the through-hole the second tape carrier, provided on the first conductor pattern, said pin and
And an insulating material for electrically insulating the first conductor pattern . 【請求項２】 前記第１のフィルムキャリアが前記第１
のスルーホールとして複数の第１のスルーホールを含
み、 前記第２のフィルムキャリアが前記第２のスルーホール
として複数の第２のスルーホールを含み、 前記実装構造が前記ピンとして複数のピンを含み、 前記複数のピンの各々が前記複数の第１のスルーホール
のうちの１つと前記複数の第２のスルーホールのうちの
１つとを貫通することを特徴とする請求項１記載の集積
回路の実装構造。2. The method according to claim 1, wherein the first film carrier is the first film carrier.
The second film carrier includes a plurality of second through holes as the second through hole, and the mounting structure includes a plurality of pins as the pin. 2. The integrated circuit of claim 1, wherein each of said plurality of pins extends through one of said plurality of first through holes and one of said plurality of second through holes. Mounting structure. 【請求項３】 前記複数の第１のスルーホールおよび前
記複数の第２のスルーホールが格子状に配置されている
ことを特徴とする請求項２記載の集積回路の実装構造。3. The integrated circuit mounting structure according to claim 2, wherein said plurality of first through holes and said plurality of second through holes are arranged in a lattice. 【請求項４】 第１のベースフィルムと、この第１のベ
ースフィルムに実装された第１の集積回路と、前記第１
のベースフィルムを貫通する第１のスルーホールと、こ
の第１のスルーホールの内側面に設けられ配線を介して
前記第１の集積回路に電気的に接続される第１の導体パ
ターンとを有する第１のテープキャリ アと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通する導電性のピンと、 前記第１の導体パターンに対応する前記ピン上の位置に
設けられ、前記ピンおよび前記第１の導体パターンを電
気的に絶縁する絶縁物質とを含むことを特徴とする集積
回路の実装構造。 4. A first base film and said first base film.
A first integrated circuit mounted on the base film;
A first through hole that penetrates the base film of
Provided on the inner side surface of the first through hole of
A first conductor path electrically connected to the first integrated circuit;
A first tape career with the turn, a second base film, to the second base film
A second integrated circuit mounted thereon and the second base fill;
A second through-hole passing through the
The second integration via wiring provided on the inner surface of the hole;
A second conductor pattern electrically connected to the circuit.
A second tape carrier, and the first through hole of the first tape carrier.
The second through hole of the second tape carrier;
A conductive pin that penetrates the first conductive pattern and a position on the pin corresponding to the first conductive pattern.
And electrically connecting the pins and the first conductor pattern.
An insulating material comprising a gaseous insulating material.
Circuit mounting structure. 【請求項５】 前記第１のフィルムキャリアが前記第１
のスルーホールとして複数の第１のスルーホールを含
み、 前記第２のフィルムキャリアが前記第２のスルーホール
として複数の第２のスルーホールを含み、 前記実装構造が前記ピンとして複数のピンを含み、 前記複数のピンの各々が前記複数の第１のスルーホール
のうちの１つと前記複数の第２のスルーホールのうちの
１つとを貫通することを特徴とする請求項１記載の集積
回路の実装構造。 5. The first film carrier according to claim 1, wherein
Including a plurality of first through holes as through holes
Seen, the second film carrier is the second through-hole
The mounting structure includes a plurality of pins as the pins, and each of the plurality of pins includes the plurality of first through holes.
And one of the plurality of second through holes
2. The integration according to claim 1, characterized in that it passes through one and the other.
Circuit mounting structure. 【請求項６】 前記複数の第１のスルーホールおよび前
記複数の第２のスルーホールが格子状に配置されている
ことを特徴とする請求項５記載の集積回路の実装構造。 6. The plurality of first through holes and a front.
The plurality of second through holes are arranged in a lattice.
The mounting structure of an integrated circuit according to claim 5, wherein: 【請求項７】 第１のベースフィルムと、この第１のベ
ースフィルムに実装された第１の集積回路と、前記第１
のベースフィルムを貫通する第１のスルーホールと、こ
の第１のスルーホールの内側面に設けられ配線を介して
前記第１の集積回路に電気的に接続される第１の導体パ
ターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に 接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通する導電性のピンと、 前記第１の集積回路の上に設置された冷却部材と、 前記第１の集積回路と前記第２の集積回路の間に介在す
る熱伝導性物質とを含むことを特徴とする集積回路の実
装構造。 7. A first base film and said first base film.
A first integrated circuit mounted on the base film;
A first through hole that penetrates the base film of
Provided on the inner side surface of the first through hole of
A first conductor path electrically connected to the first integrated circuit;
A first tape carrier having a turn, a second base film, and a second base film.
A second integrated circuit mounted thereon and the second base fill;
A second through-hole passing through the
The second integration via wiring provided on the inner surface of the hole;
A second conductor pattern electrically connected to the circuit.
A second tape carrier, and the first through hole of the first tape carrier.
The second through hole of the second tape carrier;
And conductive pins penetrating and a cooling member disposed on the first integrated circuit, to intervene between said first integrated circuit and the second integrated circuit
Of an integrated circuit characterized by containing a heat conductive material
Mounting structure. 【請求項８】 第１のベースフィルムと、この第１のベ
ースフィルムに実装された第１の集積回路と、前記第１
のベースフィルムを貫通する第１のスルーホールと、こ
の第１のスルーホールの内側面に設けられ配線を介して
前記第１の集積回路に電気的に接続される第１の導体パ
ターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通する導電性のピンと、 前記第１のテープキャリアと前記第２のテープキャリア
の間に介在する放熱板と、 この放熱板の一端に接続された冷却部材とを含むことを
特徴とする集積回路の実装構造。 8. A first base film and said first base film.
A first integrated circuit mounted on the base film;
A first through hole that penetrates the base film of
Provided on the inner side surface of the first through hole of
A first conductor path electrically connected to the first integrated circuit;
A first tape carrier having a turn, a second base film, and a second base film.
A second integrated circuit mounted thereon and the second base fill;
A second through-hole passing through the
The second integration via wiring provided on the inner surface of the hole;
A second conductor pattern electrically connected to the circuit.
A second tape carrier, and the first through hole of the first tape carrier.
The second through hole of the second tape carrier;
Conductive pins penetrating through the first tape carrier and the second tape carrier
And a cooling member connected to one end of the heat sink.
Characteristic integrated circuit mounting structure. 【請求項９】 第１のベースフィルムと、この第１のベ
ースフィルムに実装された第１の集積回路と、前記第１
のベースフィルムを貫通する第１のスルーホールと、こ
の第１のスルーホールの内側面に設けられ配線を介して
前記第１の集積回路に電気的に接続される第１の導体パ
ターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に 接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通する導電性のピンとを含み、 前記第１および第２のスルーホールの少なくとも一つが
楕円形であることを特徴とする集積回路の実装構造。 9. A first base film, and said first base film.
A first integrated circuit mounted on the base film;
A first through hole that penetrates the base film of
Provided on the inner side surface of the first through hole of
A first conductor path electrically connected to the first integrated circuit;
A first tape carrier having a turn, a second base film, and a second base film.
A second integrated circuit mounted thereon and the second base fill;
A second through-hole passing through the
The second integration via wiring provided on the inner surface of the hole;
A second conductor pattern electrically connected to the circuit.
A second tape carrier, and the first through hole of the first tape carrier.
The second through hole of the second tape carrier;
And at least one of the first and second through holes includes a conductive pin
An integrated circuit mounting structure having an elliptical shape. 【請求項１０】 第１のベースフィルムと、この第１の
ベースフィルムに実装された第１の集積回路と、前記第
１のベースフィルムを貫通する第１のスルーホールと、
この第１のスルーホールの内側面に設けられ配線を介し
て前記第１の集積回路に電気的に接続される第１の導体
パターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通する導電性のピンとを含み、 前記第１および第２のスルーホールの少なくとも一つが
矩形であることを特徴とする集積回路の実装構造。 10. A first base film and a first base film.
A first integrated circuit mounted on a base film;
A first through hole penetrating through the base film;
The wiring is provided on the inner side surface of the first through hole via a wiring.
A first conductor electrically connected to the first integrated circuit
A first tape carrier having a pattern, a second base film, and a second base film.
A second integrated circuit mounted thereon and the second base fill;
A second through-hole passing through the
The second integration via wiring provided on the inner surface of the hole;
A second conductor pattern electrically connected to the circuit.
A second tape carrier, and the first through hole of the first tape carrier.
The second through hole of the second tape carrier;
And at least one of the first and second through holes includes a conductive pin
An integrated circuit mounting structure characterized by being rectangular. 【請求項１１】 第１のベースフィルムと、この第１の
ベースフィルムに実装された第１の集積回路と、前記第
１のベースフィルムを貫通する第１のスルーホールと、
この第１のスルーホールの内側面に設けられ配線を介し
て前記第１の集積回路に電気的に接続される第１の導体
パターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通するとともに楕円形の断面を有する導電 性のピン
とを含むことを特徴とする集積回路の実装構造。 11. A first base film, comprising : a first base film;
A first integrated circuit mounted on a base film;
A first through hole penetrating through the base film;
The wiring is provided on the inner side surface of the first through hole via a wiring.
A first conductor electrically connected to the first integrated circuit
A first tape carrier having a pattern, a second base film, and a second base film.
A second integrated circuit mounted thereon and the second base fill;
A second through-hole passing through the
The second integration via wiring provided on the inner surface of the hole;
A second conductor pattern electrically connected to the circuit.
A second tape carrier, and the first through hole of the first tape carrier.
The second through hole of the second tape carrier;
Conductive pin that penetrates and has an elliptical cross section
And a mounting structure of the integrated circuit. 【請求項１２】 第１のベースフィルムと、この第１の
ベースフィルムに実装された第１の集積回路と、前記第
１のベースフィルムを貫通する第１のスルーホールと、
この第１のスルーホールの内側面に設けられ配線を介し
て前記第１の集積回路に電気的に接続される第１の導体
パターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通するとともに矩形の断面を有する導電性のピンと
を含むことを特徴とする集積回路の実装構造。 12. A first base film, comprising : a first base film;
A first integrated circuit mounted on a base film;
A first through hole penetrating through the base film;
The wiring is provided on the inner side surface of the first through hole via a wiring.
A first conductor electrically connected to the first integrated circuit
A first tape carrier having a pattern, a second base film, and a second base film.
A second integrated circuit mounted thereon and the second base fill;
A second through-hole passing through the
The second integration via wiring provided on the inner surface of the hole;
A second conductor pattern electrically connected to the circuit.
A second tape carrier, and the first through hole of the first tape carrier.
The second through hole of the second tape carrier;
And a conductive pin having a rectangular cross-section
A mounting structure for an integrated circuit, comprising: 【請求項１３】 第１のベースフィルムと、この第１の
ベースフィルムに実装された第１の集積回路と、前記第
１のベースフィルムを貫通する第１のスルーホールと、
この第１のスルーホールの内側面に設けられ配線を介し
て前記第１の集積回路に電気的に接続される第１の導体
パターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通する導電性のピンとを含み、 前記第１および第２のスルーホールの少なくとも１つに
テーパが設けられていることを特徴とする請求項１記載
の集積回路の実装構造。 13. A first base film, comprising : a first base film;
A first integrated circuit mounted on a base film;
A first through hole penetrating through the base film;
The wiring is provided on the inner side surface of the first through hole via a wiring.
A first conductor electrically connected to the first integrated circuit
A first tape carrier having a pattern, a second base film, and a second base film.
A second integrated circuit mounted thereon and the second base fill;
A second through-hole passing through the
The second integration via wiring provided on the inner surface of the hole;
A second conductor pattern electrically connected to the circuit.
A second tape carrier, and the first through hole of the first tape carrier.
The second through hole of the second tape carrier;
And a conductive pin penetrating through at least one of the first and second through holes.
2. A taper is provided.
Integrated circuit mounting structure. 【請求項１４】 第１のベースフィルムと、この第１の
ベースフィルムに実装された第１の集積回路と、前記第
１のベースフィルムを貫通する第１のスルーホールと、
この第１のスルーホールの内側面に設けられ配線を介し
て前記第１の 集積回路に電気的に接続される第１の導体
パターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通するとともに表面にカギ状の凹凸が形成されてい
る導電性のピンとを含むことを特徴とする請求項１記載
の集積回路の実装構造。 14. A first base film, comprising : a first base film;
A first integrated circuit mounted on a base film;
A first through hole penetrating through the base film;
The wiring is provided on the inner side surface of the first through hole via a wiring.
A first conductor electrically connected to the first integrated circuit
A first tape carrier having a pattern, a second base film, and a second base film.
A second integrated circuit mounted thereon and the second base fill;
A second through-hole passing through the
The second integration via wiring provided on the inner surface of the hole;
A second conductor pattern electrically connected to the circuit.
A second tape carrier, and the first through hole of the first tape carrier.
The second through hole of the second tape carrier;
And the surface has key-like irregularities
2. A conductive pin comprising:
Integrated circuit mounting structure. 【請求項１５】 第１のベースフィルムと、この第１の
ベースフィルムに実装された第１の集積回路と、前記第
１のベースフィルムを貫通する第１のスルーホールと、
この第１のスルーホールの内側面に設けられ配線を介し
て前記第１の集積回路に電気的に接続される第１の導体
パターンとを有する第１のテープキャリアと、 第２のベースフィルムと、この第２のベースフィルムに
実装された第２の集積回路と、前記第２のベースフィル
ムを貫通する第２のスルーホールと、この第２のスルー
ホールの内側面に設けられ配線を介して前記第２の集積
回路に電気的に接続される第２の導体パターンとを有す
る第２のテープキャリアと、 前記第１のテープキャリアの前記第１のスルーホールと
前記第２のテープキャリアの前記第２のスルーホールと
を貫通するとともに表面が波打っている導電性のピンと
を含むことを特徴とする請求項１記載の集積回路の実装
構造。 15. A first base film, comprising : a first base film;
A first integrated circuit mounted on a base film;
A first through hole penetrating through the base film;
The wiring is provided on the inner side surface of the first through hole via a wiring.
A first conductor electrically connected to the first integrated circuit
A first tape carrier having a pattern, a second base film, and a second base film.
A second integrated circuit mounted thereon and the second base fill;
A second through-hole passing through the
The second integration via wiring provided on the inner surface of the hole;
A second conductor pattern electrically connected to the circuit.
A second tape carrier, and the first through hole of the first tape carrier.
The second through hole of the second tape carrier;
And a conductive pin with a wavy surface
The integrated circuit implementation of claim 1, comprising:
Construction.
JP8005495A 1996-01-17 1996-01-17 Integrated circuit mounting structure Expired - Fee Related JP2792494B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8005495A JP2792494B2 (en) 1996-01-17 1996-01-17 Integrated circuit mounting structure
CA002195038A CA2195038C (en) 1996-01-17 1997-01-14 Integrated circuit packaging structure
FR9700405A FR2743666B1 (en) 1996-01-17 1997-01-16 HOUSING STRUCTURE FOR INTEGRATED CIRCUIT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8005495A JP2792494B2 (en) 1996-01-17 1996-01-17 Integrated circuit mounting structure

Publications (2)

Publication Number Publication Date
JPH09199537A JPH09199537A (en) 1997-07-31
JP2792494B2 true JP2792494B2 (en) 1998-09-03

Family

ID=11612821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8005495A Expired - Fee Related JP2792494B2 (en) 1996-01-17 1996-01-17 Integrated circuit mounting structure

Country Status (3)

Country Link
JP (1) JP2792494B2 (en)
CA (1) CA2195038C (en)
FR (1) FR2743666B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816932B2 (en) * 2008-02-21 2010-10-19 Teradyne, Inc. Test system with high frequency interposer
JP5106460B2 (en) * 2009-03-26 2012-12-26 新光電気工業株式会社 Semiconductor device, manufacturing method thereof, and electronic device
JP5115632B2 (en) 2010-06-30 2013-01-09 株式会社デンソー Semiconductor device
JP2016032033A (en) * 2014-07-29 2016-03-07 株式会社村田製作所 Method of manufacturing multilayer substrate
JP6621450B2 (en) 2017-09-13 2019-12-18 矢崎総業株式会社 Conductor connection structure of plate-shaped wiring material

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275981A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Multichip device
JPS6057222B2 (en) * 1980-03-26 1985-12-13 シャープ株式会社 Film carrier type semiconductor device
JPH04280696A (en) * 1991-03-08 1992-10-06 Hitachi Ltd High integrated semiconductor device
JPH0563138A (en) * 1991-04-18 1993-03-12 Hitachi Ltd Semiconductor integrated circuit device
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
JPH05343602A (en) * 1992-06-11 1993-12-24 Hitachi Ltd High density mounted semiconductor device and semiconductor module using the same

Also Published As

Publication number Publication date
CA2195038C (en) 2003-07-15
CA2195038A1 (en) 1997-07-18
FR2743666B1 (en) 2003-08-15
FR2743666A1 (en) 1997-07-18
JPH09199537A (en) 1997-07-31

Similar Documents

Publication Publication Date Title
US5343366A (en) Packages for stacked integrated circuit chip cubes
US7234218B2 (en) Method for separating electronic component from organic board
US4926241A (en) Flip substrate for chip mount
EP0863548B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US6028358A (en) Package for a semiconductor device and a semiconductor device
US4750089A (en) Circuit board with a chip carrier and mounting structure connected to the chip carrier
US7989706B2 (en) Circuit board with embedded component and method of manufacturing same
US7087988B2 (en) Semiconductor packaging apparatus
US20060118934A1 (en) Multi-level semiconductor module and method for fabricating the same
US20070085188A1 (en) Stack Structure of Carrier Board Embedded with Semiconductor Components and Method for Fabricating the same
US8022524B2 (en) Semiconductor device
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20040004285A1 (en) BGA substrate via structure
US6372543B1 (en) Wrap-around interconnect for fine pitch ball grid array
US6437436B2 (en) Integrated circuit chip package with test points
US20040046005A1 (en) Stack package and manufacturing method thereof
JP2792494B2 (en) Integrated circuit mounting structure
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
JP2006324646A (en) Module substrate
JPH07336030A (en) Solder land structure for printed circuit board
JP2004282032A (en) Wiring board made of resin
JP2007188945A (en) Semiconductor device and electronic component module using same
EP0413542A2 (en) Direct mount semiconductor package
JP2006339293A (en) Circuit module
RU2134466C1 (en) Carrier of crystal of integrated circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980519

LAPS Cancellation because of no payment of annual fees