JP2791286B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2791286B2 JP2791286B2 JP30051994A JP30051994A JP2791286B2 JP 2791286 B2 JP2791286 B2 JP 2791286B2 JP 30051994 A JP30051994 A JP 30051994A JP 30051994 A JP30051994 A JP 30051994A JP 2791286 B2 JP2791286 B2 JP 2791286B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- orientation
- poly
- plane
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
アクティブマトリクス方式のディスプレイに好適な半導
体装置に関する。 【０００２】 【従来の技術】近年、アクティブマトリクス用の薄膜半
導体装置である薄膜トランジスタ（Thin Film Transist
or、略してＴＦＴ）材料としては、高画質化の点ですぐ
れている多結晶シリコンが用いられている。従来、この
多結晶シリコン（Polycrystalline Silicon 略してPoly
−Si）は減圧ＣＶＤ(略してＬＰＣＶＤ)法により作成さ
れている絶縁基板としては石英ガラス又は通常ガラス板
を用いる。通常のガラス板を用いる際には最高プロセス
温度が約６４０℃という大きな制約がある。このような
低温プロセスで結晶性のよいPoly−Si膜を得るために種
々の方法が試みられている。たとえば、第一には、可能
な最高プロセス温度に近い温度（６３０℃）まで堆積温
度を上げ、堆積圧力を０.３Torr としてＬＰＣＶＤ膜の
堆積速度を減らし、堆積膜の結晶性（単位体積中に含ま
れる結晶成分の総体積)を上げるものである（Japan Dis
play'86 Tech Digest 3.5 参照）。第二にはＬＰＣＶＤ
膜を６００℃で堆積させ、続く約６００℃の熱処理で結
晶性を向上させる（日本学術振興会第１４７委員会第７
回研究資料（６０.３.１９）ｐ２４参照）。第三にはＬ
ＰＣＶＤ膜を６１０℃で堆積させ、イオン打込みにより
膜をアモルファス化し、続く６００℃の熱処理で結晶性
を向上させる（第３３回応物学会予稿集（１９８６年
春）ｐ５４４参照）などがある。 【０００３】 【発明が解決しようとする課題】上述した従来技術によ
るPoly−Si膜は｛１１０｝配向を持った膜となる。これ
らはいずれも結晶性向上にある程度効果はあるが、ＴＦ
Ｔを作成したときのキャリア移動度は、まだ十分ではな
い。 【０００４】本発明の目的は、電気的特性にすぐれた高
性能な半導体装置を提供することにある。 【０００５】 【課題を解決するための手段】本発明によれば、ガラス
基板に形成される薄膜半導体装置の半導体層を｛111}面
を主体とした配向を持つ多結晶シリコン膜で構成する。
この多結晶シリコン膜は減圧ＣＶＤ法により５２０℃以
上５７０℃未満の温度で｛１１１｝面の結晶成分をわず
かに含みアモルファス成分主体のPoly−Si膜を堆積さ
せ、続いて熱処理を行うことによって得られる。 【０００６】 【作用】図１は絶縁基板１上に形成したPoly−Si層を模
式的にあらわしたものである。図１ａは｛１１１｝配向
のPoly−Siを表わし、図１ｂは｛１１０｝あるいは｛１
００｝配向のPoly−Siを表わす。シリコン単結晶の各結
晶面とＳｉＯ2 との界面電荷密度は〈１００〉，〈１１
０〉，〈１１１〉の順で増加することが知られている。
Poly−Siの結晶粒界の界面にも同様の関係が成立し、
｛１１１｝配向のPoly−Si膜（図１ａ）では｛１００｝
あるいは｛１００｝配向のPoly−Si膜（図１ｂ）に比
べ、膜と垂直方向のトラップ密度が大となる。反対に膜
と平行方向では、図１ａに示す｛１１１｝配向のPoly−
Si膜ａが｛１１０｝あるいは｛１００｝配向のPoly−Si
膜ｂに比べ相対的に低いトラップ密度を示すことにな
る。トラップ密度が低いと粒界に生じる空乏層幅はせま
くなり、ここでのポテンシャル障壁は低くなる。Poly−
Siのキャリアの移動度は主として粒界におけるポテンシ
ャル障害の高さで決る。TFT のキャリアはPoly−Si膜と
平行方向に流れるため、｛１１１｝配向のPoly−Siでは
｛１１０｝や｛１００｝配向のPoly−Siに比べ相対的に
キャリアの移動度が大きくなる。 【０００７】 【実施例】以下、本発明の一実施例を説明する。 【０００８】図３は本発明を用いたＴＦＴ全体の断面構
造を示す。基板１は歪温度約６４０℃のガラス板であ
る。基板１を５５０℃に保ち、ヘリウムで２０％に希釈
したモノシランガスを原料として、圧力１Torrの条件で
ＬＰＣＶＤ膜２を堆積させる。堆積時間は８５分間で１
５００Åの膜を堆積させる。次にＮ2 中、６００℃の条
件で２４時間の熱処理を行う。こうして得られたPoly−
Si膜の主たる配向は｛１１１｝配向であり、平均粒径は
約２００Åである。この膜をアイランドホト，エッチン
グの工程を通した後、通常ＣＶＤ法によりゲート絶縁膜
用のＳｉＯ2膜を１０００Å堆積させる。次にゲート電
極用のPoly−Si膜９を５５０℃，１Torrの条件で３５０
０Å堆積させる。ゲート膜９をホト，エッチした後、ソ
ース，ドレイン領域６，７のインプラを行う。条件はリ
ン（Ｐ）を用い、５×１０15cm-2のドース量、３０Ｋｅ
Ｖの電圧である。リンガラス（Phospho silicateglass
、略してＰＳＧ）からなるパシベーション膜１１を４
８０℃で５０００Å堆積させる。さらに、Ｎ2 中、６０
０℃の条件で２０時間熱処理を行い、インプラ領域を活
性化させる。コンタクト用のホト，エッチ行程の後、Ａ
ｌ電極１０を６０００Åスパッタする。本実施例のＴＦ
Ｔのチャネル幅，チャネル長さはそれぞれ３０μｍ，１
０μｍである。 【０００９】図２はPoly−Siを減圧ＣＶＤ（ＬＰＣＶ
Ｄ）法で堆積する際の堆積温度と、堆積した膜を６００
℃で熱処理した後の｛１１１｝面からＸ線回折強度Ｉ
111 を示す。同様に、堆積膜中において比較的量の多い
｛１１０｝面及び｛３１１｝面からのＸ線回折強度も調
べた。ある配向面からＸ線回折強度は、その配向面の結
晶成分の量に比例する。熱処理後、{１１１｝配向面，
{１１０｝配向面，{３１１}配向面の示すＸ線回折強度
の比は、ＬＰＣＶＤによる堆積温度がほぼ５７０℃で約
４.５対４.５対１であり、｛１１１｝配向面及び｛１１
０｝配向面の結晶成分が最も多かった。この時、図２よ
り{１１１}配向面からのＸ線回折強度は約1.1Ｋcpsであ
る。５７０℃より堆積温度が低下するにつれて、｛１１
１｝配向面の示すＸ線回折強度が増加した。従って、５
７０℃未満の堆積温度では｛１１１｝配向面の結晶成分
が他の配向面の結晶成分に比べて多くなり、主配向とな
る。堆積温度がほぼ５４０℃では、｛１１１｝配向面，
｛１１０｝配向面，｛３１１｝配向面の示すＸ線回折強
度の比は、約７対２対１となった。 【００１０】上述のように、｛１１１｝配向面からのＸ
線回折強度が約１.１Ｋcps以上で｛１１１｝配向面が主
配向であるとすれば、図２より、熱処理後｛１１１｝配
向面が主配向となる下限の堆積温度は約５０５℃とな
る。従って、実験結果に基づいてブロックされた点のう
ち、５２０℃の点が｛１１１｝配向面が主配向となる下
限の堆積温度である。 【００１１】以上のように、Poly−Siを５２０℃以上５
７０℃未満の温度で堆積すれば、熱処理後には主配向が
｛１１１｝配向となり結晶性もよくなることがわかる。
これはこのような温度で堆積したPoly−Si膜中にはわず
かに｛１１１｝面の結晶成分が含まれているのみで、大
部分はアモルファス成分である。続く熱処理中に、｛１
１１｝方位の結晶成分が核として固相成長が起こり、ア
モリファス成分は｛１１１｝面の結晶成分に変換する。
従って、５２０℃以上７５０℃未満の温度で堆積し、そ
の後６００℃で熱処理した場合、配向成分としては、
｛１１０｝および｛３１１｝より｛１１１｝が優勢とな
り、すなわち主たる配向（主配向）となる。 【００１２】図２からわかるように、電界効果移動度
は、｛１１１｝が主配向となる堆積温度５５０℃では、
ほぼ３０cm2／ＶＳ であり、従来の｛１１０｝が主配向
となる堆積温度６００℃の場合に比して著しく大であ
る。 【００１３】本実施例で述べた｛１１１｝を主配向とす
るPoly−Si膜は、移動度が大きく、これをＴＦＴの能動
領域に用いることですぐれた電気特性を得ることができ
る。 【００１４】 【発明の効果】本発明によれば、比較的安価な基板にキ
ャリアの移動度が大きく、電気的特性にすぐれた薄膜半
導体装置を得ることができる。
アクティブマトリクス方式のディスプレイに好適な半導
体装置に関する。 【０００２】 【従来の技術】近年、アクティブマトリクス用の薄膜半
導体装置である薄膜トランジスタ（Thin Film Transist
or、略してＴＦＴ）材料としては、高画質化の点ですぐ
れている多結晶シリコンが用いられている。従来、この
多結晶シリコン（Polycrystalline Silicon 略してPoly
−Si）は減圧ＣＶＤ(略してＬＰＣＶＤ)法により作成さ
れている絶縁基板としては石英ガラス又は通常ガラス板
を用いる。通常のガラス板を用いる際には最高プロセス
温度が約６４０℃という大きな制約がある。このような
低温プロセスで結晶性のよいPoly−Si膜を得るために種
々の方法が試みられている。たとえば、第一には、可能
な最高プロセス温度に近い温度（６３０℃）まで堆積温
度を上げ、堆積圧力を０.３Torr としてＬＰＣＶＤ膜の
堆積速度を減らし、堆積膜の結晶性（単位体積中に含ま
れる結晶成分の総体積)を上げるものである（Japan Dis
play'86 Tech Digest 3.5 参照）。第二にはＬＰＣＶＤ
膜を６００℃で堆積させ、続く約６００℃の熱処理で結
晶性を向上させる（日本学術振興会第１４７委員会第７
回研究資料（６０.３.１９）ｐ２４参照）。第三にはＬ
ＰＣＶＤ膜を６１０℃で堆積させ、イオン打込みにより
膜をアモルファス化し、続く６００℃の熱処理で結晶性
を向上させる（第３３回応物学会予稿集（１９８６年
春）ｐ５４４参照）などがある。 【０００３】 【発明が解決しようとする課題】上述した従来技術によ
るPoly−Si膜は｛１１０｝配向を持った膜となる。これ
らはいずれも結晶性向上にある程度効果はあるが、ＴＦ
Ｔを作成したときのキャリア移動度は、まだ十分ではな
い。 【０００４】本発明の目的は、電気的特性にすぐれた高
性能な半導体装置を提供することにある。 【０００５】 【課題を解決するための手段】本発明によれば、ガラス
基板に形成される薄膜半導体装置の半導体層を｛111}面
を主体とした配向を持つ多結晶シリコン膜で構成する。
この多結晶シリコン膜は減圧ＣＶＤ法により５２０℃以
上５７０℃未満の温度で｛１１１｝面の結晶成分をわず
かに含みアモルファス成分主体のPoly−Si膜を堆積さ
せ、続いて熱処理を行うことによって得られる。 【０００６】 【作用】図１は絶縁基板１上に形成したPoly−Si層を模
式的にあらわしたものである。図１ａは｛１１１｝配向
のPoly−Siを表わし、図１ｂは｛１１０｝あるいは｛１
００｝配向のPoly−Siを表わす。シリコン単結晶の各結
晶面とＳｉＯ2 との界面電荷密度は〈１００〉，〈１１
０〉，〈１１１〉の順で増加することが知られている。
Poly−Siの結晶粒界の界面にも同様の関係が成立し、
｛１１１｝配向のPoly−Si膜（図１ａ）では｛１００｝
あるいは｛１００｝配向のPoly−Si膜（図１ｂ）に比
べ、膜と垂直方向のトラップ密度が大となる。反対に膜
と平行方向では、図１ａに示す｛１１１｝配向のPoly−
Si膜ａが｛１１０｝あるいは｛１００｝配向のPoly−Si
膜ｂに比べ相対的に低いトラップ密度を示すことにな
る。トラップ密度が低いと粒界に生じる空乏層幅はせま
くなり、ここでのポテンシャル障壁は低くなる。Poly−
Siのキャリアの移動度は主として粒界におけるポテンシ
ャル障害の高さで決る。TFT のキャリアはPoly−Si膜と
平行方向に流れるため、｛１１１｝配向のPoly−Siでは
｛１１０｝や｛１００｝配向のPoly−Siに比べ相対的に
キャリアの移動度が大きくなる。 【０００７】 【実施例】以下、本発明の一実施例を説明する。 【０００８】図３は本発明を用いたＴＦＴ全体の断面構
造を示す。基板１は歪温度約６４０℃のガラス板であ
る。基板１を５５０℃に保ち、ヘリウムで２０％に希釈
したモノシランガスを原料として、圧力１Torrの条件で
ＬＰＣＶＤ膜２を堆積させる。堆積時間は８５分間で１
５００Åの膜を堆積させる。次にＮ2 中、６００℃の条
件で２４時間の熱処理を行う。こうして得られたPoly−
Si膜の主たる配向は｛１１１｝配向であり、平均粒径は
約２００Åである。この膜をアイランドホト，エッチン
グの工程を通した後、通常ＣＶＤ法によりゲート絶縁膜
用のＳｉＯ2膜を１０００Å堆積させる。次にゲート電
極用のPoly−Si膜９を５５０℃，１Torrの条件で３５０
０Å堆積させる。ゲート膜９をホト，エッチした後、ソ
ース，ドレイン領域６，７のインプラを行う。条件はリ
ン（Ｐ）を用い、５×１０15cm-2のドース量、３０Ｋｅ
Ｖの電圧である。リンガラス（Phospho silicateglass
、略してＰＳＧ）からなるパシベーション膜１１を４
８０℃で５０００Å堆積させる。さらに、Ｎ2 中、６０
０℃の条件で２０時間熱処理を行い、インプラ領域を活
性化させる。コンタクト用のホト，エッチ行程の後、Ａ
ｌ電極１０を６０００Åスパッタする。本実施例のＴＦ
Ｔのチャネル幅，チャネル長さはそれぞれ３０μｍ，１
０μｍである。 【０００９】図２はPoly−Siを減圧ＣＶＤ（ＬＰＣＶ
Ｄ）法で堆積する際の堆積温度と、堆積した膜を６００
℃で熱処理した後の｛１１１｝面からＸ線回折強度Ｉ
111 を示す。同様に、堆積膜中において比較的量の多い
｛１１０｝面及び｛３１１｝面からのＸ線回折強度も調
べた。ある配向面からＸ線回折強度は、その配向面の結
晶成分の量に比例する。熱処理後、{１１１｝配向面，
{１１０｝配向面，{３１１}配向面の示すＸ線回折強度
の比は、ＬＰＣＶＤによる堆積温度がほぼ５７０℃で約
４.５対４.５対１であり、｛１１１｝配向面及び｛１１
０｝配向面の結晶成分が最も多かった。この時、図２よ
り{１１１}配向面からのＸ線回折強度は約1.1Ｋcpsであ
る。５７０℃より堆積温度が低下するにつれて、｛１１
１｝配向面の示すＸ線回折強度が増加した。従って、５
７０℃未満の堆積温度では｛１１１｝配向面の結晶成分
が他の配向面の結晶成分に比べて多くなり、主配向とな
る。堆積温度がほぼ５４０℃では、｛１１１｝配向面，
｛１１０｝配向面，｛３１１｝配向面の示すＸ線回折強
度の比は、約７対２対１となった。 【００１０】上述のように、｛１１１｝配向面からのＸ
線回折強度が約１.１Ｋcps以上で｛１１１｝配向面が主
配向であるとすれば、図２より、熱処理後｛１１１｝配
向面が主配向となる下限の堆積温度は約５０５℃とな
る。従って、実験結果に基づいてブロックされた点のう
ち、５２０℃の点が｛１１１｝配向面が主配向となる下
限の堆積温度である。 【００１１】以上のように、Poly−Siを５２０℃以上５
７０℃未満の温度で堆積すれば、熱処理後には主配向が
｛１１１｝配向となり結晶性もよくなることがわかる。
これはこのような温度で堆積したPoly−Si膜中にはわず
かに｛１１１｝面の結晶成分が含まれているのみで、大
部分はアモルファス成分である。続く熱処理中に、｛１
１１｝方位の結晶成分が核として固相成長が起こり、ア
モリファス成分は｛１１１｝面の結晶成分に変換する。
従って、５２０℃以上７５０℃未満の温度で堆積し、そ
の後６００℃で熱処理した場合、配向成分としては、
｛１１０｝および｛３１１｝より｛１１１｝が優勢とな
り、すなわち主たる配向（主配向）となる。 【００１２】図２からわかるように、電界効果移動度
は、｛１１１｝が主配向となる堆積温度５５０℃では、
ほぼ３０cm2／ＶＳ であり、従来の｛１１０｝が主配向
となる堆積温度６００℃の場合に比して著しく大であ
る。 【００１３】本実施例で述べた｛１１１｝を主配向とす
るPoly−Si膜は、移動度が大きく、これをＴＦＴの能動
領域に用いることですぐれた電気特性を得ることができ
る。 【００１４】 【発明の効果】本発明によれば、比較的安価な基板にキ
ャリアの移動度が大きく、電気的特性にすぐれた薄膜半
導体装置を得ることができる。
【図面の簡単な説明】
【図１】絶縁基板上の多結晶シリコンの模式図。
【図２】熱処理後の多結晶シリコン膜，結晶性の堆積温
度依存性を示す図。 【図３】本発明のＴＦＴの断面構造の模式図。 【符号の説明】 １…絶縁性基板、２…結晶粒、３…結晶粒界、４…空乏
層領域、４…多結晶シリコン層、６…ソース領域、７…
ドレイン領域、８…ゲート絶縁膜、９…ゲート電極、１
０…Ａｌ電極、１１…パシベーション膜。
度依存性を示す図。 【図３】本発明のＴＦＴの断面構造の模式図。 【符号の説明】 １…絶縁性基板、２…結晶粒、３…結晶粒界、４…空乏
層領域、４…多結晶シリコン層、６…ソース領域、７…
ドレイン領域、８…ゲート絶縁膜、９…ゲート電極、１
０…Ａｌ電極、１１…パシベーション膜。
フロントページの続き
(72)発明者 岡島 義昭
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 小西 信武
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 河内 玄士朗
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 安達 英美
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 鈴木 誉也
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 宮田 健治
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(56)参考文献 ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ
ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣ
ＥＳ Ｖｏｌ．ＥＤ−33，Ｎｏ．４
４．1986 ＰＰ．477〜481
「18．４ ４．25−ｉｎ．ａｎｄ
１．51−ｉｎ． Ｂ／Ｗ ａｎｄ Ｆｕ
ｌｌ−Ｃｏｌｏｒ ＬＣ Ｖｉｄｉｏ
Ｄｉｓｐｌａｙ Ａｄｄｒｅｓｓｅｄ
ｂｙ ｐｏｌｙ−Ｓｉ ＴＦＥｓ」 Ｓ
ＬＤ84ＤＩＧＥＳＴ 1984 ＰＰ．316
〜319
「液晶マトリクスパネル用の薄膜Ｓｉ
素子アレイを欧州．３研究機関が検討」
ＮＩＫＫＥＩ ＥＬＥＣＴＲＯＮＩＣ
Ｓ 1980．11．24 ＰＰ．66〜73
Claims (1)
- (57)【特許請求の範囲】 １．歪温度が約６４０℃であるガラス基板と、 前記ガラス基板上に形成され、ドレイン領域，チャネル
領域及びソース領域を有し、これらの領域が｛１１１｝
面を主体とした配向を持つ多結晶シリコンである半導体
層と、 前記ドレイン領域，チャネル領域及びソース領域に対応
して形成された複数の電極とを有する薄膜半導体装置。 ２．請求項１において、前記チャネル領域に対応して形
成される前記電極はゲート電極であり、このゲート電極
は絶縁層を介して形成されている薄膜半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30051994A JP2791286B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30051994A JP2791286B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62143131A Division JPS63307776A (ja) | 1987-06-10 | 1987-06-10 | 薄膜半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202215A JPH07202215A (ja) | 1995-08-04 |
| JP2791286B2 true JP2791286B2 (ja) | 1998-08-27 |
Family
ID=17885803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30051994A Expired - Lifetime JP2791286B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2791286B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132191A (en) * | 1981-02-10 | 1982-08-16 | Suwa Seikosha Kk | Active matrix substrate |
| JPS584180A (ja) * | 1981-06-30 | 1983-01-11 | セイコーエプソン株式会社 | アクテイブマトリクス基板 |
-
1994
- 1994-12-05 JP JP30051994A patent/JP2791286B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
| Title |
|---|
| 「１８．４ ４．２５−ｉｎ．ａｎｄ １．５１−ｉｎ． Ｂ／Ｗ ａｎｄ Ｆｕｌｌ−Ｃｏｌｏｒ ＬＣ Ｖｉｄｉｏ Ｄｉｓｐｌａｙ Ａｄｄｒｅｓｓｅｄ ｂｙ ｐｏｌｙ−Ｓｉ ＴＦＥｓ」 ＳＬＤ８４ＤＩＧＥＳＴ １９８４ ＰＰ．３１６〜３１９ |
| 「液晶マトリクスパネル用の薄膜Ｓｉ素子アレイを欧州．３研究機関が検討」 ＮＩＫＫＥＩ ＥＬＥＣＴＲＯＮＩＣＳ １９８０．１１．２４ ＰＰ．６６〜７３ |
| ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ Ｖｏｌ．ＥＤ−３３，Ｎｏ．４ ４．１９８６ ＰＰ．４７７〜４８１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07202215A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3146113B2 (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JPH05235034A (ja) | 薄膜トランジスタの製造方法 | |
| JP2826982B2 (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPH11195608A (ja) | レーザアニール方法 | |
| JP2791286B2 (ja) | 半導体装置 | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| JPH06102531A (ja) | アクティブ・マトリックス型液晶表示装置 | |
| JP2716036B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JPH0571193B2 (ja) | ||
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3426063B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH05175231A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| JPH04336468A (ja) | 薄膜トランジスタの製造方法 | |
| JP3417402B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JP3426163B2 (ja) | 液晶表示装置 | |
| JP3426164B2 (ja) | 液晶表示装置の製造方法 | |
| JP2962977B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0330296B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |