JP2791286B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2791286B2 JP2791286B2 JP30051994A JP30051994A JP2791286B2 JP 2791286 B2 JP2791286 B2 JP 2791286B2 JP 30051994 A JP30051994 A JP 30051994A JP 30051994 A JP30051994 A JP 30051994A JP 2791286 B2 JP2791286 B2 JP 2791286B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- orientation
- poly
- plane
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特に
アクティブマトリクス方式のディスプレイに好適な半導
体装置に関する。 【0002】 【従来の技術】近年、アクティブマトリクス用の薄膜半
導体装置である薄膜トランジスタ(Thin Film Transist
or、略してTFT)材料としては、高画質化の点ですぐ
れている多結晶シリコンが用いられている。従来、この
多結晶シリコン(Polycrystalline Silicon 略してPoly
−Si)は減圧CVD(略してLPCVD)法により作成さ
れている絶縁基板としては石英ガラス又は通常ガラス板
を用いる。通常のガラス板を用いる際には最高プロセス
温度が約640℃という大きな制約がある。このような
低温プロセスで結晶性のよいPoly−Si膜を得るために種
々の方法が試みられている。たとえば、第一には、可能
な最高プロセス温度に近い温度(630℃)まで堆積温
度を上げ、堆積圧力を0.3Torr としてLPCVD膜の
堆積速度を減らし、堆積膜の結晶性(単位体積中に含ま
れる結晶成分の総体積)を上げるものである(Japan Dis
play'86 Tech Digest 3.5 参照)。第二にはLPCVD
膜を600℃で堆積させ、続く約600℃の熱処理で結
晶性を向上させる(日本学術振興会第147委員会第7
回研究資料(60.3.19)p24参照)。第三にはL
PCVD膜を610℃で堆積させ、イオン打込みにより
膜をアモルファス化し、続く600℃の熱処理で結晶性
を向上させる(第33回応物学会予稿集(1986年
春)p544参照)などがある。 【0003】 【発明が解決しようとする課題】上述した従来技術によ
るPoly−Si膜は{110}配向を持った膜となる。これ
らはいずれも結晶性向上にある程度効果はあるが、TF
Tを作成したときのキャリア移動度は、まだ十分ではな
い。 【0004】本発明の目的は、電気的特性にすぐれた高
性能な半導体装置を提供することにある。 【0005】 【課題を解決するための手段】本発明によれば、ガラス
基板に形成される薄膜半導体装置の半導体層を{111}面
を主体とした配向を持つ多結晶シリコン膜で構成する。
この多結晶シリコン膜は減圧CVD法により520℃以
上570℃未満の温度で{111}面の結晶成分をわず
かに含みアモルファス成分主体のPoly−Si膜を堆積さ
せ、続いて熱処理を行うことによって得られる。 【0006】 【作用】図1は絶縁基板1上に形成したPoly−Si層を模
式的にあらわしたものである。図1aは{111}配向
のPoly−Siを表わし、図1bは{110}あるいは{1
00}配向のPoly−Siを表わす。シリコン単結晶の各結
晶面とSiO2 との界面電荷密度は〈100〉,〈11
0〉,〈111〉の順で増加することが知られている。
Poly−Siの結晶粒界の界面にも同様の関係が成立し、
{111}配向のPoly−Si膜(図1a)では{100}
あるいは{100}配向のPoly−Si膜(図1b)に比
べ、膜と垂直方向のトラップ密度が大となる。反対に膜
と平行方向では、図1aに示す{111}配向のPoly−
Si膜aが{110}あるいは{100}配向のPoly−Si
膜bに比べ相対的に低いトラップ密度を示すことにな
る。トラップ密度が低いと粒界に生じる空乏層幅はせま
くなり、ここでのポテンシャル障壁は低くなる。Poly−
Siのキャリアの移動度は主として粒界におけるポテンシ
ャル障害の高さで決る。TFT のキャリアはPoly−Si膜と
平行方向に流れるため、{111}配向のPoly−Siでは
{110}や{100}配向のPoly−Siに比べ相対的に
キャリアの移動度が大きくなる。 【0007】 【実施例】以下、本発明の一実施例を説明する。 【0008】図3は本発明を用いたTFT全体の断面構
造を示す。基板1は歪温度約640℃のガラス板であ
る。基板1を550℃に保ち、ヘリウムで20%に希釈
したモノシランガスを原料として、圧力1Torrの条件で
LPCVD膜2を堆積させる。堆積時間は85分間で1
500Åの膜を堆積させる。次にN2 中、600℃の条
件で24時間の熱処理を行う。こうして得られたPoly−
Si膜の主たる配向は{111}配向であり、平均粒径は
約200Åである。この膜をアイランドホト,エッチン
グの工程を通した後、通常CVD法によりゲート絶縁膜
用のSiO2膜を1000Å堆積させる。次にゲート電
極用のPoly−Si膜9を550℃,1Torrの条件で350
0Å堆積させる。ゲート膜9をホト,エッチした後、ソ
ース,ドレイン領域6,7のインプラを行う。条件はリ
ン(P)を用い、5×1015cm-2のドース量、30Ke
Vの電圧である。リンガラス(Phospho silicateglass
、略してPSG)からなるパシベーション膜11を4
80℃で5000Å堆積させる。さらに、N2 中、60
0℃の条件で20時間熱処理を行い、インプラ領域を活
性化させる。コンタクト用のホト,エッチ行程の後、A
l電極10を6000Åスパッタする。本実施例のTF
Tのチャネル幅,チャネル長さはそれぞれ30μm,1
0μmである。 【0009】図2はPoly−Siを減圧CVD(LPCV
D)法で堆積する際の堆積温度と、堆積した膜を600
℃で熱処理した後の{111}面からX線回折強度I
111 を示す。同様に、堆積膜中において比較的量の多い
{110}面及び{311}面からのX線回折強度も調
べた。ある配向面からX線回折強度は、その配向面の結
晶成分の量に比例する。熱処理後、{111}配向面,
{110}配向面,{311}配向面の示すX線回折強度
の比は、LPCVDによる堆積温度がほぼ570℃で約
4.5対4.5対1であり、{111}配向面及び{11
0}配向面の結晶成分が最も多かった。この時、図2よ
り{111}配向面からのX線回折強度は約1.1Kcpsであ
る。570℃より堆積温度が低下するにつれて、{11
1}配向面の示すX線回折強度が増加した。従って、5
70℃未満の堆積温度では{111}配向面の結晶成分
が他の配向面の結晶成分に比べて多くなり、主配向とな
る。堆積温度がほぼ540℃では、{111}配向面,
{110}配向面,{311}配向面の示すX線回折強
度の比は、約7対2対1となった。 【0010】上述のように、{111}配向面からのX
線回折強度が約1.1Kcps以上で{111}配向面が主
配向であるとすれば、図2より、熱処理後{111}配
向面が主配向となる下限の堆積温度は約505℃とな
る。従って、実験結果に基づいてブロックされた点のう
ち、520℃の点が{111}配向面が主配向となる下
限の堆積温度である。 【0011】以上のように、Poly−Siを520℃以上5
70℃未満の温度で堆積すれば、熱処理後には主配向が
{111}配向となり結晶性もよくなることがわかる。
これはこのような温度で堆積したPoly−Si膜中にはわず
かに{111}面の結晶成分が含まれているのみで、大
部分はアモルファス成分である。続く熱処理中に、{1
11}方位の結晶成分が核として固相成長が起こり、ア
モリファス成分は{111}面の結晶成分に変換する。
従って、520℃以上750℃未満の温度で堆積し、そ
の後600℃で熱処理した場合、配向成分としては、
{110}および{311}より{111}が優勢とな
り、すなわち主たる配向(主配向)となる。 【0012】図2からわかるように、電界効果移動度
は、{111}が主配向となる堆積温度550℃では、
ほぼ30cm2/VS であり、従来の{110}が主配向
となる堆積温度600℃の場合に比して著しく大であ
る。 【0013】本実施例で述べた{111}を主配向とす
るPoly−Si膜は、移動度が大きく、これをTFTの能動
領域に用いることですぐれた電気特性を得ることができ
る。 【0014】 【発明の効果】本発明によれば、比較的安価な基板にキ
ャリアの移動度が大きく、電気的特性にすぐれた薄膜半
導体装置を得ることができる。
アクティブマトリクス方式のディスプレイに好適な半導
体装置に関する。 【0002】 【従来の技術】近年、アクティブマトリクス用の薄膜半
導体装置である薄膜トランジスタ(Thin Film Transist
or、略してTFT)材料としては、高画質化の点ですぐ
れている多結晶シリコンが用いられている。従来、この
多結晶シリコン(Polycrystalline Silicon 略してPoly
−Si)は減圧CVD(略してLPCVD)法により作成さ
れている絶縁基板としては石英ガラス又は通常ガラス板
を用いる。通常のガラス板を用いる際には最高プロセス
温度が約640℃という大きな制約がある。このような
低温プロセスで結晶性のよいPoly−Si膜を得るために種
々の方法が試みられている。たとえば、第一には、可能
な最高プロセス温度に近い温度(630℃)まで堆積温
度を上げ、堆積圧力を0.3Torr としてLPCVD膜の
堆積速度を減らし、堆積膜の結晶性(単位体積中に含ま
れる結晶成分の総体積)を上げるものである(Japan Dis
play'86 Tech Digest 3.5 参照)。第二にはLPCVD
膜を600℃で堆積させ、続く約600℃の熱処理で結
晶性を向上させる(日本学術振興会第147委員会第7
回研究資料(60.3.19)p24参照)。第三にはL
PCVD膜を610℃で堆積させ、イオン打込みにより
膜をアモルファス化し、続く600℃の熱処理で結晶性
を向上させる(第33回応物学会予稿集(1986年
春)p544参照)などがある。 【0003】 【発明が解決しようとする課題】上述した従来技術によ
るPoly−Si膜は{110}配向を持った膜となる。これ
らはいずれも結晶性向上にある程度効果はあるが、TF
Tを作成したときのキャリア移動度は、まだ十分ではな
い。 【0004】本発明の目的は、電気的特性にすぐれた高
性能な半導体装置を提供することにある。 【0005】 【課題を解決するための手段】本発明によれば、ガラス
基板に形成される薄膜半導体装置の半導体層を{111}面
を主体とした配向を持つ多結晶シリコン膜で構成する。
この多結晶シリコン膜は減圧CVD法により520℃以
上570℃未満の温度で{111}面の結晶成分をわず
かに含みアモルファス成分主体のPoly−Si膜を堆積さ
せ、続いて熱処理を行うことによって得られる。 【0006】 【作用】図1は絶縁基板1上に形成したPoly−Si層を模
式的にあらわしたものである。図1aは{111}配向
のPoly−Siを表わし、図1bは{110}あるいは{1
00}配向のPoly−Siを表わす。シリコン単結晶の各結
晶面とSiO2 との界面電荷密度は〈100〉,〈11
0〉,〈111〉の順で増加することが知られている。
Poly−Siの結晶粒界の界面にも同様の関係が成立し、
{111}配向のPoly−Si膜(図1a)では{100}
あるいは{100}配向のPoly−Si膜(図1b)に比
べ、膜と垂直方向のトラップ密度が大となる。反対に膜
と平行方向では、図1aに示す{111}配向のPoly−
Si膜aが{110}あるいは{100}配向のPoly−Si
膜bに比べ相対的に低いトラップ密度を示すことにな
る。トラップ密度が低いと粒界に生じる空乏層幅はせま
くなり、ここでのポテンシャル障壁は低くなる。Poly−
Siのキャリアの移動度は主として粒界におけるポテンシ
ャル障害の高さで決る。TFT のキャリアはPoly−Si膜と
平行方向に流れるため、{111}配向のPoly−Siでは
{110}や{100}配向のPoly−Siに比べ相対的に
キャリアの移動度が大きくなる。 【0007】 【実施例】以下、本発明の一実施例を説明する。 【0008】図3は本発明を用いたTFT全体の断面構
造を示す。基板1は歪温度約640℃のガラス板であ
る。基板1を550℃に保ち、ヘリウムで20%に希釈
したモノシランガスを原料として、圧力1Torrの条件で
LPCVD膜2を堆積させる。堆積時間は85分間で1
500Åの膜を堆積させる。次にN2 中、600℃の条
件で24時間の熱処理を行う。こうして得られたPoly−
Si膜の主たる配向は{111}配向であり、平均粒径は
約200Åである。この膜をアイランドホト,エッチン
グの工程を通した後、通常CVD法によりゲート絶縁膜
用のSiO2膜を1000Å堆積させる。次にゲート電
極用のPoly−Si膜9を550℃,1Torrの条件で350
0Å堆積させる。ゲート膜9をホト,エッチした後、ソ
ース,ドレイン領域6,7のインプラを行う。条件はリ
ン(P)を用い、5×1015cm-2のドース量、30Ke
Vの電圧である。リンガラス(Phospho silicateglass
、略してPSG)からなるパシベーション膜11を4
80℃で5000Å堆積させる。さらに、N2 中、60
0℃の条件で20時間熱処理を行い、インプラ領域を活
性化させる。コンタクト用のホト,エッチ行程の後、A
l電極10を6000Åスパッタする。本実施例のTF
Tのチャネル幅,チャネル長さはそれぞれ30μm,1
0μmである。 【0009】図2はPoly−Siを減圧CVD(LPCV
D)法で堆積する際の堆積温度と、堆積した膜を600
℃で熱処理した後の{111}面からX線回折強度I
111 を示す。同様に、堆積膜中において比較的量の多い
{110}面及び{311}面からのX線回折強度も調
べた。ある配向面からX線回折強度は、その配向面の結
晶成分の量に比例する。熱処理後、{111}配向面,
{110}配向面,{311}配向面の示すX線回折強度
の比は、LPCVDによる堆積温度がほぼ570℃で約
4.5対4.5対1であり、{111}配向面及び{11
0}配向面の結晶成分が最も多かった。この時、図2よ
り{111}配向面からのX線回折強度は約1.1Kcpsであ
る。570℃より堆積温度が低下するにつれて、{11
1}配向面の示すX線回折強度が増加した。従って、5
70℃未満の堆積温度では{111}配向面の結晶成分
が他の配向面の結晶成分に比べて多くなり、主配向とな
る。堆積温度がほぼ540℃では、{111}配向面,
{110}配向面,{311}配向面の示すX線回折強
度の比は、約7対2対1となった。 【0010】上述のように、{111}配向面からのX
線回折強度が約1.1Kcps以上で{111}配向面が主
配向であるとすれば、図2より、熱処理後{111}配
向面が主配向となる下限の堆積温度は約505℃とな
る。従って、実験結果に基づいてブロックされた点のう
ち、520℃の点が{111}配向面が主配向となる下
限の堆積温度である。 【0011】以上のように、Poly−Siを520℃以上5
70℃未満の温度で堆積すれば、熱処理後には主配向が
{111}配向となり結晶性もよくなることがわかる。
これはこのような温度で堆積したPoly−Si膜中にはわず
かに{111}面の結晶成分が含まれているのみで、大
部分はアモルファス成分である。続く熱処理中に、{1
11}方位の結晶成分が核として固相成長が起こり、ア
モリファス成分は{111}面の結晶成分に変換する。
従って、520℃以上750℃未満の温度で堆積し、そ
の後600℃で熱処理した場合、配向成分としては、
{110}および{311}より{111}が優勢とな
り、すなわち主たる配向(主配向)となる。 【0012】図2からわかるように、電界効果移動度
は、{111}が主配向となる堆積温度550℃では、
ほぼ30cm2/VS であり、従来の{110}が主配向
となる堆積温度600℃の場合に比して著しく大であ
る。 【0013】本実施例で述べた{111}を主配向とす
るPoly−Si膜は、移動度が大きく、これをTFTの能動
領域に用いることですぐれた電気特性を得ることができ
る。 【0014】 【発明の効果】本発明によれば、比較的安価な基板にキ
ャリアの移動度が大きく、電気的特性にすぐれた薄膜半
導体装置を得ることができる。
【図面の簡単な説明】
【図1】絶縁基板上の多結晶シリコンの模式図。
【図2】熱処理後の多結晶シリコン膜,結晶性の堆積温
度依存性を示す図。 【図3】本発明のTFTの断面構造の模式図。 【符号の説明】 1…絶縁性基板、2…結晶粒、3…結晶粒界、4…空乏
層領域、4…多結晶シリコン層、6…ソース領域、7…
ドレイン領域、8…ゲート絶縁膜、9…ゲート電極、1
0…Al電極、11…パシベーション膜。
度依存性を示す図。 【図3】本発明のTFTの断面構造の模式図。 【符号の説明】 1…絶縁性基板、2…結晶粒、3…結晶粒界、4…空乏
層領域、4…多結晶シリコン層、6…ソース領域、7…
ドレイン領域、8…ゲート絶縁膜、9…ゲート電極、1
0…Al電極、11…パシベーション膜。
フロントページの続き
(72)発明者 岡島 義昭
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 小西 信武
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 河内 玄士朗
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 安達 英美
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 鈴木 誉也
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(72)発明者 宮田 健治
茨城県日立市久慈町4026番地 株式会社
日立製作所 日立研究所内
(56)参考文献 IEEE TRANSACTIONS
ON ELECTRON DEVIC
ES Vol.ED−33,No.4
4.1986 PP.477〜481
「18.4 4.25−in.and
1.51−in. B/W and Fu
ll−Color LC Vidio
Display Addressed
by poly−Si TFEs」 S
LD84DIGEST 1984 PP.316
〜319
「液晶マトリクスパネル用の薄膜Si
素子アレイを欧州.3研究機関が検討」
NIKKEI ELECTRONIC
S 1980.11.24 PP.66〜73
Claims (1)
- (57)【特許請求の範囲】 1.歪温度が約640℃であるガラス基板と、 前記ガラス基板上に形成され、ドレイン領域,チャネル
領域及びソース領域を有し、これらの領域が{111}
面を主体とした配向を持つ多結晶シリコンである半導体
層と、 前記ドレイン領域,チャネル領域及びソース領域に対応
して形成された複数の電極とを有する薄膜半導体装置。 2.請求項1において、前記チャネル領域に対応して形
成される前記電極はゲート電極であり、このゲート電極
は絶縁層を介して形成されている薄膜半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30051994A JP2791286B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30051994A JP2791286B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62143131A Division JPS63307776A (ja) | 1987-06-10 | 1987-06-10 | 薄膜半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07202215A JPH07202215A (ja) | 1995-08-04 |
JP2791286B2 true JP2791286B2 (ja) | 1998-08-27 |
Family
ID=17885803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30051994A Expired - Lifetime JP2791286B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2791286B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57132191A (en) * | 1981-02-10 | 1982-08-16 | Suwa Seikosha Kk | Active matrix substrate |
JPS584180A (ja) * | 1981-06-30 | 1983-01-11 | セイコーエプソン株式会社 | アクテイブマトリクス基板 |
-
1994
- 1994-12-05 JP JP30051994A patent/JP2791286B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
Title |
---|
「18.4 4.25−in.and 1.51−in. B/W and Full−Color LC Vidio Display Addressed by poly−Si TFEs」 SLD84DIGEST 1984 PP.316〜319 |
「液晶マトリクスパネル用の薄膜Si素子アレイを欧州.3研究機関が検討」 NIKKEI ELECTRONICS 1980.11.24 PP.66〜73 |
IEEE TRANSACTIONS ON ELECTRON DEVICES Vol.ED−33,No.4 4.1986 PP.477〜481 |
Also Published As
Publication number | Publication date |
---|---|
JPH07202215A (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3146113B2 (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
JPH05235034A (ja) | 薄膜トランジスタの製造方法 | |
JP2826982B2 (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
JPH11195608A (ja) | レーザアニール方法 | |
JP2791286B2 (ja) | 半導体装置 | |
JPH05304171A (ja) | 薄膜トランジスタ | |
JPH06102531A (ja) | アクティブ・マトリックス型液晶表示装置 | |
JP2716036B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH0614549B2 (ja) | 薄膜トランジスタ | |
JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
JPH0571193B2 (ja) | ||
JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3426063B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH05175231A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
JPH04336468A (ja) | 薄膜トランジスタの製造方法 | |
JP3417402B2 (ja) | 薄膜半導体装置の製造方法 | |
KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
JP2904984B2 (ja) | 表示装置の製造方法 | |
JP2635086B2 (ja) | 半導体装置の製造方法 | |
JP3426163B2 (ja) | 液晶表示装置 | |
JP3426164B2 (ja) | 液晶表示装置の製造方法 | |
JP2962977B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0330296B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |