JP2789602B2 - アクティブマトリクス装置及びその駆動方法 - Google Patents
アクティブマトリクス装置及びその駆動方法Info
- Publication number
- JP2789602B2 JP2789602B2 JP14776088A JP14776088A JP2789602B2 JP 2789602 B2 JP2789602 B2 JP 2789602B2 JP 14776088 A JP14776088 A JP 14776088A JP 14776088 A JP14776088 A JP 14776088A JP 2789602 B2 JP2789602 B2 JP 2789602B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active matrix
- ferroelectric layer
- substrate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、液晶表示体などの表示装置に用いられるア
クティブマトリクス装置及びその駆動方法に関する。
クティブマトリクス装置及びその駆動方法に関する。
[発明の概要] 本発明は、強誘電体を能動層として具備したアクティ
ブ素子、アクティブマトリクス基板、アクティブマトリ
クス装置及びその駆動方法に関し、鮮明で高コントラス
トの画像を低コストで提供できるものである。
ブ素子、アクティブマトリクス基板、アクティブマトリ
クス装置及びその駆動方法に関し、鮮明で高コントラス
トの画像を低コストで提供できるものである。
[従来の技術] 従来、SID(Society For Information Display)1986
年 Symposium Digest p.296〜297に記載されているよ
うなアクティブ素子が知られていた。その概要は第2図
に示されるように、ガラス基板1上に形成された、ゲー
ト電極2、ソース領域11、ドレイン領域6、ソース電極
5、及びドレイン電極4からなる下側基板Gと、ガラス
基板9上に電極8が形成された上側基板Hとの間に液晶
Cを保持したというものである。
年 Symposium Digest p.296〜297に記載されているよ
うなアクティブ素子が知られていた。その概要は第2図
に示されるように、ガラス基板1上に形成された、ゲー
ト電極2、ソース領域11、ドレイン領域6、ソース電極
5、及びドレイン電極4からなる下側基板Gと、ガラス
基板9上に電極8が形成された上側基板Hとの間に液晶
Cを保持したというものである。
[発明が解決しようとする課題] しかし、従来のアクティブ素子は、次のような課題を
有していた。すなわち、ソース電極5に印加された画像
情報すなわちデータ電位は、ゲート電極によりオン、オ
フをコントロールされるチャネルアモルファスシリコン
10を通して画素電極7と画素電極8間に保持された液晶
Cに伝えられ、データ電圧は液晶Cの電荷量として保持
される。ところが、液晶Cの電荷は薄膜トランジスタの
リーク電流などのために、時間と共に減少していく。そ
れは時間と共にデータ電圧が失われることを意味してい
る。そのために、鮮明で高コントラストの画像を得るこ
とは困難であった。また、従来のアクティブ素子は、複
雑な構造を具備しており、それに伴う複雑で長い製造工
程が必要であるため、歩留まりが低く、コスト高で、大
面積にわたり均一な特性を具備せしめることが困難であ
った。また、従来のアクティブ素子を用いたアクティブ
マトリクス基板、アクティブマトリクス装置も同様の課
題を有していた。
有していた。すなわち、ソース電極5に印加された画像
情報すなわちデータ電位は、ゲート電極によりオン、オ
フをコントロールされるチャネルアモルファスシリコン
10を通して画素電極7と画素電極8間に保持された液晶
Cに伝えられ、データ電圧は液晶Cの電荷量として保持
される。ところが、液晶Cの電荷は薄膜トランジスタの
リーク電流などのために、時間と共に減少していく。そ
れは時間と共にデータ電圧が失われることを意味してい
る。そのために、鮮明で高コントラストの画像を得るこ
とは困難であった。また、従来のアクティブ素子は、複
雑な構造を具備しており、それに伴う複雑で長い製造工
程が必要であるため、歩留まりが低く、コスト高で、大
面積にわたり均一な特性を具備せしめることが困難であ
った。また、従来のアクティブ素子を用いたアクティブ
マトリクス基板、アクティブマトリクス装置も同様の課
題を有していた。
そこで本発明は、従来のこのような課題を解決するも
のであり、簡単な工程で歩留まりが高く、低コストで、
大面積にわたり均一な特性を具備した、鮮明で高コント
ラストな画像のアクティブマトリクス装置、及びその駆
動方法を提供することである。
のであり、簡単な工程で歩留まりが高く、低コストで、
大面積にわたり均一な特性を具備した、鮮明で高コント
ラストな画像のアクティブマトリクス装置、及びその駆
動方法を提供することである。
[課題を解決するための手段] 本発明のアクティブマトリクス装置は、 (1)アクティブマトリクス基板と、対向基板とを備
え、前記アクティブマトリクス基板と前記対向基板との
間に電気光学物質が挟持されてなるアクティブマトリク
ス装置であって、 前記アクティブマトリクス基板は、基板上に、第1の
電極と、前記第1の電極と重ならないように配置される
第2の電極と、前記第1の電極及び前記第2の電極の両
方に接するように前記第1の電極及び前記第2の電極の
上面もしくは下面に配置される島状の強誘電体層とを備
えてなることを特徴とするアクティブマトリクス装置。
え、前記アクティブマトリクス基板と前記対向基板との
間に電気光学物質が挟持されてなるアクティブマトリク
ス装置であって、 前記アクティブマトリクス基板は、基板上に、第1の
電極と、前記第1の電極と重ならないように配置される
第2の電極と、前記第1の電極及び前記第2の電極の両
方に接するように前記第1の電極及び前記第2の電極の
上面もしくは下面に配置される島状の強誘電体層とを備
えてなることを特徴とするアクティブマトリクス装置。
(2)アクティブマトリクス基板と、対向基板とを備
え、前記アクティブマトリクス基板と前記対向基板との
間に電気光学物質が挟持されてなるアクティブマトリク
ス装置であって、 前記アクティブマトリクス基板は、基板上に、ライン
状の複数の第1の電極と、前記第1の電極に重ならない
ように配置される複数の第2の電極と、前記第1の電極
及び前記第2の電極の上面もしくは下面に配置される強
誘電体層とを備えてなり、 前記第1の電極と前記第2の電極との近接する部分に
おける前記第1の電極と前記第2の電極との平面的な距
離は、当該第2の電極と隣接して配置される他の第1の
電極との平面的な距離及び、当該第2の電極と隣接して
配置される他の第2の電極との平面的な距離のいずれよ
りも短いことを特徴とするアクティブマトリクス装置。
え、前記アクティブマトリクス基板と前記対向基板との
間に電気光学物質が挟持されてなるアクティブマトリク
ス装置であって、 前記アクティブマトリクス基板は、基板上に、ライン
状の複数の第1の電極と、前記第1の電極に重ならない
ように配置される複数の第2の電極と、前記第1の電極
及び前記第2の電極の上面もしくは下面に配置される強
誘電体層とを備えてなり、 前記第1の電極と前記第2の電極との近接する部分に
おける前記第1の電極と前記第2の電極との平面的な距
離は、当該第2の電極と隣接して配置される他の第1の
電極との平面的な距離及び、当該第2の電極と隣接して
配置される他の第2の電極との平面的な距離のいずれよ
りも短いことを特徴とするアクティブマトリクス装置。
(3)アクティブマトリクス基板と、対向基板とを備
え、前記アクティブマトリクス基板と前記対向基板との
間に電気光学物質が挟持されてなるアクティブマトリク
ス装置であって、 前記アクティブマトリクス基板は、基板上に、第1の
電極と、前記第1の電極に重ならないように配置される
第2の電極と、前記第1の電極及び前記第2の電極の上
面もしくは下面に配置される強誘電体層と、該強誘電体
層の下面もしくは上面に配置され前記強誘電体層に設け
られたコンタクトホールを介して前記第1の電極と接続
される導電体層とを備えてなることを特徴とするアクテ
ィブマトリクス装置。
え、前記アクティブマトリクス基板と前記対向基板との
間に電気光学物質が挟持されてなるアクティブマトリク
ス装置であって、 前記アクティブマトリクス基板は、基板上に、第1の
電極と、前記第1の電極に重ならないように配置される
第2の電極と、前記第1の電極及び前記第2の電極の上
面もしくは下面に配置される強誘電体層と、該強誘電体
層の下面もしくは上面に配置され前記強誘電体層に設け
られたコンタクトホールを介して前記第1の電極と接続
される導電体層とを備えてなることを特徴とするアクテ
ィブマトリクス装置。
(4)アクティブマトリクス基板と、対向基板とを備
え、前記アクティブマトリクス基板と前記対向基板との
間に電気光学物質が挟持されてなるアクティブマトリク
ス装置であって、 前記アクティブマトリクス基板は、基板上に、第1の
電極と、前記第1の電極に重ならないように配置される
第2の電極と、前記第1の電極及び前記第2の電極の上
面もしくは下面に配置され前記第1の電極及び前記第2
の電極の両方に接する島状の強誘電体層と、前記第1の
電極の上面もしくは下面に前記第1の電極と接するよう
に配置される導電体層とを備えてなることを特徴とする
アクティブマトリクス装置である。
え、前記アクティブマトリクス基板と前記対向基板との
間に電気光学物質が挟持されてなるアクティブマトリク
ス装置であって、 前記アクティブマトリクス基板は、基板上に、第1の
電極と、前記第1の電極に重ならないように配置される
第2の電極と、前記第1の電極及び前記第2の電極の上
面もしくは下面に配置され前記第1の電極及び前記第2
の電極の両方に接する島状の強誘電体層と、前記第1の
電極の上面もしくは下面に前記第1の電極と接するよう
に配置される導電体層とを備えてなることを特徴とする
アクティブマトリクス装置である。
また、本発明のアクティブマトリクス装置の駆動方法
は、 (5)一対の基板と、前記一対の基板間に挟持された電
気光学物質とを有し、一方の基板に設けられた複数のデ
ータ線からなるデータ線群と、他方の基板に設けられた
複数の走査線からなる走査線群と、前記データ線と前記
走査線との間に直列に接続されたアクティブ素子及び前
記電気光学物質とからなる複数の画素とを備え、前記ア
クティブ素子は、第1の電極及び第2の電極と、前記第
1の電極及び前記第2の電極との間に配置される強誘電
体層とからなるアクティブマトリクス装置の駆動方法に
おいて、 1フィールド期間内に、前記選択線に選択電圧±V0を
順次印加し、前記データ線にデータ電圧±V1を印加する
とき、前記選択電圧±V0とデータ電圧±V1の差の絶対値
|V0−V1|が、 を満足するとともに、表示動作開始後の一定期間に、前
記強誘電体層に抗電界以上の電界が印加されるような電
圧を印加することを特徴とするアクティブマトリクス装
置の駆動方法。
は、 (5)一対の基板と、前記一対の基板間に挟持された電
気光学物質とを有し、一方の基板に設けられた複数のデ
ータ線からなるデータ線群と、他方の基板に設けられた
複数の走査線からなる走査線群と、前記データ線と前記
走査線との間に直列に接続されたアクティブ素子及び前
記電気光学物質とからなる複数の画素とを備え、前記ア
クティブ素子は、第1の電極及び第2の電極と、前記第
1の電極及び前記第2の電極との間に配置される強誘電
体層とからなるアクティブマトリクス装置の駆動方法に
おいて、 1フィールド期間内に、前記選択線に選択電圧±V0を
順次印加し、前記データ線にデータ電圧±V1を印加する
とき、前記選択電圧±V0とデータ電圧±V1の差の絶対値
|V0−V1|が、 を満足するとともに、表示動作開始後の一定期間に、前
記強誘電体層に抗電界以上の電界が印加されるような電
圧を印加することを特徴とするアクティブマトリクス装
置の駆動方法。
ただし、EC :前記強誘電体層の抗電界 dF :前記強誘電体層の層厚 CF :1画素あたりの前記強誘電体層の容量 CLC:1画素あたりの前記電気光学物質の容量 である。
[作用] 本発明のアクティブマトリクス装置に用いられるアク
ティブ素子の原理を、第3図を用いて説明する。
ティブ素子の原理を、第3図を用いて説明する。
強誘電体のヒステリシスカーブを第3図(a)に示
す。第3図(a)中、Prは残留分極とよばれ、強誘電体
に印加する電界を切った後に強誘電体表面に残る表面電
荷密度であり、この表面電荷密度はメモリー性を持つこ
とが知られている。この状態での自発分極の配列を第3
図(b)に示す。強誘電体表面にプラスの表面電荷が、
裏面にマイナスの表面電荷が保持されている。外部か
ら、自発分極を反転させるのに十分大きな電界を印加す
ると、自発分極は反転し、第3図(c)に示したように
配列し、強誘電体表面に保持されている電荷の極性が逆
転する。また、強誘電体層に抗電界ECを印加すると、第
3図(d)のように、各自発電極は上下ランダムに配列
し、この状態が電界を切った後も保持される。
す。第3図(a)中、Prは残留分極とよばれ、強誘電体
に印加する電界を切った後に強誘電体表面に残る表面電
荷密度であり、この表面電荷密度はメモリー性を持つこ
とが知られている。この状態での自発分極の配列を第3
図(b)に示す。強誘電体表面にプラスの表面電荷が、
裏面にマイナスの表面電荷が保持されている。外部か
ら、自発分極を反転させるのに十分大きな電界を印加す
ると、自発分極は反転し、第3図(c)に示したように
配列し、強誘電体表面に保持されている電荷の極性が逆
転する。また、強誘電体層に抗電界ECを印加すると、第
3図(d)のように、各自発電極は上下ランダムに配列
し、この状態が電界を切った後も保持される。
液晶などの電気光学物質を強誘電体と直列あるいは並
列に結線すると、強誘電体の表面電荷密度に比例した電
圧を電気光学物質に印加することができる。その電圧
は、自発分極を回転させることにより極性が変化する交
流電圧であり、表面電荷密度量をかえることにより制御
することができる。電圧の制御性は、強誘電体が非単結
晶である方が良い。
列に結線すると、強誘電体の表面電荷密度に比例した電
圧を電気光学物質に印加することができる。その電圧
は、自発分極を回転させることにより極性が変化する交
流電圧であり、表面電荷密度量をかえることにより制御
することができる。電圧の制御性は、強誘電体が非単結
晶である方が良い。
また、液晶などの電気光学物質に印加される電圧の起
源は表面電荷であり、本発明のアクティブマトリクス装
置は、素子に、表面電荷にメモリー性を有する強誘電体
を用いているので、デバイス自身のリーク電流によるデ
ータ電圧の消失がない。
源は表面電荷であり、本発明のアクティブマトリクス装
置は、素子に、表面電荷にメモリー性を有する強誘電体
を用いているので、デバイス自身のリーク電流によるデ
ータ電圧の消失がない。
[実施例] 以下に、本発明の実施例および参考例を図面に基づい
て説明する。
て説明する。
[参考例1] 第1図に、本発明のアクティブ素子の参考例を示す。
第1図(b)は上視図、同図(a)は、同図(b)のA
−Bにおける断面図である。
第1図(b)は上視図、同図(a)は、同図(b)のA
−Bにおける断面図である。
ガラス基板からなる絶縁基板12上に、ITOからなる第
1の電極13、第1の電極13上にフッ化ビニリデン(以
下、VDFと略記する)とトリフルオロエチレン(以下、T
rFEと略記する)との共重合体からなる強誘電体層14、
強誘電体層14上にCrよりなる第2の電極15が設けられて
いる。
1の電極13、第1の電極13上にフッ化ビニリデン(以
下、VDFと略記する)とトリフルオロエチレン(以下、T
rFEと略記する)との共重合体からなる強誘電体層14、
強誘電体層14上にCrよりなる第2の電極15が設けられて
いる。
本例におけるアクティブ素子及びアクティブマトリク
ス基板を形成するのに必要なフォト工程は2回である。
第1図のように構成されたアクティブ素子では、第1の
電極13と第2の電極15間のフォト工程におけるアライメ
ント誤差の許容度を大きくすることができる。
ス基板を形成するのに必要なフォト工程は2回である。
第1図のように構成されたアクティブ素子では、第1の
電極13と第2の電極15間のフォト工程におけるアライメ
ント誤差の許容度を大きくすることができる。
第1図において、強誘電体層14の層厚dFは、第1の電
極13と第2の電極15の絶縁基板と平行方向の距離x,y,z
よりも小さく設けられている。よって、第1の電極13と
第2の電極15の間に、自発分極を反転させるのに十分な
電圧を印加する際に、前記第1の電極、第2の電極間の
距離がいちばん小さいdF方向のみ自発分極を反転させ、
x,y,z方向では自発分極が反転しないように設定するこ
とができる。このように電圧を設定すると、第1の電極
と第2の電極の間に挟まれた強誘電体層のうち、能動層
として働く領域はβ領域だけとなる。
極13と第2の電極15の絶縁基板と平行方向の距離x,y,z
よりも小さく設けられている。よって、第1の電極13と
第2の電極15の間に、自発分極を反転させるのに十分な
電圧を印加する際に、前記第1の電極、第2の電極間の
距離がいちばん小さいdF方向のみ自発分極を反転させ、
x,y,z方向では自発分極が反転しないように設定するこ
とができる。このように電圧を設定すると、第1の電極
と第2の電極の間に挟まれた強誘電体層のうち、能動層
として働く領域はβ領域だけとなる。
能動層としてβ領域だけが働くと、次のような効果が
生じる。第1に、x,y,z方向の強誘電体層の自発分極が
反転しないため、本発明のアクティブ素子を表示装置な
どに用いた場合は、クロストークが生じず、高品位の表
示を得ることができる。第2にx,y,z方向に生じる容量
は、dF方向の容量に比べて小さくできるので、強誘電体
層が形成する総計の容量が小さくなる。これは、後に述
べるように、駆動電圧の低下、クロストークの防止な
ど、本発明のアクティブ素子を用いた表示装置の表示品
質の高品位化に多大な効果をもたらす。
生じる。第1に、x,y,z方向の強誘電体層の自発分極が
反転しないため、本発明のアクティブ素子を表示装置な
どに用いた場合は、クロストークが生じず、高品位の表
示を得ることができる。第2にx,y,z方向に生じる容量
は、dF方向の容量に比べて小さくできるので、強誘電体
層が形成する総計の容量が小さくなる。これは、後に述
べるように、駆動電圧の低下、クロストークの防止な
ど、本発明のアクティブ素子を用いた表示装置の表示品
質の高品位化に多大な効果をもたらす。
強誘電体層14に用いられているVDFとTrFEとの共重合
体は、ジオキサンやメチルエチルケトンなどの溶媒に溶
けた液体状態として存在するため、スピンコート法で大
面積にわたり均一に形成することができる。これは、大
面積にわたり均一なアクティブ素子が容易に形成できる
こと、すなわち、大画面にわたり均一な表示を行えるア
クティブマトリクス装置が実現できることを示してい
る。
体は、ジオキサンやメチルエチルケトンなどの溶媒に溶
けた液体状態として存在するため、スピンコート法で大
面積にわたり均一に形成することができる。これは、大
面積にわたり均一なアクティブ素子が容易に形成できる
こと、すなわち、大画面にわたり均一な表示を行えるア
クティブマトリクス装置が実現できることを示してい
る。
前述の液体をスピンコート法で塗布後、絶縁基板12を
水平に保持して数十秒から数分間放置して表面を平坦化
し、焼成することにより、VDFとTrFEとの共重合体から
なる強誘電体層が得られる。VDFとTrFEとの共重合体
は、少なくとも薄膜状態では無色透明であるため、液晶
装置のような受光型表示装置、特に透過型表示装置に応
用する際は、光の透過率が高く、明るく視認性の優れた
表示が実現できる。
水平に保持して数十秒から数分間放置して表面を平坦化
し、焼成することにより、VDFとTrFEとの共重合体から
なる強誘電体層が得られる。VDFとTrFEとの共重合体
は、少なくとも薄膜状態では無色透明であるため、液晶
装置のような受光型表示装置、特に透過型表示装置に応
用する際は、光の透過率が高く、明るく視認性の優れた
表示が実現できる。
また、強誘電体層14の膜厚は、第1の電極13の膜厚よ
りも大きくなるように設けられている。よって、第1の
電極13が形成する凹凸を平坦化し、強誘電体層14の表面
をほぼフラットにすることができ、第2の電極15がフラ
ットな表面上に形成される。したがって、段差部におけ
る断線を防ぐことができ、また、段差部の強誘電体層14
に高い電界が印加されて絶縁破壊が生じるということが
なく、信頼性の高いアクティブ素子を得ることができ
る。前述の溶媒に溶かすVDFとTrFEの量を調整(粘度調
整)したり、スピンコーターの回転数や時間を最適化す
れば、容易に強誘電体層14の膜厚を第1の電極13の膜厚
より大きくすることが可能であり、しかも膜厚と膜質が
均一な強誘電体層を得ることができる。第1の電極13の
膜厚は100〜3000Å、強誘電体層の膜厚は、第1の電極
よりも1000〜3000Å厚いのが好ましい。
りも大きくなるように設けられている。よって、第1の
電極13が形成する凹凸を平坦化し、強誘電体層14の表面
をほぼフラットにすることができ、第2の電極15がフラ
ットな表面上に形成される。したがって、段差部におけ
る断線を防ぐことができ、また、段差部の強誘電体層14
に高い電界が印加されて絶縁破壊が生じるということが
なく、信頼性の高いアクティブ素子を得ることができ
る。前述の溶媒に溶かすVDFとTrFEの量を調整(粘度調
整)したり、スピンコーターの回転数や時間を最適化す
れば、容易に強誘電体層14の膜厚を第1の電極13の膜厚
より大きくすることが可能であり、しかも膜厚と膜質が
均一な強誘電体層を得ることができる。第1の電極13の
膜厚は100〜3000Å、強誘電体層の膜厚は、第1の電極
よりも1000〜3000Å厚いのが好ましい。
第4図に、第1図のアクティブマトリクス基板を用い
たアクティブマトリクス装置の構成例の断面図、第5図
に、第4図に示したアクティブマトリクスの装置の一部
の上視図を示す。第1図に示したアクティブマトリクス
基板Dと、ガラス基板からなる絶縁基板16上に、ITOか
らなる対向電極が形成された対向基板Eとの間に、液晶
Fを保持した液晶装置である。画素電極として働く第1
の電極13上に強誘電体層14が重なっているが、前述した
ように、VDFとTrFEとの共重合体は無色透明であるた
め、明るく鮮明で、視認性の良い表示装置を構成してい
る。
たアクティブマトリクス装置の構成例の断面図、第5図
に、第4図に示したアクティブマトリクスの装置の一部
の上視図を示す。第1図に示したアクティブマトリクス
基板Dと、ガラス基板からなる絶縁基板16上に、ITOか
らなる対向電極が形成された対向基板Eとの間に、液晶
Fを保持した液晶装置である。画素電極として働く第1
の電極13上に強誘電体層14が重なっているが、前述した
ように、VDFとTrFEとの共重合体は無色透明であるた
め、明るく鮮明で、視認性の良い表示装置を構成してい
る。
第1の電極13、第2の電極15、対向電極17、強誘電体
層14は、スパッタ法,CVD法,PVD法,蒸着法,メッキ法,
スピンコート法,オフセット印刷やスクリーン印刷など
の印刷法,ロールコート法,キャストフィルム法,ディ
ッピング法,塗布法,ゾル−ゲル法,加水分解沈澱法,
スプレー法,LB法などにより形成できる。
層14は、スパッタ法,CVD法,PVD法,蒸着法,メッキ法,
スピンコート法,オフセット印刷やスクリーン印刷など
の印刷法,ロールコート法,キャストフィルム法,ディ
ッピング法,塗布法,ゾル−ゲル法,加水分解沈澱法,
スプレー法,LB法などにより形成できる。
第1の電極13、第2の電極15、対向電極17に用いられ
る材料は、ITOやCrに限る必要はなく、それ以外の金
属、SnO2などの透明電極、半導体、シリサイド、導電性
高分子、導電性塗料、超電導材料などの導電性物質を用
いても良い。
る材料は、ITOやCrに限る必要はなく、それ以外の金
属、SnO2などの透明電極、半導体、シリサイド、導電性
高分子、導電性塗料、超電導材料などの導電性物質を用
いても良い。
また同様に、絶縁基板12、16の材料は、ガラスに限る
必要はなく、セラミックなどの無機材料や、プラスチッ
ク、アクリル、フッ化ビニールなどの有機材料を用いて
も良い。また、薄い基板を絶縁基板12、16として用いた
場合、フレキシビリティーのあるアクティブマトリクス
装置が得られる。絶縁基板12の厚さは本発明のアクティ
ブ素子の特性とは無関係であるため、素子特性を失うこ
となく絶縁基板12を厚く強固に、あるいは薄く軽くする
など自由に選択することができる。
必要はなく、セラミックなどの無機材料や、プラスチッ
ク、アクリル、フッ化ビニールなどの有機材料を用いて
も良い。また、薄い基板を絶縁基板12、16として用いた
場合、フレキシビリティーのあるアクティブマトリクス
装置が得られる。絶縁基板12の厚さは本発明のアクティ
ブ素子の特性とは無関係であるため、素子特性を失うこ
となく絶縁基板12を厚く強固に、あるいは薄く軽くする
など自由に選択することができる。
強誘電体層14に用いられる材料は、VDFとTrFEとの共
重合体に限る必要はなく、他の強誘電体材料、例えばBa
TiO3,PbTiO3,WO3などのペロブスカイト型強誘電体、ロ
ッシェル塩,重水素ロッシェル塩,酒石酸塩などロッシ
ェル塩系強誘電体、KDP,リン酸塩,ひ酸塩,リン酸二水
素カリウムなどのリン酸二水素アルカリ系強誘電体、GA
SH,TGSなどのグアニジン系強誘電体、ニオブ酸カリウ
ム,グリシン硫酸塩,硫酸アンモニウム,亜硝酸ナトリ
ウム,ヘキサシアノ鉄(II)酸カリウム(黄血塩),ヨ
ウ化硫化アンチモン,LiNbO3,LiTaO3,PbTiO3などの非晶
質強誘電体、ポリフッ化ビニリデンおよびその共重合
体,ポリフッ化ビニリデンとVDF,TrFEなどとの共重合
体,シアン化ビニリデンと酢酸ビニルの共重合体,シア
ン化ビニリデンとVDF,TrFEなどとの共重合体などの高分
子強誘電体、Bi4,Ti3,O12,Fe-B−O系,エレクトレット
などを単結晶、あるいは非単結晶で用いても良い。
重合体に限る必要はなく、他の強誘電体材料、例えばBa
TiO3,PbTiO3,WO3などのペロブスカイト型強誘電体、ロ
ッシェル塩,重水素ロッシェル塩,酒石酸塩などロッシ
ェル塩系強誘電体、KDP,リン酸塩,ひ酸塩,リン酸二水
素カリウムなどのリン酸二水素アルカリ系強誘電体、GA
SH,TGSなどのグアニジン系強誘電体、ニオブ酸カリウ
ム,グリシン硫酸塩,硫酸アンモニウム,亜硝酸ナトリ
ウム,ヘキサシアノ鉄(II)酸カリウム(黄血塩),ヨ
ウ化硫化アンチモン,LiNbO3,LiTaO3,PbTiO3などの非晶
質強誘電体、ポリフッ化ビニリデンおよびその共重合
体,ポリフッ化ビニリデンとVDF,TrFEなどとの共重合
体,シアン化ビニリデンと酢酸ビニルの共重合体,シア
ン化ビニリデンとVDF,TrFEなどとの共重合体などの高分
子強誘電体、Bi4,Ti3,O12,Fe-B−O系,エレクトレット
などを単結晶、あるいは非単結晶で用いても良い。
BaTiO3等無機の強誘電体は、大きな残留分極と速いス
イッチングスピードを持つ。また、非晶質強誘電体は、
大面積に均一な強誘電体層を得やすい。さらに、有機強
誘電体は、スピンコート法を用いて大面積に均一で低コ
ストで膜形成が可能である。ほとんどの強誘電体は、実
使用温度において誘電率や残留分極の変化がほとんどな
いため、温度特性が安定している。
イッチングスピードを持つ。また、非晶質強誘電体は、
大面積に均一な強誘電体層を得やすい。さらに、有機強
誘電体は、スピンコート法を用いて大面積に均一で低コ
ストで膜形成が可能である。ほとんどの強誘電体は、実
使用温度において誘電率や残留分極の変化がほとんどな
いため、温度特性が安定している。
ポリイミドなどの有機材料中に強誘電体材料を保持し
た材料を強誘電体層14として用いても良い。ここで用い
られる強誘電体材料は、先に記した強誘電体材料であ
り、その形状は球状、円筒形、円錐形、多面体、棒状な
ど何でも良い。また、この場合、ポリイミドの代わり
に、フェノール樹脂,尿素樹脂,ポリアミド樹脂,ケイ
素樹脂,ビニル樹脂,ポリエチレン樹脂,スチレン樹
脂,アクリル樹脂,ナイロン,ビニルなどの合成樹脂、
マツヤニ,バルサム,コーパル,コハク,シェラックな
どの天然樹脂,ゴム,繊維,有機系の絶縁材料などを用
いても良い。
た材料を強誘電体層14として用いても良い。ここで用い
られる強誘電体材料は、先に記した強誘電体材料であ
り、その形状は球状、円筒形、円錐形、多面体、棒状な
ど何でも良い。また、この場合、ポリイミドの代わり
に、フェノール樹脂,尿素樹脂,ポリアミド樹脂,ケイ
素樹脂,ビニル樹脂,ポリエチレン樹脂,スチレン樹
脂,アクリル樹脂,ナイロン,ビニルなどの合成樹脂、
マツヤニ,バルサム,コーパル,コハク,シェラックな
どの天然樹脂,ゴム,繊維,有機系の絶縁材料などを用
いても良い。
例えば、ポリイミド中にBaTiO3を保持した強誘電体層
14は、スピンコート法などで簡単に形成可能であり、か
つ安価な装置を用いて形成できる。一方、BaTiO3だけで
強誘電体層14を形成するには、スパッタ法などを用いる
ため高価な真空装置が必要である。
14は、スピンコート法などで簡単に形成可能であり、か
つ安価な装置を用いて形成できる。一方、BaTiO3だけで
強誘電体層14を形成するには、スパッタ法などを用いる
ため高価な真空装置が必要である。
また、ポリイミド中のBaTiO3の含有率を制御すること
により、強誘電体層14の誘電率、光の透過率、強誘電体
としての残留分極、抗電界、自発分極の回転スピードな
どを任意に設定することが可能となる。第1図、第4
図、第5図において、第1の電極13は画素電極を形成し
ており、第1の電極13上に強誘電体層14が重なるように
設けられている。よって、第1の電極13を通過する光は
強誘電体層14をも通過することになる、強誘電体層14の
光の透過率が高いほど、光の利用度が高く、明るい表示
が得られることになる。ポリイミド中のBaTiO3の含有率
を変化させることにより、前記強誘電体層14の光の透過
率を制御できることは、光の利用率が高く、明るい表示
を得るにあたり大きな効果をもたらす。また、強誘電体
層の残留分極に比例した電圧が液晶に印加されるため、
強誘電体層14の残留分極をポリイミド中のBaTiO3の含有
率で制御できることは、液晶に印加される電界が強誘電
体層の材料側から制御可能であることを示している。こ
れらはアクティブマトリクス装置の設計の自由度を大き
く広げる共に、制御ディスプレイの利用分野、範囲拡大
に極めて有効である。
により、強誘電体層14の誘電率、光の透過率、強誘電体
としての残留分極、抗電界、自発分極の回転スピードな
どを任意に設定することが可能となる。第1図、第4
図、第5図において、第1の電極13は画素電極を形成し
ており、第1の電極13上に強誘電体層14が重なるように
設けられている。よって、第1の電極13を通過する光は
強誘電体層14をも通過することになる、強誘電体層14の
光の透過率が高いほど、光の利用度が高く、明るい表示
が得られることになる。ポリイミド中のBaTiO3の含有率
を変化させることにより、前記強誘電体層14の光の透過
率を制御できることは、光の利用率が高く、明るい表示
を得るにあたり大きな効果をもたらす。また、強誘電体
層の残留分極に比例した電圧が液晶に印加されるため、
強誘電体層14の残留分極をポリイミド中のBaTiO3の含有
率で制御できることは、液晶に印加される電界が強誘電
体層の材料側から制御可能であることを示している。こ
れらはアクティブマトリクス装置の設計の自由度を大き
く広げる共に、制御ディスプレイの利用分野、範囲拡大
に極めて有効である。
無色透明な強誘電体に染料を添加したものや、無色透
明でない強誘電体材料を強誘電体層14として用いても良
い。無色透明でない強誘電体層を用いると、強誘電体層
のピンホールなどが外観検査で発見できる。強誘電体層
14は、アクティブ素子の能動層として作用するため、ピ
ンホールなどの欠陥はアクティブマトリクス基板、さら
にはアクティブマトリクス装置の歩留まりに大きく関わ
る。外観検査でピンホールが発見できると、歩留まり向
上に大きな効果があるのと同時に、不良に早期に発見で
き、その後の工程を省くことができる。そのため、無色
透明でない強誘電体層を用いることにより、高歩留まり
で安価なアクティブマトリクス装置を提供することがで
きる。
明でない強誘電体材料を強誘電体層14として用いても良
い。無色透明でない強誘電体層を用いると、強誘電体層
のピンホールなどが外観検査で発見できる。強誘電体層
14は、アクティブ素子の能動層として作用するため、ピ
ンホールなどの欠陥はアクティブマトリクス基板、さら
にはアクティブマトリクス装置の歩留まりに大きく関わ
る。外観検査でピンホールが発見できると、歩留まり向
上に大きな効果があるのと同時に、不良に早期に発見で
き、その後の工程を省くことができる。そのため、無色
透明でない強誘電体層を用いることにより、高歩留まり
で安価なアクティブマトリクス装置を提供することがで
きる。
強誘電体に添加する材料としては、古代紫,クルクミ
ン,アリザリン,カルタミン,カルミン酸,コチニー
ル,インジゴなどの天然染料、アニリン,ナフタリン,
アントラセンなどの合成染料、直接染料、塩基性染料、
媒染染料、建染染料、硫化染料、酸化染料、冷染染料な
どが用いられる。また、染料以外のもので強誘電体層14
を無色透明でない状態にするものを添加しても良い。
ン,アリザリン,カルタミン,カルミン酸,コチニー
ル,インジゴなどの天然染料、アニリン,ナフタリン,
アントラセンなどの合成染料、直接染料、塩基性染料、
媒染染料、建染染料、硫化染料、酸化染料、冷染染料な
どが用いられる。また、染料以外のもので強誘電体層14
を無色透明でない状態にするものを添加しても良い。
強誘電体層14に、ポーリンク処理を施した材料を用い
ても良い。第6図にポーリング処理前後の強誘電体層14
のヒステリシスカーブを示す。Pr 0、Pr 1はそれぞれポー
リング処理前、後の残留分極を示している。図から、ポ
ーリング処理を行うことにより残留分極が大きくなり、
かつ明確な抗電界を持つことがわかる。大きな残留分極
を持つことで液晶に印加できる電圧が大きくなり、明確
な抗電界を持つことで、アクティブマトリクスディスプ
レイのクロストークを減少させることができる。また、
ポーリング処理前の強誘電体層14では、自発分極を反転
するためにより大きな電界が必要である。大きな電界を
生じるためには、大きな電圧が必要である。そのため
に、特別な高耐圧回路が必要になったり、消費電力が増
加するという問題点が生じてくるが、ポーリング処理を
行うことで解決できる。
ても良い。第6図にポーリング処理前後の強誘電体層14
のヒステリシスカーブを示す。Pr 0、Pr 1はそれぞれポー
リング処理前、後の残留分極を示している。図から、ポ
ーリング処理を行うことにより残留分極が大きくなり、
かつ明確な抗電界を持つことがわかる。大きな残留分極
を持つことで液晶に印加できる電圧が大きくなり、明確
な抗電界を持つことで、アクティブマトリクスディスプ
レイのクロストークを減少させることができる。また、
ポーリング処理前の強誘電体層14では、自発分極を反転
するためにより大きな電界が必要である。大きな電界を
生じるためには、大きな電圧が必要である。そのため
に、特別な高耐圧回路が必要になったり、消費電力が増
加するという問題点が生じてくるが、ポーリング処理を
行うことで解決できる。
さらに、ポーリング処理を施すことにより強誘電性を
示す材料もある。このような材料を強誘電体層14として
用いる場合には、ポーリング処理が必要不可欠である。
示す材料もある。このような材料を強誘電体層14として
用いる場合には、ポーリング処理が必要不可欠である。
ポーリング処理を強誘電体層14に施すには、例えば、
第1図中の第1の電極13と第2の電極15を電極として用
い、強誘電体層14に〜400kV/cm程度の電界を80℃、1H印
加すれば良い。強誘電体層14に印加する電界は〜400kV/
cm以外でも良く、温度、電界印加時間、雰囲気は問わな
い。また、第5図中の第2の電極15と対向電極17の間に
電圧を印加してポーリング処理を行っても良い。
第1図中の第1の電極13と第2の電極15を電極として用
い、強誘電体層14に〜400kV/cm程度の電界を80℃、1H印
加すれば良い。強誘電体層14に印加する電界は〜400kV/
cm以外でも良く、温度、電界印加時間、雰囲気は問わな
い。また、第5図中の第2の電極15と対向電極17の間に
電圧を印加してポーリング処理を行っても良い。
加熱によってポーリング処理を施すこともできる。こ
の場合、熱エレクトレット法、分極反転法のいずれか片
方、あるいは両方を用いた方法がある。
の場合、熱エレクトレット法、分極反転法のいずれか片
方、あるいは両方を用いた方法がある。
強誘電体層14は、分極効果を持っているため、例えば
回転ラビングなどの表面処理を施すと液晶の配向膜とし
ても用いることができる。この場合、従来のアクティブ
マトリクス基板のように、配向膜形成のためにポリイミ
ドなどの特別な材料や工程が不要となるため、工程が簡
略化でき、高スループット、低コスト、高歩留まりでア
クティブマトリクス基板を提供することができる。
回転ラビングなどの表面処理を施すと液晶の配向膜とし
ても用いることができる。この場合、従来のアクティブ
マトリクス基板のように、配向膜形成のためにポリイミ
ドなどの特別な材料や工程が不要となるため、工程が簡
略化でき、高スループット、低コスト、高歩留まりでア
クティブマトリクス基板を提供することができる。
このように、本発明のアクティブマトリクス基板は、
特別な工程を用いて配向膜や直流電圧を遮断する絶縁膜
を形成する必要がなく、低コスト、高歩留まりで形成す
ることができる。
特別な工程を用いて配向膜や直流電圧を遮断する絶縁膜
を形成する必要がなく、低コスト、高歩留まりで形成す
ることができる。
強誘電体層14と絶縁基板12、第1の電極13、第2の電
極15との界面に、界面活性剤やシランカップリング剤な
どからなるカップリング層を設け、密着強度を増加させ
ても良い。
極15との界面に、界面活性剤やシランカップリング剤な
どからなるカップリング層を設け、密着強度を増加させ
ても良い。
対向基板上に形成する配向膜として、ポリイミドなど
の有機膜、シリコン酸化物の斜め蒸着膜を用いても良
い。
の有機膜、シリコン酸化物の斜め蒸着膜を用いても良
い。
ギャップ材はプラスチックやガラス材料を用いた円筒
形、球形のもの、あるいは貝柱が用いられる。
形、球形のもの、あるいは貝柱が用いられる。
第4図において、電気光学効果を持つ材料、すなわ
ち、EL材料、気体、エレクトロクロミック材料などの電
界によって光の透過率を変化させる材料、発光−非発光
状態を変化させる材料、色が変化する材料などを液晶F
のかわりに用いても良い。
ち、EL材料、気体、エレクトロクロミック材料などの電
界によって光の透過率を変化させる材料、発光−非発光
状態を変化させる材料、色が変化する材料などを液晶F
のかわりに用いても良い。
本例は、アクティブマトリクス装置なので、TN、ゲス
トホスト、STN、NTNなどの、液晶自身がメモリー効果を
持たない液晶、非強誘電性液晶を用いるのが特に効果的
である。
トホスト、STN、NTNなどの、液晶自身がメモリー効果を
持たない液晶、非強誘電性液晶を用いるのが特に効果的
である。
[実施例1] 第8図に、本発明の駆動方法が適用される、アクティ
ブマトリクス装置の1画素当りの等価回路を示し、1画
素あたりの基本的な動作原理を説明する。強誘電体層と
液晶の容量が直列に結ばれている。第8図(a)は、あ
るフィールドの選択期間内に強誘電体層の自発分極を反
転するのに十分な正電圧がG端子に印加され、強誘電体
層の自発分極がほとんどすべて下を向いている状態を示
している。このように、自発分極をある一方向にそろえ
ることで、書き込み動作は終了する。
ブマトリクス装置の1画素当りの等価回路を示し、1画
素あたりの基本的な動作原理を説明する。強誘電体層と
液晶の容量が直列に結ばれている。第8図(a)は、あ
るフィールドの選択期間内に強誘電体層の自発分極を反
転するのに十分な正電圧がG端子に印加され、強誘電体
層の自発分極がほとんどすべて下を向いている状態を示
している。このように、自発分極をある一方向にそろえ
ることで、書き込み動作は終了する。
この後、G端子は第8図(b)に示すようにグラウン
ド電位に保たれる。これが保持状態、すなわち非選択期
間の状態である。保持状態において、強誘電体層が保持
している電荷量は、−SF・Pr(SF:強誘電体層の面積、
Pr:強誘電体層の残留分極)と、液晶と強誘電体層間で
の自由電荷の分配量+QLCとの和である。液晶が保持し
ている電荷量QLCは、CLC・VLC(CLC:液晶の容量、
VLC:液晶に印加される電圧)である。また、強誘電体
層に印加される電圧VFと液晶に印加される電圧VLCとが
等しいことにより、 QF=−SF・Pr+QLC=CF・VF QLC=−CLC・VLC VF=VLC QLC:液晶の持つ電荷量 CLC:液晶の容量 QF :強誘電体層の持つ電荷量 CF :強誘電体層の容量 となり、〜より、 となる。
ド電位に保たれる。これが保持状態、すなわち非選択期
間の状態である。保持状態において、強誘電体層が保持
している電荷量は、−SF・Pr(SF:強誘電体層の面積、
Pr:強誘電体層の残留分極)と、液晶と強誘電体層間で
の自由電荷の分配量+QLCとの和である。液晶が保持し
ている電荷量QLCは、CLC・VLC(CLC:液晶の容量、
VLC:液晶に印加される電圧)である。また、強誘電体
層に印加される電圧VFと液晶に印加される電圧VLCとが
等しいことにより、 QF=−SF・Pr+QLC=CF・VF QLC=−CLC・VLC VF=VLC QLC:液晶の持つ電荷量 CLC:液晶の容量 QF :強誘電体層の持つ電荷量 CF :強誘電体層の容量 となり、〜より、 となる。
このように、液晶には式で示される電圧が、非選択
期間内に保持される。
期間内に保持される。
次のフィールドでは、第8図(c)に示すように、G
端子に選択期間内に負電圧が印加され、自発分極が反転
し、上を向いている状態を示している。その後の非選択
期間内では、電荷は第8図(d)のように保持され、
、、式とは逆極性の電圧、電荷が液晶と強誘電体
層に印加、保持される。
端子に選択期間内に負電圧が印加され、自発分極が反転
し、上を向いている状態を示している。その後の非選択
期間内では、電荷は第8図(d)のように保持され、
、、式とは逆極性の電圧、電荷が液晶と強誘電体
層に印加、保持される。
式より、液晶に印加される電圧VLCはPrに比例する
ので、前述したポーリング処理により強誘電体層の残留
分極Prを大きくすることは、液晶への書き込み能力の大
きいアクティブ素子を得る上で絶大な効果を有する。ま
た、先に述べたように、Prがメモリー性を有するので、
素子に起因するリーク電流は無い。よって、本願発明の
アクティブ素子を用いれば、画像が鮮明で高コントラス
トなアクティブマトリクス装置を提供することができ
る。
ので、前述したポーリング処理により強誘電体層の残留
分極Prを大きくすることは、液晶への書き込み能力の大
きいアクティブ素子を得る上で絶大な効果を有する。ま
た、先に述べたように、Prがメモリー性を有するので、
素子に起因するリーク電流は無い。よって、本願発明の
アクティブ素子を用いれば、画像が鮮明で高コントラス
トなアクティブマトリクス装置を提供することができ
る。
また、同式より、G端子に印加する電圧±VGの大きさ
を変化させ、Pr値を変化させることにより、VLCを制御
することができることがわかる。強誘電体層14が非単結
晶、特に多結晶の強誘電体で構成されている場合は、Pr
の制御は容易である。また、これは、±VGの大きさの変
化により、階調表示が可能であることを示している。
を変化させ、Pr値を変化させることにより、VLCを制御
することができることがわかる。強誘電体層14が非単結
晶、特に多結晶の強誘電体で構成されている場合は、Pr
の制御は容易である。また、これは、±VGの大きさの変
化により、階調表示が可能であることを示している。
さらに、±VGの大きさを変化させ、VLCが零、あるい
は液晶のしきい値電圧よりも小くなるようにPrの値を変
化させることにより、消去の動作が可能である。液晶へ
の書き込みと消去の状態は±VLCの大小により、任意に
制御することができる。
は液晶のしきい値電圧よりも小くなるようにPrの値を変
化させることにより、消去の動作が可能である。液晶へ
の書き込みと消去の状態は±VLCの大小により、任意に
制御することができる。
実際のアクティブマトリクス装置では、非選択期間に
第8図(a),(c)中のグラウンド端子からデータ電
圧V1が印加され、液晶には、 の外乱電位、すなわちノイズが印加される。ノイズを小
さくおさえるためには、CLC/CFが大きい方が好まし
く、少なくとも1以上、できれば10以上であることが望
ましい。
第8図(a),(c)中のグラウンド端子からデータ電
圧V1が印加され、液晶には、 の外乱電位、すなわちノイズが印加される。ノイズを小
さくおさえるためには、CLC/CFが大きい方が好まし
く、少なくとも1以上、できれば10以上であることが望
ましい。
また、選択期間内にG端子に印加される電圧±VGのう
ち、強誘電体層14には が印加される。この電圧は自発分極を反転させる、すな
わち書きこみ動作を行うためのものであるので大きい方
が望ましい。そのためにもCLC/CFは大きい方が好まし
く、少なくとも1以上、できれば10以上であることが望
ましい。
ち、強誘電体層14には が印加される。この電圧は自発分極を反転させる、すな
わち書きこみ動作を行うためのものであるので大きい方
が望ましい。そのためにもCLC/CFは大きい方が好まし
く、少なくとも1以上、できれば10以上であることが望
ましい。
第9図に、アクティブマトリクス装置の等価回路を示
す。対向基板の対向電極17はA1,A2,A3,A4として選択線
群を形成しており、第2の電極15はB1,B2,B3としてデー
タ線群を形成している。各画素は、液晶21と強誘電体層
14との直列結合より形成されている。ここで、対向電極
17をデータ線群として、第1の電極15を選択線群として
用いても良い。
す。対向基板の対向電極17はA1,A2,A3,A4として選択線
群を形成しており、第2の電極15はB1,B2,B3としてデー
タ線群を形成している。各画素は、液晶21と強誘電体層
14との直列結合より形成されている。ここで、対向電極
17をデータ線群として、第1の電極15を選択線群として
用いても良い。
第10図に、第5図に示したアクティブマトリクス装置
の駆動波形を示す。第10図と第9図のA1,A2,A3,A4およ
びB1,B2,B3はそれぞれ対応している。A1,A2,A3,A4で横
方向にデータを書き込む画素を選択し、B1,B2,B3でデー
タ電圧を各画素に送る。V0は選択電圧、V1はデータ電圧
である。CLC≫CFであれば、選択線とデータ線間に印加
される電圧はほとんどすべて強誘電体層14に印加され
る。
の駆動波形を示す。第10図と第9図のA1,A2,A3,A4およ
びB1,B2,B3はそれぞれ対応している。A1,A2,A3,A4で横
方向にデータを書き込む画素を選択し、B1,B2,B3でデー
タ電圧を各画素に送る。V0は選択電圧、V1はデータ電圧
である。CLC≫CFであれば、選択線とデータ線間に印加
される電圧はほとんどすべて強誘電体層14に印加され
る。
今、あるフィールドにおいて、A1が選択された場合を
考える。液晶21のオン、オフに対応するデータが書き込
まれる画素の強誘電体層14と液晶21の直列結合にはそれ
ぞれ、 V(ON)=V0+V1≧dF・E0 V(OFF)=V0−V1=dF・EC なる電圧が印加される。また、選択されていないライン
の両者の直列結合には、 V(非選択)=±V1 なる電圧が印加される。dFは、強誘電体層14の能動層と
して働く部分の層厚である。このとき、ONされた画素お
よびOFFの画素の強誘電体層14の自発分極は、それぞれ
第3図(b)および(d)のようになり、それぞれの残
留分極に応じた電圧が液晶に印加され、液晶はオン、オ
フ状態を取る。
考える。液晶21のオン、オフに対応するデータが書き込
まれる画素の強誘電体層14と液晶21の直列結合にはそれ
ぞれ、 V(ON)=V0+V1≧dF・E0 V(OFF)=V0−V1=dF・EC なる電圧が印加される。また、選択されていないライン
の両者の直列結合には、 V(非選択)=±V1 なる電圧が印加される。dFは、強誘電体層14の能動層と
して働く部分の層厚である。このとき、ONされた画素お
よびOFFの画素の強誘電体層14の自発分極は、それぞれ
第3図(b)および(d)のようになり、それぞれの残
留分極に応じた電圧が液晶に印加され、液晶はオン、オ
フ状態を取る。
A1の選択期間が終了すると、A2、A3の順番で順次選択
され、各画素にデータが書き込まれて行く。選択期間が
終了すると、非選択期間に入る。
され、各画素にデータが書き込まれて行く。選択期間が
終了すると、非選択期間に入る。
1フィールド期間が経過し、再びA1を選択する時に
は、オン、オフに対応する画素の強誘電体層14には、 V(ON)=−V0−V1≦−dF・E0 V(OFF)=−V0+V1≦−dF・EC なる電圧が印加され、選択されていないラインの強誘
電体層には、 V(非選択)=±V1 なる電圧が印加される。このとき、ONされた画素および
OFFの画素の強誘電体層の自発分極は、それぞれ第3図
(c)および(d)のようになり、それぞれの残留分極
に応じた電界が液晶に印加され、液晶はオン、オフの状
態を取り、2フィールド周期の交流駆動が行われる。
は、オン、オフに対応する画素の強誘電体層14には、 V(ON)=−V0−V1≦−dF・E0 V(OFF)=−V0+V1≦−dF・EC なる電圧が印加され、選択されていないラインの強誘
電体層には、 V(非選択)=±V1 なる電圧が印加される。このとき、ONされた画素および
OFFの画素の強誘電体層の自発分極は、それぞれ第3図
(c)および(d)のようになり、それぞれの残留分極
に応じた電界が液晶に印加され、液晶はオン、オフの状
態を取り、2フィールド周期の交流駆動が行われる。
〜式より、V(ON),V(OFF)は、第3図のE0、E
Cと、 |V(ON) |≧dF・E0 |V(OFF) |≧dF・EC なる関係を有しているが、V(OFF)の電圧値は必ずし
もdF・ECである必要はなく、液晶の光透過率がdF・ECを
印加したときのものと大差なければ、それ以外の電圧値
でも良い。
Cと、 |V(ON) |≧dF・E0 |V(OFF) |≧dF・EC なる関係を有しているが、V(OFF)の電圧値は必ずし
もdF・ECである必要はなく、液晶の光透過率がdF・ECを
印加したときのものと大差なければ、それ以外の電圧値
でも良い。
本発明のアクティブマトリクス装置の駆動方法は、選
択期間内に強誘電体層に印加される電圧が、V(ON),V
(OFF)のどちらの状態においてもdF・ECよりも大き
い、すなわち、 を満足することを特徴とする。
択期間内に強誘電体層に印加される電圧が、V(ON),V
(OFF)のどちらの状態においてもdF・ECよりも大き
い、すなわち、 を満足することを特徴とする。
ここで、V(ON)、V(OFF)の値は、具体的に次の
ようにして決定すれば良い。
ようにして決定すれば良い。
第11図は、前記共重合体中の電気変位Dの時間変化δ
D/δlog(t)の、印加電界強度依存性を示したもので
ある。ここでδD/δlog(t)の各ピークは、ピークを
持つ時間において、自発分極が約半分反転したことを示
しており、各ピークの右側のすそに相当する時間は、そ
の時間において自発分極がほぼ完全に反転したことを示
している。ここで、選択期間の長さとδD/δlog(t)
のグラフのピーク位置が一致するようにV(OFF)の値
を、また、選択期間の時間長さとδD/δlog(t)のグ
ラフの右側のすそが一致するようにV(ON)の値を決定
すればよい。このようにして決定したV(ON)を強誘電
体層14に印加すると、自発分極は選択期間内にほとんど
すべて反転し、式で決まる電圧が液晶に印加され、デ
ータの書き込みが行われる。また、このようにして決定
したV(OFF)を強誘電体層14に印加すると、選択期間
内に自発分極が約半分だけ反転し、強誘電体層中の自発
分極はV(ON)で決まるそれより小さくなり、V(ON)
のときよりも小さな電圧が液晶に印加される。
D/δlog(t)の、印加電界強度依存性を示したもので
ある。ここでδD/δlog(t)の各ピークは、ピークを
持つ時間において、自発分極が約半分反転したことを示
しており、各ピークの右側のすそに相当する時間は、そ
の時間において自発分極がほぼ完全に反転したことを示
している。ここで、選択期間の長さとδD/δlog(t)
のグラフのピーク位置が一致するようにV(OFF)の値
を、また、選択期間の時間長さとδD/δlog(t)のグ
ラフの右側のすそが一致するようにV(ON)の値を決定
すればよい。このようにして決定したV(ON)を強誘電
体層14に印加すると、自発分極は選択期間内にほとんど
すべて反転し、式で決まる電圧が液晶に印加され、デ
ータの書き込みが行われる。また、このようにして決定
したV(OFF)を強誘電体層14に印加すると、選択期間
内に自発分極が約半分だけ反転し、強誘電体層中の自発
分極はV(ON)で決まるそれより小さくなり、V(ON)
のときよりも小さな電圧が液晶に印加される。
データの消去は自発分極の反転がちょうど半分でなく
ても可能であり、V(消去)をδD/δlog(τ)のピー
クに必ずしも合わせる必要はない。
ても可能であり、V(消去)をδD/δlog(τ)のピー
クに必ずしも合わせる必要はない。
非選択期間、すなわち保持期間には強誘電体層に±V1
が印加されるが、±V1は、1フィールド期間で自発分極
の反転が生じないような値を第11図より選べば良い。す
なわち、±V1印加時の自発分極の反転速度が、1フィー
ルド期間より遅ければよい。
が印加されるが、±V1は、1フィールド期間で自発分極
の反転が生じないような値を第11図より選べば良い。す
なわち、±V1印加時の自発分極の反転速度が、1フィー
ルド期間より遅ければよい。
また、階調表示は、データ電圧V1よりも小さいデータ
電圧V2を用い、次のようにして行うことができる。
電圧V2を用い、次のようにして行うことができる。
階調表示用の選択時の電圧V(階調)は、 |V(階調)|=|V0+V2|<|V(ON)| |V(階調)|=|V0−V2|>|V(OFF)| となり、選択期間内における自発分極の反転量はV(O
N)の時よりも少なく、V(OFF)の時よりは多くなる。
このときの残留分極Prは、V(ON)とV(OFF)を印加
した時のPrの間の値を取る。液晶に印加される電圧VLC
はPrに比例するので、Prに応じて電圧VLCを印加するこ
とができる。よって、V2の電位の種類数と同じ数だけ階
調表示ができる。
N)の時よりも少なく、V(OFF)の時よりは多くなる。
このときの残留分極Prは、V(ON)とV(OFF)を印加
した時のPrの間の値を取る。液晶に印加される電圧VLC
はPrに比例するので、Prに応じて電圧VLCを印加するこ
とができる。よって、V2の電位の種類数と同じ数だけ階
調表示ができる。
選択期間内にV(ON)とV(OFF)のどちらか片方だ
けを印加するのではなく、両者を印加し、両者の印加時
間配分を変えることでも階調表示は可能である。
けを印加するのではなく、両者を印加し、両者の印加時
間配分を変えることでも階調表示は可能である。
また、第10図に示すように、1フィールド毎にコモン
の電位α1、α2をV0−V1だけ変化させると、用いる最
大電圧はV0+V1となり、最大電圧を下げることができ
る。この場合、特別な高耐圧回路を用いる必要がなく、
安価な汎用の回路部品を用いることができるため、安価
なにアクティブマトリクス装置を提供できる。またこの
際、コモンの電圧α1、α2の差は必ずしもV0−V1であ
る必要はない。
の電位α1、α2をV0−V1だけ変化させると、用いる最
大電圧はV0+V1となり、最大電圧を下げることができ
る。この場合、特別な高耐圧回路を用いる必要がなく、
安価な汎用の回路部品を用いることができるため、安価
なにアクティブマトリクス装置を提供できる。またこの
際、コモンの電圧α1、α2の差は必ずしもV0−V1であ
る必要はない。
第10図においては、1フィールド毎にコマン電位
α1、α2を変化させているが、1選択期間毎に変化さ
せたり、あるいは複数の選択期間毎にコモン電位を変化
させたりして、1フィールド内の1画面において液晶21
に書き込まれる電圧の極性が異なる画素が存在するよう
にしても良い。
α1、α2を変化させているが、1選択期間毎に変化さ
せたり、あるいは複数の選択期間毎にコモン電位を変化
させたりして、1フィールド内の1画面において液晶21
に書き込まれる電圧の極性が異なる画素が存在するよう
にしても良い。
さらに、本発明のアクティブマトリクス装置の駆動方
法を第12図、第13図を用いて以下に説明する。VDFとTrF
Eの共重合体の自発分極の反転速度τSは、ポーリング
処理後、電圧無印加の状態で放っておくと、経過時間tw
に対し、第12図のような変化を示す。すなわち、τSは
twと共に増大し、τSが選択期間よりも長くなると、ア
クティブマトリクス装置として機能しなくなる。例え
ば、走査線数400本を仮定し、第12図を用いて見積って
みると、選択期間は、1フィールド期間(−16.7msec)
を走査線数で割った時間にほぼ等しく、約40μsecとな
る。第13図より、twが約5分のときτSが40μsecにな
る。従って、ポーリング処理後5分経過すると、アクテ
ィブマトリクス装置として機能しなくなってしまう。た
だし、ポーリング処理後に電圧を印加し続けると、τS
の増加現象は無い。
法を第12図、第13図を用いて以下に説明する。VDFとTrF
Eの共重合体の自発分極の反転速度τSは、ポーリング
処理後、電圧無印加の状態で放っておくと、経過時間tw
に対し、第12図のような変化を示す。すなわち、τSは
twと共に増大し、τSが選択期間よりも長くなると、ア
クティブマトリクス装置として機能しなくなる。例え
ば、走査線数400本を仮定し、第12図を用いて見積って
みると、選択期間は、1フィールド期間(−16.7msec)
を走査線数で割った時間にほぼ等しく、約40μsecとな
る。第13図より、twが約5分のときτSが40μsecにな
る。従って、ポーリング処理後5分経過すると、アクテ
ィブマトリクス装置として機能しなくなってしまう。た
だし、ポーリング処理後に電圧を印加し続けると、τS
の増加現象は無い。
第13図に示すように、表示動作開始直前に初期化期間
を設けることできれらの問題は解決できる。初期化期間
中に、すべての画素に±(V0+V1)なる電圧が印加さ
れ、電界によるポーリング処理が行われる。ここで、V0
+V1は、強誘電体層に抗電界ECよりも大きな電界が印加
されるように選ばれる。抗電界以上の電界印加により自
発分極の反転が行われるため、効率的なポーリング処理
が行われる。このように、抗電界以上の電界を表示動作
開始の直前に強誘電体層に印加し、ポーリング処理直後
の状態にもどすことにより、τSの経時変化による増大
による表示画像品質の低下がなく、常に鮮明で高コント
ラストな表示画像を得ることができる。
を設けることできれらの問題は解決できる。初期化期間
中に、すべての画素に±(V0+V1)なる電圧が印加さ
れ、電界によるポーリング処理が行われる。ここで、V0
+V1は、強誘電体層に抗電界ECよりも大きな電界が印加
されるように選ばれる。抗電界以上の電界印加により自
発分極の反転が行われるため、効率的なポーリング処理
が行われる。このように、抗電界以上の電界を表示動作
開始の直前に強誘電体層に印加し、ポーリング処理直後
の状態にもどすことにより、τSの経時変化による増大
による表示画像品質の低下がなく、常に鮮明で高コント
ラストな表示画像を得ることができる。
第13図において初期化期間に印加される電圧は、±
(V0+V1)に限られるものではない。また、初期化期間
は、強誘電体層が最初のポーリング処理直後の状態にほ
ぼ回復するまで行われるものであり、特に時間的な制約
はない。さらに、ここでは初期化期間中に±(V0+V1)
の電圧を正負1サイクル分印加したが、印加電圧のサイ
クル数は何回でも良く、1回に限られるものではない。
初期化期間内に走査線、データ線に印加する電圧の絶対
値は|V0+V1|のように、1つの値である必要はなく、
2つ以上の値を用いたり、時間に対して変化する電圧値
を用いても良い。
(V0+V1)に限られるものではない。また、初期化期間
は、強誘電体層が最初のポーリング処理直後の状態にほ
ぼ回復するまで行われるものであり、特に時間的な制約
はない。さらに、ここでは初期化期間中に±(V0+V1)
の電圧を正負1サイクル分印加したが、印加電圧のサイ
クル数は何回でも良く、1回に限られるものではない。
初期化期間内に走査線、データ線に印加する電圧の絶対
値は|V0+V1|のように、1つの値である必要はなく、
2つ以上の値を用いたり、時間に対して変化する電圧値
を用いても良い。
[参考例2] 第7図に、本発明の第2の参考例を示す。第7図
(b)は上視図、同図(a)挾、同図(b)のA−Bに
おける断面図である。第1図に示したアクティブマトリ
クス基板上に、SiO2からなる保護膜18と、ポリイミドか
らなる配向膜19が設けられている。
(b)は上視図、同図(a)挾、同図(b)のA−Bに
おける断面図である。第1図に示したアクティブマトリ
クス基板上に、SiO2からなる保護膜18と、ポリイミドか
らなる配向膜19が設けられている。
強誘電体層14として用いられているVDFとTrFEの共重
合体は有機物であるため、配向膜19として用いられるポ
リイミドの溶剤(通常、α−ブチルラクトン、N,N−ジ
メチルアセトアミド)に溶けるため、保護膜18がない
と、配向膜19形成時に強誘電体層14が溶出し、消失して
しまう。SiO2は前記ポリイミドの溶剤に不溶なため、Si
O2からなる保護膜18を用いれば、強誘電体層14の溶出、
消失を防ぐことができる。
合体は有機物であるため、配向膜19として用いられるポ
リイミドの溶剤(通常、α−ブチルラクトン、N,N−ジ
メチルアセトアミド)に溶けるため、保護膜18がない
と、配向膜19形成時に強誘電体層14が溶出し、消失して
しまう。SiO2は前記ポリイミドの溶剤に不溶なため、Si
O2からなる保護膜18を用いれば、強誘電体層14の溶出、
消失を防ぐことができる。
保護膜18の材料は、SiO2に限る必要はなく、SiNX、Si
ON、Siなど無機材料、テフロンなどの有機材料、セラッ
ク、ガラスなどを用いても良い。またその形成法は、ス
パッタ法、蒸着、スピンコート法、CVD法、ロールコー
ト法、ディッピング法、印刷法、塗布法などがある。ま
た、ケイ素化合物〔RnSi(OH)4-n〕をアルコール、エス
テルなどの有機溶剤に溶解したものを塗布後、加熱して
SiO2膜を形成する方法は、大面積に容易に均一なSiO2膜
が形成されるため、大面積の平面ディスプレイ用のアク
ティブ素子形成法として、特に有効である。
ON、Siなど無機材料、テフロンなどの有機材料、セラッ
ク、ガラスなどを用いても良い。またその形成法は、ス
パッタ法、蒸着、スピンコート法、CVD法、ロールコー
ト法、ディッピング法、印刷法、塗布法などがある。ま
た、ケイ素化合物〔RnSi(OH)4-n〕をアルコール、エス
テルなどの有機溶剤に溶解したものを塗布後、加熱して
SiO2膜を形成する方法は、大面積に容易に均一なSiO2膜
が形成されるため、大面積の平面ディスプレイ用のアク
ティブ素子形成法として、特に有効である。
また、配向膜19の材料は、ポリイミドに限る必要はな
く、SiO2の斜め蒸着膜、他の有機材料を用いても良い。
く、SiO2の斜め蒸着膜、他の有機材料を用いても良い。
[参考例3] 第14図に、本発明の第3の参考例を示す。第14図
(b)は上視図、同図(a)は、同図(b)のA−Bに
おける断面図である。
(b)は上視図、同図(a)は、同図(b)のA−Bに
おける断面図である。
ガラス基板からなる絶縁基板12上にCrからなる第1の
電極13が、第1の電極13上にVDFとTrFEとの共重合体か
らなる強誘電体層14が設けられており、さらに強誘電体
層14上にITOからなる第2の電極15が設けられている。
第1の電極13と第2の電極15でサンドイッチ状にはさま
れた強誘電体層14がアクティブ素子の能動層として働
く。この構造だと、画素電極を構成する第2の電極15上
に強誘電体層14が存在しないため、液晶に効率よく電圧
を印加することができる。
電極13が、第1の電極13上にVDFとTrFEとの共重合体か
らなる強誘電体層14が設けられており、さらに強誘電体
層14上にITOからなる第2の電極15が設けられている。
第1の電極13と第2の電極15でサンドイッチ状にはさま
れた強誘電体層14がアクティブ素子の能動層として働
く。この構造だと、画素電極を構成する第2の電極15上
に強誘電体層14が存在しないため、液晶に効率よく電圧
を印加することができる。
[参考例4] 第15図に、本発明の第4の参考例を示す。第15図
(b)は上視図、同図(a)は同図(b)中A−Bにお
ける断面図である。
(b)は上視図、同図(a)は同図(b)中A−Bにお
ける断面図である。
ガラス基板からなる絶縁基板12上にITOからなる第1
の電極13が設けられており、第1の電極13上にVDFとTrF
Eとの共重合体からなる強誘電体層14とCrからなる第2
の電極15が同一形状で設けられている。第1の電極13と
第2の電極15にサンドイッチ状にはさまれた部分の強誘
電体層14が、アクティブ素子の能動層として働く。
の電極13が設けられており、第1の電極13上にVDFとTrF
Eとの共重合体からなる強誘電体層14とCrからなる第2
の電極15が同一形状で設けられている。第1の電極13と
第2の電極15にサンドイッチ状にはさまれた部分の強誘
電体層14が、アクティブ素子の能動層として働く。
第15図に示したアクティブ素子及びアクティブマトリ
クス基板を第1図に示したアクティブ素子及びアクティ
ブマトリクス基板の代わりに用い、第4,5図に示したア
クティブマトリクス装置を構成した場合は、次のような
効果が生じる。第15図において、画素電極は、強誘電体
層14と接しない領域の第1の電極13によって構成され
る。画素電極の上下に強誘電体層14が存在しないため、
液晶パネルを透過する光の透過光量変化は、液晶の電気
光学効果だけで決まる。強誘電体層14による透過光量変
化がないのでコントラストが高く、鮮明な画像が得られ
る。
クス基板を第1図に示したアクティブ素子及びアクティ
ブマトリクス基板の代わりに用い、第4,5図に示したア
クティブマトリクス装置を構成した場合は、次のような
効果が生じる。第15図において、画素電極は、強誘電体
層14と接しない領域の第1の電極13によって構成され
る。画素電極の上下に強誘電体層14が存在しないため、
液晶パネルを透過する光の透過光量変化は、液晶の電気
光学効果だけで決まる。強誘電体層14による透過光量変
化がないのでコントラストが高く、鮮明な画像が得られ
る。
[実施例2] 第16図に、本発明のアクティブマトリクス装置を構成
するアクティブマトリクス基板の実施例を示す。第16図
(b)はアクティブ素子部周辺の上視図、同図(a)
は、同図(b)A−Bにおける断面図である。
するアクティブマトリクス基板の実施例を示す。第16図
(b)はアクティブ素子部周辺の上視図、同図(a)
は、同図(b)A−Bにおける断面図である。
ガラス基板からなる絶縁基板12上に、VDFとTrFEとの
共重合体からなる島状の強誘電体層14と、強誘電体層14
上にCrからなる第1の電極13が設けられており、強誘電
体層14の一部を被覆するようにITOからなる第2の電極1
5が設けられている。すなわち、第1の電極13、第2の
電極15を連結するように強誘電体層14が設けられてい
る。
共重合体からなる島状の強誘電体層14と、強誘電体層14
上にCrからなる第1の電極13が設けられており、強誘電
体層14の一部を被覆するようにITOからなる第2の電極1
5が設けられている。すなわち、第1の電極13、第2の
電極15を連結するように強誘電体層14が設けられてい
る。
このような構造だと、第1の電極13及び第2の電極15
が上下方向に重なっていないため、強誘電体層14の欠陥
により2つの電極がショートすることがない。従って、
ショートによるアクティブ素子の欠陥、すなちわ画素欠
陥を原理的に除去することができる。これは、鮮明で高
品位な表示品質を与えることに関し、絶大な効果を有す
る。
が上下方向に重なっていないため、強誘電体層14の欠陥
により2つの電極がショートすることがない。従って、
ショートによるアクティブ素子の欠陥、すなちわ画素欠
陥を原理的に除去することができる。これは、鮮明で高
品位な表示品質を与えることに関し、絶大な効果を有す
る。
[実施例3] 第16図と類似の構成として、第17図に、本発明のアク
ティブマトリクス装置を構成するアクティブマトリクス
基板の実施例を示す。第17図(b)はアクティブ素子部
周辺の上視図、同図(a)は、同図(b)のA−Bにお
ける断面図である。
ティブマトリクス装置を構成するアクティブマトリクス
基板の実施例を示す。第17図(b)はアクティブ素子部
周辺の上視図、同図(a)は、同図(b)のA−Bにお
ける断面図である。
ガラス基板からなる絶縁基板12上に、Crからなる第1
の電極13とITOからなる第2の電極15が設けられてお
り、VDFとTrFEとの共重合体からなる島状の強誘電体層1
4が、第1の電極13及び第2の電極15を連結するように
設けられている。
の電極13とITOからなる第2の電極15が設けられてお
り、VDFとTrFEとの共重合体からなる島状の強誘電体層1
4が、第1の電極13及び第2の電極15を連結するように
設けられている。
第16,17図に示したアクティブ素子及びアクティブマ
トリクス基板を形成する場合、第1の電極13及び第2の
電極15に異なる材料を用いると3回のフォト工程が必要
であるが、同じ材料を用いると2回のフォト工程で済
む。
トリクス基板を形成する場合、第1の電極13及び第2の
電極15に異なる材料を用いると3回のフォト工程が必要
であるが、同じ材料を用いると2回のフォト工程で済
む。
第16,17図に示すアクティブ素子は、絶縁基板12と平
行方向に設けられているため、層厚が大きく、従って小
さな容量を持つ。今、第16,17図中に示したアクティブ
素子部分のパラメータW,L,dF,強誘電体層の比誘電率ε
F、及び、画素部分のパラメータx,y,液晶の層厚d,液晶
の比誘電率εLCを、それぞれ、W=10μm,L=1μm,dF
=10μm,εF=10、及び、x=90μm,y=100μm,d=7
μm,εLC=10とすると、アクティブ素子の容量CFと画素
の容量CLCの比は、 となり、CF≪CLCである。そのため、強誘電体層と画素
の直列接続に印加された電圧は、ほとんど強誘電体層に
印加されることになる。本発明のアクティブ素子は、強
誘電体層14の自発分極の配列電界で制御することによっ
て動作するので、CF≪CLCなる条件は、電極電圧の低
下、スイッチングスピードの高速化またはクロストーク
の低減などに有効であり、鮮明で高コントラストの表示
を得るのに絶大な効果を有する。
行方向に設けられているため、層厚が大きく、従って小
さな容量を持つ。今、第16,17図中に示したアクティブ
素子部分のパラメータW,L,dF,強誘電体層の比誘電率ε
F、及び、画素部分のパラメータx,y,液晶の層厚d,液晶
の比誘電率εLCを、それぞれ、W=10μm,L=1μm,dF
=10μm,εF=10、及び、x=90μm,y=100μm,d=7
μm,εLC=10とすると、アクティブ素子の容量CFと画素
の容量CLCの比は、 となり、CF≪CLCである。そのため、強誘電体層と画素
の直列接続に印加された電圧は、ほとんど強誘電体層に
印加されることになる。本発明のアクティブ素子は、強
誘電体層14の自発分極の配列電界で制御することによっ
て動作するので、CF≪CLCなる条件は、電極電圧の低
下、スイッチングスピードの高速化またはクロストーク
の低減などに有効であり、鮮明で高コントラストの表示
を得るのに絶大な効果を有する。
[実施例4] 第18図に、本発明のアクティブマトリクス装置を構成
するアクティブマトリクス基板の実施例を示す。第18図
(b)はアクティブ素子部周辺の上視図であり、同図
(a)は、同図(b)のA−Bにおける断面図である。
するアクティブマトリクス基板の実施例を示す。第18図
(b)はアクティブ素子部周辺の上視図であり、同図
(a)は、同図(b)のA−Bにおける断面図である。
ガラス基板からなる絶縁基板12上に、VDFとTrFEとの
共重合体からなる強誘電体層14が設けられており、強誘
電体層14上にCrからなる第1の電極13とITOからなる第
2の電極15が設けられている。第1の電極13と第2の電
極15間の強誘電体層14が能動層として働く。
共重合体からなる強誘電体層14が設けられており、強誘
電体層14上にCrからなる第1の電極13とITOからなる第
2の電極15が設けられている。第1の電極13と第2の電
極15間の強誘電体層14が能動層として働く。
[実施例5] 第18図と類似の構成として、第19図に、本発明のアク
ティブマトリクス装置を構成するアクティブマトリクス
基板の実施例を示す。第19図(b)はアクティブ素子部
周辺の上視図であり、同図(a)は、同図(b)のA−
Bにおける断面図である。ガラス基板からなる絶縁基板
12上に、Crからなる第1の電極13とITOからなる第2の
電極15が設けられている。第1の電極13と第2の電極15
上に、VDFとTrFEとの共重合体からなる強誘電体層14が
設けられている。この構成であれば、第1の電極13及び
第2の電極15形成後に強誘電体層14を形成するため、強
誘電体層14には何ら損傷が起こらない。
ティブマトリクス装置を構成するアクティブマトリクス
基板の実施例を示す。第19図(b)はアクティブ素子部
周辺の上視図であり、同図(a)は、同図(b)のA−
Bにおける断面図である。ガラス基板からなる絶縁基板
12上に、Crからなる第1の電極13とITOからなる第2の
電極15が設けられている。第1の電極13と第2の電極15
上に、VDFとTrFEとの共重合体からなる強誘電体層14が
設けられている。この構成であれば、第1の電極13及び
第2の電極15形成後に強誘電体層14を形成するため、強
誘電体層14には何ら損傷が起こらない。
第17,18図に示したアクティブ素子及びアクティブマ
トリクス基板を形成する場合、第1の電極13、第2の電
極15に同じ材料を用い、同じ工程で形成すると、フォト
工程は1回で済む。
トリクス基板を形成する場合、第1の電極13、第2の電
極15に同じ材料を用い、同じ工程で形成すると、フォト
工程は1回で済む。
第17,18図に示したアクティブ素子においても、第15,
16図に示したアクティブ素子と同様に、第1の電極13と
第2の電極15が上下方向で重なっていないため、ショー
トによる欠陥は生じない。
16図に示したアクティブ素子と同様に、第1の電極13と
第2の電極15が上下方向で重なっていないため、ショー
トによる欠陥は生じない。
また、第17,18図に示したアクティブ素子は、絶縁基
板12と平行方向に強誘電体層14を用いるため、第15,16
図に示したアクティブ素子と同様に、層厚が大きく、従
って小さい容量を持つ。
板12と平行方向に強誘電体層14を用いるため、第15,16
図に示したアクティブ素子と同様に、層厚が大きく、従
って小さい容量を持つ。
第20図に、第17,18図に示したアクティブマトリクス
基板を用いた、本発明のアクティブマトリクス装置の実
施例の一部の上視図を示す。ガラス基板上にVDFとTrFE
との共重合体からなる強誘電体層14、Crからなる第1の
電極13、ITOからなる第2の電極15が形成されたアクテ
ィブマトリクス基板と、ガラス基板上にITOからなる対
向電極17が形成された対向基板の間に液晶を保持してお
り、基板、対向基板の各電極から構成される画素がマト
リックス状に配置されている。
基板を用いた、本発明のアクティブマトリクス装置の実
施例の一部の上視図を示す。ガラス基板上にVDFとTrFE
との共重合体からなる強誘電体層14、Crからなる第1の
電極13、ITOからなる第2の電極15が形成されたアクテ
ィブマトリクス基板と、ガラス基板上にITOからなる対
向電極17が形成された対向基板の間に液晶を保持してお
り、基板、対向基板の各電極から構成される画素がマト
リックス状に配置されている。
第20図において、a>t,b>tであり、a,bにおける自
発分極の反転は生じないように設けられているので、
縦、横方向のクロストークは生じない。
発分極の反転は生じないように設けられているので、
縦、横方向のクロストークは生じない。
[実施例6] 第21図に、本発明のアクティブマトリクス装置を構成
するアクティブマトリクス基板の実施例を示す。第21図
(b)はアクティブ素子部周辺の上視図であり、同図
(a)は、同図(b)のA−Bにおける断面図である。
するアクティブマトリクス基板の実施例を示す。第21図
(b)はアクティブ素子部周辺の上視図であり、同図
(a)は、同図(b)のA−Bにおける断面図である。
ガラス基板からなる絶縁基板12上にVDFとTrFEとの共
重合体からなる強誘電体層14が設けられており、強誘電
体層14上にCrからなる第1の電極13とITOからなる第2
の電極15が設けられている。第1の電極13の一部が第2
の電極15の方向へ突出しており、この突出部と第2の電
極15間の強誘電体層14がアクティブ素子の能動層として
働く。このような構成にすると、アクティブ素子の容量
は実質的に小さくなる。第21図(b)において、能動層
の層厚tと非能動層の層厚t2はt2>tなる関係を有す
る。そのため、第18、19図に示したような、第1の電極
13と第2の電極15間の強誘電体層14がすべて能動層とし
て働くような構成よりも、強誘電体層14の容量は小さく
なる。
重合体からなる強誘電体層14が設けられており、強誘電
体層14上にCrからなる第1の電極13とITOからなる第2
の電極15が設けられている。第1の電極13の一部が第2
の電極15の方向へ突出しており、この突出部と第2の電
極15間の強誘電体層14がアクティブ素子の能動層として
働く。このような構成にすると、アクティブ素子の容量
は実質的に小さくなる。第21図(b)において、能動層
の層厚tと非能動層の層厚t2はt2>tなる関係を有す
る。そのため、第18、19図に示したような、第1の電極
13と第2の電極15間の強誘電体層14がすべて能動層とし
て働くような構成よりも、強誘電体層14の容量は小さく
なる。
また、第19図に示したアクティブ素子の第1の電極13
に突出部を形成して、本実施例のような構成にしてもよ
い。
に突出部を形成して、本実施例のような構成にしてもよ
い。
[実施例7] 第23図に、本発明のアクティブマトリクス装置を構成
するアクティブマトリクス基板の実施例を示す。第23図
(b)はアクティブ素子部周辺の上視図であり、同図
(a)は、同図(b)のA−Bにおける断面図である。
するアクティブマトリクス基板の実施例を示す。第23図
(b)はアクティブ素子部周辺の上視図であり、同図
(a)は、同図(b)のA−Bにおける断面図である。
ガラス基板からなる絶縁基板12上にITOからなる第1
の電極13、第2の電極15、前記第1の電極13及び第2の
電極15上にVDFとTrFEとの共重合体からなる強誘電体層1
4、前記強誘電体層14中に設けられたコンタクトホール
を介して前記第1の電極13と接続するようにCrからなる
導電体層20が設けられている。
の電極13、第2の電極15、前記第1の電極13及び第2の
電極15上にVDFとTrFEとの共重合体からなる強誘電体層1
4、前記強誘電体層14中に設けられたコンタクトホール
を介して前記第1の電極13と接続するようにCrからなる
導電体層20が設けられている。
第23図において、絶縁基板12上に導電体層20、強誘電
体層14、第1の電極13及び第2の電極15の順序で、すな
わち、第1の電極13及び第2の電極15と導電体層15の位
置関係を逆にして構成しても良い。
体層14、第1の電極13及び第2の電極15の順序で、すな
わち、第1の電極13及び第2の電極15と導電体層15の位
置関係を逆にして構成しても良い。
[実施例8] 第24図に、本発明のアクティブマトリクス装置を構成
するアクティブマトリクス基板の実施例を示す。第24図
(b)はアクティブ素子部周辺の上視図であり、同図
(a)は、同図(b)のA−Bにおける断面図である。
するアクティブマトリクス基板の実施例を示す。第24図
(b)はアクティブ素子部周辺の上視図であり、同図
(a)は、同図(b)のA−Bにおける断面図である。
ガラス基板からなる絶縁基板12上にITOからなる第1
の電極13及び第2の電極15、前記第1の電極13及び第2
の電極15上にVDFとTrFEとの共重合体からなる強誘電体
層14、前記強誘電体層14中に設けられたコンタクトホー
ルを介して前記第1の電極13と接続するようにCrからな
る導電体層20が設けられている。第24図に示すアクティ
ブ素子においては、第1の電極13が、導電体層20と広い
面積のコンタクトホールを介して接続された2層構造と
なっているため、配線抵抗の低減が実現できる。
の電極13及び第2の電極15、前記第1の電極13及び第2
の電極15上にVDFとTrFEとの共重合体からなる強誘電体
層14、前記強誘電体層14中に設けられたコンタクトホー
ルを介して前記第1の電極13と接続するようにCrからな
る導電体層20が設けられている。第24図に示すアクティ
ブ素子においては、第1の電極13が、導電体層20と広い
面積のコンタクトホールを介して接続された2層構造と
なっているため、配線抵抗の低減が実現できる。
第24図に示すアクティブ素子も、第23図に示すアクテ
ィブ素子と同様に、第1の電極13及び第2の電極15と導
電体層20との位置関係を逆にして構成しても良い。
ィブ素子と同様に、第1の電極13及び第2の電極15と導
電体層20との位置関係を逆にして構成しても良い。
[実施例9] 第25図に、本発明のアクティブマトリクス装置を構成
するアクティブマトリクス基板の実施例を示す。第25図
(b)はアクティブ素子部周辺の上視図であり、同図
(a)は、同図(b)のA−Bにおける断面図である。
するアクティブマトリクス基板の実施例を示す。第25図
(b)はアクティブ素子部周辺の上視図であり、同図
(a)は、同図(b)のA−Bにおける断面図である。
ガラス基板からなる絶縁基板12上にVDFとTrFEとの共
重合体からなる強誘電体層14、前記強誘電体層14上にIT
Oからなる第1の電極13及び第2の電極15が設けられて
おり、前記第1の電極13と接するように導電体層20が設
けられている。
重合体からなる強誘電体層14、前記強誘電体層14上にIT
Oからなる第1の電極13及び第2の電極15が設けられて
おり、前記第1の電極13と接するように導電体層20が設
けられている。
本実施例のアクティブマトリクス基板において、強誘
電体層14、第1の電極13及び第2の電極15、導電体層20
は、必ずしもこの順序で形成する必要はなく、どのよう
な順序で形成しても良い。
電体層14、第1の電極13及び第2の電極15、導電体層20
は、必ずしもこの順序で形成する必要はなく、どのよう
な順序で形成しても良い。
また、本実施例の構成のうち、第1の電極13を導電体
層20の長手方向に長く形成し、導電体層20との2層構造
にすることにより、配線抵抗を低減することができる。
層20の長手方向に長く形成し、導電体層20との2層構造
にすることにより、配線抵抗を低減することができる。
第23〜25図に示したアクティブ素子の形成工程におい
て、第1の電極13と第2の電極15は同一工程で形成され
るため、第1の電極13と第2の電極15間の距離は、絶縁
基板12の伸縮、マスクの合わせ誤差などに関係なく常に
一定に保たれる。これは、第1の電極13と第2の電極15
との間に同一の電圧を印加すると、前記両電極間に存在
する強誘電体に、同一の電界が、印加されることを示し
ている。第1の電極13と第2の電極15間の距離が一定に
保たれることは、再現性良く、大面積にわたり均一なア
クティブ素子を形成するのに絶大な効果を有する。
て、第1の電極13と第2の電極15は同一工程で形成され
るため、第1の電極13と第2の電極15間の距離は、絶縁
基板12の伸縮、マスクの合わせ誤差などに関係なく常に
一定に保たれる。これは、第1の電極13と第2の電極15
との間に同一の電圧を印加すると、前記両電極間に存在
する強誘電体に、同一の電界が、印加されることを示し
ている。第1の電極13と第2の電極15間の距離が一定に
保たれることは、再現性良く、大面積にわたり均一なア
クティブ素子を形成するのに絶大な効果を有する。
第23〜25図に示したアクティブ素子では、第21図に示
したアクティブ素子と同様に、第1の電極13の突出部と
第2の電極15との間の強誘電体層14が能動層として働
く。
したアクティブ素子と同様に、第1の電極13の突出部と
第2の電極15との間の強誘電体層14が能動層として働
く。
また、第23〜25図に示した構成において、突出部を形
成しなくても良い。
成しなくても良い。
[参考例5] 第22図に、本発明の第5の参考例を示す。第22図
(b)は上視図であり、同図(a)は、同図(b)のA
−Bにおける断面図である。
(b)は上視図であり、同図(a)は、同図(b)のA
−Bにおける断面図である。
ガラス基板からなる絶縁基板12上にITOからなる電極2
2が設けられており、電極22上にVDFとTrFEとの共重合体
からなる強誘電体層14が設けられている。
2が設けられており、電極22上にVDFとTrFEとの共重合体
からなる強誘電体層14が設けられている。
本参考例のアクティブマトリクス基板を形成するため
に必要なフォト工程は1回である。電極22の面積が大き
く、面抵抗を下げる形状をしているので、電極22による
配線遅延を小さくできる。これは、表示面全体にわたっ
て均一で鮮明な表示を得るのに絶大な効果を有する。
に必要なフォト工程は1回である。電極22の面積が大き
く、面抵抗を下げる形状をしているので、電極22による
配線遅延を小さくできる。これは、表示面全体にわたっ
て均一で鮮明な表示を得るのに絶大な効果を有する。
[その他] 実施例2〜9のアクティブ素子に用いられる第1の電
極13、第2の電極15、導電体層20、電極22、絶縁基板1
2、強誘電体層14として用いられる材料、形成方法とし
て、第1図について説明したものと同じ材料、形成方法
を用いても良い。
極13、第2の電極15、導電体層20、電極22、絶縁基板1
2、強誘電体層14として用いられる材料、形成方法とし
て、第1図について説明したものと同じ材料、形成方法
を用いても良い。
第14,19,22,23,24図に示すアクティブ素子において、
強誘電体層14を配向膜として用いても良い。強誘電体層
14は液晶に印加される直流電圧をしゃ断する絶縁膜を兼
ねる。また、第1図について説明したように、強誘電体
層14の膜厚を、絶縁基板12と強誘電体層14間に設けられ
る第1の電極13、第2の電極15、導電体層20、電極22の
膜厚よりも厚くしても良い。
強誘電体層14を配向膜として用いても良い。強誘電体層
14は液晶に印加される直流電圧をしゃ断する絶縁膜を兼
ねる。また、第1図について説明したように、強誘電体
層14の膜厚を、絶縁基板12と強誘電体層14間に設けられ
る第1の電極13、第2の電極15、導電体層20、電極22の
膜厚よりも厚くしても良い。
実施例2〜9のアクティブ素子を形成したアクティブ
マトリクス基板を用いて、第20図に示したようなアクテ
ィブマトリクス装置を形成しても良い。その際、アクテ
ィブマトリクス基板上に、第7図に示したような保護膜
18、配向膜19を形成しても良い。
マトリクス基板を用いて、第20図に示したようなアクテ
ィブマトリクス装置を形成しても良い。その際、アクテ
ィブマトリクス基板上に、第7図に示したような保護膜
18、配向膜19を形成しても良い。
第1,14,15,22図に記載された構成のアクティブ素子
は、強誘電体層14の膜厚方向の長さを層厚としているた
め容量が比較的大きいが、強誘電体層14には大きな電界
が印加される。よって、第1,14,15,22図の構成は、比誘
電率が小さく、抗電界の大きい有機強誘電体材料を用い
る際に特に有効である。
は、強誘電体層14の膜厚方向の長さを層厚としているた
め容量が比較的大きいが、強誘電体層14には大きな電界
が印加される。よって、第1,14,15,22図の構成は、比誘
電率が小さく、抗電界の大きい有機強誘電体材料を用い
る際に特に有効である。
第16〜19,21,23〜25図に記載された構成のアクティブ
素子は、強誘電体層14の絶縁基板12の面内方向の長さを
層厚としているので容量が小さいが、強誘電体層14に電
界を印加しにくい。よって、第16〜19,21,23〜25図の構
成は、比誘電率が大きく、抗電界の小さい無機強誘電体
材料を用いる際に特に有効である。
素子は、強誘電体層14の絶縁基板12の面内方向の長さを
層厚としているので容量が小さいが、強誘電体層14に電
界を印加しにくい。よって、第16〜19,21,23〜25図の構
成は、比誘電率が大きく、抗電界の小さい無機強誘電体
材料を用いる際に特に有効である。
実施例2〜9に記載されたアクティブマトリクス基板
を用いたアクティブマトリクス装置においても、実施例
1に説明されたアクティブマトリクスの駆動方法が適用
できる。
を用いたアクティブマトリクス装置においても、実施例
1に説明されたアクティブマトリクスの駆動方法が適用
できる。
[発明の効果] 本発明によれば、強誘電体層を用いたアクティブマト
リクス装置の、第1の電極と第2の電極とが平面的に重
ならないため、両電極のショートによる欠陥の発生を防
止することができ、大面積のアクティブマトリクス装置
の品質を高く安定したものとすることができるという効
果を奏するものである。
リクス装置の、第1の電極と第2の電極とが平面的に重
ならないため、両電極のショートによる欠陥の発生を防
止することができ、大面積のアクティブマトリクス装置
の品質を高く安定したものとすることができるという効
果を奏するものである。
また、本発明のアクティブマトリクス装置の駆動方法
によれば、表示動作開始後に電界による強誘電体層のポ
ーリング処理が行われるため、常に鮮明で高コントラス
トな表示画像を得ることができるという効果を奏するも
のでる。
によれば、表示動作開始後に電界による強誘電体層のポ
ーリング処理が行われるため、常に鮮明で高コントラス
トな表示画像を得ることができるという効果を奏するも
のでる。
第1図は、本発明の参考例を示す上視図(a)と断面図
(b)。 第2図は、従来のアクティブ素子の断面図。 第3図は、強誘電体のヒステリシスカーブ(a)と自発
分極の配列(b)〜(d)を示す図。 第4図は、本発明の参考例を示す断面図。 第5図は、第4図に示したアクティブマトリクス装置の
一部の上視図。 第6図は、ポーリング処理前後の強誘電体のヒステリシ
スカーブを示す図。 第7図は、本発明の参考例を示す上視図(a)と断面図
(b)。 第8図は、本発明のアクティブマトリクス装置の1画素
当りの等価回路図。 第9図は、本発明のアクティブマトリクス装置の等価回
路図。 第10図は、第5図に示したアクティブマトリクス装置の
駆動波形を示す図。 第11図は、VDFとTrFEとの共重合体の電気変位Dの時間
変化δD/δlog(t)の、印加電界強度依存性を示す
図。 第12図は、VDFとTrFEとの共重合体の反転スピードとポ
ーリング処理後の経過時間との関係を示す図。 第13図は、本発明のアクティブマトリクス装置の駆動方
法を示す図。 第14図は、本発明の参考例を示す上視図(a)と断面図
(b)。 第15図は、本発明の参考例を示す上視図(a)と断面図
(b)。 第16図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第17図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第18図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第19図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第20図は、第17,18図に示したアクティブ素子を用い
た、本発明のアクティブマトリクス装置の実施例の一部
の上視図。 第21図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第22図は、本発明の参考例を示す上視図(a)と断面図
(b)。 第23図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第24図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第25図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 1……ガラス基板 2……ゲート電極 3……ゲート絶縁膜 4……ドレイン電極 5……ソース電極 6……ドレイン領域 7……画素電極 8……電極 9……ガラス基板 10……チャネルアモルファスSi 11……ソース領域 12……絶縁基板 13……第1の電極 14……強誘電体層 15……第2の電極 16……絶縁基板 17……対向電極 18……保護膜 19……配向膜 20……導電体層 21……液晶 22……電極 C……液晶 D……アクティブマトリクス基板 E……対向基板 F……液晶 G……下側基板 H……上側基板
(b)。 第2図は、従来のアクティブ素子の断面図。 第3図は、強誘電体のヒステリシスカーブ(a)と自発
分極の配列(b)〜(d)を示す図。 第4図は、本発明の参考例を示す断面図。 第5図は、第4図に示したアクティブマトリクス装置の
一部の上視図。 第6図は、ポーリング処理前後の強誘電体のヒステリシ
スカーブを示す図。 第7図は、本発明の参考例を示す上視図(a)と断面図
(b)。 第8図は、本発明のアクティブマトリクス装置の1画素
当りの等価回路図。 第9図は、本発明のアクティブマトリクス装置の等価回
路図。 第10図は、第5図に示したアクティブマトリクス装置の
駆動波形を示す図。 第11図は、VDFとTrFEとの共重合体の電気変位Dの時間
変化δD/δlog(t)の、印加電界強度依存性を示す
図。 第12図は、VDFとTrFEとの共重合体の反転スピードとポ
ーリング処理後の経過時間との関係を示す図。 第13図は、本発明のアクティブマトリクス装置の駆動方
法を示す図。 第14図は、本発明の参考例を示す上視図(a)と断面図
(b)。 第15図は、本発明の参考例を示す上視図(a)と断面図
(b)。 第16図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第17図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第18図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第19図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第20図は、第17,18図に示したアクティブ素子を用い
た、本発明のアクティブマトリクス装置の実施例の一部
の上視図。 第21図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第22図は、本発明の参考例を示す上視図(a)と断面図
(b)。 第23図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第24図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 第25図は、本発明のアクティブマトリクス装置を構成す
るアクティブ素子の実施例を示す上視図(a)と断面図
(b)。 1……ガラス基板 2……ゲート電極 3……ゲート絶縁膜 4……ドレイン電極 5……ソース電極 6……ドレイン領域 7……画素電極 8……電極 9……ガラス基板 10……チャネルアモルファスSi 11……ソース領域 12……絶縁基板 13……第1の電極 14……強誘電体層 15……第2の電極 16……絶縁基板 17……対向電極 18……保護膜 19……配向膜 20……導電体層 21……液晶 22……電極 C……液晶 D……アクティブマトリクス基板 E……対向基板 F……液晶 G……下側基板 H……上側基板
Claims (5)
- 【請求項1】アクティブマトリクス基板と、対向基板と
を備え、前記アクティブマトリクス基板と前記対向基板
との間に電気光学物質が挟持されてなるアクティブマト
リクス装置であって、 前記アクティブマトリクス基板は、基板上に、第1の電
極と、前記第1の電極と重ならないように配置される第
2の電極と、前記第1の電極及び前記第2の電極の両方
に接するように前記第1の電極及び前記第2の電極の上
面もしくは下面に配置される島状の強誘電体層とを備え
てなることを特徴とするアクティブマトリクス装置。 - 【請求項2】アクティブマトリクス基板と、対向基板と
を備え、前記アクティブマトリクス基板と前記対向基板
との間に電気光学物質が挟持されてなるアクティブマト
リクス装置であって、 前記アクティブマトリクス基板は、基板上に、ライン状
の複数の第1の電極と、前記第1の電極に重ならないよ
うに配置される複数の第2の電極と、前記第1の電極及
び前記第2の電極の上面もしくは下面に配置される強誘
電体層とを備えてなり、 前記第1の電極と前記第2の電極との近接する部分にお
ける前記第1の電極と前記第2の電極との平面的な距離
は、当該第2の電極と隣接して配置される他の第1の電
極との平面的な距離及び、当該第2の電極と隣接して配
置される他の第2の電極との平面的な距離のいずれより
も短いことを特徴とするアクティブマトリクス装置。 - 【請求項3】アクティブマトリクス基板と、対向基板と
を備え、前記アクティブマトリクス基板と前記対向基板
との間に電気光学物質が挟持されてなるアクティブマト
リクス装置であって、 前記アクティブマトリクス基板は、基板上に、第1の電
極と、前記第1の電極に重ならないように配置される第
2の電極と、前記第1の電極及び前記第2の電極の上面
もしくは下面に配置される強誘電体層と、該強誘電体層
の下面もしくは上面に配置され前記強誘電体層に設けら
れたコンタクトホールを介して前記第1の電極と接続さ
れる導電体層とを備えてなることを特徴とするアクティ
ブマトリクス装置。 - 【請求項4】アクティブマトリクス基板と、対向基板と
を備え、前記アクティブマトリクス基板と前記対向基板
との間に電気光学物質が挟持されてなるアクティブマト
リクス装置であって、 前記アクティブマトリクス基板は、基板上に、第1の電
極と、前記第1の電極に重ならないように配置される第
2の電極と、前記第1の電極及び前記第2の電極の上面
もしくは下面に配置され前記第1の電極及び前記第2の
電極の両方に接する島状の強誘電体層と、前記第1の電
極の上面もしくは下面に前記第1の電極と接するように
配置される導電体層とを備えてなることを特徴とするア
クティブマトリクス装置。 - 【請求項5】一対の基板と、前記一対の基板間に挟持さ
れた電気光学物質とを有し、一方の基板に設けられた複
数のデータ線からなるデータ線群と、他方の基板に設け
られた複数の走査線からなる走査線群と、前記データ線
と前記走査線との間に直列に接続されたアクティブ素子
及び前記電気光学物質とからなる複数の画素とを備え、
前記アクティブ素子は、第1の電極及び第2の電極と、
前記第1の電極及び前記第2の電極との間に配置される
強誘電体層とからなるアクティブマトリクス装置の駆動
方法において、 1フィールド期間内に、前記選択線に選択電圧±V0を順
次印加し、前記データ線にデータ電圧±V1を印加すると
き、前記選択電圧±V0とデータ電圧±V1の差の絶対値|
V0−V1|が、 を満足するとともに、表示動作開始後の一定期間に、前
記強誘電体層に抗電界以上の電界が印加されるような電
圧を印加することを特徴とするアクティブマトリクス装
置の駆動方法。 ただし、EC :前記強誘電体層の抗電界 dF :前記強誘電体層の層厚 CF :1画素あたりの前記強誘電体層の容量 CLC:1画素あたりの前記電気光学物質の容量 である。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14776088A JP2789602B2 (ja) | 1988-06-15 | 1988-06-15 | アクティブマトリクス装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14776088A JP2789602B2 (ja) | 1988-06-15 | 1988-06-15 | アクティブマトリクス装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH022512A JPH022512A (ja) | 1990-01-08 |
JP2789602B2 true JP2789602B2 (ja) | 1998-08-20 |
Family
ID=15437543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14776088A Expired - Fee Related JP2789602B2 (ja) | 1988-06-15 | 1988-06-15 | アクティブマトリクス装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2789602B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0643483A (ja) * | 1992-07-22 | 1994-02-18 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
JP3054520B2 (ja) * | 1993-10-06 | 2000-06-19 | シャープ株式会社 | アクティブマトリックスセルの駆動方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54155795A (en) * | 1978-05-30 | 1979-12-08 | Seiko Instr & Electronics Ltd | Electro-optical display unit |
JP2650255B2 (ja) * | 1987-04-30 | 1997-09-03 | 東レ株式会社 | 液晶素子 |
-
1988
- 1988-06-15 JP JP14776088A patent/JP2789602B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH022512A (ja) | 1990-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6261931B2 (ja) | ||
KR0138968B1 (ko) | 전기광학장치 | |
JPH08201830A (ja) | 液晶表示装置 | |
JPH052166A (ja) | 液晶装置 | |
KR100260465B1 (ko) | 액정표시장치 | |
JPS6262334A (ja) | 液晶素子 | |
JPH07191304A (ja) | 液晶電気光学装置 | |
KR100228521B1 (ko) | 강유전상 및/또는 반강유전상을 가진 액정을 이용한 액정표시소자 | |
EP0448032B1 (en) | Method of driving ferroelectric liquid crystal element and ferroelectric liquid crystal display | |
JP2789602B2 (ja) | アクティブマトリクス装置及びその駆動方法 | |
US5268777A (en) | Driving method of active matrix display having ferroelectric layer as active layer | |
US6525795B1 (en) | Liquid crystal display device | |
US6462796B1 (en) | Liquid crystal display element and manufacturing method thereof | |
US5282069A (en) | Active device and active matrix display having ferroelectric layer as active layer | |
EP0321962B1 (en) | Active matrix liquid crystal electro-optical device and method of driving it | |
JP2715415B2 (ja) | アクティブデバイス | |
JPH0412458B2 (ja) | ||
JPS60203920A (ja) | 液晶光学素子の駆動法 | |
JPH0266521A (ja) | アクティブデバイス及びアクティブマトリクスディスプレイ及びアクティブマトリクスディスプレイの駆動方法 | |
JPH09311315A (ja) | 強誘電性液晶素子および強誘電性液晶材料 | |
US5258865A (en) | Ferroelectric liquid crystal device | |
JPH0414767B2 (ja) | ||
JP3135724B2 (ja) | 液晶電気光学装置 | |
JP2505744B2 (ja) | 電極基板及び光学変調素子の製造法 | |
JP2843861B2 (ja) | 液晶電気光学装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |