JP2788866B2 - Ｕｐｃパラメータ設定機能を有するａｔｍ加入者回線収容装置 - Google Patents
Ｕｐｃパラメータ設定機能を有するａｔｍ加入者回線収容装置Info
- Publication number
- JP2788866B2 JP2788866B2 JP6922195A JP6922195A JP2788866B2 JP 2788866 B2 JP2788866 B2 JP 2788866B2 JP 6922195 A JP6922195 A JP 6922195A JP 6922195 A JP6922195 A JP 6922195A JP 2788866 B2 JP2788866 B2 JP 2788866B2
- Authority
- JP
- Japan
- Prior art keywords
- upc
- parameter
- atm
- signal
- subscriber line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＵＰＣパラメータ設定機
能を有するＡＴＭ加入者回線収容装置に関する。
能を有するＡＴＭ加入者回線収容装置に関する。
【０００２】
【従来の技術】従来、ＵＰＣ（Ｕｓａｇｅ Ｐａｒａｍ
ｅｔｅｒ Ｃｏｎｔｒｏｌ）パラメータの設定は、ＡＴ
Ｍ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍ
ｏｄｅ）伝送網に加入者を収容する箇所において、加入
者が契約値の範囲内で信号を伝送網側へ送出しているか
監視し契約値を超えるトラヒックが網に流入した際に超
えた分のＡＴＭセル信号を廃棄するＵＰＣ処理における
パラメータ設定制御を、ＣＰＵがパラメータ記憶用レジ
スタに最大セル速度や平均セル速度等のパラメータを書
き込むことで実現していた。ゆえに、パラメータが正し
くレジスタに設定されているか否かをＣＰＵが定期的に
チェックすることでＵＰＣ機能の信頼性を保っていた。
ｅｔｅｒ Ｃｏｎｔｒｏｌ）パラメータの設定は、ＡＴ
Ｍ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍ
ｏｄｅ）伝送網に加入者を収容する箇所において、加入
者が契約値の範囲内で信号を伝送網側へ送出しているか
監視し契約値を超えるトラヒックが網に流入した際に超
えた分のＡＴＭセル信号を廃棄するＵＰＣ処理における
パラメータ設定制御を、ＣＰＵがパラメータ記憶用レジ
スタに最大セル速度や平均セル速度等のパラメータを書
き込むことで実現していた。ゆえに、パラメータが正し
くレジスタに設定されているか否かをＣＰＵが定期的に
チェックすることでＵＰＣ機能の信頼性を保っていた。
【０００３】図３は従来のＡＴＭ加入者回線収容装置の
一例を示すブロック図である。ＣＰＵ１３は外部（上位
制御回路）からの指示によりパラメータの読み書きを行
う。ＵＰＣパラメータレジスタ１４はＣＰＵ１３から設
定されるパラメータを保持しＵＰＣ処理部１２へパラメ
ータ信号を出力する。ＡＴＭレイヤ終端部１１はＡＴＭ
加入者回線信号を入力しＡＴＭセル同期検出を行う。Ｕ
ＰＣ処理部１２は加入者回線から入力されるＡＴＭセル
流に対し加入者回線毎に設定された契約値以上のセルが
流入していないかチェックし、違反したセルがあった場
合そのセルを廃棄し、ＡＴＭ網内回線信号を出力する。
一例を示すブロック図である。ＣＰＵ１３は外部（上位
制御回路）からの指示によりパラメータの読み書きを行
う。ＵＰＣパラメータレジスタ１４はＣＰＵ１３から設
定されるパラメータを保持しＵＰＣ処理部１２へパラメ
ータ信号を出力する。ＡＴＭレイヤ終端部１１はＡＴＭ
加入者回線信号を入力しＡＴＭセル同期検出を行う。Ｕ
ＰＣ処理部１２は加入者回線から入力されるＡＴＭセル
流に対し加入者回線毎に設定された契約値以上のセルが
流入していないかチェックし、違反したセルがあった場
合そのセルを廃棄し、ＡＴＭ網内回線信号を出力する。
【０００４】ＵＰＣパラメータが正確に設定されていな
いと、加入者からの契約値以上の不正なトラヒック流入
を阻止できず、ＡＴＭ網内で輻輳等の障害が発生し、他
の正規な加入者回線へ影響を与える恐れがある。この
為、ＵＰＣパラメータの正当性確認をＣＰＵ１３がＵＰ
Ｃパラメータレジスタ１４の設定値を定期的に読み出す
ことにより行う。もし、このチェックでパラメータ不正
を検出したら、正しいパラメータをＣＰＵ１３がＵＰＣ
パラメータレジスタ１４へ再書き込みし、正しいパラメ
ータによるＵＰＣ処理を実現する。
いと、加入者からの契約値以上の不正なトラヒック流入
を阻止できず、ＡＴＭ網内で輻輳等の障害が発生し、他
の正規な加入者回線へ影響を与える恐れがある。この
為、ＵＰＣパラメータの正当性確認をＣＰＵ１３がＵＰ
Ｃパラメータレジスタ１４の設定値を定期的に読み出す
ことにより行う。もし、このチェックでパラメータ不正
を検出したら、正しいパラメータをＣＰＵ１３がＵＰＣ
パラメータレジスタ１４へ再書き込みし、正しいパラメ
ータによるＵＰＣ処理を実現する。
【０００５】
【発明が解決しようとする課題】上述したＵＰＣパラメ
ータ設定手法は、ＣＰＵの定期的なパラメータ読み出し
によりＵＰＣパラメータをチェックしているため、ＣＰ
Ｕに何らかの異常が発生した場合、レジスタに設定され
ているＵＰＣパラメータがどんな値になるか全く保証出
来ない。また、ＣＰＵが正常に動作していてＵＰＣパラ
メータレジスタに異常が発生した場合、レジスタ異常を
ＣＰＵが検出するが、ＵＰＣパラメータレジスタのＵＰ
Ｃ処理部へのパラメータ信号出力を変更出来ない。ゆえ
に、異常発生時において、ＵＰＣ処理部の誤動作による
過剰トラヒック流入でＡＴＭ網内における輻輳等の障害
発生の可能性を排除出来ない。
ータ設定手法は、ＣＰＵの定期的なパラメータ読み出し
によりＵＰＣパラメータをチェックしているため、ＣＰ
Ｕに何らかの異常が発生した場合、レジスタに設定され
ているＵＰＣパラメータがどんな値になるか全く保証出
来ない。また、ＣＰＵが正常に動作していてＵＰＣパラ
メータレジスタに異常が発生した場合、レジスタ異常を
ＣＰＵが検出するが、ＵＰＣパラメータレジスタのＵＰ
Ｃ処理部へのパラメータ信号出力を変更出来ない。ゆえ
に、異常発生時において、ＵＰＣ処理部の誤動作による
過剰トラヒック流入でＡＴＭ網内における輻輳等の障害
発生の可能性を排除出来ない。
【０００６】本発明の目的は、ＡＴＭ加入者回線収容装
置のＵＰＣパラメータ設定部における制御ＣＰＵおよび
ＵＰＣパラメータレジスタに異常が発生した場合、確実
にＡＴＭ網内へ障害波及を阻止することにある。
置のＵＰＣパラメータ設定部における制御ＣＰＵおよび
ＵＰＣパラメータレジスタに異常が発生した場合、確実
にＡＴＭ網内へ障害波及を阻止することにある。
【０００７】
【課題を解決するための手段】本発明のＡＴＭ加入者回
線収容装置は、ＡＴＭ加入者から送出されたＡＴＭ加入
者回線信号に対しＡＴＭセル同期を含むＡＴＭレイヤ終
端処理を行うＡＴＭレイヤ終端手段と；ＡＴＭ網に流入
するトラヒックを制限するためのパラメータであるＵＰ
Ｃパラメータを記憶するパラメータ記憶手段と；前記パ
ラメータ記憶手段に前記ＵＰＣパラメータとして第１の
ＵＰＣパラメータを設定するとともに前記パラメータ記
憶手段から設定した前記第１のＵＰＣパラメータを読み
出して前記パラメータ記憶手段の正常性を監視する制御
手段と；前記制御手段からの制御信号により時間計測を
再開始し予め定めた時間が経過した時に切替信号を出力
する制限手段と；前記ＡＴＭ網への過剰トラヒック流入
を回避するために予め定めた第２のＵＰＣパラメータを
出力するパラメータ出力手段と；前記パラメータ記憶手
段からの前記第１のＵＰＣパラメータと前記パラメータ
出力手段からの前記第２のＵＰＣパラメータとを前記時
限手段からの前記切替信号により選択的に出力する選択
手段と；前記選択手段から出力される前記第１および第
２のＵＰＣパラメータのいずれかに基づき前記ＡＴＭレ
イヤ終端手段からのＡＴＭセル信号に対し加入者回線毎
にＵＰＣ処理を行うＵＰＣ処理手段とを備える。
線収容装置は、ＡＴＭ加入者から送出されたＡＴＭ加入
者回線信号に対しＡＴＭセル同期を含むＡＴＭレイヤ終
端処理を行うＡＴＭレイヤ終端手段と；ＡＴＭ網に流入
するトラヒックを制限するためのパラメータであるＵＰ
Ｃパラメータを記憶するパラメータ記憶手段と；前記パ
ラメータ記憶手段に前記ＵＰＣパラメータとして第１の
ＵＰＣパラメータを設定するとともに前記パラメータ記
憶手段から設定した前記第１のＵＰＣパラメータを読み
出して前記パラメータ記憶手段の正常性を監視する制御
手段と；前記制御手段からの制御信号により時間計測を
再開始し予め定めた時間が経過した時に切替信号を出力
する制限手段と；前記ＡＴＭ網への過剰トラヒック流入
を回避するために予め定めた第２のＵＰＣパラメータを
出力するパラメータ出力手段と；前記パラメータ記憶手
段からの前記第１のＵＰＣパラメータと前記パラメータ
出力手段からの前記第２のＵＰＣパラメータとを前記時
限手段からの前記切替信号により選択的に出力する選択
手段と；前記選択手段から出力される前記第１および第
２のＵＰＣパラメータのいずれかに基づき前記ＡＴＭレ
イヤ終端手段からのＡＴＭセル信号に対し加入者回線毎
にＵＰＣ処理を行うＵＰＣ処理手段とを備える。
【０００８】また、本発明のＡＴＭ加入者回線収容装置
は、前記選択手段の出力のパリティビットが付加された
前記第１および第２のＵＰＣパラメータのいずれかに基
づいてパリティチェックを行い前記ＵＰＣ処理手段に出
力する検査手段を含む。
は、前記選択手段の出力のパリティビットが付加された
前記第１および第２のＵＰＣパラメータのいずれかに基
づいてパリティチェックを行い前記ＵＰＣ処理手段に出
力する検査手段を含む。
【０００９】
【実施例】本発明について図面を参照して説明する。
【００１０】図１は本発明の一実施例を示すブロック図
である。図１において、ＡＴＭレイヤ終端部１はＡＴＭ
加入者回線信号を入力しＡＴＭセル同期検出行いＡＴＭ
セル信号を出力する。ＵＰＣ処理部２はＡＴＭレイヤ終
端部１からＡＴＭセル信号、セレクタ６からパラメータ
信号を入力し、ＵＰＣ処理を行いＡＴＭ網内回線信号を
発生する。ＣＰＵ３は外部（上位制御回路）からＵＰＣ
パラメータ設定命令を受けＵＰＣパラメータレジスタ４
に設定信号を出力しパラメータを書き込むのと、定期的
にＵＰＣパラメータレジスタ４の設定値を読み出しその
良否を判定し、かつ、タイマー７にリセットのための制
御信号を出力する。タイマー７は一定時間以上ＣＰＵ３
からリセット制御信号を受け取らないとセレクタ６に切
替信号を出力する。セレクタ６はタイマー７からの切替
信号によりＵＰＣパラメータレジスタ４からの設定値か
安全値出力部の安全値かを選択しパラメータ信号として
ＵＰＣ処理部２へ出力する。安全値出力部５はＡＴＭ加
入者回線がＡＴＭ網内に影響を与えないトラヒック量と
なるようなＵＰＣパラメータ値を保持し、これを安全値
としてセレクタ６に出力する。
である。図１において、ＡＴＭレイヤ終端部１はＡＴＭ
加入者回線信号を入力しＡＴＭセル同期検出行いＡＴＭ
セル信号を出力する。ＵＰＣ処理部２はＡＴＭレイヤ終
端部１からＡＴＭセル信号、セレクタ６からパラメータ
信号を入力し、ＵＰＣ処理を行いＡＴＭ網内回線信号を
発生する。ＣＰＵ３は外部（上位制御回路）からＵＰＣ
パラメータ設定命令を受けＵＰＣパラメータレジスタ４
に設定信号を出力しパラメータを書き込むのと、定期的
にＵＰＣパラメータレジスタ４の設定値を読み出しその
良否を判定し、かつ、タイマー７にリセットのための制
御信号を出力する。タイマー７は一定時間以上ＣＰＵ３
からリセット制御信号を受け取らないとセレクタ６に切
替信号を出力する。セレクタ６はタイマー７からの切替
信号によりＵＰＣパラメータレジスタ４からの設定値か
安全値出力部の安全値かを選択しパラメータ信号として
ＵＰＣ処理部２へ出力する。安全値出力部５はＡＴＭ加
入者回線がＡＴＭ網内に影響を与えないトラヒック量と
なるようなＵＰＣパラメータ値を保持し、これを安全値
としてセレクタ６に出力する。
【００１１】この構成において、通常、ＣＰＵ３が正常
に動作している場合は、ＵＰＣパラメータレジスタ４の
設定値が正しいかどうか、ＣＰＵ３がある周期毎にＵＰ
Ｃパラメータレジスタ４の内容を設定値読出信号として
読み出しチェックする。チェック結果、何らかの原因で
設定値が違った値に変化していればＣＰＵ３が正しいＵ
ＰＣパラメータ設定値をＵＰＣパラメータレジスタ４へ
再設定する。さらに、ＣＰＵ３はＵＰＣパラメータレジ
スタ４の設定値チェックの周期毎にタイマー７に対して
リセット制御信号を出力し、その結果、タイマー７はリ
セットされる。タイマー７はＣＰＵ３からのリセット周
期より長い経過時間を検出するが、ＣＰＵ３からリセッ
トされると再び経過時間の測定を最初からやり直す。タ
イマー７は経過時間の測定途中にはセレクタ６に対しＵ
ＰＣパラメータレジスタ４からの設定値をパラメータ信
号として選択するような切替信号を出力する。ゆえに、
ＣＰＵ３が正常であればＵＰＣ処理部２へ出力されるパ
ラメータ信号は、常にＵＰＣパラメータレジスタ４から
出力される設定値となる。ＣＰＵ３が正常に動作しなく
なった場合、タイマー７へリセット制御信号が出力され
なくなるので、タイマー７は経過時間を検出する。そう
なるとタイマー７からセレクタ６に対し、安全値出力部
５からの安全値をパラメータ信号として選択するような
切替信号が出力される。この結果、ＵＰＣ処理部２にＵ
ＰＣパラメータ信号として安全値が入力されるので、Ａ
ＴＭ網内へ悪影響を与えるようなＵＰＣ処理部２の動作
を回避出来る。
に動作している場合は、ＵＰＣパラメータレジスタ４の
設定値が正しいかどうか、ＣＰＵ３がある周期毎にＵＰ
Ｃパラメータレジスタ４の内容を設定値読出信号として
読み出しチェックする。チェック結果、何らかの原因で
設定値が違った値に変化していればＣＰＵ３が正しいＵ
ＰＣパラメータ設定値をＵＰＣパラメータレジスタ４へ
再設定する。さらに、ＣＰＵ３はＵＰＣパラメータレジ
スタ４の設定値チェックの周期毎にタイマー７に対して
リセット制御信号を出力し、その結果、タイマー７はリ
セットされる。タイマー７はＣＰＵ３からのリセット周
期より長い経過時間を検出するが、ＣＰＵ３からリセッ
トされると再び経過時間の測定を最初からやり直す。タ
イマー７は経過時間の測定途中にはセレクタ６に対しＵ
ＰＣパラメータレジスタ４からの設定値をパラメータ信
号として選択するような切替信号を出力する。ゆえに、
ＣＰＵ３が正常であればＵＰＣ処理部２へ出力されるパ
ラメータ信号は、常にＵＰＣパラメータレジスタ４から
出力される設定値となる。ＣＰＵ３が正常に動作しなく
なった場合、タイマー７へリセット制御信号が出力され
なくなるので、タイマー７は経過時間を検出する。そう
なるとタイマー７からセレクタ６に対し、安全値出力部
５からの安全値をパラメータ信号として選択するような
切替信号が出力される。この結果、ＵＰＣ処理部２にＵ
ＰＣパラメータ信号として安全値が入力されるので、Ａ
ＴＭ網内へ悪影響を与えるようなＵＰＣ処理部２の動作
を回避出来る。
【００１２】一方、ＵＰＣパラメータレジスタ４に異常
が発生した場合、ＣＰＵ３はＵＰＣパラメータレジスタ
４の設定値チェックで、設定値を再設定しても設定値読
出信号が設定値と一致しないことで異常を検出する。そ
して、タイマー７に対しＵＰＣパラメータレジスタ４の
異常発生を通知する制御信号を出力する。ＣＰＵ３から
ＵＰＣパラメータレジスタ異常通知信号を受けたタイマ
ー７は、セレクタ６に対し、安全値出力部５から安全値
をパラメータ信号として選択するような切替信号を出力
する。この結果、ＣＰＵ異常時と同様に、ＵＰＣ処理部
２にＵＰＣパラメータ信号として安全値が入力されるの
で、ＡＴＭ網内へ悪影響を与えるようなＵＰＣ処理部２
の動作を防止し異常なトラヒック流入を回避出来る。
が発生した場合、ＣＰＵ３はＵＰＣパラメータレジスタ
４の設定値チェックで、設定値を再設定しても設定値読
出信号が設定値と一致しないことで異常を検出する。そ
して、タイマー７に対しＵＰＣパラメータレジスタ４の
異常発生を通知する制御信号を出力する。ＣＰＵ３から
ＵＰＣパラメータレジスタ異常通知信号を受けたタイマ
ー７は、セレクタ６に対し、安全値出力部５から安全値
をパラメータ信号として選択するような切替信号を出力
する。この結果、ＣＰＵ異常時と同様に、ＵＰＣ処理部
２にＵＰＣパラメータ信号として安全値が入力されるの
で、ＡＴＭ網内へ悪影響を与えるようなＵＰＣ処理部２
の動作を防止し異常なトラヒック流入を回避出来る。
【００１３】図２は本発明の別の実施例を示すブロック
図である。図２では、セレクタ６とＵＰＣ処理部２との
間に、パラメータ信号に対してパリティチェックを行う
パリティ検査部９が設けられている。ＣＰＵ３がＵＰＣ
パラメータレジスタ４の異常を検出するまでに最大で、
設定値チェック処理１周期分の検出時間がかかる。ま
た、ＣＰＵ３に異常が発生しタイマー７が経過時間の経
過を検出するまでに経過時間分の検出時間が掛かる。こ
の検出時間の間、ＵＰＣ処理部２に与えられるパラメー
タ信号の正当性を保証出来ない。また、ＣＰＵ３および
ＵＰＣパラメータレジスタ４が正常に動作している場合
でも、ノイズ等によるパラメータ信号の単発的なエラー
付加に対し、ＵＰＣ処理部２の正常動作を保証出来ない
という問題がある。
図である。図２では、セレクタ６とＵＰＣ処理部２との
間に、パラメータ信号に対してパリティチェックを行う
パリティ検査部９が設けられている。ＣＰＵ３がＵＰＣ
パラメータレジスタ４の異常を検出するまでに最大で、
設定値チェック処理１周期分の検出時間がかかる。ま
た、ＣＰＵ３に異常が発生しタイマー７が経過時間の経
過を検出するまでに経過時間分の検出時間が掛かる。こ
の検出時間の間、ＵＰＣ処理部２に与えられるパラメー
タ信号の正当性を保証出来ない。また、ＣＰＵ３および
ＵＰＣパラメータレジスタ４が正常に動作している場合
でも、ノイズ等によるパラメータ信号の単発的なエラー
付加に対し、ＵＰＣ処理部２の正常動作を保証出来ない
という問題がある。
【００１４】本実施例では、ＣＰＵ３がパリティビット
を付加したＵＰＣパラメータ設定信号をＵＰＣパラメー
タレジスタ４に設定し、ＵＰＣパラメータレジスタ４が
パリティビット付きの設定値をセレクタ６へ出力する。
安全値出力部５から出力する安全値にもパリティビット
を付加する。ゆえに、セレクタ６から出力されるパラメ
ータ信号にパリティビットが付加されている。パリティ
検査部９でパラメータ信号に対するパリティチェックを
行い、この結果を検査信号としてＵＰＣ処理部２へ出力
する。ＵＰＣ処理部２では、エラー有りの検査信号をパ
リティ検査部９から受信したとき、入力したパラメータ
信号を使わずにエラー発生直前に受信したエラー無しの
パラメータ信号を使ってＵＰＣ処理を継続するか、出力
信号であるＡＴＭ網内回線信号の出力を一時停止するこ
とにより、上記パラメータ信号の正当性非保証の問題を
回避し、ＡＴＭ網内へ悪影響を与えるようなＵＰＣ処理
部２の動作を防止し異常なトラヒック流入を阻止出来
る。
を付加したＵＰＣパラメータ設定信号をＵＰＣパラメー
タレジスタ４に設定し、ＵＰＣパラメータレジスタ４が
パリティビット付きの設定値をセレクタ６へ出力する。
安全値出力部５から出力する安全値にもパリティビット
を付加する。ゆえに、セレクタ６から出力されるパラメ
ータ信号にパリティビットが付加されている。パリティ
検査部９でパラメータ信号に対するパリティチェックを
行い、この結果を検査信号としてＵＰＣ処理部２へ出力
する。ＵＰＣ処理部２では、エラー有りの検査信号をパ
リティ検査部９から受信したとき、入力したパラメータ
信号を使わずにエラー発生直前に受信したエラー無しの
パラメータ信号を使ってＵＰＣ処理を継続するか、出力
信号であるＡＴＭ網内回線信号の出力を一時停止するこ
とにより、上記パラメータ信号の正当性非保証の問題を
回避し、ＡＴＭ網内へ悪影響を与えるようなＵＰＣ処理
部２の動作を防止し異常なトラヒック流入を阻止出来
る。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
制御手段とＵＰＣパラメータを記憶している記憶手段と
の少なくとも一方に異常が発生した際、安全なＵＰＣパ
ラメータ値をＵＰＣ処理手段へ与えるため、ＡＴＭ網内
への異常なトラヒック流入を阻止できる。また、ＵＰＣ
パラメータ信号に単発的なエラーが重加された場合で
も、ＵＰＣパラメータ信号にパリティ検査を行い、その
結果によりＵＰＣ処理手段がパラメータ信号の更新可否
を決定するので、常に高信頼なＵＰＣ処理を行える。
制御手段とＵＰＣパラメータを記憶している記憶手段と
の少なくとも一方に異常が発生した際、安全なＵＰＣパ
ラメータ値をＵＰＣ処理手段へ与えるため、ＡＴＭ網内
への異常なトラヒック流入を阻止できる。また、ＵＰＣ
パラメータ信号に単発的なエラーが重加された場合で
も、ＵＰＣパラメータ信号にパリティ検査を行い、その
結果によりＵＰＣ処理手段がパラメータ信号の更新可否
を決定するので、常に高信頼なＵＰＣ処理を行える。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の別の実施例を示すブロック図である。
【図３】従来例を示すブロック図である。
１ ＡＴＭレイヤ終端部 ２ ＵＰＣ処理部 ３ ＣＰＵ ４ ＵＰＣパラメータレジスタ ５ 安全値出力部 ６ セレクタ ７ タイマー ８ ＵＰＣパラメータ設定部 ９ パリティ検査部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−62037（ＪＰ，Ａ) 特開 平５−110585（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56
Claims (2)
- 【請求項１】 ＡＴＭ加入者から送出されたＡＴＭ加入
者回線信号に対しＡＴＭセル同期を含むＡＴＭレイヤ終
端処理を行うＡＴＭレイヤ終端手段と；ＡＴＭ網に流入
するトラヒックを制限するためのパラメータであるＵＰ
Ｃパラメータを記憶するパラメータ記憶手段と；前記パ
ラメータ記憶手段に前記ＵＰＣパラメータとして第１の
ＵＰＣパラメータを設定するとともに前記パラメータ記
憶手段から設定した前記第１のＵＰＣパラメータを読み
出して前記パラメータ記憶手段の正常性を監視する制御
手段と；前記制御手段からの制御信号により時間計測を
再開始し予め定めた時間が経過した時に切替信号を出力
する制限手段と；前記ＡＴＭ網への過剰トラヒック流入
を回避するために予め定めた第２のＵＰＣパラメータを
出力するパラメータ出力手段と；前記パラメータ記憶手
段からの前記第１のＵＰＣパラメータと前記パラメータ
出力手段からの前記第２のＵＰＣパラメータとを前記時
限手段からの前記切替信号により選択的に出力する選択
手段と；前記選択手段から出力される前記第１および第
２のＵＰＣパラメータのいずれかに基づき前記ＡＴＭレ
イヤ終端手段からのＡＴＭセル信号に対し加入者回線毎
にＵＰＣ処理を行うＵＰＣ処理手段と；を備えることを
特徴とするＵＰＣパラメータ設定機能を有するＡＴＭ加
入者回線収容装置。 - 【請求項２】 前記選択手段の出力のパリティビットが
付加された前記第１および第２のＵＰＣパラメータのい
ずれかに基づいてパリティチェックを行い前記ＵＰＣ処
理手段に出力する検査手段を含むことを特徴とする請求
項１記載のＵＰＣパラメータ設定機能を有するＡＴＭ加
入者回線収容装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6922195A JP2788866B2 (ja) | 1995-03-28 | 1995-03-28 | Ｕｐｃパラメータ設定機能を有するａｔｍ加入者回線収容装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6922195A JP2788866B2 (ja) | 1995-03-28 | 1995-03-28 | Ｕｐｃパラメータ設定機能を有するａｔｍ加入者回線収容装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265339A JPH08265339A (ja) | 1996-10-11 |
| JP2788866B2 true JP2788866B2 (ja) | 1998-08-20 |
Family
ID=13396461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6922195A Expired - Lifetime JP2788866B2 (ja) | 1995-03-28 | 1995-03-28 | Ｕｐｃパラメータ設定機能を有するａｔｍ加入者回線収容装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788866B2 (ja) |
-
1995
- 1995-03-28 JP JP6922195A patent/JP2788866B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08265339A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6311296B1 (en) | Bus management card for use in a system for bus monitoring | |
| US20070061631A1 (en) | Fault diagnosis in relaying data among a plurality of networks | |
| JPH0746322B2 (ja) | 障害装置特定システム | |
| WO2001025924A1 (en) | Mechanism to improve fault isolation and diagnosis in computers | |
| US7904771B2 (en) | Self-diagnostic circuit and self-diagnostic method for detecting errors | |
| JP2788866B2 (ja) | Ｕｐｃパラメータ設定機能を有するａｔｍ加入者回線収容装置 | |
| US20070226549A1 (en) | Apparatus for detecting errors in a communication system | |
| JP3115113B2 (ja) | データ転送の異常検出装置 | |
| US7500154B2 (en) | Method and system for generating a console log | |
| JP3910903B2 (ja) | 制御パケットの受信方法及び受信装置 | |
| JPH0535616A (ja) | データ転送システム | |
| JP2859255B1 (ja) | Ｃｄｖ削減装置 | |
| JP3291729B2 (ja) | 二重化計算機システム | |
| JP2978782B2 (ja) | 交換装置のｒｎｒ試験方式 | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPH11242638A (ja) | データ処理システム | |
| JPH1115698A (ja) | 障害通知方法および障害通知機構 | |
| JPH05108385A (ja) | エラー訂正回路診断方式 | |
| JPH01272241A (ja) | 伝送路障害監視方式 | |
| JP2002278800A (ja) | 監視装置およびその方法 | |
| JP2004180096A (ja) | 情報処理装置および装置異常検出方法 | |
| JPS63212238A (ja) | 伝送誤り検出方式 | |
| JP2005078534A (ja) | 情報処理装置及びシステム障害監視方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980512 |