JP2788866B2 - Upcパラメータ設定機能を有するatm加入者回線収容装置 - Google Patents
Upcパラメータ設定機能を有するatm加入者回線収容装置Info
- Publication number
- JP2788866B2 JP2788866B2 JP6922195A JP6922195A JP2788866B2 JP 2788866 B2 JP2788866 B2 JP 2788866B2 JP 6922195 A JP6922195 A JP 6922195A JP 6922195 A JP6922195 A JP 6922195A JP 2788866 B2 JP2788866 B2 JP 2788866B2
- Authority
- JP
- Japan
- Prior art keywords
- upc
- parameter
- atm
- signal
- subscriber line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【0001】
【産業上の利用分野】本発明はUPCパラメータ設定機
能を有するATM加入者回線収容装置に関する。
能を有するATM加入者回線収容装置に関する。
【0002】
【従来の技術】従来、UPC(Usage Param
eter Control)パラメータの設定は、AT
M(Asynchronous Transfer M
ode)伝送網に加入者を収容する箇所において、加入
者が契約値の範囲内で信号を伝送網側へ送出しているか
監視し契約値を超えるトラヒックが網に流入した際に超
えた分のATMセル信号を廃棄するUPC処理における
パラメータ設定制御を、CPUがパラメータ記憶用レジ
スタに最大セル速度や平均セル速度等のパラメータを書
き込むことで実現していた。ゆえに、パラメータが正し
くレジスタに設定されているか否かをCPUが定期的に
チェックすることでUPC機能の信頼性を保っていた。
eter Control)パラメータの設定は、AT
M(Asynchronous Transfer M
ode)伝送網に加入者を収容する箇所において、加入
者が契約値の範囲内で信号を伝送網側へ送出しているか
監視し契約値を超えるトラヒックが網に流入した際に超
えた分のATMセル信号を廃棄するUPC処理における
パラメータ設定制御を、CPUがパラメータ記憶用レジ
スタに最大セル速度や平均セル速度等のパラメータを書
き込むことで実現していた。ゆえに、パラメータが正し
くレジスタに設定されているか否かをCPUが定期的に
チェックすることでUPC機能の信頼性を保っていた。
【0003】図3は従来のATM加入者回線収容装置の
一例を示すブロック図である。CPU13は外部(上位
制御回路)からの指示によりパラメータの読み書きを行
う。UPCパラメータレジスタ14はCPU13から設
定されるパラメータを保持しUPC処理部12へパラメ
ータ信号を出力する。ATMレイヤ終端部11はATM
加入者回線信号を入力しATMセル同期検出を行う。U
PC処理部12は加入者回線から入力されるATMセル
流に対し加入者回線毎に設定された契約値以上のセルが
流入していないかチェックし、違反したセルがあった場
合そのセルを廃棄し、ATM網内回線信号を出力する。
一例を示すブロック図である。CPU13は外部(上位
制御回路)からの指示によりパラメータの読み書きを行
う。UPCパラメータレジスタ14はCPU13から設
定されるパラメータを保持しUPC処理部12へパラメ
ータ信号を出力する。ATMレイヤ終端部11はATM
加入者回線信号を入力しATMセル同期検出を行う。U
PC処理部12は加入者回線から入力されるATMセル
流に対し加入者回線毎に設定された契約値以上のセルが
流入していないかチェックし、違反したセルがあった場
合そのセルを廃棄し、ATM網内回線信号を出力する。
【0004】UPCパラメータが正確に設定されていな
いと、加入者からの契約値以上の不正なトラヒック流入
を阻止できず、ATM網内で輻輳等の障害が発生し、他
の正規な加入者回線へ影響を与える恐れがある。この
為、UPCパラメータの正当性確認をCPU13がUP
Cパラメータレジスタ14の設定値を定期的に読み出す
ことにより行う。もし、このチェックでパラメータ不正
を検出したら、正しいパラメータをCPU13がUPC
パラメータレジスタ14へ再書き込みし、正しいパラメ
ータによるUPC処理を実現する。
いと、加入者からの契約値以上の不正なトラヒック流入
を阻止できず、ATM網内で輻輳等の障害が発生し、他
の正規な加入者回線へ影響を与える恐れがある。この
為、UPCパラメータの正当性確認をCPU13がUP
Cパラメータレジスタ14の設定値を定期的に読み出す
ことにより行う。もし、このチェックでパラメータ不正
を検出したら、正しいパラメータをCPU13がUPC
パラメータレジスタ14へ再書き込みし、正しいパラメ
ータによるUPC処理を実現する。
【0005】
【発明が解決しようとする課題】上述したUPCパラメ
ータ設定手法は、CPUの定期的なパラメータ読み出し
によりUPCパラメータをチェックしているため、CP
Uに何らかの異常が発生した場合、レジスタに設定され
ているUPCパラメータがどんな値になるか全く保証出
来ない。また、CPUが正常に動作していてUPCパラ
メータレジスタに異常が発生した場合、レジスタ異常を
CPUが検出するが、UPCパラメータレジスタのUP
C処理部へのパラメータ信号出力を変更出来ない。ゆえ
に、異常発生時において、UPC処理部の誤動作による
過剰トラヒック流入でATM網内における輻輳等の障害
発生の可能性を排除出来ない。
ータ設定手法は、CPUの定期的なパラメータ読み出し
によりUPCパラメータをチェックしているため、CP
Uに何らかの異常が発生した場合、レジスタに設定され
ているUPCパラメータがどんな値になるか全く保証出
来ない。また、CPUが正常に動作していてUPCパラ
メータレジスタに異常が発生した場合、レジスタ異常を
CPUが検出するが、UPCパラメータレジスタのUP
C処理部へのパラメータ信号出力を変更出来ない。ゆえ
に、異常発生時において、UPC処理部の誤動作による
過剰トラヒック流入でATM網内における輻輳等の障害
発生の可能性を排除出来ない。
【0006】本発明の目的は、ATM加入者回線収容装
置のUPCパラメータ設定部における制御CPUおよび
UPCパラメータレジスタに異常が発生した場合、確実
にATM網内へ障害波及を阻止することにある。
置のUPCパラメータ設定部における制御CPUおよび
UPCパラメータレジスタに異常が発生した場合、確実
にATM網内へ障害波及を阻止することにある。
【0007】
【課題を解決するための手段】本発明のATM加入者回
線収容装置は、ATM加入者から送出されたATM加入
者回線信号に対しATMセル同期を含むATMレイヤ終
端処理を行うATMレイヤ終端手段と;ATM網に流入
するトラヒックを制限するためのパラメータであるUP
Cパラメータを記憶するパラメータ記憶手段と;前記パ
ラメータ記憶手段に前記UPCパラメータとして第1の
UPCパラメータを設定するとともに前記パラメータ記
憶手段から設定した前記第1のUPCパラメータを読み
出して前記パラメータ記憶手段の正常性を監視する制御
手段と;前記制御手段からの制御信号により時間計測を
再開始し予め定めた時間が経過した時に切替信号を出力
する制限手段と;前記ATM網への過剰トラヒック流入
を回避するために予め定めた第2のUPCパラメータを
出力するパラメータ出力手段と;前記パラメータ記憶手
段からの前記第1のUPCパラメータと前記パラメータ
出力手段からの前記第2のUPCパラメータとを前記時
限手段からの前記切替信号により選択的に出力する選択
手段と;前記選択手段から出力される前記第1および第
2のUPCパラメータのいずれかに基づき前記ATMレ
イヤ終端手段からのATMセル信号に対し加入者回線毎
にUPC処理を行うUPC処理手段とを備える。
線収容装置は、ATM加入者から送出されたATM加入
者回線信号に対しATMセル同期を含むATMレイヤ終
端処理を行うATMレイヤ終端手段と;ATM網に流入
するトラヒックを制限するためのパラメータであるUP
Cパラメータを記憶するパラメータ記憶手段と;前記パ
ラメータ記憶手段に前記UPCパラメータとして第1の
UPCパラメータを設定するとともに前記パラメータ記
憶手段から設定した前記第1のUPCパラメータを読み
出して前記パラメータ記憶手段の正常性を監視する制御
手段と;前記制御手段からの制御信号により時間計測を
再開始し予め定めた時間が経過した時に切替信号を出力
する制限手段と;前記ATM網への過剰トラヒック流入
を回避するために予め定めた第2のUPCパラメータを
出力するパラメータ出力手段と;前記パラメータ記憶手
段からの前記第1のUPCパラメータと前記パラメータ
出力手段からの前記第2のUPCパラメータとを前記時
限手段からの前記切替信号により選択的に出力する選択
手段と;前記選択手段から出力される前記第1および第
2のUPCパラメータのいずれかに基づき前記ATMレ
イヤ終端手段からのATMセル信号に対し加入者回線毎
にUPC処理を行うUPC処理手段とを備える。
【0008】また、本発明のATM加入者回線収容装置
は、前記選択手段の出力のパリティビットが付加された
前記第1および第2のUPCパラメータのいずれかに基
づいてパリティチェックを行い前記UPC処理手段に出
力する検査手段を含む。
は、前記選択手段の出力のパリティビットが付加された
前記第1および第2のUPCパラメータのいずれかに基
づいてパリティチェックを行い前記UPC処理手段に出
力する検査手段を含む。
【0009】
【実施例】本発明について図面を参照して説明する。
【0010】図1は本発明の一実施例を示すブロック図
である。図1において、ATMレイヤ終端部1はATM
加入者回線信号を入力しATMセル同期検出行いATM
セル信号を出力する。UPC処理部2はATMレイヤ終
端部1からATMセル信号、セレクタ6からパラメータ
信号を入力し、UPC処理を行いATM網内回線信号を
発生する。CPU3は外部(上位制御回路)からUPC
パラメータ設定命令を受けUPCパラメータレジスタ4
に設定信号を出力しパラメータを書き込むのと、定期的
にUPCパラメータレジスタ4の設定値を読み出しその
良否を判定し、かつ、タイマー7にリセットのための制
御信号を出力する。タイマー7は一定時間以上CPU3
からリセット制御信号を受け取らないとセレクタ6に切
替信号を出力する。セレクタ6はタイマー7からの切替
信号によりUPCパラメータレジスタ4からの設定値か
安全値出力部の安全値かを選択しパラメータ信号として
UPC処理部2へ出力する。安全値出力部5はATM加
入者回線がATM網内に影響を与えないトラヒック量と
なるようなUPCパラメータ値を保持し、これを安全値
としてセレクタ6に出力する。
である。図1において、ATMレイヤ終端部1はATM
加入者回線信号を入力しATMセル同期検出行いATM
セル信号を出力する。UPC処理部2はATMレイヤ終
端部1からATMセル信号、セレクタ6からパラメータ
信号を入力し、UPC処理を行いATM網内回線信号を
発生する。CPU3は外部(上位制御回路)からUPC
パラメータ設定命令を受けUPCパラメータレジスタ4
に設定信号を出力しパラメータを書き込むのと、定期的
にUPCパラメータレジスタ4の設定値を読み出しその
良否を判定し、かつ、タイマー7にリセットのための制
御信号を出力する。タイマー7は一定時間以上CPU3
からリセット制御信号を受け取らないとセレクタ6に切
替信号を出力する。セレクタ6はタイマー7からの切替
信号によりUPCパラメータレジスタ4からの設定値か
安全値出力部の安全値かを選択しパラメータ信号として
UPC処理部2へ出力する。安全値出力部5はATM加
入者回線がATM網内に影響を与えないトラヒック量と
なるようなUPCパラメータ値を保持し、これを安全値
としてセレクタ6に出力する。
【0011】この構成において、通常、CPU3が正常
に動作している場合は、UPCパラメータレジスタ4の
設定値が正しいかどうか、CPU3がある周期毎にUP
Cパラメータレジスタ4の内容を設定値読出信号として
読み出しチェックする。チェック結果、何らかの原因で
設定値が違った値に変化していればCPU3が正しいU
PCパラメータ設定値をUPCパラメータレジスタ4へ
再設定する。さらに、CPU3はUPCパラメータレジ
スタ4の設定値チェックの周期毎にタイマー7に対して
リセット制御信号を出力し、その結果、タイマー7はリ
セットされる。タイマー7はCPU3からのリセット周
期より長い経過時間を検出するが、CPU3からリセッ
トされると再び経過時間の測定を最初からやり直す。タ
イマー7は経過時間の測定途中にはセレクタ6に対しU
PCパラメータレジスタ4からの設定値をパラメータ信
号として選択するような切替信号を出力する。ゆえに、
CPU3が正常であればUPC処理部2へ出力されるパ
ラメータ信号は、常にUPCパラメータレジスタ4から
出力される設定値となる。CPU3が正常に動作しなく
なった場合、タイマー7へリセット制御信号が出力され
なくなるので、タイマー7は経過時間を検出する。そう
なるとタイマー7からセレクタ6に対し、安全値出力部
5からの安全値をパラメータ信号として選択するような
切替信号が出力される。この結果、UPC処理部2にU
PCパラメータ信号として安全値が入力されるので、A
TM網内へ悪影響を与えるようなUPC処理部2の動作
を回避出来る。
に動作している場合は、UPCパラメータレジスタ4の
設定値が正しいかどうか、CPU3がある周期毎にUP
Cパラメータレジスタ4の内容を設定値読出信号として
読み出しチェックする。チェック結果、何らかの原因で
設定値が違った値に変化していればCPU3が正しいU
PCパラメータ設定値をUPCパラメータレジスタ4へ
再設定する。さらに、CPU3はUPCパラメータレジ
スタ4の設定値チェックの周期毎にタイマー7に対して
リセット制御信号を出力し、その結果、タイマー7はリ
セットされる。タイマー7はCPU3からのリセット周
期より長い経過時間を検出するが、CPU3からリセッ
トされると再び経過時間の測定を最初からやり直す。タ
イマー7は経過時間の測定途中にはセレクタ6に対しU
PCパラメータレジスタ4からの設定値をパラメータ信
号として選択するような切替信号を出力する。ゆえに、
CPU3が正常であればUPC処理部2へ出力されるパ
ラメータ信号は、常にUPCパラメータレジスタ4から
出力される設定値となる。CPU3が正常に動作しなく
なった場合、タイマー7へリセット制御信号が出力され
なくなるので、タイマー7は経過時間を検出する。そう
なるとタイマー7からセレクタ6に対し、安全値出力部
5からの安全値をパラメータ信号として選択するような
切替信号が出力される。この結果、UPC処理部2にU
PCパラメータ信号として安全値が入力されるので、A
TM網内へ悪影響を与えるようなUPC処理部2の動作
を回避出来る。
【0012】一方、UPCパラメータレジスタ4に異常
が発生した場合、CPU3はUPCパラメータレジスタ
4の設定値チェックで、設定値を再設定しても設定値読
出信号が設定値と一致しないことで異常を検出する。そ
して、タイマー7に対しUPCパラメータレジスタ4の
異常発生を通知する制御信号を出力する。CPU3から
UPCパラメータレジスタ異常通知信号を受けたタイマ
ー7は、セレクタ6に対し、安全値出力部5から安全値
をパラメータ信号として選択するような切替信号を出力
する。この結果、CPU異常時と同様に、UPC処理部
2にUPCパラメータ信号として安全値が入力されるの
で、ATM網内へ悪影響を与えるようなUPC処理部2
の動作を防止し異常なトラヒック流入を回避出来る。
が発生した場合、CPU3はUPCパラメータレジスタ
4の設定値チェックで、設定値を再設定しても設定値読
出信号が設定値と一致しないことで異常を検出する。そ
して、タイマー7に対しUPCパラメータレジスタ4の
異常発生を通知する制御信号を出力する。CPU3から
UPCパラメータレジスタ異常通知信号を受けたタイマ
ー7は、セレクタ6に対し、安全値出力部5から安全値
をパラメータ信号として選択するような切替信号を出力
する。この結果、CPU異常時と同様に、UPC処理部
2にUPCパラメータ信号として安全値が入力されるの
で、ATM網内へ悪影響を与えるようなUPC処理部2
の動作を防止し異常なトラヒック流入を回避出来る。
【0013】図2は本発明の別の実施例を示すブロック
図である。図2では、セレクタ6とUPC処理部2との
間に、パラメータ信号に対してパリティチェックを行う
パリティ検査部9が設けられている。CPU3がUPC
パラメータレジスタ4の異常を検出するまでに最大で、
設定値チェック処理1周期分の検出時間がかかる。ま
た、CPU3に異常が発生しタイマー7が経過時間の経
過を検出するまでに経過時間分の検出時間が掛かる。こ
の検出時間の間、UPC処理部2に与えられるパラメー
タ信号の正当性を保証出来ない。また、CPU3および
UPCパラメータレジスタ4が正常に動作している場合
でも、ノイズ等によるパラメータ信号の単発的なエラー
付加に対し、UPC処理部2の正常動作を保証出来ない
という問題がある。
図である。図2では、セレクタ6とUPC処理部2との
間に、パラメータ信号に対してパリティチェックを行う
パリティ検査部9が設けられている。CPU3がUPC
パラメータレジスタ4の異常を検出するまでに最大で、
設定値チェック処理1周期分の検出時間がかかる。ま
た、CPU3に異常が発生しタイマー7が経過時間の経
過を検出するまでに経過時間分の検出時間が掛かる。こ
の検出時間の間、UPC処理部2に与えられるパラメー
タ信号の正当性を保証出来ない。また、CPU3および
UPCパラメータレジスタ4が正常に動作している場合
でも、ノイズ等によるパラメータ信号の単発的なエラー
付加に対し、UPC処理部2の正常動作を保証出来ない
という問題がある。
【0014】本実施例では、CPU3がパリティビット
を付加したUPCパラメータ設定信号をUPCパラメー
タレジスタ4に設定し、UPCパラメータレジスタ4が
パリティビット付きの設定値をセレクタ6へ出力する。
安全値出力部5から出力する安全値にもパリティビット
を付加する。ゆえに、セレクタ6から出力されるパラメ
ータ信号にパリティビットが付加されている。パリティ
検査部9でパラメータ信号に対するパリティチェックを
行い、この結果を検査信号としてUPC処理部2へ出力
する。UPC処理部2では、エラー有りの検査信号をパ
リティ検査部9から受信したとき、入力したパラメータ
信号を使わずにエラー発生直前に受信したエラー無しの
パラメータ信号を使ってUPC処理を継続するか、出力
信号であるATM網内回線信号の出力を一時停止するこ
とにより、上記パラメータ信号の正当性非保証の問題を
回避し、ATM網内へ悪影響を与えるようなUPC処理
部2の動作を防止し異常なトラヒック流入を阻止出来
る。
を付加したUPCパラメータ設定信号をUPCパラメー
タレジスタ4に設定し、UPCパラメータレジスタ4が
パリティビット付きの設定値をセレクタ6へ出力する。
安全値出力部5から出力する安全値にもパリティビット
を付加する。ゆえに、セレクタ6から出力されるパラメ
ータ信号にパリティビットが付加されている。パリティ
検査部9でパラメータ信号に対するパリティチェックを
行い、この結果を検査信号としてUPC処理部2へ出力
する。UPC処理部2では、エラー有りの検査信号をパ
リティ検査部9から受信したとき、入力したパラメータ
信号を使わずにエラー発生直前に受信したエラー無しの
パラメータ信号を使ってUPC処理を継続するか、出力
信号であるATM網内回線信号の出力を一時停止するこ
とにより、上記パラメータ信号の正当性非保証の問題を
回避し、ATM網内へ悪影響を与えるようなUPC処理
部2の動作を防止し異常なトラヒック流入を阻止出来
る。
【0015】
【発明の効果】以上説明したように、本発明によれば、
制御手段とUPCパラメータを記憶している記憶手段と
の少なくとも一方に異常が発生した際、安全なUPCパ
ラメータ値をUPC処理手段へ与えるため、ATM網内
への異常なトラヒック流入を阻止できる。また、UPC
パラメータ信号に単発的なエラーが重加された場合で
も、UPCパラメータ信号にパリティ検査を行い、その
結果によりUPC処理手段がパラメータ信号の更新可否
を決定するので、常に高信頼なUPC処理を行える。
制御手段とUPCパラメータを記憶している記憶手段と
の少なくとも一方に異常が発生した際、安全なUPCパ
ラメータ値をUPC処理手段へ与えるため、ATM網内
への異常なトラヒック流入を阻止できる。また、UPC
パラメータ信号に単発的なエラーが重加された場合で
も、UPCパラメータ信号にパリティ検査を行い、その
結果によりUPC処理手段がパラメータ信号の更新可否
を決定するので、常に高信頼なUPC処理を行える。
【図1】本発明の一実施例を示すブロック図である。
【図2】本発明の別の実施例を示すブロック図である。
【図3】従来例を示すブロック図である。
1 ATMレイヤ終端部 2 UPC処理部 3 CPU 4 UPCパラメータレジスタ 5 安全値出力部 6 セレクタ 7 タイマー 8 UPCパラメータ設定部 9 パリティ検査部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−62037(JP,A) 特開 平5−110585(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04L 12/28 H04L 12/56
Claims (2)
- 【請求項1】 ATM加入者から送出されたATM加入
者回線信号に対しATMセル同期を含むATMレイヤ終
端処理を行うATMレイヤ終端手段と;ATM網に流入
するトラヒックを制限するためのパラメータであるUP
Cパラメータを記憶するパラメータ記憶手段と;前記パ
ラメータ記憶手段に前記UPCパラメータとして第1の
UPCパラメータを設定するとともに前記パラメータ記
憶手段から設定した前記第1のUPCパラメータを読み
出して前記パラメータ記憶手段の正常性を監視する制御
手段と;前記制御手段からの制御信号により時間計測を
再開始し予め定めた時間が経過した時に切替信号を出力
する制限手段と;前記ATM網への過剰トラヒック流入
を回避するために予め定めた第2のUPCパラメータを
出力するパラメータ出力手段と;前記パラメータ記憶手
段からの前記第1のUPCパラメータと前記パラメータ
出力手段からの前記第2のUPCパラメータとを前記時
限手段からの前記切替信号により選択的に出力する選択
手段と;前記選択手段から出力される前記第1および第
2のUPCパラメータのいずれかに基づき前記ATMレ
イヤ終端手段からのATMセル信号に対し加入者回線毎
にUPC処理を行うUPC処理手段と;を備えることを
特徴とするUPCパラメータ設定機能を有するATM加
入者回線収容装置。 - 【請求項2】 前記選択手段の出力のパリティビットが
付加された前記第1および第2のUPCパラメータのい
ずれかに基づいてパリティチェックを行い前記UPC処
理手段に出力する検査手段を含むことを特徴とする請求
項1記載のUPCパラメータ設定機能を有するATM加
入者回線収容装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6922195A JP2788866B2 (ja) | 1995-03-28 | 1995-03-28 | Upcパラメータ設定機能を有するatm加入者回線収容装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6922195A JP2788866B2 (ja) | 1995-03-28 | 1995-03-28 | Upcパラメータ設定機能を有するatm加入者回線収容装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08265339A JPH08265339A (ja) | 1996-10-11 |
JP2788866B2 true JP2788866B2 (ja) | 1998-08-20 |
Family
ID=13396461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6922195A Expired - Lifetime JP2788866B2 (ja) | 1995-03-28 | 1995-03-28 | Upcパラメータ設定機能を有するatm加入者回線収容装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2788866B2 (ja) |
-
1995
- 1995-03-28 JP JP6922195A patent/JP2788866B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08265339A (ja) | 1996-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6311296B1 (en) | Bus management card for use in a system for bus monitoring | |
US20070061631A1 (en) | Fault diagnosis in relaying data among a plurality of networks | |
JPH0746322B2 (ja) | 障害装置特定システム | |
WO2001025924A1 (en) | Mechanism to improve fault isolation and diagnosis in computers | |
US7904771B2 (en) | Self-diagnostic circuit and self-diagnostic method for detecting errors | |
JP2788866B2 (ja) | Upcパラメータ設定機能を有するatm加入者回線収容装置 | |
US20070226549A1 (en) | Apparatus for detecting errors in a communication system | |
JP3115113B2 (ja) | データ転送の異常検出装置 | |
US7500154B2 (en) | Method and system for generating a console log | |
JP3910903B2 (ja) | 制御パケットの受信方法及び受信装置 | |
JPH0535616A (ja) | データ転送システム | |
JP2859255B1 (ja) | Cdv削減装置 | |
JP3291729B2 (ja) | 二重化計算機システム | |
JP2978782B2 (ja) | 交換装置のrnr試験方式 | |
JPH04283840A (ja) | 情報処理装置の診断方法 | |
JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
JPH11242638A (ja) | データ処理システム | |
JPH1115698A (ja) | 障害通知方法および障害通知機構 | |
JPH05108385A (ja) | エラー訂正回路診断方式 | |
JPH01272241A (ja) | 伝送路障害監視方式 | |
JP2002278800A (ja) | 監視装置およびその方法 | |
JP2004180096A (ja) | 情報処理装置および装置異常検出方法 | |
JPS63212238A (ja) | 伝送誤り検出方式 | |
JP2005078534A (ja) | 情報処理装置及びシステム障害監視方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980512 |