JP2788820B2 - シミュレーション装置 - Google Patents

シミュレーション装置

Info

Publication number
JP2788820B2
JP2788820B2 JP4104251A JP10425192A JP2788820B2 JP 2788820 B2 JP2788820 B2 JP 2788820B2 JP 4104251 A JP4104251 A JP 4104251A JP 10425192 A JP10425192 A JP 10425192A JP 2788820 B2 JP2788820 B2 JP 2788820B2
Authority
JP
Japan
Prior art keywords
error
simulation
circuit
timing
test rule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4104251A
Other languages
English (en)
Other versions
JPH05128199A (ja
Inventor
賀章 福井
宣郎 吉田
靖則 岸本
善雄 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4104251A priority Critical patent/JP2788820B2/ja
Priority to US07/933,711 priority patent/US5400270A/en
Publication of JPH05128199A publication Critical patent/JPH05128199A/ja
Application granted granted Critical
Publication of JP2788820B2 publication Critical patent/JP2788820B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は被シミュレーション回
路の各素子のタイミングエラーあるいはテストルールエ
ラーを検証しつつ各素子のシミュレーションを行うシミ
ュレーション装置に関する。
【０００２】
【従来の技術】論理回路設計において、その論理動作及
びタイミング検証のチェック手段として論理シミュレー
ション装置が多く用いられている。また、タイミング検
証専用のシミュレーション装置もある。
【０００３】図２２は従来のシミュレーション装置のタ
イミング検証動作を示すフローチャートである。以下、
同図を参照しつつその動作を説明する。
【０００４】まず、ステップＳ１で被シミュレーション
回路の入力端子に入力テストパターン信号を入力し、各
素子の入力値に対する出力値を計算することにより、被
シミュレーション回路のシミュレーションを実行する。
次いで、ステップＳ１で得られたシミュレーション結果
に基づき、ステップＳ２で被シミュレーション回路の各
素子の入出力信号におけるタイミングエラーを検証す
る。
【０００５】次に、ステップＳ３において、タイミング
エラーが発生したと認識された場合、ステップＳ４に移
り、ステップＳ４で、タイミングエラーの種類、エラー
が発生した時刻、エラーが発生した素子等の、タイミン
グエラーの原因究明の参考となるエラーメッセージリス
トを出力する。一方、ステップＳ３においてタイミング
エラーが発生しなかったと認識された場合、ステップＳ
４に移ることなくステップＳ５に移る。
【０００６】ステップＳ５において、被シミュレーショ
ン回路の全素子のシミュレーションが終了したかのチェ
ックを行い、未だシミュレーションが完了していない素
子が存在すれば、ステップＳ１に戻り、以下、全素子の
シミュレーションが終了するまでステップＳ１〜Ｓ５が
繰り返される。
【０００７】このようにしてシミュレーション装置によ
りタイミング検証が行われる。
【０００８】一方、論理回路設計において、その論理動
作及びテストルール検証のチェック手段として論理シミ
ュレーション装置を用いる場合は少なく、テストルール
検証を行うにしても必要最小限しか行わない。
【０００９】図２３は従来のシミュレーション装置のテ
ストルール検証動作を示すフローチャートである。以
下、同図を参照しつつその動作を説明する。
【００１０】まず、ステップＳ６で被シミュレーション
回路の入力端子に入力テストパターン信号を入力し、各
素子の入力値に対する出力値を計算することにより、被
シミュレーション回路のシミュレーションを実行する。
【００１１】ステップＳ７において、被シミュレーショ
ン回路の全素子のシミュレーションが終了したかのチェ
ックを行い、未だシミュレーションが完了していない素
子が存在すれば、ステップＳ６に戻り、以下、全素子の
シミュレーションが終了するまでステップＳ６及びＳ７
が繰り返される。
【００１２】シミュレーションが終了すると、ステップ
Ｓ６で得られたシミュレーション結果に基づき、ステッ
プＳ８で被シミュレーション回路の各素子の（入）出力
信号におけるテストルールエラーを検証する。
【００１３】次に、ステップＳ９において、テストルー
ルエラーが発生したと認識された場合、ステップＳ１０
に移り、ステップＳ１０で、テストルールエラーの種
類、エラーが発生した素子等のエラーメッセージリスト
を出力する。一方、ステップＳ９においてテストルール
エラーが発生しなかったと認識された場合、エラーメッ
セージを出力することなく終了する。
【００１４】このようにしてシミュレーション装置によ
りテストルール検証が行われる。
【００１５】
【発明が解決しようとする課題】従来のシミュレーショ
ン装置は以上のように各素子のタイミングエラーあるい
はテストルールエラーを検証し、タイミングエラーメッ
セージあるいはテストルールエラーメッセージを出力し
ていた。
【００１６】しかしながら、タイミングエラーの検証内
容は固定であり、どのような素子に対しても、特定のタ
イミングエラー（例えば検証対象素子がフリップフロッ
プの場合、セットアップタイミングエラー、スパイクエ
ラー、バザードエラー等）しか検証できず、また、各種
のタイミングエラーそれぞれのエラー条件パラーメータ
としての検証値も固定されており、同一種のタイミング
エラーにおいて異なる検証値でタイミングエラー検証を
行うことができないという問題点があった。
【００１７】同様に、テストルールエラーの検証内容は
固定であり、どのような素子に対しても、特定のテスト
ルールエラー（例えばＩccリークエラー、ＤＣテストエ
ラー、バスコンフリクトエラー、出力バッファ同時変化
数チェックエラー等）しか検証できず、各種のテストル
ールエラーそれぞれのエラー条件パラーメータとしての
検証値も固定されており、同一種のテストルールエラー
において異なる検証値でテストルールエラー検証を行う
ことができないという問題点があった。
【００１８】この発明は上記のような問題点を解決する
ためになされたもので、各素子に対し異なるタイミング
エラー検証あるいはテストルールエラー検証を行うこと
が可能なシミュレーション装置を得ることを目的とす
る。
【００１９】
【課題を解決するための手段】この発明にかかる請求項
１記載のシミュレーション装置は、遅延機能を有する被
シミュレーション回路のタイミングエラーを検証しつつ
前記被シミュレーション回路の動作シミュレーションを
行っており、前記被シミュレーション回路の素子一つ一
つに割当てられた記憶エリアを有する記憶手段と、前記
被シミュレーション回路の素子一つ一つに対応してタイ
ミングエラーの内容を規定したタイミングチェック定義
ファイルを付与するタイミングチェック定義ファイル付
与手段と、前記被シミュレーション回路の複数の入力端
子に複数のテストパターン信号をそれぞれ付与する入力
信号付与手段と、前記テストパターン信号に基づき、前
記被シミュレーション回路の動作シミュレーションを行
うシミュレーション実行手段と、前記被シミュレーショ
ン回路の素子一つ一つの出力信号にレベル遷移が生ずる
毎に、当該素子に対応する前記記憶エリアに、少なくと
も、当該レベル遷移の内容を特定するレベル遷移情報
と、前記複数の入力端子のうちいずれの入力端子に与え
られたテストパターン信号が前記レベル遷移の原因とな
ったかを示すレベル遷移原因情報とを情報テーブル形式
で書き込む情報テーブル作成手段と、前記シミュレーシ
ョン実行中に、前記タイミングチェック定義ファイルで
素子一つ一つに対応して規定されたタイミングエラー内
容に基づき、前記被シミュレーション回路の素子一つ一
つの入出力信号のタイミングエラーを検出するタイミン
グエラー検出手段と、前記タイミングエラー検出手段よ
りタイミングエラーが検出されると、前記被シミュレー
ション回路のうちエラーが検出された素子についての前
記情報テーブルに基づき、少なくとも、前記タイミング
エラーの内容を特定する情報と、前記複数のテストパタ
ーン信号のうちいずれのテストパターン信号が当該タイ
ミングエラーの原因となったかを示すエラー原因パター
ン特定情報とを含むタイミングエラーメッセージを出力
するタイミングエラーメッセージ出力手段とを備えて構
成されている。
【００２０】また、この発明にかかる請求項２記載のシ
ミュレーション装置は、シミュレーション回路のテスト
ルールエラーを検証しつつ前記被シミュレーション回路
の動作シミュレーションを行っており、前記被シミュレ
ーション回路の素子一つ一つに対応して前記テストルー
ルエラーの内容を規定したテストルールチェック定義フ
ァイルを付与するテストルールチェック定義ファイル付
与手段と、前記被シミュレーション回路の複数の入力端
子に複数のテストパターン信号をそれぞれ付与する入力
信号付与手段と、前記テストパターン信号に基づき、前
記被シミュレーション回路の動作シミュレーションを行
うシミュレーション実行手段と、前記シミュレーション
実行中に、前記テストルールチェック定義ファイルで素
子一つ一つに対応して規定されたテストルールエラー内
容に基づき、前記被シミュレーション回路の素子一つ一
つのテストルールエラーを検出するテストルールエラー
検出手段と、前記テストルールエラー検出手段よりテス
トルールエラーが検出されると、前記被シミュレーショ
ン回路のうちテストルールエラーが検出された素子及び
前記テストルールエラーの内容を特定する情報とを含む
テストルールエラーメッセージを出力するテストルール
エラーメッセージ出力手段とを備えて構成されている。
【００２１】
【作用】請求項１記載のシミュレーション装置における
タイミングエラー検出手段は、タイミングチェック定義
ファイルで素子一つ一つに対応して規定されたタイミン
グエラー内容に基づき、被シミュレーション回路の素子
一つ一つの入出力信号のタイミングエラーを検出するた
め、タイミングチェック定義ファイルの内容を任意に設
定することにより、被シミュレーション回路を構成する
素子一つ一つに対して所望のタイミング検証を行うこと
ができる。
【００２２】請求項２記載のシミュレーション装置にお
けるテストルールエラー検出手段は、テストルールチェ
ック定義ファイルで素子一つ一つに対応して規定された
テストルールエラー内容に基づき、被シミュレーション
回路の素子一つ一つの入出力信号のテストルールエラー
を検出するため、テストルールチェック定義ファイルの
内容を任意に設定することにより、被シミュレーション
回路を構成する素子一つ一つに対して所望のテストルー
ル検証を行うことができる。
【００２３】
【実施例】図２はこの発明の第１及び第２の実施例であ
るシミュレーション装置のハード構成を示すブロック図
である。同図に示すように、シミュレーション装置はＣ
ＰＵ２１，メモリ２２等を内部に有するコンピュータ２
３、コンピュータ２３への情報入力手段としてのキーボ
ード２４、コンピュータ２３からの情報出力手段として
のＣＲＴ２５及びプリンタ２６から構成されている。
【００２４】図１はこの発明の第１の実施例であるシミ
ュレーション装置の機能構成を示すブロック構成図であ
る。
【００２５】同図に示すように、被シミュレーション回
路内の素子接続関係を記述した回路情報１が外部から回
路情報記憶手段２に読み込まれる。この被シミュレーシ
ョン回路の例が図３中に示されており、この回路は、Ｎ
ＡＮＤゲート３１，ＮＯＲゲート３２およびＤフリップ
フロップ３３を有している。なお、Ｐ１〜Ｐ５はテスト
パターン入力端子，Ｐ６，Ｐ７は出力端子である。
【００２６】また、被シミュレーション回路のうちシミ
ュレーション対象となる部分等を特定するシミュレーシ
ョン条件情報３と、各素子それぞれの入出力信号のタイ
ミングエラー検証内容を規定したタイミングチェック条
件情報５がタイミングチェック値定義ファイル作成手段
１２に付与される。タイミングチェック値定義ファイル
作成手段１２は、シミュレーション条件情報３及びタイ
ミングチェック条件情報５に基づき、後に詳述するタイ
ミングチェック値定義ファイル７を作成する。
【００２７】そして、このタイミングチェック値定義フ
ァイル７と、被シミュレーション回路の入力端子に与え
る入力信号のテストパターン情報４とが、シミュレーシ
ョン実行制御手段６に与えられる。
【００２８】シミュレーション実行制御手段６のシミュ
レーション実行状況は絶えず情報テーブル作成手段８及
びタイミングチェックプリミティブ９に与えられてお
り、情報テーブル作成手段８は被シミュレーション回路
の各素子でのイベント発生により、各素子の出力信号に
レベル遷移が生ずる毎に、情報テーブル記憶手段１０内
に設けられている情報テーブル１０ａに後述する情報の
書き込みを行っている。
【００２９】情報テーブル１０ａの記憶のためのエリア
は、情報テーブル作成手段８により被シミュレーション
回路の各素子に対応して情報テーブル記憶手段１０内に
設けられている。この情報テーブル１０ａに書き込まれ
る内容は各素子でのイベント発生により信号変化した時
のその素子の出力値、その時刻、その出力変化を起こす
原因となったテストパターンが被シミュレーション回路
のいずれの入力端子に与えられたテストパターンである
かを示す端子情報、そしてそのエラー原因となったテス
トパターンの信号値及びその時刻である。
【００３０】また、タイミングチェックプリミティブ９
内部のタイミングエラー検証手段９ａは、シミュレーシ
ョン実行制御手段６のシミュレーション実行状況から、
素子間の信号線の信号変化から得られる素子の入出力信
号変化を把握し、タイミングチェック値定義ファイル７
の内容に基づいて、各素子ごとに独立した内容で、タイ
ミングエラーの検証を行う。
【００３１】タイミングエラー検証としては例えば、検
証する素子がフリップフロップの場合、スパイクチェッ
クの他に、ハザードチェック（負のスパイクチェッ
ク）、リレーションチェック（２線間のタイミングチェ
ック）及びコンディションチェック（素子または回路枠
の２つの入力ピンに指定した信号変化が起きたかのチェ
ック）等がある。
【００３２】また、ループ回路を構成する素子に対して
は、スパイクチェック、ハザードチェックの他にレース
チェク及びオシレートチェック等のタイミング検証が行
える。
【００３３】スパイクチェック、ハザードチェック及び
レースチェクのタイミング検証は、着目している回路部
分以外から当該回路部分に入る信号に対してチェックす
る機能であり、オシレートチェックはループ中に、入力
値に対し出力値が反転する素子（ＮＡＮＤゲート，ＮＯ
Ｒゲート等）が奇数個存在するような回路につき、当該
ループ中のすべての素子がアクティブ状態となった時エ
ラーとする機能である。
【００３４】図４及び図５は、タイミングチェック値定
義ファイル７の記述内容の一部を示す説明図である。図
４及び図５に示すように、タイミングチェック値定義フ
ァイル７には、少くともタイミングチェック対象素子
名、タイミングエラー種別及び検証値が記述されてい
る。このように、タイミングチェック値定義ファイル７
を定義することにより、異なるフリップフロップＦＦ１
及びＦＦ２にそれぞれに対し、独立してタイミングエラ
ー種別及び検証値を設定することができる。
【００３５】また、図４及び図５に示すように、タイミ
ングチェック値定義ファイル７において、フリップフロ
ップＦＦ１を２回定義すれば、シミュレーション実行制
御手段６により、図６に示すように、１つのフリップフ
ロップＦＦ１に対して、２つのタイミングチェックプリ
ミティブ９Ａ及び９Ｂを生成させることもできる。
【００３６】したがって、図４に示すようにタイミング
チェック値定義ファイル７の内容を記述することによ
り、タイミングチェックプリミティブ９Ａによりフリッ
プフロップＦＦ１のセットアップタイミングエラー検証
が行われると同時に、タイミングチェックプリミティブ
９Ｂによりホールドチェック及びスパイクエラーのテス
トルールエラー検証が行われる。
【００３７】また、図５に示すようにタイミングチェッ
ク値定義ファイル７の内容を記述すれば、フリップフロ
ップＦＦ１に対し、タイミングチェックプリミティブ９
Ａにより検証値Ａ１のセットアップタイミングエラー検
証が行われると同時に、タイミングチェックプリミティ
ブ９Ｂにより検証値Ａ２のセットアップタイミングエラ
ー検証が行われる。
【００３８】タイミングエラー原因解析手段９ｂは、タ
イミングエラー検証手段９ａより上記したタイミングエ
ラーが検出されると、該当素子に付与された情報テーブ
ル１０ａに基づいてその原因遡及を行い、それによって
判明した結果を後述するエラーメッセージとしてエラー
メッセージ出力手段１１に出力する。
【００３９】次に、図３に示す被シミュレーション回路
につき、図７に示すテストパターン信号Ｖ１〜Ｖ５がそ
れぞれ入力端子Ｐ１〜Ｐ５に与えられる場合を例にとっ
て、このシミュレーション装置の動作を説明する。な
お、図８には、ＮＯＲゲート３２およびフリップフロッ
プ３３についての情報テーブル１０ａ１，１０ａ２が示
されており、図９にはこのシミュレーション装置の動作
フローが示されている。
【００４０】まず、図９のステップＳ１１において、図
３の被シミュレーション回路の素子接続情報が図１の回
路情報１として入力され、回路情報記憶手段２に取り込
まれる。また、ステップＳ１２において、図７のテスト
パターン信号Ｖ１〜Ｖ５などのテストパターン情報がシ
ミュレーション実行制御手段６に取込まれる。
【００４１】ステップＳ１３において、タイミングチェ
ック値定義ファイル作成手段１２は、シミュレーション
条件情報３及びタイミングチェック条件情報５に基づ
き、図４及び図５で示した如く、各素子にそれぞれタイ
ミングエラー種別及び検証値を独立して設定した記述内
容のタイミングチェック値定義ファイル７を生成し、シ
ミュレーション実行制御手段６に出力する。
【００４２】ステップＳ１４においてシミュレーション
実行制御手段６が能動化されると、このシミュレーショ
ン実行制御手段６が被シミュレーション回路の論理動作
シミュレーションを開始する。すなわち、図７のテスト
パターン信号Ｖ１〜Ｖ５を入力端子Ｐ１〜Ｐ５にそれぞ
れ与え、各素子３１〜３３の動作シミュレーションを行
う。また、このシミュレーションにおいて、各素子３１
〜３３についてのイベントが発生するごとに、情報テー
ブル作成手段８は、情報テーブル１０ａに新たなデータ
を書き込む。
【００４３】この情報テーブル１０ａの例を説明する準
備として、図７のタイミングチャートについて説明して
おく。図７のテストパターン信号Ｖ４，Ｖ５は図３のＮ
ＯＲゲート３２に与えられる。したがって、図７に示す
ようにＶ４＝“Ｌ”である場合には、信号Ｖ５の遅延反
転値が信号ＶＴとして素子３２の出力信号として現れ
る。
【００４４】そして、ＮＯＲゲート３２において、その
入力信号の立上がりに対する遅延時間Δｔr が、入力信
号の立下りに対する遅延時間Δｔf よりも長くなってい
るような場合を考える。すると、テストパターン信号Ｖ
５におけるパルス幅Δｔ0 は、図３のノードＩの位置で
の信号ＶＴにおいてパルス幅Δｔs となり、このパルス
幅Δｔs がフリップフロップ３３の正常Ｔ入力として必
要とされる閾値Δｔth（例えば0.6ns ）よりも小さいと
きには、このパルスはスパイクとなる。
【００４５】なお、テストパターン信号Ｖ１の時刻
ｔ01，ｔ04，ｔ05におけるレベル遷移は、そのままフリ
ップフロップ３３のリセット入力における遷移となる。
また、Ｖ２＝“Ｌ”，Ｖ３＝“Ｈ”であるから、ＮＡＮ
Ｄゲート３１の出力は常に“Ｈ”である。
【００４６】一方、フリップフロップ３３のＱ出力信号
ＶＱは、リセット信号である信号Ｖ１がアクティブ
（“Ｌ”レベル）となる時刻ｔ04から時間ΔｔD 遅延し
た時刻ｔ4 に“Ｌ”レベルに立下る。そして、Ｔ入力で
ある信号ＶＴが“Ｌ”→“Ｈ”レベルに立上がったと認
識された時刻ｔ3 から時間ΔｔD 遅延した時刻ｔ3 に
“Ｈ”レベルに立上がる。（実際回路上では、時刻ｔ2
〜ｔ3 間に発生した信号ＶＴの“Ｈ”レベルパルスはス
パイクであるため、時刻ｔ3 では“Ｈ”レベルと認識さ
れないが、シミュレーションを続行する関係上、シミュ
レーション装置上では認識する。）さらに、情報テーブ
ル１０ａに関する以下の説明では、図７の時刻ｔ3 にお
けるテーブル状態を例として考えている。
【００４７】図８に示すように、情報テーブル１０ａ
（１０ａ１，１０ａ２）の各々は、第１サブテーブルＡ
１と第２サブテーブルＡ２とから成っている。図示して
いないが、ＮＡＮＤゲート３１の情報テーブルも同様で
ある。第１サブテーブルＡ１の各行は、対応する素子の
出力信号にレベル遷移が生じた際の時刻（テーブル１０
ａ２の例ではｔ4 ，ｔ3 ）、そのレベル各位の内容
（“Ｈ”または“Ｌ”）、およびレベル遷移がどの素子
端子において生じたかを示す識別情報（テーブル１０ａ
２の例では「Ｑ出力端子」）を含んでいる。
【００４８】また、第２サブテーブルＡ２では、第１サ
ブテーブルＡ１の各行に対応するレベル遷移が、入力端
子Ｐ１〜Ｐ５のうちのいずれに与えられているテストパ
ターン信号によって引起されたかを示すための情報を含
んでいる。すなわち、その各行において、その入力端子
を示す端子番号（Ｐ１〜Ｐ５のうちのいずれかひと
つ）、そのテストパターン信号のどの時刻でのレベル遷
移が素子側でのレベル遷移の原因となったかを示す時刻
情報（ｔ04，ｔ03）、そして、その時刻での当該テスト
パターンの信号のレベル遷移（“Ｈ”または“Ｌ”）で
ある。
【００４９】これらのうち、第２サブテーブルＡ２の各
行の情報は、当該素子の出力信号にレベル遷移が発生す
る毎に、その素子の前段側の素子の情報テーブルから転
送されてくるようになっている。また、各サブテーブル
Ａ１，Ａ２は少なくとも３行分（つまり、３回以上のイ
ベント分）の記憶容量を有しており、図示例では、その
素子に関する最新の３回分のイベントについての情報が
記憶されている。なお、新たなイベントが生じたときに
は、サブテーブルＡ１，Ａ２中のそれぞれにおいて最も
古い情報が消去され、新たなイベントに対応する情報へ
と更新される。
【００５０】図９の次のステップＳ１６では、既述した
ようなタイミングエラーの検証が、図１のタイミングエ
ラー検証手段９ａを用いて行われる。この検証等の目的
で、図３に概念的に示すように、タイミングチェック値
定義ファイル７の定義内容に基づき、各々が独立した内
容でタイミング検証を行うことができるタイミングチェ
ックプリミティブ９が、素子の入出力側に結合されてい
る（図３では便宜上フリップフロップ３３の入出力側に
ついてのみ示されている）。
【００５１】図１のタイミングチェック条件情報５に基
いてこの検証を行い、図７の期間ｔ2 〜ｔ3 での信号Ｖ
Ｉのスパイクを検出した場合を考える。このとき、図９
のステップＳ１８は“ＹＥＳ”となり、次のステップＳ
１９でタイミングエラー原因解析手段９ｂを能動化する
ことにより、エラー原因の解析を行う。
【００５２】具体的にはまず、タイミングエラーが発生
した素子３３の情報テーブル１０ａ２の最新情報を参照
する。すると、時刻ｔ3 におけるエラーは、入力端子Ｐ
５に入力されたテストパターン信号Ｖ５の、ｔ＝ｔ03に
おけるレベル遷移に関係していることがわかる。このた
め、エラーの原因は、テストパターン信号Ｖ５が、もし
くは、入力端子Ｐ５からフリップフロップ３３に至るま
での回路部分中の素子（図示例ではＮＯＲゲート３２）
のいずれかであることがわかる。
【００５３】そこでまず、エラー素子３３から入力端子
Ｐ５へ向って、上記回路部分に存在する各素子の動作状
況を、各素子についての情報テーブル１０ａを参照しつ
つ解析する。図示例では情報テーブル１０ａ１，１０ａ
２の内容によって、ＮＯＲゲート３２での立上り遅延と
立下り遅延との差が原因であることがわかる。もし、Ｎ
ＯＲゲート３２にこのような原因がなければ、入力端子
Ｐ５に与えられたテストパターン信号Ｖ５に原因があ
る。
【００５４】図３の例ではわずか３個の素子３１〜３３
が示されているが、実際の被シミュレーション回路は極
めて多くの素子を有している。したがって、この動作の
みで原因素子を直接に特定できるとは限らないが、エラ
ーに関係したテストパターン信号がどの入力端子に与え
られたものであるかを知ることにより、少なくともその
原因解析の対象をかなりしぼり込むことができる。
【００５５】このような解析の後、図９のステップＳ１
９において図１のエラーメッセージ作成手段１１が能動
化され、図１０にその一部を例示するエラーメッセージ
リストがプリンタ２６からプリントアウトされる。この
エラーメッセージは、タイミングエラーの内容を特定す
るための情報として、 エラーが生じた素子番号、 エラー時刻、 エラー種類、を含んでいる。また、エラー原因に関連
する情報として、 エラーに関連した入力端子番号、 エラーに関連した入力端子において、エラーを引起し
たレベル遷移が生じた時刻、 原因素子を特定できたときはその素子番号、がリスト
アップされている。
【００５６】したがって、このエラーメッセージをオペ
レータが見ることにより、被シミュレーション回路にお
けるタイミングエラーの原因究明が極めて容易となる。
【００５７】また、各素子それぞれに対するタイミング
エラー検証をタイミングチェック値定義ファイル７に基
づき独立した内容で行うことにより、シミュレーション
を行うオペレータが所望のタイミングエラー検証を各素
子ごとに行うことができる。
【００５８】さらには図４に示す如くタイミングチェッ
ク値定義ファイル７を定義することにより、同一素子に
対し複数種のタイミング検証を一度に行えることがで
き、図５に示す如くタイミングチェック値定義ファイル
７を定義することにより、同一素子に対し検証値の異な
る同一種のタイミング検証を一度に行えることができ
る。
【００５９】図９の動作は、予定していたシミュレーシ
ョンがすべて完了するまで行われ、シミュレーションが
完了するとステップＳ２０を経てルーチンは終了する。
【００６０】なお、上記第１の実施例では、エラーメッ
セージリストに、エラー原因に関連する情報として〜
をリストアップしているが。少なくともの情報（つ
まり、入力された複数のテストパターンのうちエラーに
関連するテストパターンを特定する情報）が含まれてお
れば、従来と比較して、エラー原因究明の対象範囲がか
なりしぼり込めることになる。したがって、上記〜
のすべてを含むことが望ましいが、のみであってもよ
い。
【００６１】また、上記第１の実施例では、フリップフ
ロップにタイミングプリミティブ９が設けられている例
を示したが、ラッチやカウンタ、メモリ素子等であって
もよく、同様の効果を奏する。また、情報テーブル１０
ａを利用することにより、出力端子Ｐ６，Ｐ７に変化が
起こった時、その変化がどの入力端子から得られた入力
信号か判別し、同時に出力端子Ｐ６，Ｐ７に至るまでの
パスディレイを求めることも可能である。
【００６２】図１１はこの発明の第２の実施例であるシ
ミュレーション装置の機能構成を示すブロック構成図で
ある。
【００６３】同図に示すように、被シミュレーション回
路内の素子接続関係を記述した回路情報１が外部から回
路情報記憶手段２に読み込まれる。
【００６４】また、被シミュレーション回路のうちシミ
ュレーション対象となる部分等を特定するシミュレーシ
ョン条件情報３と、各素子それぞれの入出力信号のテス
トルールエラー検証内容を規定したテストルールチェッ
ク条件情報１４がテストルールチェック値定義ファイル
作成手段１３に付与される。テストルールチェック値定
義ファイル作成手段１３は、シミュレーション条件情報
３及びテストルールチェック条件情報１４に基づき、後
に詳述するテストルールチェック値定義ファイル１５を
作成する。
【００６５】そして、このテストルールチェック値定義
ファイル１５と、被シミュレーション回路の入力端子に
与える入力信号のテストパターン情報４とが、シミュレ
ーション実行制御手段６に与えられる。
【００６６】シミュレーション実行制御手段６のシミュ
レーション実行状況は絶えずテストルールチェックプリ
ミティブ１９に与えられている。
【００６７】また、テストルールチェックプリミティブ
１９内部のテストルールエラー検証手段１９ａは、シミ
ュレーション実行制御手段６のシミュレーション実行状
況から、素子間の信号線の信号変化から得られる素子の
入出力信号変化を把握し、テストルールチェック値定義
ファイル１５の内容に基づいて、各素子ごとに独立した
内容で、テストルールエラーの検証を行う。
【００６８】テストルールエラー検証の種類としては以
下に示すものがある。 ・Ｉccリークチェック可否テスト 回路全体がスタティックな状態（Ｈ→Ｌ、Ｌ→Ｈと変化
のない状態）になっている周期を抽出して、Ｉccリーク
チェックの実行可能性の可否を判定する。 ・ＤＣテスト 測定する出力ピンに対して、ＨまたはＬ（出力端子が入
力兼用であればハイインピーダンス状態も含む）に変化
しているか否かのテスト ・バスコンフリクトテスト バス競合により、不定値（Ｘ）が出ていないかのテスト ・出力バッファ同時変化数テスト 出力ピンに接続される複数の信号のうち、同時に信号変
化する信号数が制限値以内か否かのテスト ・波形数、波形タイプ、デッドゾーン（信号変化が許さ
れない時間帯）、クロック幅、周波数幅、ピン数等が規
定範囲にあるか否かのテスト 図１２〜図１６は、テストルールチェック値定義ファイ
ル１５の記述内容の一部を示す説明図である。これらの
図に示すように、テストルールチェック値定義ファイル
１５には、少くともテストルールチェック対象素子名、
テストルールエラー種別（チェック項目）及び検証値が
記述されている。
【００６９】図１７、図１８及び図１９は、図１２、図
１４（図１５）及び図１６での記述内容のテストルール
チェック値定義ファイル１５それぞれに対応して設けら
れるテストルールチェックプリミティブ１９を示した回
路図である。
【００７０】図１２のテストルールチェック値定義ファ
イル１５では、トライステートバッファＴ１に対するテ
ストルールのチェック項目が記載されているため、図１
７に示すように、トライステートバッファＴ１の入出力
に接続されてテストルールチェックプリミティブ１９が
設けられる。
【００７１】図１４及び図１５のテストルールチェック
値定義ファイル１５では、トライステートバッファＴ１
及びＴ２に対するテストルールのチェック項目が２個ず
つ記載されているため、図１８に示すように、トライス
テートバッファＴ１及びＴ２の入出力に２つずつ接続さ
れて４個のテストルールチェックプリミティブ１９Ａ〜
１９Ｄが設けられる。このように、テストルールチェッ
ク値定義ファイル１５において、フリップフロップＴ１
（Ｔ２）を２回定義すれば、１つのトライステートバッ
ファＴ１（Ｔ２）に対して、２つのテストルールチェッ
クプリミティブ１９Ａ及び９Ｂ（１９Ｃ及び１９Ｄ）を
生成させることもできる。
【００７２】図１６のテストルールチェック値定義ファ
イル１５では、ｎ個の出力バッファＢ１〜Ｂｎそれぞれ
に対する同一のテストルールのチェック項目が記載され
ているため、図１９に示すように、出力バッファＢ１〜
Ｂｎの入出力にそれぞれ接続されてテストルールチェッ
クプリミティブ１９1 〜１９n が設けられる。なお、テ
ストルール検証内容によっては、素子の出力側にのみテ
ストルールチェックプリミティブが接続される場合もあ
る。
【００７３】このように、テストルールチェック値定義
ファイル１５を定義することにより、異なるトライステ
ートバッファＴ１及びＴ２、異なる出力バッファＢ１〜
Ｂｎに対し、それぞれ独立してテストルールエラー種別
及び検証値を設定することができる。
【００７４】例えば、図１４に示すように、テストルー
ルチェック値定義ファイル１５の内容を記述することに
より、図１８のテストルールチェックプリミティブ１９
ＡによるトライステートバッファＴ１のデッドゾーンテ
スト、テストルールチェックプリミティブ１９Ｂよるト
ライステートバッファＴ１のＩccリークテスト、テスト
ルールチェックプリミティブ１９Ｃによるトライステー
トバッファＴ２のデッドゾーンテスト及びテストルール
チェックプリミティブ１９Ｄよるトライステートバッフ
ァＴ２のＩccリークテストが同時に行われる。
【００７５】また、図１５に示すようにテストルールチ
ェック値定義ファイル１５の内容を記述すれば、トライ
ステートバッファＴ１に対し、テストルールチェックプ
リミティブ１９Ａ及び１９Ｂにより検証値１０及び９(n
s)のデッドゾーンテストエラー検証が行われると同時
に、テストルールチェックプリミティブ１９Ｃ及び１９
Ｄにより検証値７及び６(ns)のデッドゾーンテストエラ
ー検証が行われる。
【００７６】テストルールエラー検証手段１９ａは、上
記したテストルールエラーを検出すると、そのテストル
ールエラー種別及びエラー該当素子をエラーメッセージ
としてエラーメッセージ出力手段１１に出力する。
【００７７】図２０には、第２の実施例におけるシミュ
レーション装置の動作フローが示されている。
【００７８】まず、図２０のステップＳ２１において、
被シミュレーション回路の素子接続情報が図１１の回路
情報１として入力され、回路情報記憶手段２に取り込ま
れる。また、ステップＳ２２において、テストパターン
情報がシミュレーション実行制御手段６に取込まれる。
【００７９】ステップＳ２３において、テストルールチ
ェック値定義ファイル作成手段１３は、シミュレーショ
ン条件情報３及びテストルールチェック条件情報１４に
基づき、図１２〜図１６で示した如く、各素子にそれぞ
れテストルールエラー種別及び検証値を独立して設定し
た記述内容のテストルールチェック値定義ファイル１５
を生成し、シミュレーション実行制御手段６に出力す
る。
【００８０】ステップＳ２４においてシミュレーション
実行制御手段６が能動化されると、このシミュレーショ
ン実行制御手段６が被シミュレーション回路の論理動作
シミュレーションを開始する。
【００８１】図２０の次のステップＳ２５では、テスト
ルールチェックプリミティブ１９が素子の（入）出力側
に結合され、既述したようなテストルールチェック値定
義ファイル１５の定義内容に基づくテストルールエラー
の検証が、図１１のテストルールエラー検証手段１９ａ
を用いて行われる。
【００８２】そして、ステップＳ２６でテストルールエ
ラーの発生を検出すると、図１１のエラーメッセージ作
成手段１１が能動化され、図２１にその一部を例示する
エラーメッセージリストがプリンタ２６からプリントア
ウトされる。このエラーメッセージは、テストルールエ
ラーの内容を特定するための情報として、 エラーが生じた素子番号、 エラー種類、 を含んでいる。
【００８３】このように、各素子それぞれに対するテス
トルールエラー検証をテストルールチェック値定義ファ
イル１５に基づき独立した内容で行うことにより、シミ
ュレーションを行うオペレータが所望のテストルールエ
ラー検証を各素子ごとに行うことができる。
【００８４】さらには図１４及び図１５に示す如くテス
トルールチェック値定義ファイル１５を定義することに
より、同一素子に対し複数種のテストルールエラー検証
を一度に行えることができ、図１５に示す如くテストル
ールチェック値定義ファイル１５を定義することによ
り、同一素子に対し検証値の異なる同一種のテストルー
ルエラー検証を一度に行えることができる。
【００８５】また、上記第２の実施例では、トライステ
ートバッファや出力バッファにテストルールチェックプ
リミティブ１９が設けられている例を示したが、ラッチ
やカウンタ、メモリ素子等であってもよく、同様の効果
を奏する。
【００８６】また、第１の実施例で述べたタイミングエ
ラー検証と、第２の実施例で述べたテストルールエラー
検証とを同時におこなうシミュレーション装置を構成す
ることも考えられる。
【００８７】
【発明の効果】以上説明したように、請求項１記載のシ
ミュレーション装置によれば、タイミングエラー検出手
段は、タイミングチェック定義ファイルで素子一つ一つ
に対応して規定されたタイミングエラー内容に基づき、
被シミュレーション回路の素子一つ一つの入出力信号の
タイミングエラーを検出するため、シミュレーションを
行うオペレータがタイミングチェック定義ファイル付与
手段を用いて、タイミングチェック定義ファイルの設定
を任意に行うことにより、被シミュレーション回路を構
成する素子一つ一つに対して異なるタイミングエラー検
証を行うことができる。
【００８８】また、請求項２記載のシミュレーション装
置によれば、テストルールエラー検出手段は、テストル
ールチェック定義ファイルで素子一つ一つに対応して規
定されたテストルールエラー内容に基づき、被シミュレ
ーション回路の素子一つ一つの入出力信号のテストルー
ルエラーを検出するため、シミュレーションを行うオペ
レータがテストルールチェック定義ファイル付与手段を
用いて、テストルールチェック定義ファイルの設定を任
意に行うことにより、被シミュレーション回路を構成す
る素子一つ一つに対して異なるテストルールエラー検証
を行うことができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例であるシミュレーショ
ン装置の構成を示すブロック図である。
【図２】この発明の実施例におけるシミュレーション装
置のハード構成を示すブロック図である。
【図３】タイミングチェックプリミティブの概念を示す
回路図である。
【図４】図１で示したタイミングチェック値定義ファイ
ルを示す説明図である。
【図５】図１で示したタイミングチェック値定義ファイ
ルを示す説明図である。
【図６】タイミングチェックプリミティブの概念を示す
回路図である。
【図７】図３で示した回路の信号変化を示すタイミング
図である。
【図８】情報テーブルの状況を示す説明図である。
【図９】第１の実施例のシミュレーション装置のタイミ
ング検証動作を示すフローチャートである。
【図１０】第１の実施例の実施例におけるエラーメッセ
ージリストの例を示す説明図である。
【図１１】この発明の第２の実施例であるシミュレーシ
ョン装置の構成を示すブロック図である。
【図１２】図１１で示したテストルールチェック値定義
ファイルを示す説明図である。
【図１３】図１１で示したテストルールチェック値定義
ファイルを示す説明図である。
【図１４】図１１で示したテストルールチェック値定義
ファイルを示す説明図である。
【図１５】図１１で示したテストルールチェック値定義
ファイルを示す説明図である。
【図１６】図１１で示したテストルールチェック値定義
ファイルを示す説明図である。
【図１７】テストルールチェックプリミティブの概念を
示す回路図である。
【図１８】テストルールチェックプリミティブの概念を
示す回路図である。
【図１９】テストルールチェックプリミティブの概念を
示す回路図である。
【図２０】第２の実施例のシミュレーション装置のテス
トルールエラー検証動作を示すフローチャートである。
【図２１】第２の実施例におけるエラーメッセージリス
トの例を示す説明図である。
【図２２】従来のシミュレーション装置のタイミング検
証動作を示すフローチャートである。
【図２３】従来のシミュレーション装置のテストルール
検証動作を示すフローチャートである。
【符号の説明】
１ 回路情報 ２ 回路情報記憶手段 ３ シミュレーション条件情報 ４ テストパターン情報 ５ タイミングチェック条件情報 ６ シミュレーション実行制御手段 ７ タイミングチェック値定義ファイル ８ 情報テーブル作成手段 ９ タイミングチェックプリミティブ ９ａ タイミングエラー検証手段 ９ｂ タイミングエラー原因解析手段 １０ 情報テーブル記憶手段 １１ エラーメッセージ作成手段 １２ タイミングチェック値定義ファイル作成手段 １３ テストルール定義ファイル作成手段 １４ テストルールチェック条件情報 １５ テストルールチェック定義ファイル １９ テストルールチェックプリミティブ １９ａ テストルールエラー検証手段 ２６ プリンタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 善雄 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社 北伊丹製作所内 (56)参考文献 特開 平３−22038（ＪＰ，Ａ) 特開 平２−252066（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 遅延機能を有する被シミュレーション回
    路のタイミングエラーを検証しつつ前記被シミュレーシ
    ョン回路の動作シミュレーションを行うシミュレーショ
    ン装置であって、 前記被シミュレーション回路の素子一つ一つに割当てら
    れた記憶エリアを有する記憶手段と、 前記被シミュレーション回路の素子一つ一つに対応して
    タイミングエラーの内容を規定したタイミングチェック
    定義ファイルを付与するタイミングチェック定義ファイ
    ル付与手段と、 前記被シミュレーション回路の複数の入力端子に複数の
    テストパターン信号をそれぞれ付与する入力信号付与手
    段と、 前記テストパターン信号に基づき、前記被シミュレーシ
    ョン回路の動作シミュレーションを行うシミュレーショ
    ン実行手段と、 前記被シミュレーション回路の素子一つ一つの出力信号
    にレベル遷移が生ずる毎に、当該素子に対応する前記記
    憶エリアに、少なくとも、当該レベル遷移の内容を特定
    するレベル遷移情報と、前記複数の入力端子のうちいず
    れの入力端子に与えられたテストパターン信号が前記レ
    ベル遷移の原因となったかを示すレベル遷移原因情報と
    を情報テーブル形式で書き込む情報テーブル作成手段
    と、 前記シミュレーション実行中に、前記タイミングチェッ
    ク定義ファイルで素子一つ一つに対応して規定されたタ
    イミングエラー内容に基づき、前記被シミュレーション
    回路の素子一つ一つの入出力信号のタイミングエラーを
    検出するタイミングエラー検出手段と、 前記タイミングエラー検出手段よりタイミングエラーが
    検出されると、前記被シミュレーション回路のうちエラ
    ーが検出された素子についての前記情報テーブルに基づ
    き、少なくとも、前記タイミングエラーの内容を特定す
    る情報と、前記複数のテストパターン信号のうちいずれ
    のテストパターン信号が当該タイミングエラーの原因と
    なったかを示すエラー原因パターン特定情報とを含むタ
    イミングエラーメッセージを出力するタイミングエラー
    メッセージ出力手段とを備えたシミュレーション装置。
  2. 【請求項２】 被シミュレーション回路のテストルール
    エラーを検証しつつ前記被シミュレーション回路の動作
    シミュレーションを行うシミュレーション装置であっ
    て、 前記被シミュレーション回路の素子一つ一つに対応して
    前記テストルールエラーの内容を規定したテストルール
    チェック定義ファイルを付与するテストルールチェック
    定義ファイル付与手段と、 前記被シミュレーション回路の複数の入力端子に複数の
    テストパターン信号をそれぞれ付与する入力信号付与手
    段と、 前記テストパターン信号に基づき、前記被シミュレーシ
    ョン回路の動作シミュレーションを行うシミュレーショ
    ン実行手段と、 前記シミュレーション実行中に、前記テストルールチェ
    ック定義ファイルで素子一つ一つに対応して規定された
    テストルールエラー内容に基づき、前記被シミュレーシ
    ョン回路の素子一つ一つのテストルールエラーを検出す
    るテストルールエラー検出手段と、 前記テストルールエラー検出手段よりテストルールエラ
    ーが検出されると、前記被シミュレーション回路のうち
    テストルールエラーが検出された素子及び前記テストル
    ールエラーの内容を特定する情報とを含むテストルール
    エラーメッセージを出力するテストルールエラーメッセ
    ージ出力手段とを備えたシミュレーション装置。
JP4104251A 1991-08-30 1992-04-23 シミュレーション装置 Expired - Fee Related JP2788820B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4104251A JP2788820B2 (ja) 1991-08-30 1992-04-23 シミュレーション装置
US07/933,711 US5400270A (en) 1991-08-30 1992-08-24 Simulator for conducting timing analysis of a circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-219459 1991-08-30
JP21945991 1991-08-30
JP4104251A JP2788820B2 (ja) 1991-08-30 1992-04-23 シミュレーション装置

Publications (2)

Publication Number Publication Date
JPH05128199A JPH05128199A (ja) 1993-05-25
JP2788820B2 true JP2788820B2 (ja) 1998-08-20

Family

ID=26444763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4104251A Expired - Fee Related JP2788820B2 (ja) 1991-08-30 1992-04-23 シミュレーション装置

Country Status (2)

Country Link
US (1) US5400270A (ja)
JP (1) JP2788820B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3124417B2 (ja) * 1993-07-13 2001-01-15 三菱電機株式会社 論理シミュレーションシステム及び論理シミュレーション方法
JPH07114580A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd 論理装置の遅延時間解析システム
US5625803A (en) * 1994-12-14 1997-04-29 Vlsi Technology, Inc. Slew rate based power usage simulation and method
US5675502A (en) * 1995-08-22 1997-10-07 Quicklogic Corporation Estimating propagation delays in a programmable device
US5923569A (en) * 1995-10-17 1999-07-13 Matsushita Electric Industrial Co., Ltd. Method for designing layout of semiconductor integrated circuit semiconductor integrated circuit obtained by the same method and method for verifying timing thereof
US6363509B1 (en) * 1996-01-16 2002-03-26 Apple Computer, Inc. Method and apparatus for transforming system simulation tests to test patterns for IC testers
US5819072A (en) * 1996-06-27 1998-10-06 Unisys Corporation Method of using a four-state simulator for testing integrated circuit designs having variable timing constraints
US6112022A (en) * 1996-12-13 2000-08-29 Legend Design Technology, Inc. Method for simulating ULSI/VLSI circuit designs
US5987237A (en) * 1997-09-02 1999-11-16 Hewlett-Packard Company Framework for rules checking
US6327676B1 (en) * 1998-03-31 2001-12-04 Emc Corporation Test equipment
US6163763A (en) * 1998-10-06 2000-12-19 Cadence Design Systems, Inc. Method and apparatus for recording and viewing error data generated from a computer simulation of an integrated circuit
US6353915B1 (en) 1999-04-01 2002-03-05 Unisys Corporation Methods for evaluating systems of electronic components
US6954916B2 (en) * 2003-06-30 2005-10-11 International Business Machines Corporation Methodology for fixing Qcrit at design timing impact
JP4636989B2 (ja) * 2005-10-11 2011-02-23 富士通セミコンダクター株式会社 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体
JP2007293771A (ja) * 2006-04-27 2007-11-08 Matsushita Electric Ind Co Ltd シミュレータ
JP4316644B2 (ja) 2007-12-26 2009-08-19 株式会社東芝 論理シミュレーション装置
US8706467B2 (en) * 2008-04-02 2014-04-22 Synopsys, Inc. Compact circuit-simulation output

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
UST928004I4 (en) * 1972-03-17 1974-11-05 Sto 8 sto
UST940013I4 (en) * 1974-09-17 1975-11-04 Network design process using multiple performance functions
US4821220A (en) * 1986-07-25 1989-04-11 Tektronix, Inc. System for animating program operation and displaying time-based relationships
US4924430A (en) * 1988-01-28 1990-05-08 Teradyne, Inc. Static timing analysis of semiconductor digital circuits
JP2522541B2 (ja) * 1989-03-24 1996-08-07 三菱電機株式会社 シミュレ―ション装置及びシミュレ―ション方法
JP2723297B2 (ja) * 1989-06-19 1998-03-09 富士通株式会社 タイミング・ベリフィケーション処理方式
JPH04148882A (ja) * 1990-10-12 1992-05-21 Hitachi Ltd 論理集積回路の故障位置指摘方法

Also Published As

Publication number Publication date
US5400270A (en) 1995-03-21
JPH05128199A (ja) 1993-05-25

Similar Documents

Publication Publication Date Title
JP2522541B2 (ja) シミュレ―ション装置及びシミュレ―ション方法
JP2788820B2 (ja) シミュレーション装置
US5095454A (en) Method and apparatus for verifying timing during simulation of digital circuits
US6363509B1 (en) Method and apparatus for transforming system simulation tests to test patterns for IC testers
US7188061B2 (en) Simulation monitors based on temporal formulas
US5633812A (en) Fault simulation of testing for board circuit failures
US10268787B2 (en) Hybrid timing analysis method and associated system and non-transitory computer readable medium
JPH0458072B2 (ja)
US6604227B1 (en) Minimal level sensitive timing abstraction model capable of being used in general static timing analysis tools
US4594677A (en) System for detecting and diagnosing noise caused by simultaneous current switching
US6339837B1 (en) Hybrid method for design verification
US20040015338A1 (en) Method and apparatus for automated signal integrity checking
AU654479B2 (en) Method and apparatus for organizing and analyzing timing information
US5404360A (en) Simulator for simulating circuit operation
US20070220338A1 (en) Method and system for generating checkpoints of hardware description language simulations that include a specific model state together with a software testcase state
US20030229483A1 (en) Causality based event driven timing analysis engine
EP1259165B1 (en) Modelling and testing of an integrated circuit
JP2674142B2 (ja) 論理回路の動作検証方法
JP2990813B2 (ja) 故障シミュレーション方法
KR0154790B1 (ko) 시뮬레이션 벡터 검증 방법과 테스트 벡터로의 변환 방법
Robison Applications of logic simulation in design automation at Texas Instruments
JPH06148293A (ja) 論理回路テスト回路
JP2003223474A (ja) Ｂｓクラスタテスト診断率改善システム
JPH08180095A (ja) 遅延故障シミュレーション方法、及び遅延故障解析装置
JPH02105943A (ja) シミュレーション方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees