JP2785832B2 - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JP2785832B2 JP2785832B2 JP1050793A JP5079389A JP2785832B2 JP 2785832 B2 JP2785832 B2 JP 2785832B2 JP 1050793 A JP1050793 A JP 1050793A JP 5079389 A JP5079389 A JP 5079389A JP 2785832 B2 JP2785832 B2 JP 2785832B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump
- connection
- external substrate
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は半導体装置の実装構造に関し、詳しくはフィ
ルムキャリアと外部基板との接続を容易に、且つ信頼性
良く最小面積で実装する構造に関するものである。
ルムキャリアと外部基板との接続を容易に、且つ信頼性
良く最小面積で実装する構造に関するものである。
＜従来の技術＞ 従来から、パッケージ基板やケースなどの外部基板に
フィルムキャリアを用いた半導体装置を接続（アウター
リードボンディング）するには、半導体装置のフィルム
キャリア上に銅などの導電性金属を線状に形成した接続
リードが利用されている。例えば、第５図に示すよう
に、フィルムキャリア３上に形成した接続リード４と半
導体素子１を、バンプ２を介して接続した半導体装置の
外部基板５への実装は、外部基板５の表面に形成した金
属配線（ランド部）６とフィルムキャリア３上の接続リ
ード４が利用されている。
フィルムキャリアを用いた半導体装置を接続（アウター
リードボンディング）するには、半導体装置のフィルム
キャリア上に銅などの導電性金属を線状に形成した接続
リードが利用されている。例えば、第５図に示すよう
に、フィルムキャリア３上に形成した接続リード４と半
導体素子１を、バンプ２を介して接続した半導体装置の
外部基板５への実装は、外部基板５の表面に形成した金
属配線（ランド部）６とフィルムキャリア３上の接続リ
ード４が利用されている。
しかし、このような実装方法では接続リード４に切断
や折り曲げ加工を施こす必要があり、作業性が悪く、接
続も容易に行なえないものである。さらに、接続リード
４はフィルムキャリアから突出した構造であるので機械
的強度に乏しく、作業性に難点を有するものである。ま
た、接続リード４とランド部６との接続には、通常、半
田リフロー法などの熱的接合方式が採られており、例え
ば液晶パネルの如き金属酸化物透明電極上への実装に
は、予め上記透明電極上を半田付け可能なようにメタラ
イズしておく必要がある。
や折り曲げ加工を施こす必要があり、作業性が悪く、接
続も容易に行なえないものである。さらに、接続リード
４はフィルムキャリアから突出した構造であるので機械
的強度に乏しく、作業性に難点を有するものである。ま
た、接続リード４とランド部６との接続には、通常、半
田リフロー法などの熱的接合方式が採られており、例え
ば液晶パネルの如き金属酸化物透明電極上への実装に
は、予め上記透明電極上を半田付け可能なようにメタラ
イズしておく必要がある。
近年、異方導電性の膜や塗料を用いてフィルムキャリ
アと外部基板とを接合する方法も提案されているが、何
れの方法も接続部の位置合わせを高精度に行なう必要が
あり、また経済的にもコスト高となるものである。
アと外部基板とを接合する方法も提案されているが、何
れの方法も接続部の位置合わせを高精度に行なう必要が
あり、また経済的にもコスト高となるものである。
＜発明が解決しようとする課題＞ 本発明は上記従来の技術が有する欠点を解決するため
になされたものであって、半導体装置を外部基板に実装
（アウターリードボンディング）するにあたり、接続リ
ードと外部基板との接合を高精度な位置決めを行なわず
とも容易に行なえ、かつ電気的接続信頼性が向上する実
装構造を提供することを目的とするものである。
になされたものであって、半導体装置を外部基板に実装
（アウターリードボンディング）するにあたり、接続リ
ードと外部基板との接合を高精度な位置決めを行なわず
とも容易に行なえ、かつ電気的接続信頼性が向上する実
装構造を提供することを目的とするものである。
＜課題を解決するための手段＞ 本発明者らは鋭意検討を重ねた結果、表裏面に導通す
る貫通孔を設けた絶縁性フィルムをフィルムキャリアに
用い、該貫通孔内に金属物質を充填し、さらにバンプ状
突出物を形成することによって、該貫通孔に接する接続
リードと外部基板上のランド部とが粗位置決めだけで信
頼性良く、容易に接続できることを見い出し、本発明を
完成するに至った。
る貫通孔を設けた絶縁性フィルムをフィルムキャリアに
用い、該貫通孔内に金属物質を充填し、さらにバンプ状
突出物を形成することによって、該貫通孔に接する接続
リードと外部基板上のランド部とが粗位置決めだけで信
頼性良く、容易に接続できることを見い出し、本発明を
完成するに至った。
即ち、本発明の半導体装置の実装構造は、片面に接続
リードを形成した絶縁性フィルムよりなるフィルムキャ
リアに半導体素子を接合した半導体装置と外部基板との
実装構造において、外部基板上のランド部と接する前記
絶縁性フィルムのボンディング領域内または該領域内と
その近傍領域に、エキシマレーザーの照射によって１ラ
ンド部に対応するボンディング領域当りに複数の微細貫
通孔が厚み方向に設けられ、かつボンディング領域内に
設けられた貫通孔内が金属物質によって充填されている
と共にバンプ状突出物が形成され、このバンプ状突出物
を介して前記接続リードが外部基板上のランド部と接続
されてなる構造を有するものである。
リードを形成した絶縁性フィルムよりなるフィルムキャ
リアに半導体素子を接合した半導体装置と外部基板との
実装構造において、外部基板上のランド部と接する前記
絶縁性フィルムのボンディング領域内または該領域内と
その近傍領域に、エキシマレーザーの照射によって１ラ
ンド部に対応するボンディング領域当りに複数の微細貫
通孔が厚み方向に設けられ、かつボンディング領域内に
設けられた貫通孔内が金属物質によって充填されている
と共にバンプ状突出物が形成され、このバンプ状突出物
を介して前記接続リードが外部基板上のランド部と接続
されてなる構造を有するものである。
＜実施例＞ 以下に、本発明の実施例を図面を用いて説明する。
第１図は本発明の半導体装置の実装構造を示す断面図
であり、片面に接続リード４が形成されている絶縁性フ
ィルムからなるフィルムキャリア３には、半導体素子１
が実装されており、金属物質を貫通孔内に充填しバンプ
状突出物（図示省略、バンプ状突出物は絶縁性フィルム
３の下面に位置する）を設けた絶縁性フィルム３が、外
部基板５上の金属配線（ランド部）６とバンプ状突出物
を介して接続されている。
であり、片面に接続リード４が形成されている絶縁性フ
ィルムからなるフィルムキャリア３には、半導体素子１
が実装されており、金属物質を貫通孔内に充填しバンプ
状突出物（図示省略、バンプ状突出物は絶縁性フィルム
３の下面に位置する）を設けた絶縁性フィルム３が、外
部基板５上の金属配線（ランド部）６とバンプ状突出物
を介して接続されている。
第２図（ａ）および（ｂ）は貫通孔７内に金属物質
２′を充填し、バンプ状突出物を形成した絶縁性フィル
ム３の部分断面図を示し、第２図（ａ）は金属物質２′
を充填した各貫通孔７にそれぞれバンプ状突出物を設け
た状態を示し、第２図（ｂ）は複数の貫通孔７にわたっ
て共通のバンプ状突出物を設けた状態を示す。
２′を充填し、バンプ状突出物を形成した絶縁性フィル
ム３の部分断面図を示し、第２図（ａ）は金属物質２′
を充填した各貫通孔７にそれぞれバンプ状突出物を設け
た状態を示し、第２図（ｂ）は複数の貫通孔７にわたっ
て共通のバンプ状突出物を設けた状態を示す。
第３図は外部基板５上の金属配線（ランド部）６に、
第２図（ａ）の状態のバンプ状突出物を介して半導体装
置を実装した構造を示す断面図である。
第２図（ａ）の状態のバンプ状突出物を介して半導体装
置を実装した構造を示す断面図である。
第４図はフィルムキャリアを構成する絶縁性フィルム
３のバンプ状突出物形成面に、熱接着性樹脂層８を設け
た状態を示す断面図である。
３のバンプ状突出物形成面に、熱接着性樹脂層８を設け
た状態を示す断面図である。
本発明において絶縁性フィルム３は、電気絶縁特性を
有するフィルムであればその素材に制限はなく、ポリエ
ステル系樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリ
スチレン系樹脂、ポリエチレン系樹脂、ポリアミド系樹
脂、ポリイミド系樹脂、ABS樹脂、ポリカーボネート樹
脂、シリコーン系樹脂などの熱硬化性樹脂や熱可塑性樹
脂を問わず使用できる。これらのうち、耐熱性や機械的
強度の点からポリイミド系樹脂を用いることが好まし
い。
有するフィルムであればその素材に制限はなく、ポリエ
ステル系樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリ
スチレン系樹脂、ポリエチレン系樹脂、ポリアミド系樹
脂、ポリイミド系樹脂、ABS樹脂、ポリカーボネート樹
脂、シリコーン系樹脂などの熱硬化性樹脂や熱可塑性樹
脂を問わず使用できる。これらのうち、耐熱性や機械的
強度の点からポリイミド系樹脂を用いることが好まし
い。
上記絶縁性フィルム３の片面に形成される接続リード
４は、例えば金、銀、銅、ニッケル、コバルトなどの各
種金属、またはこれらを主成分とする各種合金などの導
電性材料によって形成され、外部基板上の金属配線と電
気的に接続され、半導体装置に搭載されている半導体素
子の所定の機能を発揮せしめるように、所望の線状パタ
ーンにて配線されている。
４は、例えば金、銀、銅、ニッケル、コバルトなどの各
種金属、またはこれらを主成分とする各種合金などの導
電性材料によって形成され、外部基板上の金属配線と電
気的に接続され、半導体装置に搭載されている半導体素
子の所定の機能を発揮せしめるように、所望の線状パタ
ーンにて配線されている。
フィルムキャリアの上記絶縁フィルム３に設ける貫通
孔７は、接続リード４と外部基板５上の金属配線（ラン
ド部）６との接続を果たすために重要であり、基板上の
ランド部６と接する絶縁性フィルム３のボンディング領
域内または該領域内とその近傍領域に、接続リードの幅
よりも小さな孔間ピッチにて、複数の微細貫通孔７が厚
み方向に設けられている。この貫通孔７は任意の孔径お
よび孔間ピッチで設けることができ、エキシマレーザー
の照射による穿孔加工によって形成する。また、貫通孔
７の孔径は、隣合う貫通孔同士が繋がらない程度にまで
大きくし、さらに孔間ピッチもできるだけ小さくしてリ
ードに接する貫通孔の数を増やすことが、後の工程にて
充填する金属物質の電気抵抗を小さくする上で好まし
い。
孔７は、接続リード４と外部基板５上の金属配線（ラン
ド部）６との接続を果たすために重要であり、基板上の
ランド部６と接する絶縁性フィルム３のボンディング領
域内または該領域内とその近傍領域に、接続リードの幅
よりも小さな孔間ピッチにて、複数の微細貫通孔７が厚
み方向に設けられている。この貫通孔７は任意の孔径お
よび孔間ピッチで設けることができ、エキシマレーザー
の照射による穿孔加工によって形成する。また、貫通孔
７の孔径は、隣合う貫通孔同士が繋がらない程度にまで
大きくし、さらに孔間ピッチもできるだけ小さくしてリ
ードに接する貫通孔の数を増やすことが、後の工程にて
充填する金属物質の電気抵抗を小さくする上で好まし
い。
上記のようにして設けられた貫通孔７のうち、ボンデ
ィング領域内に設けられた貫通孔には、半田などの金属
物質２′が充填されており、絶縁フィルム３の表裏面を
導通させている。さらに、金属物質２′が充填されてい
る貫通孔の接続リード４当接面と反対面には第２〜４図
に示すバンプ状突出物が数μｍ〜十数μｍの高さにて形
成されている。
ィング領域内に設けられた貫通孔には、半田などの金属
物質２′が充填されており、絶縁フィルム３の表裏面を
導通させている。さらに、金属物質２′が充填されてい
る貫通孔の接続リード４当接面と反対面には第２〜４図
に示すバンプ状突出物が数μｍ〜十数μｍの高さにて形
成されている。
貫通孔７への金属物質２′の充填およびバンプ状金属
突出物の形成は、例えば接続リード４を電極として電解
メッキすることによって、ボンディング領域内の貫通孔
のみに選択的に行なえるものである。
突出物の形成は、例えば接続リード４を電極として電解
メッキすることによって、ボンディング領域内の貫通孔
のみに選択的に行なえるものである。
本発明では上記バンプ状突出物を介してフィルムキャ
リア上の接続リード４が、外部基板５上のランド部６と
熱接着などの通常の電気的接続手段にて接続されて半導
体装置が実装され、電気的導通を得ることができるもの
である。
リア上の接続リード４が、外部基板５上のランド部６と
熱接着などの通常の電気的接続手段にて接続されて半導
体装置が実装され、電気的導通を得ることができるもの
である。
また、第４図のように、熱接着性樹脂層８をバンプ状
突出物形成面に設ける場合は、通常５〜50μｍ、好まし
くは10〜30μｍの厚みで設けられ、該樹脂としてエポキ
シ樹脂の如き熱硬化性樹脂やフッ素樹脂の如き熱可塑性
樹脂を問わず使用できる。また、該樹脂層はバンプ状突
出物形成面に塗布して設けてもよいし、フィルム状やリ
ボン状にしたものをボンディング時に挟着して熱圧着し
てもよい。
突出物形成面に設ける場合は、通常５〜50μｍ、好まし
くは10〜30μｍの厚みで設けられ、該樹脂としてエポキ
シ樹脂の如き熱硬化性樹脂やフッ素樹脂の如き熱可塑性
樹脂を問わず使用できる。また、該樹脂層はバンプ状突
出物形成面に塗布して設けてもよいし、フィルム状やリ
ボン状にしたものをボンディング時に挟着して熱圧着し
てもよい。
このように熱接着性樹脂層８を介在させて外部基板５
に半導体装置を実装した場合、金属物質が充填されてい
ない貫通孔にも樹脂が流入するので、半導体装置と外部
基板との密着性が向上し、電気的接続も強固となる。さ
らに、表面保護も該樹脂層によって行なえるので、製造
工程も簡素化できるものである。なお、接続後、余分な
樹脂は金属物質が充填されていない貫通孔内に流入して
内部の空気を押し出すので、後の工程で樹脂封止する際
にボイドの発生や、クラックが入ることもなく信頼性の
高いものとなる。
に半導体装置を実装した場合、金属物質が充填されてい
ない貫通孔にも樹脂が流入するので、半導体装置と外部
基板との密着性が向上し、電気的接続も強固となる。さ
らに、表面保護も該樹脂層によって行なえるので、製造
工程も簡素化できるものである。なお、接続後、余分な
樹脂は金属物質が充填されていない貫通孔内に流入して
内部の空気を押し出すので、後の工程で樹脂封止する際
にボイドの発生や、クラックが入ることもなく信頼性の
高いものとなる。
なお、本発明の実装構造では外部基板と半導体とのア
ウターリードボンディング部に特定の貫通孔を設けた絶
縁性フィルムを用いているが、半導体素子とフィルムキ
ャリア部とのインナーリードボンディング部にも上記接
続方法を併用（第１図参照）しても良いことはいうまで
もない。
ウターリードボンディング部に特定の貫通孔を設けた絶
縁性フィルムを用いているが、半導体素子とフィルムキ
ャリア部とのインナーリードボンディング部にも上記接
続方法を併用（第１図参照）しても良いことはいうまで
もない。
＜発明の効果＞ 以上のように、本発明の半導体装置の実装構造では、
フィルムキャリアと外部基板との接続に、ボンディング
領域内または該領域内とその近傍領域の絶縁性フィルム
に貫通孔を設け、その内部に金属物質を充填し、さらに
バンプ状突出物を形成しているので、貫通孔の形成時は
接続リード形成部に粗位置合わせをするだけで良く、ま
た、外部基板との接続もバンプ状の突出物によって、高
精度に位置決めできるものであり、信頼性の高い電気的
接続が得られるものである。
フィルムキャリアと外部基板との接続に、ボンディング
領域内または該領域内とその近傍領域の絶縁性フィルム
に貫通孔を設け、その内部に金属物質を充填し、さらに
バンプ状突出物を形成しているので、貫通孔の形成時は
接続リード形成部に粗位置合わせをするだけで良く、ま
た、外部基板との接続もバンプ状の突出物によって、高
精度に位置決めできるものであり、信頼性の高い電気的
接続が得られるものである。
また、従来のように接続リードを切断や折り曲げ加工
する必要がないので接続、実装作業が容易になる。
する必要がないので接続、実装作業が容易になる。
さらに、比較的高価な異方導電性の膜や塗料を用いな
いので低コスト化が図れると共に、貫通孔の大きさや孔
ピッチを選択することによって接続面積も自由に設計で
きるので、接続面積の縮小化も可能となるものである。
いので低コスト化が図れると共に、貫通孔の大きさや孔
ピッチを選択することによって接続面積も自由に設計で
きるので、接続面積の縮小化も可能となるものである。
第１図は本発明の半導体装置の実装構造を示す断面図、
第２図（ａ）および（ｂ）は貫通孔内に金属物質を充填
し、バンプ状突出物を形成した絶縁性フィルムの部分断
面図、第３図は外部基板上の金属配線（ランド部）に、
第２図（ａ）に示すバンプ状突出物を介して半導体装置
を実装した構造を示す断面図、第４図はフィルムキャリ
アを構成する絶縁性フィルムのバンプ状突出物形成面
に、熱接着性樹脂層を設けた状態を示す断面図、第５図
は従来の半導体装置の実装構造を示す断面図である。 １……半導体素子、２′……金属物質、３……絶縁性フ
ィルム、４……接続リード、５……外部基板、６……ラ
ンド部、７……微細貫通孔、８……熱接着性樹脂層
第２図（ａ）および（ｂ）は貫通孔内に金属物質を充填
し、バンプ状突出物を形成した絶縁性フィルムの部分断
面図、第３図は外部基板上の金属配線（ランド部）に、
第２図（ａ）に示すバンプ状突出物を介して半導体装置
を実装した構造を示す断面図、第４図はフィルムキャリ
アを構成する絶縁性フィルムのバンプ状突出物形成面
に、熱接着性樹脂層を設けた状態を示す断面図、第５図
は従来の半導体装置の実装構造を示す断面図である。 １……半導体素子、２′……金属物質、３……絶縁性フ
ィルム、４……接続リード、５……外部基板、６……ラ
ンド部、７……微細貫通孔、８……熱接着性樹脂層
───────────────────────────────────────────────────── フロントページの続き 合議体 審判長 新延 和久 審判官 神崎 潔 審判官 伊藤 明 (56)参考文献 特開 昭53−58766（ＪＰ，Ａ) 特開 昭63−307750（ＪＰ，Ａ) 実公 昭57−27141（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】片面に接続リードを形成した絶縁性フィル
ムよりなるフィルムキャリアに半導体素子を接合した半
導体装置と外部基板との実装構造において、外部基板上
のランド部と接する前記絶縁性フィルムのボンディング
領域内または該領域内とその近傍領域に、エキシマレー
ザーの照射によって１ランド部に対応するボンディング
領域当りに複数の微細貫通孔が厚み方向に設けられ、か
つボンディング領域内に設けられた貫通孔内が金属物質
によって充填されていると共にバンプ状突出物が形成さ
れ、このバンプ状突出物を介して前記接続リードが外部
基板上のランド部と接続されてなる半導体装置の実装構
造。 - 【請求項２】金属物質が半田である請求項（１）記載の
半導体装置の実装構造。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050793A JP2785832B2 (ja) | 1989-03-01 | 1989-03-01 | 半導体装置の実装構造 |
| EP89120640A EP0368262B1 (en) | 1988-11-09 | 1989-11-07 | Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device |
| DE68929282T DE68929282T2 (de) | 1988-11-09 | 1989-11-07 | Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung |
| SG1996007397A SG49842A1 (en) | 1988-11-09 | 1989-11-07 | Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor |
| KR1019890016132A KR960006763B1 (ko) | 1988-11-09 | 1989-11-08 | 배선기판과 그 제조방법, 박막 캐리어, 반도체 장치 및 그 장착구조와 반도체 장치장착 방법 |
| US07/433,108 US5072289A (en) | 1988-11-09 | 1989-11-08 | Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050793A JP2785832B2 (ja) | 1989-03-01 | 1989-03-01 | 半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02229442A JPH02229442A (ja) | 1990-09-12 |
| JP2785832B2 true JP2785832B2 (ja) | 1998-08-13 |
Family
ID=12868679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050793A Expired - Lifetime JP2785832B2 (ja) | 1988-11-09 | 1989-03-01 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785832B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5228940A (en) * | 1990-10-03 | 1993-07-20 | Mitsubishi Denki Kabushiki Kaisha | Fine pattern forming apparatus |
| KR101969730B1 (ko) * | 2014-12-19 | 2019-04-17 | 후지필름 가부시키가이샤 | 다층 배선 기판 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5358766A (en) * | 1976-11-09 | 1978-05-26 | Fujitsu Ltd | Packaging method of semiconductor element |
| JPS5842193Y2 (ja) * | 1980-07-23 | 1983-09-24 | 日本プラスト株式会社 | グロ−ブボツクスの開閉装置 |
-
1989
- 1989-03-01 JP JP1050793A patent/JP2785832B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02229442A (ja) | 1990-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0368262B1 (en) | Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| EP0544305A2 (en) | Method of forming a contact bump using a composite film | |
| JP3398319B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6053480B2 (ja) | 溶融可能金属***部の配設方法および絶縁基板 | |
| JP2815113B2 (ja) | フィルムキャリアおよび半導体装置の製造方法 | |
| JP2785832B2 (ja) | 半導体装置の実装構造 | |
| JP2943788B2 (ja) | 電子部品搭載用配線基板 | |
| JPH0410696A (ja) | 多層配線基板の製造方法 | |
| JP2654189B2 (ja) | 半導体装置の実装方法 | |
| JP2654190B2 (ja) | 半導体装置の実装方法 | |
| JP3455602B2 (ja) | 半導体素子実装基板の製造方法 | |
| JPH07282878A (ja) | 異方導電性接続部材及びその製造方法 | |
| JPH0539464A (ja) | 接着フイルムおよびフイルムキヤリアならびにそれを用いた接続構造 | |
| JPH11103160A (ja) | 半田部材及びプリント配線板 | |
| JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
| JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JPS6358708A (ja) | 異方性導電膜 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP2634672B2 (ja) | 半導体装置 | |
| JP2808703B2 (ja) | フィルムキャリアおよび半導体装置 | |
| JPS6347157B2 (ja) | ||
| JPH05206143A (ja) | 複合フィルムおよびそれを用いた転写バンプ形成方法 | |
| JPH08316641A (ja) | 一括接続法による多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |