JP2777163B2 - Ferroelectric memory - Google Patents
Ferroelectric memoryInfo
- Publication number
- JP2777163B2 JP2777163B2 JP1017009A JP1700989A JP2777163B2 JP 2777163 B2 JP2777163 B2 JP 2777163B2 JP 1017009 A JP1017009 A JP 1017009A JP 1700989 A JP1700989 A JP 1700989A JP 2777163 B2 JP2777163 B2 JP 2777163B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- thin film
- capacitor
- voltage
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、強誘電体メモリに関し、詳しくは電気的に
消去可能な不揮発性の強誘電体メモリに係わる。The present invention relates to a ferroelectric memory, and more particularly, to an electrically erasable nonvolatile ferroelectric memory.
（従来の技術） 近年、電気的に消去可能な不揮発性メモリに関する技
術が急速に進歩し、様々な用途が見い出されている。不
揮発性メモリのうちEEPROMは、電気的に消去でき、読み
出し時間が速い等の特徴を有する。しかしながら、かか
るEEPROMは書き込み時間が遅く、書き込み／消去の回数
に制限がある等の問題があった。(Prior Art) In recent years, technology relating to electrically erasable non-volatile memories has rapidly advanced, and various uses have been found. Among the non-volatile memories, the EEPROM is characterized in that it can be electrically erased and the reading time is short. However, such an EEPROM has a problem that the writing time is slow and the number of times of writing / erasing is limited.
このようなことから、最近、強誘電体メモリの開発が
進められている。強誘電体メモリでは、強誘電体を誘電
体としたコンデンサを備えた複数のメモリセルが形成さ
れ、前記強誘電体の残留分極の向きを“0"と“1"に対応
させて各セルに情報を記憶させるものである。かかる強
誘電体メモリに情報を書き込む時には、各メモリセルに
形成された強誘電体コンデンサに書き込みたい情報に対
応する向きに抗電界よりも充分高い電圧を印加する。こ
の電圧の印加により、その方向に強誘電体が分極し、そ
の分極の一部は電圧を除いた後も残留分極して保持され
る。また、前記メモリセルの読み出しを行なう時には該
セルの強誘電体コンデンサに特定の向きで抗電界よりも
充分に高い電圧を印加する。こうした電圧の印加におい
て、電圧の向きが書き込みの時と同じ方向であれば、分
極の変化が小さく、強誘電体コンデンサには僅かな充電
電流しか流れない。これに対し、電圧の向きが書き込み
時と反対の方向であれば残留分極の反転を伴うために分
極の変化は大きく、大きな充電電流が流れる。このよう
に電流の量を読取ることによって、書き込まれていた各
セルの情報が“0"か“1"かが判別される。強誘電体メモ
リは、読み出し／書き込み時間とも数十n secと速いと
いう特徴を有することが報告されている。For these reasons, development of ferroelectric memories has recently been promoted. In a ferroelectric memory, a plurality of memory cells each including a capacitor using a ferroelectric as a dielectric are formed, and the direction of the remanent polarization of the ferroelectric is set to “0” and “1”. This is for storing information. When writing information in such a ferroelectric memory, a voltage sufficiently higher than the coercive electric field is applied to the ferroelectric capacitor formed in each memory cell in a direction corresponding to the information to be written. The application of this voltage polarizes the ferroelectric in that direction, and a part of the polarization is maintained as a residual polarization even after the voltage is removed. When reading from the memory cell, a voltage sufficiently higher than the coercive electric field is applied to the ferroelectric capacitor of the cell in a specific direction. When such a voltage is applied, if the direction of the voltage is the same as that at the time of writing, the change in polarization is small, and only a small charging current flows through the ferroelectric capacitor. On the other hand, if the direction of the voltage is opposite to that at the time of writing, reversal of reversal polarization accompanies the change in polarization, and a large charging current flows. By reading the amount of current in this way, it is determined whether the written information of each cell is “0” or “1”. It has been reported that the ferroelectric memory has a feature that the read / write time is as fast as several tens of nsec.
しかし、上述した従来の強誘電体メモリにあっては次
のような問題があった。However, the above-mentioned conventional ferroelectric memory has the following problems.
．強誘電体メモリの動作方法は、既述したように一度
読み出しの動作を行なうと書き込みによる強誘電体コン
デンサの残留分極はその方向に関係なく読み出しのため
に印加された電圧と同方向に向く。これによって、書き
込まれていた情報を判別するが、これに伴って蓄積され
ていた情報も失われる。かかる読み出し方法は、破壊読
み出しと呼ばれている。一度破壊された情報をメモリセ
ルに残しておくためには、読み出された情報を判別した
後、再び同じ情報をメモリセルの強誘電体コンデンサに
書き込む必要がある。これに対し、前述したEEPROMでは
読み出しても情報が失われない非破壊読み出しである。
従来の強誘電体メモリのような破壊読み出しは、非破壊
読み出しに比べて再書き込みという動作が加わる分だけ
回路的に複雑になるという問題がある。. In the operation method of the ferroelectric memory, as described above, once the reading operation is performed, the remanent polarization of the ferroelectric capacitor due to the writing is directed in the same direction as the voltage applied for reading regardless of the direction. As a result, the written information is determined, but the stored information is also lost. Such a reading method is called destructive reading. In order to leave the information once destroyed in the memory cell, it is necessary to determine the read information and then write the same information again to the ferroelectric capacitor of the memory cell. On the other hand, the above-described EEPROM is a non-destructive read in which information is not lost even when read.
The destructive read as in the conventional ferroelectric memory has a problem that the circuit becomes more complicated than the non-destructive read by the rewrite operation.
．上記で説明したように読み出し後の再書き込みが
必要なため、強誘電体コンデンサの分極の反転が繰返さ
れることになる。分極の反転を繰返すと、次第に強誘電
体の強誘電性が劣化し、残留分極が小さくなるという現
象を生じる。この現象は、ウェア・アウトと呼ばれてい
る。強誘電体のウェア・アウトは、強誘電体の自発分極
反転を1012回以上繰返すと現われてくると考えられてい
る。こうした残留分極が小さくなるウェア・アウトが起
こると、残留分極の大きさに依存する読み出し時の“0"
と“1"の情報間での充電電流差が小さくなり、情報の判
別が困難となる。従って、強誘電体メモリではその寿命
がウェア・アウトで規定されるため、読み出し後の再書
き込みが必要で、分極の反転が繰返される従来の強誘電
体メモリでは高寿命化が困難となるという問題があっ
た。. As described above, since rewriting after reading is necessary, the reversal of the polarization of the ferroelectric capacitor is repeated. When the reversal of the polarization is repeated, the ferroelectricity of the ferroelectric gradually deteriorates, and a phenomenon occurs in which the remanent polarization decreases. This phenomenon is called wear out. It is thought that the wear-out of ferroelectric material appears when spontaneous polarization reversal of the ferroelectric material is repeated more than 10 12 times. When wear-out occurs in which the remanent polarization becomes small, “0” during reading depends on the magnitude of the remanent polarization.
The charging current difference between the information "1" and the information "1" becomes small, and it becomes difficult to determine the information. Therefore, since the life of a ferroelectric memory is defined by wear-out, rewriting after reading is necessary, and it is difficult to extend the life of a conventional ferroelectric memory in which polarization reversal is repeated. was there.
（発明が解決しようとする課題） 本発明は、上記従来の課題を解決するためになされた
もので、自発分極を反転させることなく、非破壊で読み
出しを行なうことが可能な強誘電体メモリを提供しよう
とするものである。(Problems to be Solved by the Invention) The present invention has been made in order to solve the above-mentioned conventional problems, and a ferroelectric memory capable of performing non-destructive reading without inverting spontaneous polarization. It is something to offer.
［発明の構成］ （課題を解決するための手段） 本発明は、基板上に金属薄膜からなる第１、第２の電
極で挟まれた非対称の分極−電界（Ｄ−Ｅ）ヒステリシ
ス特性を持つ強誘電体薄膜を設けた構造の強誘電体コン
デンサを有する複数のメモリセルと、これらメモリセル
のコンデンサの強誘電体薄膜に抗電界より大きい電圧を
印加するための書き込み動作用回路と、書き込み動作が
なされた各メモリセルのコンデンサの強誘電体薄膜に抗
電界より小さい電圧を印加するための読み出し動作用回
路とを具備したことを特徴とする強誘電体メモリであ
る。[Means for Solving the Problems] The present invention has an asymmetric polarization-electric field (DE) hysteresis characteristic sandwiched between first and second electrodes made of a metal thin film on a substrate. A plurality of memory cells having a ferroelectric capacitor having a structure provided with a ferroelectric thin film, a write operation circuit for applying a voltage larger than a coercive electric field to the ferroelectric thin film of the capacitor of the memory cell, and a write operation And a read operation circuit for applying a voltage smaller than the coercive electric field to the ferroelectric thin film of the capacitor of each memory cell.
上記基板としては、例えばシリコン基板、シリコン基
板上に絶縁層が成膜されたもの等を挙げることができ
る。Examples of the substrate include a silicon substrate and a substrate in which an insulating layer is formed on a silicon substrate.
上記金属薄膜としては、例えばAu薄膜、Pt薄膜、Pd薄
膜等を挙げることができる。Examples of the metal thin film include an Au thin film, a Pt thin film, and a Pd thin film.
上記非対称のＤ−Ｅヒステリシス特性を持つ強誘電体
薄膜とは、バイアス電圧を加えていない状態で、あたか
もバイアス電圧をかけているようなＤ−Ｅヒステリシス
特性を示すものである。かかる強誘電体薄膜としては、
例えばPb（ZrXTi1-X）O3［0.3≦x0.7］を主成分とする
ようなPb系のペロブスカイト構造を有する強誘電体セラ
ミックスからなるターゲットを用いてスパッタリング等
で成膜し、成膜後においてキュリー温度以上の温度から
使用電圧よりも大きな電圧を印加しながらゆっくり冷却
することにより非対称なＤ−Ｅヒステリシス特性を付与
されたもの等を挙げることができる。また、非対称なＤ
−Ｅヒステリシス特性を示す強誘電体薄膜に使用時にバ
イフス電界を印加し、非対称なＤ−Ｅヒステリシス特性
を示す状態の下で使用することもできる。なお、前記強
誘電体薄膜の成膜に際し、Pb（ZrXTi1-X）O3［0.3≦x0.
7］にMnを添加したり、Pbの一部をCaで置換することに
より非対称性がより助長された強誘電体薄膜の形成が可
能なる。また、第１、第２の電極の材質を変えることに
より、強誘電体薄膜の非対称を助長することが可能とな
る。The ferroelectric thin film having the asymmetric DE hysteresis characteristic has a DE hysteresis characteristic in which a bias voltage is applied in a state where no bias voltage is applied. As such a ferroelectric thin film,
For example, a film is formed by sputtering or the like using a target made of a ferroelectric ceramic having a Pb-based perovskite structure containing Pb (Zr X Ti 1-X ) O 3 [0.3 ≦ x0.7] as a main component, After film formation, there may be mentioned, for example, those which are provided with asymmetrical DE hysteresis characteristics by slowly cooling while applying a voltage higher than the working voltage from a temperature higher than the Curie temperature. Also, the asymmetric D
A ferroelectric thin film exhibiting -E hysteresis characteristics can be used under a condition exhibiting asymmetrical DE hysteresis characteristics by applying a bifiss electric field when used. In forming the ferroelectric thin film, Pb (Zr X Ti 1-X ) O 3 [0.3 ≦ x0.
[7] By adding Mn or substituting a part of Pb with Ca, it is possible to form a ferroelectric thin film whose asymmetry is further promoted. Further, by changing the material of the first and second electrodes, it becomes possible to promote the asymmetry of the ferroelectric thin film.
上記基板上に金属薄膜からなる第１、第２の電極で挟
まれた非対称のＤ−Ｅヒステリシス特性を持つ強誘電体
薄膜を設ける際には、強誘電体薄膜の成膜時に該強誘電
体中の構成成分であるPb等が第１の電極を通して基板に
拡散するのを防止して再現性の良好な非対称な強誘電体
薄膜を得る観点から、第１の電極の下地層（拡散バリア
層）としてMgOやZrO2の酸化物層を介在させることが望
ましい。When providing a ferroelectric thin film having asymmetrical DE hysteresis characteristics sandwiched between first and second electrodes made of a metal thin film on the substrate, the ferroelectric thin film is formed when the ferroelectric thin film is formed. From the viewpoint of preventing Pb, which is a constituent component therein, from diffusing into the substrate through the first electrode and obtaining an asymmetric ferroelectric thin film with good reproducibility, a base layer (diffusion barrier layer) of the first electrode It is desirable to interpose an oxide layer of MgO or ZrO 2 as ()).
上記読み出し動作用回路による読み出し動作は、各メ
モリセルのコンデンサの強誘電体薄膜に抗電界より小さ
い電圧、つまり該コンデンサの強誘電体薄膜において分
極の極性がいずれかであってもその残留分極が反転しな
い範囲の抗電界より充分小さい電圧を選択する必要があ
る。In the read operation by the read operation circuit, a voltage smaller than the coercive electric field is applied to the ferroelectric thin film of the capacitor of each memory cell. It is necessary to select a voltage that is sufficiently smaller than the coercive electric field in a range that does not reverse.
（作用） 本発明によれば、メモリセルの強誘電体コンデンサを
構成する非対称のＤ−Ｅヒステリシス特性を持つ強誘電
体薄膜に書き込み動作用回路により抗電界より大きい、
つまり分極が充分に得られるような抗電界より大きい電
圧を印加することによって、電圧の極性と同じ方向の残
留分極がメモリセルの強誘電体コンデンサに蓄積され
る。これは、対称のＤ−Ｅヒステリシス特性を持つ強誘
電体薄膜に書き込みを行なう場合と同様である。(Function) According to the present invention, the ferroelectric thin film having asymmetrical DE hysteresis characteristics constituting the ferroelectric capacitor of the memory cell is larger than the coercive electric field by the write operation circuit.
In other words, by applying a voltage larger than the coercive electric field such that polarization can be sufficiently obtained, remnant polarization in the same direction as the polarity of the voltage is accumulated in the ferroelectric capacitor of the memory cell. This is similar to the case where writing is performed on a ferroelectric thin film having symmetrical DE hysteresis characteristics.
次に、書き込み動作がなされた各メモリセルのコンデ
ンサの強誘電体薄膜に読み出し動作用回路により抗電界
より充分に小さい電圧を印加する。前記強誘電体薄膜の
非対称のＤ−Ｅヒステリシス特性は、例えば第３図に示
すように小電圧に対する誘電率が残留分極の極性（＋極
性、−極性）によって異なる。このため、同じ大きさの
読み出し電圧を印加した場合、＋極性か−極性かによっ
て分極の変化率が異なり、充電電流の大きさも異なる。
かかる充電電流の差、又はいずれか一方（例えば充電電
流が小さい方）を基準とし、この基準充電電流の測定し
た各セルの充電電流との差、を検出して分極の状態を検
出することによって、書き込まれた情報が“0"か“1"か
を判別し、読み出しを行なうことができる。こうした読
み出し動作において、印加する電圧が抗電界より充分に
低いため、強誘電体薄膜の残留分極の向きは読み出し電
圧により反転するのを防止できる。つまり、強誘電体コ
ンデンサに蓄積された情報が読み出し動作時に失われる
ことなく、非破壊読み出しが可能となる。従って、従来
に比べて読み出し後の再書き込み動作のための複雑な回
路が不要となるばかりか、ウェア・アウトによる情報の
判別性の困難を招くことなく、簡素な構造で高寿命、高
性能の強誘電体メモリを得ることができる。Next, a voltage sufficiently smaller than the coercive electric field is applied to the ferroelectric thin film of the capacitor of each memory cell on which the write operation has been performed by the read operation circuit. In the asymmetrical DE hysteresis characteristic of the ferroelectric thin film, for example, as shown in FIG. 3, the dielectric constant for a small voltage differs depending on the polarity (+ polarity,-polarity) of the remanent polarization. Therefore, when a read voltage of the same magnitude is applied, the rate of change of polarization differs depending on whether the polarity is positive or negative, and the magnitude of the charging current also differs.
The difference between the charging currents or one of them (for example, the smaller charging current) is used as a reference, and the difference between the reference charging current and the measured charging current of each cell is detected to detect the polarization state. Then, it is possible to determine whether the written information is “0” or “1” and read the information. In such a read operation, since the applied voltage is sufficiently lower than the coercive electric field, the direction of the remanent polarization of the ferroelectric thin film can be prevented from being inverted by the read voltage. That is, non-destructive reading is possible without losing the information stored in the ferroelectric capacitor during the reading operation. Therefore, a complicated circuit for rewriting operation after reading is not required as compared with the conventional one, and a simple structure with a long life and high performance can be achieved without causing difficulty in information discrimination due to wear out. A ferroelectric memory can be obtained.
（実施例） 以下、本発明の実施例を図面を参照して詳細に説明す
る。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
まず、半導体素子や配線が既に形成されたシリコン基
板上に直径５インチのMgOセラミックスをターゲットと
して用いるRFマグネトロンスパッタリングにより厚さ約
1000ÅのMgO薄膜を形成した。更に、前記MgO薄膜上にRF
マグネトロンスパッタリングにより厚さ約200ÅのPt膜
を成膜した後、Pt膜をイオンミリングによりパターニン
グして第１の電極を形成した。つづいて、前記第１の電
極を含むMgO薄膜上にPb（Zr0.58Ti0.42）O3にMnOを1mol
％添加し、焼成した直径５インチのターゲットを用いて
RFマグネトロンスパッタリングを行なった。この時のス
パッタリング条件は、基板温度を25℃、電力を200W、タ
ーゲットと基板間の距離を100mm、ガスをAr/O2＝1/2の
混合ガス、ガス圧を0.8Paとした。かかるスパッタリン
グ後の基板表面をＸ線回折像で調べたところ、非晶質で
あったが、650℃で10時間のアニール処理により（111）
方向に配向したペロブスカイト単相の強誘電体薄膜が得
られた。なお、この薄膜の厚さは5000Åであった。ひき
つづき、前記薄膜上に写真蝕刻法によりレジストパター
ンを形成し、該レジストパターンをマスクとして薄膜を
選択的にエッチングしてパターン状の強誘電体薄膜とし
た。この後、真空蒸着法により全面に厚さ約500ÅのAu
薄膜を形成し、これをパターニングして第２の電極を形
成した。この状態でシリコン基板に形成された強誘電体
コンデンサのＤ−Ｅヒステリシスを測定したところ、第
４図に示すように原点に対してほぼ対称な特性が得られ
た。First, on a silicon substrate on which semiconductor elements and wirings have already been formed, a thickness of about 5 inches was obtained by RF magnetron sputtering using MgO ceramics as a target.
A 1000Å MgO thin film was formed. Further, RF is applied on the MgO thin film.
After a Pt film having a thickness of about 200 ° was formed by magnetron sputtering, the Pt film was patterned by ion milling to form a first electrode. Subsequently, 1 mol of MnO was added to Pb (Zr 0.58 Ti 0.42 ) O 3 on the MgO thin film including the first electrode.
% And fired using a 5 inch diameter target
RF magnetron sputtering was performed. The sputtering conditions at this time were as follows: the substrate temperature was 25 ° C., the power was 200 W, the distance between the target and the substrate was 100 mm, the gas was a mixed gas of Ar / O 2 = 1/2, and the gas pressure was 0.8 Pa. An X-ray diffraction image of the substrate surface after such sputtering revealed that the substrate was amorphous.
A unidirectional perovskite ferroelectric thin film was obtained. The thickness of this thin film was 5000 mm. Subsequently, a resist pattern was formed on the thin film by photolithography, and the thin film was selectively etched using the resist pattern as a mask to form a patterned ferroelectric thin film. After this, Au with a thickness of about 500
A thin film was formed, and this was patterned to form a second electrode. In this state, when the DE hysteresis of the ferroelectric capacitor formed on the silicon substrate was measured, characteristics almost symmetric with respect to the origin were obtained as shown in FIG.
次いで、前記強誘電体コンデンサに20V電圧を印加し
ながら、400℃から20℃/hrの速度で室温まで冷却し、更
に電圧を印加した状態で24時間放置した。この後、強誘
電体コンデンサのＤ−Ｅヒステリシスを測定したとこ
ろ、第３図に示すように原点に対して非対称な特性が得
られた。なお、前記強誘電体コンデンサに電圧を印加せ
ずに80℃で120時間放置した後、再度、Ｄ−Ｅヒステリ
シスを測定したところ、同第３図に示すように原点に対
して非対称な特性は変わらなかった。このようなシリコ
ン基板に強誘電体コンデンサ（面積;50μｍ×50μｍ）
を形成した構造を第１図に示す。シリコン基板１上に
は、MgO薄膜２が被覆され、かつPt薄膜からなるの第１
の電極３が前記MgO薄膜２上に形成されており、（111）
方向に配向されたパターン状の強誘電体薄膜４が前記第
１の電極の一部を含む前記MgO薄膜２上に形成されてお
り、更にAu薄膜からなる第２の電極５が該強誘電体薄膜
４上から前記MgO薄膜２上に延在されている。Next, the ferroelectric capacitor was cooled from 400 ° C. to room temperature at a rate of 20 ° C./hr while applying a voltage of 20 V to the ferroelectric capacitor, and left standing for 24 hours with the voltage applied. Thereafter, when the DE hysteresis of the ferroelectric capacitor was measured, a characteristic asymmetric with respect to the origin was obtained as shown in FIG. After the ferroelectric capacitor was left at 80 ° C. for 120 hours without applying a voltage, the DE hysteresis was measured again. As shown in FIG. It did not change. A ferroelectric capacitor (area: 50 μm × 50 μm) on such a silicon substrate
FIG. 1 shows a structure in which is formed. On a silicon substrate 1, a MgO thin film 2 is coated and a first Pt thin film is formed.
Electrodes 3 are formed on the MgO thin film 2 and (111)
A patterned ferroelectric thin film 4 oriented in a direction is formed on the MgO thin film 2 including a part of the first electrode, and a second electrode 5 made of an Au thin film is formed on the ferroelectric thin film. The thin film 4 extends on the MgO thin film 2.
第２図は、前記強誘電体コンデンサが形成されたシリ
コン基板に書き込み動作用回路、読み出し動作用回路及
び検出回路を設けた強誘電体メモリを模式的に示す回路
図である。第２図中の11は、前記第１図に示す構造の強
誘電体コンデンサである。このコンデンサ11の第１の電
極は、第１のスイッチ12を介して書き込み動作用回路1
3、読み出し動作用回路14及び接地線（Ｇ）15のいずれ
かに接続されるようになっている。前記書き込み動作用
回路13は、前記第１のスイッチ12に接続される書き込み
線（Ｗ）16と、この書き込み線16に第２のスイッチ17を
介して接続される例えば9Vの直流電源18を有する“0"情
報書き込み回路部19と、前記書き込み線16に前記第２の
スイッチ17を介して接続され、前記直流電源18と逆極性
で同じ大きさの直流電源20を有する“1"情報書き込み回
路部21とから構成されている。前記読み出し動作用回路
14は、前記第１のスイッチ12に接続される読み出し線
（Ｒ）22と、この世み出し線22に介装され、前記書き込
み用の直流電源より充分小さい、例えば1.5Vの直流電源
23とから構成されている。また、前記コンデンサ11の第
２の電極は例えば100Ωの抵抗24を介して接地されてい
る。前記強誘電体コンデンサ11と抵抗24の間には、該コ
ンデンサ11に充電される電化を検出するための検出回路
としてのアンプ25が接続されており、かつ該アンプ25の
出力側は図示しないオシロスコープに接続されている。FIG. 2 is a circuit diagram schematically showing a ferroelectric memory in which a write operation circuit, a read operation circuit, and a detection circuit are provided on a silicon substrate on which the ferroelectric capacitor is formed. Reference numeral 11 in FIG. 2 denotes a ferroelectric capacitor having the structure shown in FIG. A first electrode of the capacitor 11 is connected to a write operation circuit 1 through a first switch 12.
3. It is connected to either the read operation circuit 14 or the ground line (G) 15. The write operation circuit 13 has a write line (W) 16 connected to the first switch 12 and a DC power supply 18 of 9 V, for example, connected to the write line 16 via a second switch 17. A “1” information writing circuit having a “0” information writing circuit section 19 and a DC power supply 20 connected to the write line 16 via the second switch 17 and having the same polarity as the DC power supply 18 and having the opposite polarity. And a unit 21. The read operation circuit
Reference numeral 14 denotes a readout line (R) 22 connected to the first switch 12, and a readout line 22 interposed between the readout line (R) 22 and a DC power supply of, for example, 1.5 V, which is sufficiently smaller than the DC power supply for writing.
23. The second electrode of the capacitor 11 is grounded via a resistor 24 of, for example, 100Ω. An amplifier 25 is connected between the ferroelectric capacitor 11 and the resistor 24 as a detection circuit for detecting electrification charged in the capacitor 11, and an output side of the amplifier 25 is connected to an oscilloscope (not shown). It is connected to the.
上述した強誘電体メモリの書き込み／読み出し動作を
説明する。The write / read operation of the above-described ferroelectric memory will be described.
最初に、第２のスイッチ17を“0"情報書き込み回路部
19、“1"情報書き込み回路部21のいずれかに切換えて書
込むべき情報が“0"であるか“1"であるかを選択した。
つづいて、第１のスイッチ12を接地線15から書き込み線
16に切換え、一定時間後に再び書き込み線16から接地線
15に戻し、書き込み動作を終了させた。この時、第２図
図示の回路中の点Ａでの“0"情報書き込み又は“1"情報
書き込みの電位変化は第５図に示すようになった。First, the second switch 17 is set to the “0” information writing circuit section.
19. Switching to one of the "1" information writing circuit sections 21 to select whether the information to be written is "0" or "1".
Then, the first switch 12 is connected from the ground line 15 to the write line.
Switch to 16 and after a certain time, again from write line 16 to ground line
It returned to 15, and the write operation was terminated. At this time, the potential change of "0" information writing or "1" information writing at point A in the circuit shown in FIG. 2 is as shown in FIG.
第１のスイッチ12を接地線15から書き込み線22に切換
え、一定時間後に再び読み出し線22から接地線15に戻し
た。この時の第２図図示の回路中の点Ａにおける電位変
化は第６図（ａ）に示すようになった。読み出し動作時
に、強誘電体コンデンサ11に充電される電流をアンプ25
で検出し、このアンプ25から図示しないオシロスコープ
に出力した。オシロスコープで検出された電流は、第６
図（ｂ）のようになった。即ち、第２図図示の回路中の
点Ａの電位が0Vから1.5Vに立ち上がるに伴い、充電電流
が流れるが、電流の値は時間と共に減少し、ついにはゼ
ロに戻った。また、点Ａの電位が1.5vから0Vに落ちるに
伴い、今度は放電電流が流れるが、これもまた時間と共
に減少し、ついにはゼロに戻った。この時の充電電流・
放電電流は、強誘電体コンデンサ11に予め書き込まれて
いた情報が“0"であるか“1"であるかによって第７図に
示すように違いが見られた。つまり、“1"が書き込まれ
ていた時よりも、“0"が書き込まれていた場合の方が流
れる電流が大きくなる。この電流差は、ピークの値で約
20％に達しており、書き込まれた情報が“0"であるか
“1"であるかの判別が比較的容易であることがわかる。
また、これにより本実施例で示した回路が電気的に消去
可能な強誘電体メモリとして動作することが確認され
た。The first switch 12 was switched from the ground line 15 to the write line 22 and returned from the read line 22 to the ground line 15 again after a certain time. The potential change at the point A in the circuit shown in FIG. 2 at this time is as shown in FIG. 6 (a). During the read operation, the current charged in the ferroelectric
And output from the amplifier 25 to an oscilloscope (not shown). The current detected by the oscilloscope is the sixth
The result was as shown in FIG. That is, as the potential at the point A in the circuit shown in FIG. 2 rises from 0 V to 1.5 V, the charging current flows, but the value of the current decreases with time and finally returns to zero. Further, as the potential at the point A dropped from 1.5 V to 0 V, a discharge current flowed, which also decreased with time, and finally returned to zero. The charging current at this time
As shown in FIG. 7, the discharge current differs depending on whether the information previously written in the ferroelectric capacitor 11 is "0" or "1". That is, the current flowing when "0" is written is larger than when "1" is written. This current difference is about the peak value.
20%, which indicates that it is relatively easy to determine whether the written information is “0” or “1”.
In addition, it was confirmed that the circuit shown in this embodiment operates as an electrically erasable ferroelectric memory.
前記書き込み動作を行なった後、少なくとも20時間以
上第１のスイッチ12を接地線15に固定して放置し、その
後に読み出し動作を行なう実験を行なったところ、ほぼ
前述した第７図と同様な結果が得られた。これにより、
本実施例の強誘電体メモリが不揮発性であることが確認
された。After performing the write operation, the first switch 12 was fixed to the ground line 15 for at least 20 hours and allowed to stand. After that, an experiment in which the read operation was performed was performed. was gotten. This allows
It was confirmed that the ferroelectric memory of this example was nonvolatile.
また、一度書き込み動作を行なった後、読み出し動作
を繰返し行なったところ、少なくとも103回の読み出し
動作を施しても、書き込まれた情報が保存されていた。
これにより、この読み出し方式が非破壊であることが確
認された。Further, after performing once write operation, was conducted repeatedly read operation, be subjected to at least 10 3 times of the read operation, the written information has been stored.
Thereby, it was confirmed that this reading method was non-destructive.
［発明の効果］ 以上詳述した如く、本発明の強誘電体メモリによれば
強誘電体コンデンサに書き込まれたデジタル情報を非破
壊で読み出すことができ、ひいては破壊読み出しで必要
であった再書き込み動作を省略して回路的に簡単な構成
を実現でき、しかも読み出し動作の度に自発分極の反転
を繰返す必要がなく、消去・書き込みの時にのみ反転す
ればよいことからウェア・アウトによって制限されてい
た寿命を著しく向上できる等顕著な効果を奏する。[Effects of the Invention] As described in detail above, according to the ferroelectric memory of the present invention, digital information written in a ferroelectric capacitor can be read non-destructively, and rewriting which is required for destructive reading It is possible to realize a simple circuit configuration by omitting the operation, and it is not necessary to repeat the inversion of spontaneous polarization every time a read operation is performed. It has a remarkable effect such as a remarkable improvement in life.
第１図は本発明の実施例における強誘電体メモリの要部
断面図、第２図は本実施例の強誘電体メモリを模式的に
示す回路図、第３図は本実施例の強誘電体メモリを構成
する強誘電体コンデンサの非対称なＥ−Ｄヒステリシス
を示す特性図、第４図は通常の強誘電体コンデンサの対
称なＥ−Ｄヒステリシスを示す特性図、第５図は書き込
み動作時の前記第２図における回路の点Ａの電位の時間
変化を示す特性図、第６図は読み出し動作時の電圧電流
の変化を示す特性図、第７図は読み出し動作時の強誘電
体コンデンサの充電電流・放電電流の変化を示す特性図
である。 １……シリコン基板、２……MgO薄膜、３……第１の電
極、４……強誘電体薄膜、５……第２の電極、11……強
誘電体コンデンサ、12、17……スイッチ、13……書き込
み動作回路、14……読み出し動作回路、15……接地線、
16……書き込み線、22……読み出し線、24……抵抗、25
……アンプ。FIG. 1 is a sectional view of a main part of a ferroelectric memory according to an embodiment of the present invention, FIG. 2 is a circuit diagram schematically showing the ferroelectric memory of the present embodiment, and FIG. FIG. 4 is a characteristic diagram showing an asymmetrical E-D hysteresis of a ferroelectric capacitor constituting a ferroelectric memory, FIG. 4 is a characteristic diagram showing a symmetrical E-D hysteresis of a normal ferroelectric capacitor, and FIG. FIG. 6 is a characteristic diagram showing a change over time of the potential at point A of the circuit in FIG. 2, FIG. 6 is a characteristic diagram showing a change in voltage and current during the read operation, and FIG. 7 is a diagram of the ferroelectric capacitor during the read operation. FIG. 4 is a characteristic diagram showing changes in a charging current and a discharging current. DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... MgO thin film, 3 ... First electrode, 4 ... Ferroelectric thin film, 5 ... Second electrode, 11 ... Ferroelectric capacitor, 12, 17 ... Switch , 13 ... write operation circuit, 14 ... read operation circuit, 15 ... ground line,
16 Write line, 22 Read line, 24 Resistance, 25
……Amplifier.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 基真 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 原田 光雄 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 平２−113496（ＪＰ，Ａ) 特公 昭58−45114（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 11/22 G11C 11/34 H01L 29/78 H01L 27/10 ＪＩＣＳＴ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Motoma Imai 1 Toshiba-cho, Komukai-shi, Kawasaki-shi, Kanagawa Prefecture Inside Toshiba Research Institute, Inc. 1 Toshiba Research Institute, Inc. (56) References JP-A-2-113496 (JP, A) JP-B-58-45114 (JP, B2) (58) Fields investigated (Int. Cl. 6 , DB name) ) G11C 11/22 G11C 11/34 H01L 29/78 H01L 27/10 JICST
Claims (1)
極で挟まれた非対称の分極−電界ヒステリシス特性を持
つ強誘電体薄膜を設けた構造の強誘電体コンデンサを有
する複数のメモリセルと、これらメモリセルのコンデン
サの強誘電体薄膜に抗電界より大きい電圧を印加するた
めの書き込み動作用回路と、書き込み動作がなされた各
メモリセルのコンデンサの強誘電体薄膜に抗電界より小
さい電圧を印加するための読み出し動作用回路とを具備
したことを特徴とする強誘電体メモリ。A plurality of memories having a ferroelectric capacitor having a structure in which a ferroelectric thin film having asymmetric polarization-electric field hysteresis characteristics sandwiched between first and second electrodes made of a metal thin film on a substrate is provided. A cell, a write operation circuit for applying a voltage higher than the coercive electric field to the ferroelectric thin film of the capacitor of these memory cells, and a ferroelectric thin film of the capacitor of each memory cell to which the write operation has been performed is smaller than the coercive electric field A ferroelectric memory, comprising: a read operation circuit for applying a voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1017009A JP2777163B2 (en) | 1989-01-26 | 1989-01-26 | Ferroelectric memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1017009A JP2777163B2 (en) | 1989-01-26 | 1989-01-26 | Ferroelectric memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02198094A JPH02198094A (en) | 1990-08-06 |
| JP2777163B2 true JP2777163B2 (en) | 1998-07-16 |
Family
ID=11932005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1017009A Expired - Fee Related JP2777163B2 (en) | 1989-01-26 | 1989-01-26 | Ferroelectric memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2777163B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6449184B2 (en) | 2000-06-19 | 2002-09-10 | Matsushita Electric Industrial Co., Ltd. | Method for driving semiconductor memory |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164808A (en) * | 1991-08-09 | 1992-11-17 | Radiant Technologies | Platinum electrode structure for use in conjunction with ferroelectric materials |
| US5216572A (en) * | 1992-03-19 | 1993-06-01 | Ramtron International Corporation | Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors |
| JP4161951B2 (en) | 2004-09-16 | 2008-10-08 | セイコーエプソン株式会社 | Ferroelectric memory device |
| US8837195B2 (en) * | 2012-09-25 | 2014-09-16 | Palo Alto Research Center Incorporated | Systems and methods for reading ferroelectric memories |
| US9460770B1 (en) * | 2015-09-01 | 2016-10-04 | Micron Technology, Inc. | Methods of operating ferroelectric memory cells, and related ferroelectric memory cells |
-
1989
- 1989-01-26 JP JP1017009A patent/JP2777163B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6449184B2 (en) | 2000-06-19 | 2002-09-10 | Matsushita Electric Industrial Co., Ltd. | Method for driving semiconductor memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02198094A (en) | 1990-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7145791B2 (en) | Memory device having variable resistive memory element | |
| US5365094A (en) | Semiconductor device including ferroelectric nonvolatile memory | |
| US7786459B2 (en) | Memory element and memory device comprising memory layer positioned between first and second electrodes | |
| US6815744B1 (en) | Microelectronic device for storing information with switchable ohmic resistance | |
| US20080048165A1 (en) | Variable resistance element and resistance variable type memory device | |
| US20060171200A1 (en) | Memory using mixed valence conductive oxides | |
| JPH0745794A (en) | Drive method for ferroelectric memory | |
| JP3505758B2 (en) | Non-volatile semiconductor memory | |
| Geideman | Progress in ferroelectric memory technology | |
| JPH11135737A (en) | Field effect transistor | |
| JPH08180673A (en) | Ferroelectric memory cell and access device therefor | |
| US3590337A (en) | Plural dielectric layered electrically alterable non-destructive readout memory element | |
| JP2777163B2 (en) | Ferroelectric memory | |
| JPH0660635A (en) | Ferroelectric storage device | |
| JP3635716B2 (en) | Non-volatile memory | |
| JP3599291B2 (en) | Non-volatile memory | |
| WO2005106955A1 (en) | Storage element | |
| JP3040700B2 (en) | Non-destructive read ferroelectric memory cell using Lamar-Drab effect | |
| US7869335B2 (en) | Multiple ferroelectric films | |
| JPH0418753A (en) | Ferroelectric memory | |
| JP2809718B2 (en) | Ferroelectric memory | |
| JP3144599B2 (en) | Semiconductor device, method of manufacturing the same, and method of using the same | |
| JPH09307073A (en) | Memory device | |
| US11475935B1 (en) | Memory cell arrangement and methods thereof | |
| JPH07153858A (en) | Semiconductor memory device and production process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |