JP2776569B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2776569B2 JP2776569B2 JP1177440A JP17744089A JP2776569B2 JP 2776569 B2 JP2776569 B2 JP 2776569B2 JP 1177440 A JP1177440 A JP 1177440A JP 17744089 A JP17744089 A JP 17744089A JP 2776569 B2 JP2776569 B2 JP 2776569B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- contact
- pad
- semiconductor device
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関し、特にパッドに静電気等
による外部サージが加えられた際に破壊を免れるように
なされた半導体装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device which is protected from destruction when an external surge due to static electricity or the like is applied to a pad.
［従来の技術］ 半導体装置が、高密度化されるにつれて各種拡散層も
浅く狭いものとなされてきているが、このような拡散層
がパッドに接続されることなくパッドの近傍に（例え
ば、300μｍ以内の範囲に）存在しているときには、パ
ッドに外部サージが加わった場合に、この拡散層の接合
が破壊されてしまうことがある。[Prior Art] As the density of a semiconductor device is increased, various diffusion layers are also made shallow and narrow. However, such diffusion layers are not connected to the pads and are located near the pads (for example, 300 μm). When the external surge is applied to the pad, the junction of the diffusion layer may be broken.
従来の半導体装置の入力パッド付近の平面図を第３図
に示す。第３図に図示したものは、入力保護装置を有す
るパッドの例であって、同図において、11A〜11Cはアル
ミニウム配線、13A〜13Dは、ｐ型半導体基板の表面領域
内に形成されたｎ型拡散層、12A〜12Dは、ｎ型拡散層13
A〜13Dとアルミニウム配線11A〜11Cを接続するためのコ
ンタクト、14は、ポリシリコンで形成されたゲート電極
である。アルミニウム配線11Aの表面からは、半導体装
置全体を被覆するパッシベーション膜（図示なし）が、
図中破線で示すように除去されてその部分がボンディン
グパッド10となされている。また、アルミニウム配線11
Bは接地されている。FIG. 3 is a plan view showing the vicinity of an input pad of a conventional semiconductor device. FIG. 3 shows an example of a pad having an input protection device. In FIG. 3, 11A to 11C are aluminum wirings, and 13A to 13D are n formed in a surface region of a p-type semiconductor substrate. Type diffusion layers, 12A to 12D are n-type diffusion layers 13
Contacts 14 for connecting A to 13D and aluminum wirings 11A to 11C, and 14 are gate electrodes formed of polysilicon. From the surface of the aluminum wiring 11A, a passivation film (not shown) covering the entire semiconductor device is provided.
The portion is removed as shown by a broken line in the figure to form a bonding pad 10. Also, aluminum wiring 11
B is grounded.
第３図に図示された部分の等価回路を第４図に示す。
ボンディングパッド10は、拡散層13Aによって形成され
抵抗R1,R2を介して保護さるべき内部回路のトランジス
タQ3に接続されている。トランジスタQ1,Q2は保護用ト
ランジスタであって、それぞれ、拡散層13A、13B;13A、
13Cをソース・ドレイン領域とし、アルミニウム配線11
A;ゲート電極14をゲート電極として構成されている。ま
た、トランジスタＱは、拡散層13A、13D間で形成される
寄生トランジスタである。ここでは、アルミニウム配線
11Cが接地されているものとされている。FIG. 4 shows an equivalent circuit of the portion shown in FIG.
Bonding pad 10 is connected to the transistor Q 3 of the internal circuit to leave protected through a diffusion layer 13A is formed by the resistors R 1, R 2. The transistors Q 1 and Q 2 are protection transistors, and are diffusion layers 13A and 13B; 13A,
13C is the source / drain region and the aluminum wiring 11
A: The gate electrode 14 is configured as a gate electrode. The transistor Q is a parasitic transistor formed between the diffusion layers 13A and 13D. Here, aluminum wiring
It is assumed that 11C is grounded.
第５図（ａ）は第３図の部分拡大図であり、第５図
（ｂ）はそのＸ−Ｙ線断面図である。第５図（ｂ）に示
されるように、ｎ型拡散層13A、13Dは、ｐ型半導体基板
15の表面領域内にチャネルストッパ16およびフィールド
酸化膜17に分離されて形成されている。これらの拡散層
13A、13Dは、コンタクト12A、12Dを介して、層間絶縁膜
18上に形成されたアルミニウム配線11A、11Cと接続され
ている。FIG. 5 (a) is a partially enlarged view of FIG. 3, and FIG. 5 (b) is a sectional view taken along the line XY. As shown in FIG. 5 (b), the n-type diffusion layers 13A and 13D are p-type semiconductor substrates.
A channel stopper 16 and a field oxide film 17 are formed separately in the surface region 15. These diffusion layers
13A, 13D are interlayer insulating films via contacts 12A, 12D
It is connected to aluminum wirings 11A and 11C formed on 18.
［発明が解決しようとする課題］ 上述した従来の半導体装置では、ボンディングパッド
10に異常電圧が加わった場合には、保護用トランジスタ
Q1、Q2が導通して内部回路を保護するようになされてい
るが、パッド10に立上りが急峻なパルスが印加された場
合には、トランジスタQ1、Q2が導通する迄はパッド10は
高電圧にさらされる。その場合、近くに拡散層13Dが存
在する場合には、拡散層13A、13D間がパンチスルー状態
となり、アルミニウム配線11A、11C間に過大な電流が流
れる。その場合、コンタクト面積の狭い方のコンタクト
において（第５図の場合コンタクト12Dにおいて）、コ
ンタクト抵抗によりその部分が瞬時に高温に達し、コン
タクト上の配線金属（Al）がシリコン基板へ溶出し、シ
リコンと合金化する。そこで、コンタクト12D下にはア
ルミニウムアロイスパイク19が発生し、その際コンタク
ト12Dと拡散層13Dの端部との距離ｌが短い場合には、こ
のアルミニウムアロイスパイク19がpn接合を突き抜けこ
れを破壊する。[Problem to be Solved by the Invention] In the conventional semiconductor device described above, the bonding pad
If an abnormal voltage is applied to 10, the protection transistor
Although Q 1 and Q 2 are turned on to protect the internal circuit, if a pulse with a steep rise is applied to pad 10, pad 10 is turned off until transistors Q 1 and Q 2 are turned on. Are exposed to high voltages. In this case, when the diffusion layer 13D exists nearby, a punch-through state occurs between the diffusion layers 13A and 13D, and an excessive current flows between the aluminum wirings 11A and 11C. In this case, in the contact having the smaller contact area (at the contact 12D in FIG. 5), the portion instantaneously reaches a high temperature due to the contact resistance, the wiring metal (Al) on the contact elutes to the silicon substrate, and the silicon Alloys with Therefore, an aluminum alloy spike 19 is generated under the contact 12D, and when the distance 1 between the contact 12D and the end of the diffusion layer 13D is short, the aluminum alloy spike 19 penetrates the pn junction and breaks it. .
［課題を解決するための手段］ 本発明による半導体装置は、第１導電型の半導体基板
の表面領域内に形成され、パッドに接続された第２導電
型の第１の拡散層と、該第１の拡散層の300μｍ以内の
距離に形成され、コンタクトを介して金属配線に接続さ
れた第２導電型の第２の拡散層とを有し、該第２の拡散
層の前記第１の拡散層側の端部から前記コンタクト迄の
距離をコンタクトサイズに依らずに10μｍ以上離間させ
ている。[Means for Solving the Problems] A semiconductor device according to the present invention comprises a first diffusion layer of a second conductivity type formed in a surface region of a semiconductor substrate of a first conductivity type and connected to a pad; A second diffusion layer of a second conductivity type formed at a distance of 300 μm or less from the first diffusion layer and connected to a metal wiring via a contact, and the first diffusion layer of the second diffusion layer The distance from the end on the layer side to the contact is separated by 10 μm or more irrespective of the contact size.
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。Example Next, an example of the present invention will be described with reference to the drawings.
第１図（ａ）は、本発明の一実施例を示す平面図であ
り、第１図（ｂ）はそのＸ−Ｙ線断面図であって、これ
らの図において、第５図に示した従来例の部分と共通す
る部分には同一の参照番号が付されているので重複する
説明は省略する。この実施例では、ｎ型拡散層13Dをア
ルミニウム配線11Dと接続するためのコンタクト12Dが、
ｎ型拡散層13Dのｎ型拡散層13A寄りの端部から距離ｌ
（≧10μｍ）を隔てて形成されている。このようにこの
距離ｌを大きく設定すると、仮令、コンタクト12Dに過
大電流が流れてアルミニウムアロイスパイク19が発生し
ても、これが拡散層13D内にとどまりpn接合を突き抜け
ることがない。FIG. 1 (a) is a plan view showing an embodiment of the present invention, and FIG. 1 (b) is a cross-sectional view taken along the line XY of FIG. 5, which is shown in FIG. Portions common to those of the conventional example are denoted by the same reference numerals, and duplicate description will be omitted. In this embodiment, a contact 12D for connecting the n-type diffusion layer 13D to the aluminum wiring 11D is
Distance l from the end of n-type diffusion layer 13D near n-type diffusion layer 13A
(≧ 10 μm). When the distance 1 is set to be large as described above, even if an excessive current flows through the contact 12D and an aluminum alloy spike 19 is generated, the aluminum alloy spike 19 remains in the diffusion layer 13D and does not penetrate the pn junction.
第２図は、コンタクト12Dのサイズおよびコンタクト1
2Dと拡散層13Dの端部との距離を変化させて作製したTEG
（Test Element Group）に対して、MIL−STD−883に従
って、Ｃ＝100pF、Ｒ＝1.5kΩを介して2kVのパルスをボ
ンディングパッド10に印加した場合に発生する不良率を
示すグラフである。同図から明らかなように、コンタク
トサイズが大きくなるほど不良率は下り、また、コンタ
クト−拡散層端部間距離が10μｍ以上では不良率が激減
している。FIG. 2 shows the size of the contact 12D and the contact 1
TEG fabricated by changing the distance between 2D and the end of diffusion layer 13D
9 is a graph showing a failure rate generated when a 2 kV pulse is applied to the bonding pad 10 via C = 100 pF and R = 1.5 kΩ with respect to (Test Element Group) according to MIL-STD-883. As is clear from the figure, the defect rate decreases as the contact size increases, and the defect rate sharply decreases when the distance between the contact and the end portion of the diffusion layer is 10 μm or more.
なお、上記実施例では、入力パッドに関して、また、
パッドの近傍に存在する拡散層は接地電位に接続される
ものとして説明したが、本発明は、上記実施例に限定さ
れるものではなく、他のパッドや他の電源、信号線に接
続された拡散層についても適用しうるものである。In the above embodiment, regarding the input pad,
Although the description has been made assuming that the diffusion layer existing near the pad is connected to the ground potential, the present invention is not limited to the above-described embodiment, and is connected to another pad, another power supply, and a signal line. The present invention is also applicable to a diffusion layer.
［発明の効果］ 以上説明したように、本発明は、第２の拡散層の第１
の拡散層側の端部からコンタクト迄の距離をコンタクト
サイズに依らずに10μｍ以上離間させたので、パッドに
異常電圧が印加され、第２の拡散層のコンタクトに大電
流が流れてもアルミニウムアロイスパイクが拡散層の接
合を突き抜けることはなくなり、不良の発生を大幅に減
少させることができる。[Effect of the Invention] As described above, the present invention provides the first diffusion layer of the second diffusion layer.
The distance from the end on the side of the diffusion layer to the contact is separated by 10 μm or more irrespective of the contact size, so that an abnormal voltage is applied to the pad and even if a large current flows through the contact of the second diffusion layer, the aluminum alloy Spikes do not penetrate the junction of the diffusion layer, and the occurrence of defects can be greatly reduced.
第１図（ａ）は、本発明の一実施例を示す平面図、第１
図（ｂ）は、そのＸ−Ｙ線断面図、第２図は、本発明の
効果を説明するためのグラフ、第３図は、従来例を示す
平面図、第４図は、その等価回路図、第５図（ａ）は、
その部分拡大図、第５図（ｂ）は、第５図（ａ）のＸ−
Ｙ線断面図である。 10……ボンディングパッド、11A〜11D……アルミニウム
配線、12A〜12D……コンタクト、13A〜13D……ｎ型拡散
層、14……ゲート電極、15……ｐ型半導体基板、16……
チャネルストッパ、17……フィールド酸化膜、18……層
間絶縁膜、19……アルミニウムアロイスパイク。FIG. 1A is a plan view showing an embodiment of the present invention, and FIG.
FIG. 2 (b) is a sectional view taken along the line XY, FIG. 2 is a graph for explaining the effect of the present invention, FIG. 3 is a plan view showing a conventional example, and FIG. FIG. 5 (a)
FIG. 5 (b) is a partially enlarged view of FIG.
FIG. 3 is a sectional view taken along line Y. 10 bonding pads, 11A to 11D aluminum wiring, 12A to 12D contacts, 13A to 13D n-type diffusion layers, 14 gate electrodes, 15 p-type semiconductor substrates, 16
Channel stopper, 17: Field oxide film, 18: Interlayer insulating film, 19: Aluminum alloy spike.
Claims (1)
成され、パッドに接続された第２導電型の第１の拡散層
と、該第１の拡散層の300μｍ以内の距離に形成され、
コンタクトを介して金属配線に接続された第２導電型の
第２の拡散層とを有し、該第２の拡散層の前記第１の拡
散層側の端部から前記コンタクト迄の距離をコンタクト
サイズに依らずに10μｍ以上離間したことを特徴とする
半導体装置。1. A first diffusion layer of a second conductivity type formed in a surface region of a semiconductor substrate of a first conductivity type and connected to a pad, formed at a distance within 300 μm of the first diffusion layer. And
A second diffusion layer of a second conductivity type connected to the metal wiring via a contact, and a distance from the end of the second diffusion layer on the first diffusion layer side to the contact is determined A semiconductor device characterized by being separated by 10 μm or more regardless of size.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177440A JP2776569B2 (en) | 1989-07-10 | 1989-07-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177440A JP2776569B2 (en) | 1989-07-10 | 1989-07-10 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341770A JPH0341770A (en) | 1991-02-22 |
| JP2776569B2 true JP2776569B2 (en) | 1998-07-16 |
Family
ID=16030985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1177440A Expired - Lifetime JP2776569B2 (en) | 1989-07-10 | 1989-07-10 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776569B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007149A (en) * | 1999-06-24 | 2001-01-12 | Nec Corp | High-output semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4692781B2 (en) * | 1984-06-06 | 1998-01-20 | Texas Instruments Inc | Semiconductor device with electrostatic discharge protection |
| JPS62165362A (en) * | 1986-01-17 | 1987-07-21 | Nec Corp | Semiconductor integrated circuit device |
| JPS63102366A (en) * | 1986-10-20 | 1988-05-07 | Toshiba Corp | Semiconductor device |
| JPS6428949A (en) * | 1987-07-24 | 1989-01-31 | Nec Corp | Semiconductor input protective device |
-
1989
- 1989-07-10 JP JP1177440A patent/JP2776569B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0341770A (en) | 1991-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2810874B2 (en) | Semiconductor device | |
| US4509067A (en) | Semiconductor integrated circuit devices with protective means against overvoltages | |
| JPS6134967A (en) | Input protecting structure for vlsi integrated circuit device | |
| JP2626229B2 (en) | Semiconductor input protection device | |
| EP0218685A1 (en) | Electrostatic discharge input protection network. | |
| EP0253105A1 (en) | Integrated circuit with improved protective device | |
| JP2822915B2 (en) | Semiconductor device | |
| JPH08167694A (en) | Protection circuit for semiconductor device | |
| JP2965264B2 (en) | Snapback device triggered by low voltage | |
| JP4995364B2 (en) | Semiconductor integrated circuit device | |
| JP2776569B2 (en) | Semiconductor device | |
| JP4034992B2 (en) | Semiconductor device | |
| JP2611639B2 (en) | Semiconductor device | |
| JPH0821630B2 (en) | Semiconductor device | |
| EP0198468A2 (en) | Protective device for integrated circuit | |
| US4727405A (en) | Protective network | |
| JP3185723B2 (en) | Semiconductor device | |
| JP3134443B2 (en) | Semiconductor input protection device | |
| JP3033251B2 (en) | Semiconductor device | |
| JP4006023B2 (en) | Integrated circuit | |
| JPH06188369A (en) | Semiconductor circuit having electrostatic breakdown preventive layer | |
| JPH0329361A (en) | Semiconductor device | |
| JPH06140588A (en) | Semiconductor integrated circuit | |
| JPH025478A (en) | Semiconductor device | |
| JPS63239972A (en) | Input protective circuit of semiconductor device |