JP2776402B2 - Wiring route display method - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は配線経路表示方法に関
し、特にフロアプラン後におけるクリティカルパスの配
線経路表示方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of displaying a wiring path, and more particularly to a method of displaying a wiring path of a critical path after floor planning.

【０００２】[0002]

【従来の技術】従来、この種の配線経路表示方法は、遅
延制約のきびしいクリティカルパスに属するクリティカ
ルブロックを配置し、その端子間を線でつないで表示す
ることにより、配線長が必要以上に長くならないことを
確認・検証するために用いられている。2. Description of the Related Art Conventionally, in this type of wiring path display method, a critical block belonging to a critical path with severe delay constraints is arranged, and terminals are connected to each other by a line so that the wiring length becomes longer than necessary. It is used to confirm and verify that it does not.

【０００３】従来のクリティカルパスの配線経路表示方
法として、例えば特開平3-266082号公報には、始まりの
ブロックのソースピンと終わりのブロックのロードピン
とを指定し、機能ブロックの接続関係を示す接続情報に
基づき、ソースピンに接続されているパスを全てトレー
スして該パス中からロードピンに接続しているクリティ
カルパスと該クリティカルパス上のクリティカルブロッ
クとを検出し、検出されたクリティカルブロックを接続
順に表示し、実質的な平面領域上でクリティカルブロッ
クを表示された順にインタラクティブに配置する、配置
方法（以下「従来の配線経路表示方法」という）が開示
されている。As a conventional critical path wiring path display method, for example, Japanese Patent Laid-Open Publication No. Hei 3-2666082 discloses a connection information indicating a connection relationship between functional blocks by designating a source pin of a start block and a load pin of an end block. Traces all paths connected to the source pin based on the path, detects the critical path connected to the load pin and the critical block on the critical path from the path, and displays the detected critical blocks in the order of connection An arrangement method (hereinafter, referred to as a “conventional wiring route display method”) for interactively arranging critical blocks in a displayed order on a substantially planar area is disclosed.

【０００４】図７の流れ図を参照して、前記従来の配線
経路表示方法の処理フローを説明する。なお、図７は、
前記特開平3-266082号公報に開示されたクリティカルパ
スの配線経路表示方法の処理フローを見易く整理したも
のである。[0004] The processing flow of the conventional wiring route display method will be described with reference to the flowchart of FIG. In addition, FIG.
The processing flow of the critical path wiring route display method disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 3-2666082 is arranged in such a manner that it is easy to see.

【０００５】図７において、まず、クリティカルパスを
入力し（ステップＳ２０）、このクリティカルパス上の
ブロックをクリティカルブロックとして検出する（ステ
ップＳ２１）。In FIG. 7, first, a critical path is input (step S20), and blocks on this critical path are detected as critical blocks (step S21).

【０００６】検出したクリティカルブロックを接続順に
表示し、クリティカルブロックを表示された順にインタ
ラクティブに配置する（ステップＳ２２）。The detected critical blocks are displayed in the order of connection, and the critical blocks are interactively arranged in the displayed order (step S22).

【０００７】配置したブロックの端子位置を接続順に線
で結ぶことにより、クリティカルパスの配線経路を表示
する（ステップＳ２３）。The wiring positions of the critical path are displayed by connecting the terminal positions of the arranged blocks by lines in the connection order (step S23).

【０００８】図８は、フロアプラン後において、前記従
来の配線経路表示方法を適用した例を説明するためのレ
イアウト図である。FIG. 8 is a layout diagram for explaining an example in which the conventional wiring route display method is applied after floor planning.

【０００９】図８に示すように、チップ１００には５個
のグループ（Ｇ１〜Ｇ５）が配置されている。As shown in FIG. 8, five groups (G1 to G5) are arranged on the chip 100.

【００１０】始点１０１から終点１０２の間にクリティ
カルパスが存在し、クリティカルパス上にクリティカル
ブロックが７個（ブロック１０３、１０４にそれぞれ２
個、ブロック１０３に３個）接続している。[0010] A critical path exists between the start point 101 and the end point 102, and seven critical blocks are provided on the critical path (two blocks are provided for blocks 103 and 104, respectively).
, And three to the block 103).

【００１１】ブロック１０３はグループＧ１に属してい
るため、グループＧ１の領域内にしか配置できない。同
様に、グループＧ２、Ｇ３に属するブロック１０４、１
０５もそれぞれの領域内に配置される。Since the block 103 belongs to the group G1, it can be arranged only in the area of the group G1. Similarly, blocks 104, 1 belonging to groups G2, G3
05 is also arranged in each area.

【００１２】クリティカルパス上のブロックの接続順に
したがって、ブロックの端子位置を線で結ぶことによ
り、配線経路２００を表示することができる。The wiring path 200 can be displayed by connecting the terminal positions of the blocks with lines in accordance with the connection order of the blocks on the critical path.

【００１３】[0013]

【発明が解決しようとする課題】クリティカルパスは始
点から終点までの遅延時間が制約として与えられている
ため、クリティカルパスに接続されるブロックは、なる
べく配線が迂回することがないように、信号の流れに沿
って配置されることが必要とされる。Since the delay time from the start point to the end point of the critical path is given as a constraint, the blocks connected to the critical path are provided with signal signals so that wiring is not bypassed as much as possible. It needs to be placed along the flow.

【００１４】しかしながら、前記従来の配線経路表示方
法では、ブロックを配置した後でないと配線経路を表示
することができない。このため、グループの配置を行っ
た段階では、配線経路が必要以上に長くなっていないか
否かを確認することができないという問題がある。However, in the conventional wiring route display method, the wiring route cannot be displayed until after the blocks are arranged. For this reason, there is a problem that it is not possible to confirm whether or not the wiring route is longer than necessary at the stage when the groups are arranged.

【００１５】また、前記従来の配線経路表示方法では、
クリティカルパス上のブロックが多い場合、描画する線
分数も多くなるため、描画速度が遅くなるという問題が
ある。[0015] In the conventional wiring route display method,
When the number of blocks on the critical path is large, the number of line segments to be drawn is also large, so that there is a problem that the drawing speed is reduced.

【００１６】従って、本発明は上記問題点を解消し、ク
リティカルブロック配置前のフロアプランの段階で、ク
リティカルパスの配線経路の表示を可能にする配線経路
表示方法を提供することを目的とする。Accordingly, it is an object of the present invention to solve the above-mentioned problem and to provide a wiring path display method which enables a wiring path of a critical path to be displayed at the stage of floor planning before placement of a critical block.

【００１７】[0017]

【課題を解決するための手段】前記目的を達成するため
本発明は、クリティカルパス上のクリティカルブロック
とグループの関係を検出し、クリティカルブロックがグ
ループに含まれている場合には該グループ領域内の代表
点を決定し、前記代表点を配線経路の経由点として始点
から終点まで線分で結びクリティカルパスを表示するこ
とを特徴とする配線経路表示方法を提供する。In order to achieve the above object, the present invention detects a relationship between a critical block on a critical path and a group and, if the critical block is included in the group, detects the relationship between the critical block and the group area. A method of displaying a wiring path, comprising determining a representative point, connecting the representative point as a via point of the wiring path with a line segment from a start point to an end point, and displaying a critical path.

【００１８】また、本発明の配線経路表示方法は、好ま
しい態様において、（Ａ）配線遅延を持つクリティカル
パスの信号経路となるブロックの中で、フロアプランで
配置すべきグループに含まれるブロックをグループ毎に
調べるステップと、（Ｂ）前記ブロックが前記グループ
に含まれる場合には、前記グループ配置領域内の代表位
置を定めるステップと、（Ｃ）クリティカルパスの信号
経路を前記グループの代表位置を結ぶことで表示するス
テップと、を含むことを特徴としている。In a preferred embodiment, the wiring route display method according to the present invention includes the following steps:
In the block that will be the signal path of the path, on the floor plan
The blocks included in the group to be arranged are grouped
Examining; and (B) the block is the group
, The representative position in the group placement area
(C) Critical path signal
A route for displaying a route by connecting the representative positions of the group.
And a step .

【００１９】さらに、本発明においては、（Ｄ）フロア
プラン後にグループ間を結ぶ信号配線の負荷容量を算出
するステップと、（Ｅ）算出した前記負荷容量を基に遅
延時間を算出するステップと、（Ｆ）前記遅延時間がク
リティカルパスの予め定められらた遅延制約値を満たさ
ない場合には前記フロアプランを再試行し、グループ位
置を変更するステップと、を含むことを特徴としてい
る。Further, in the present invention, (D) floor
Calculate the load capacity of signal wiring connecting between groups after planning
(E) delay based on the calculated load capacity.
Calculating the delay time; and (F) calculating the delay time.
Meets the predetermined delay constraint value of the critical path
If not, retry the floor plan and
And changing the position .

【００２０】[0020]

【作用】本発明は、クリティカルパス上のクリティカル
ブロックとグループの関係を検出し、ブロックがグルー
プに含まれている場合にはグループ領域内の代表点を配
線経路の経由点とすることにより、クリティカルブロッ
クを配置しなくても、クリティカルブロック配置前のフ
ロアプランの段階で、クリティカルパスの配線経路の表
示を行うことができる。According to the present invention, the relationship between a critical block on a critical path and a group is detected, and when a block is included in a group, a representative point in the group area is set as a transit point of the wiring path, thereby providing a critical path. Even without arranging the blocks, the wiring path of the critical path can be displayed at the stage of the floor plan before arranging the critical blocks.

【００２１】また、本発明によれば、クリティカルブロ
ックの端子位置またはグループ代表点を直線で結んで配
線経路の表示を行うため、描画する線分数が少なくな
り、描画速度の高速化を達成している。According to the present invention, since the wiring path is displayed by connecting the terminal position of the critical block or the group representative point with a straight line, the number of line segments to be drawn is reduced, and the drawing speed is increased. I have.

【００２２】さらに、本発明によれば、遅延時間がクリ
ティカルパスの遅延制約値を満足しない場合は再度フロ
アプランをやり直すことにより、遅延制約値よりも遅延
値が大きい場合はグループの配置位置の変更等により遅
延配線経路を短くすることができ、半導体集積回路の配
置配線設計の最適化、効率化を促進する。Further, according to the present invention, if the delay time does not satisfy the delay constraint value of the critical path, the floor plan is redone again, and if the delay value is larger than the delay constraint value, the arrangement position of the group is changed. Thus, the delay wiring path can be shortened, and the layout and wiring design of the semiconductor integrated circuit is optimized and the efficiency is promoted.

【００２３】[0023]

【実施例】次に、本発明について図面を参照して説明す
る。Next, the present invention will be described with reference to the drawings.

【００２４】[0024]

【実施例１】図１は、本発明の第１の実施例の構成を示
すブロック図である。図１を参照すると、本実施例は、
入力装置１と、データ処理装置２と、記憶装置３と、表
示装置４とから構成される。Embodiment 1 FIG. 1 is a block diagram showing a configuration of a first embodiment of the present invention. With reference to FIG.
It comprises an input device 1, a data processing device 2, a storage device 3, and a display device 4.

【００２５】データ処理装置２は、フロアプラン手段２
１と、グループ関係検出手段２２と、グループ代表点決
定手段２３と、配線経路決定手段２４とを備えている。The data processing device 2 includes a floor plan unit 2
1, a group relation detecting unit 22, a group representative point determining unit 23, and a wiring route determining unit 24.

【００２６】記憶装置３は、グループ情報記憶部３１
と、クリティカルブロック情報記憶部３２と、代表点記
憶部３３とを備えている。The storage device 3 includes a group information storage unit 31
And a critical block information storage unit 32 and a representative point storage unit 33.

【００２７】グループ情報記憶部３１は、グループを構
成するブロックの情報、グループ領域の情報等を記憶し
ている。The group information storage section 31 stores information on blocks constituting a group, information on a group area, and the like.

【００２８】クリティカルブロック情報記憶部３２は、
クリティカルパスの始点から終点までのブロックの接続
順、ブロックの端子位置、及びブロックが属するグルー
プの情報等を記憶している。The critical block information storage unit 32
The connection order of the blocks from the start point to the end point of the critical path, the terminal positions of the blocks, information on the group to which the blocks belong, and the like are stored.

【００２９】代表点記憶部３３は、グループ領域を基に
して算出された領域内の代表点の座標を記憶している。The representative point storage unit 33 stores the coordinates of the representative points in the area calculated based on the group area.

【００３０】次に、図１及び図２を参照して、本実施例
の動作について説明する。図２は本実施例の処理フロー
を示す流れ図である。Next, the operation of this embodiment will be described with reference to FIGS. FIG. 2 is a flowchart showing the processing flow of this embodiment.

【００３１】入力装置１から入力されたクリティカルパ
スに接続するブロックを順に調べ、グループ情報記憶部
３１に記憶されているグループと、これらのブロックと
の関係を調べ、ブロックとグループとの関係、及びブロ
ックの端子位置の情報をクリティカルブロック情報記憶
部３２に記憶する（ステップＳ１）。The blocks connected to the critical path input from the input device 1 are checked in order, and the relationship between the groups stored in the group information storage unit 31 and these blocks is checked. Information on the terminal position of the block is stored in the critical block information storage unit 32 (step S1).

【００３２】ステップＳ２の判定において、ブロックが
グループ情報記憶部３１のグループに属している場合に
は、そのグループの領域内の１点をグループ代表点とし
て算出し、代表点記憶部３３に記憶する（ステップＳ
３）。If it is determined in step S2 that the block belongs to the group of the group information storage unit 31, one point in the area of the group is calculated as a group representative point and stored in the representative point storage unit 33. (Step S
3).

【００３３】クリティカルパスの始点から終点までに接
続するブロックを順に調べ、ブロックがグループに属し
ている場合には代表点記憶部３３に記憶されたグループ
代表点を、グループに属していない場合にはクリティカ
ルブロック情報記憶部３２に記憶されたブロックの端子
位置を配線経路の経由点として決定する（ステップＳ
４）。The blocks connected from the start point to the end point of the critical path are examined in order. If the block belongs to a group, the group representative point stored in the representative point storage unit 33 is determined. The terminal position of the block stored in the critical block information storage unit 32 is determined as a route point on the wiring path (step S).
4).

【００３４】ステップＳ４で決定した経由点を直線でつ
ないで表示することにより、クリティカルパスの配線経
路が表示される（ステップＳ５）。By connecting and displaying the via points determined in step S4 with straight lines, the wiring path of the critical path is displayed (step S5).

【００３５】次に、図４、図８を参照して、本実施例を
適用した具体例について説明する。Next, a specific example to which the present embodiment is applied will be described with reference to FIGS.

【００３６】図８に示すように、クリティカルパスに
は、始点１０１から終点１０２の間に７つのクリティカ
ルブロック（１０３〜１０５）が接続されている。As shown in FIG. 8, seven critical blocks (103 to 105) are connected between the start point 101 and the end point 102 on the critical path.

【００３７】各ブロックとグループの関係を調べると、
ブロック１０３はグループＧ１に、ブロック１０４はグ
ループＧ２に、ブロック１０５はグループＧ３にそれぞ
れ含まれていることが分かる（図２のステップＳ１の処
理）。When examining the relationship between each block and the group,
It can be seen that the block 103 is included in the group G1, the block 104 is included in the group G2, and the block 105 is included in the group G3 (the process of step S1 in FIG. 2).

【００３８】そこで、クリティカルブロックを含んでい
るグループＧ１、Ｇ２、Ｇ３について、図４に示すよう
に、それぞれ代表点１１０、１１１、１１２を求める
（図２のステップＳ３の処理）。Therefore, as shown in FIG. 4, representative points 110, 111, and 112 are obtained for the groups G1, G2, and G3 including the critical block (the process of step S3 in FIG. 2).

【００３９】始点１０１から終点１０２までのクリティ
カルブロックを順に調べると、ブロック１０５はグルー
プＧ３に含まれているため（図８参照）、配線経路の経
由点はグループ代表点１１２となる。When the critical blocks from the starting point 101 to the ending point 102 are examined in order, since the block 105 is included in the group G3 (see FIG. 8), the via point of the wiring route is the group representative point 112.

【００４０】同様にして、全てのクリティカルブロック
について調べると、このクリティカルパスの配線経路２
０１は、始点１０１、代表点１１２、代表点１１０、代
表点１１１、終点１０２を順番に直線でつないだものに
なる。Similarly, when all the critical blocks are examined, the wiring path 2 of this critical path is determined.
01 is the start point 101, the representative point 112, the representative point 110, the representative point 111, and the end point 102 connected in order by a straight line.

【００４１】配線経路を表示するための描画線分数とし
て、前記従来の配線経路表示方法による配線経路２００
では８本であったのに対し（図８参照）、本発明の方法
による配線経路２０１では４本に削減されている。As the number of drawing lines for displaying the wiring route, the wiring route 200 according to the conventional wiring route display method is used.
In FIG. 8, the wiring route 201 according to the method of the present invention is reduced to four lines.

【００４２】[0042]

【実施例２】次に、本発明の第２の実施例について説明
する。Embodiment 2 Next, a second embodiment of the present invention will be described.

【００４３】図３を参照すると、本発明の第２の実施例
は、図２に示された前記第１の実施例に加えて、フロア
プラン後に仮想配線負荷容量を算出し（ステップＳ１
１）、算出した配線負荷容量をもとに遅延時間を算出し
（ステップＳ１２）、クリティカルパスの配線経路と共
に遅延時間の表示を行ない（ステップＳ１３）、算出し
た遅延時間がクリティカルパスの遅延制約値を満足しな
い場合は、フロアプランをやり直す処理（ステップＳ１
０）と、を更に備えている。Referring to FIG. 3, in the second embodiment of the present invention, in addition to the first embodiment shown in FIG. 2, a virtual wiring load capacity is calculated after a floor plan (step S1).
1) The delay time is calculated based on the calculated wiring load capacity (step S12), the delay time is displayed together with the critical path wiring path (step S13), and the calculated delay time is the critical path delay constraint value. Is not satisfied, the process of redoing the floor plan (step S1)
0).

【００４４】図５を参照すると、クリティカルパスの始
点及び終点と、遅延制約値、算出した遅延値が、表示装
置４の画面上に表示されている。Referring to FIG. 5, the starting point and the ending point of the critical path, the delay constraint value, and the calculated delay value are displayed on the screen of the display device 4.

【００４５】ユーザはこの画面表示をもとに、遅延制約
値より遅延値が大きい場合にはグループの配置位置の変
更等により、配線経路が短くなるようにフロアプランを
変更する（図３のステップＳ１０参照）。If the delay value is larger than the delay constraint value based on this screen display, the user changes the floor plan so as to shorten the wiring route by changing the arrangement position of the group or the like (step in FIG. 3). See S10).

【００４６】そして、再度、前記第１の実施例で説明し
た処理にしたがって、配線経路を決定し、遅延値を算出
して表示する。Then, according to the processing described in the first embodiment, a wiring route is determined, and a delay value is calculated and displayed.

【００４７】遅延値が遅延制約値を満たすまで、フロア
プランの変更を繰り返す。The change of the floor plan is repeated until the delay value satisfies the delay constraint value.

【００４８】図６は、本実施例に従ってフロアプランを
変更した後の結果を示すレイアウト図である。図６を参
照すると、本実施例では、グループの配置位置が変更さ
れたことにより、配線経路２０２は、前記第１の実施例
による配線経路２０１（図４参照）と比べて大幅に短く
なっていることが分かる。FIG. 6 is a layout diagram showing the result after changing the floor plan according to this embodiment. Referring to FIG. 6, in the present embodiment, the wiring path 202 is significantly shorter than the wiring path 201 (see FIG. 4) according to the first embodiment due to the change in the arrangement position of the group. You can see that there is.

【００４９】[0049]

【発明の効果】以上説明したように、本発明による配線
経路表示方法は、クリティカルパス上のクリティカルブ
ロックとグループの関係を検出し、ブロックがグループ
に含まれている場合にはグループ領域内の代表点を配線
経路の経由点とすることにより、クリティカルブロック
を配置しなくても、フロアプラン後にクリティカルパス
の表示を行うことができるという効果を有する。As described above, the wiring route display method according to the present invention detects the relationship between a critical block on a critical path and a group, and if a block is included in a group, the representative within the group area. By setting the point as a via point of the wiring path, there is an effect that a critical path can be displayed after floorplanning without arranging a critical block.

【００５０】また、本発明によれば、クリティカルブロ
ックの端子位置またはグループ代表点を直線で結んで配
線経路の表示を行うため、描画する線分数が少なくな
り、描画速度が速くなるという効果を有する。Further, according to the present invention, since the wiring path is displayed by connecting the terminal position of the critical block or the group representative point with a straight line, the number of line segments to be drawn is reduced and the drawing speed is increased. .

【００５１】さらに、本発明によれば、クリティカルブ
ロックを配置しなくてもフロアプラン後にクリティカル
パスの表示を行うことができることに加えて、更に、フ
ロアプラン後に仮想配線負荷容量を算出し、算出した配
線負荷容量をもとに遅延時間を算出してクリティカルパ
スの配線経路と共に遅延時間の表示を行ない、遅延制約
値より遅延値が大きい場合にはグループの配置位置を変
更するなどして遅延配線経路を短くすることを可能とし
ており、半導体集積回路設計の最適化、効率化に著しく
貢献するものである。Further, according to the present invention, the critical path can be displayed after the floor plan without arranging the critical block, and further, the virtual wiring load capacity is calculated and calculated after the floor plan. The delay time is calculated based on the wiring load capacity, and the delay time is displayed together with the critical path wiring path. If the delay value is larger than the delay constraint value, the group layout position is changed, and so on. Can be shortened, which significantly contributes to optimization of semiconductor integrated circuit design and efficiency.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施例の構成を示すブロック図
である。FIG. 1 is a block diagram showing a configuration of a first exemplary embodiment of the present invention.

【図２】本発明の第１の実施例の処理フローを示す流れ
図である。FIG. 2 is a flowchart showing a processing flow according to the first embodiment of the present invention.

【図３】本発明の第２の実施例の処理フローを示す流れ
図である。FIG. 3 is a flowchart showing a processing flow according to a second embodiment of the present invention.

【図４】本発明の第１の実施例によるレイアウト図であ
る。FIG. 4 is a layout diagram according to the first embodiment of the present invention.

【図５】本発明の第２の実施例において画面上に表示さ
れる遅延値の一例を示す図である。FIG. 5 is a diagram illustrating an example of a delay value displayed on a screen according to a second embodiment of the present invention.

【図６】本発明の第２の実施例によるレイアウト図であ
る。FIG. 6 is a layout diagram according to a second embodiment of the present invention.

【図７】従来例の処理フローを示す流れ図である。FIG. 7 is a flowchart showing a processing flow of a conventional example.

【図８】従来例によるレイアウト図である。FIG. 8 is a layout diagram according to a conventional example.

【符号の説明】[Explanation of symbols]

１ 入力装置 ２ データ処理装置 ３ 記憶装置 ４ 表示装置 ２１ フロアプラン手段 ２２ グループ関係検出手段 ２３ グループ代表点決定手段 ２４ 配線経路決定手段 ３１ グループ情報記憶部 ３２ クリティカルブロック情報記憶部 ３３ 代表点記憶部 １００ チップ １０１ 始点 １０２ 終点 １０３〜１０５ クリティカルブロック ２００〜２０２ 配線経路 Ｇ１〜Ｇ５ グループ REFERENCE SIGNS LIST 1 input device 2 data processing device 3 storage device 4 display device 21 floor plan means 22 group relation detection means 23 group representative point determination means 24 wiring route determination means 31 group information storage unit 32 critical block information storage unit 33 representative point storage unit 100 Chip 101 Start point 102 End point 103-105 Critical block 200-202 Wiring path G1-G5 group

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】クリティカルパス上のクリティカルブロッ
クとグループの関係を検出し、クリティカルブロックが
グループに含まれている場合には、該グループ領域内の
代表点を決定し、前記代表点を配線経路の経由点として
始点から終点まで線分で結びクリティカルパスを表示す
る、ことを特徴とする配線経路表示方法。1. A detects the relationship between the critical blocks and groups on the critical path, if the critical block is included in the group, determining a representative point of the group area, the wiring path of the representative point Show knot critical path by a segment from the start point to the end point as route point, the wiring route display method characterized by. 【請求項２】（Ａ）配線遅延を持つクリティカルパスの信号経路とな
るブロックの中で、フロアプランで配置すべきグループ
に含まれるブロックをグループ毎に調べるステップと、 （Ｂ）前記ブロックが前記グループに含まれる場合に
は、前記グループ配置領域内の代表位置を定めるステッ
プと、 （Ｃ）クリティカルパスの信号経路を前記グループの代
表位置を結ぶことで表示するステップと、 を含むことを特徴とする配線経路表示方法。 (A) A signal path of a critical path having a wiring delay is provided.
Group that should be placed on the floor plan
(B) checking the blocks included in the group for each group; and
Is a step to determine the representative position in the group placement area.
And (C) the signal path of the critical path is substituted for the group.
Displaying the connection by connecting the table positions . 【請求項３】（Ｄ）フロアプラン後にグループ間を結ぶ信号配線の負
荷容量を算出するステップと、 （Ｅ）算出した前記負荷容量を基に遅延時間を算出する
ステップと、 （Ｆ）前記遅延時間がクリティカルパスの予め定められ
らた遅延制約値を満たさない場合には前記フロアプラン
を再試行し、グループ位置を変更するステップと、 を含むことを特徴とする請求項１又２記載の配線経路表
示方法。 (D) Negative signal wiring connecting between groups after floorplanning.
Calculating a load capacity; and (E) calculating a delay time based on the calculated load capacity.
A step, defined (F) in advance the delay time of the critical path
If the delay constraint value is not satisfied,
Retrying and changing the group position . 3. The method according to claim 1, further comprising the steps of: