JP2775787B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP2775787B2 JP2775787B2 JP63298015A JP29801588A JP2775787B2 JP 2775787 B2 JP2775787 B2 JP 2775787B2 JP 63298015 A JP63298015 A JP 63298015A JP 29801588 A JP29801588 A JP 29801588A JP 2775787 B2 JP2775787 B2 JP 2775787B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- current
- voltage
- output
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00353—Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は集積回路に関するものであり、特に付属出力
端子に二進信号を出力する複数個の出力トランジスタか
ら成り、且つ、少なくとも一個の接地端子を有する集積
回路に係わるものである。
端子に二進信号を出力する複数個の出力トランジスタか
ら成り、且つ、少なくとも一個の接地端子を有する集積
回路に係わるものである。
＜従来技術＞ 上記のようなタイプの集積回路は今日多種多様な目的
をもって非常に広範囲に用いられている。特に、コンピ
ュータ技術は、現今の集積回路の開発なくしてはおよそ
想像も及ばないところであろう。集積回路がCMOS技術や
バイポーラ技術の面で開発されてきて、それらの技術の
助けを借りることで、実行可能なスイッチ動作の速度が
恒常的に増大してゆくようなコンピュータ技術の分野に
関しては、まさにその通りである。スイッチ動作時間、
すなわち遷移時間とは、その時間に或る回路の出力端子
における信号が一方の二進値からもう一方の二進値へと
切り換るための時間を言うのであるが、この時間はナノ
秒あるいはそれ以下の桁の大きさで達成されていて、相
応する高速コンピュータを実現可能にしてきた。しかし
ながら、非常に短いスイッチ動作時間を実現させるその
ような集積回路の開発にあっては、限界に達してきてい
るが、その限界は、半導体チップにおける電子回路の実
施にあたって用いられる技術に由来するのではなくて、
現在、通常的に用いられているパッケージあるいはケー
スの形状に由来するものである。半導体チップ上の電気
回路と部外回路との間の電気的接続は導電ストリップを
介して確立されるが、その導電ストリップは、或る幾何
学的長さを有するものであり、その結果それらは高周波
においては、スイッチ動作速度の高速化に逆らうものと
してインダクタンスのようにふるまう。導電ストリップ
のラインインダクタンスの存在は無視し得るものではな
く、かかるインダクタンスの存在は、半導体技術によ
り、半導体チップの電子回路で既に達成され得た高いス
イッチ動作速度を殆ど利用不可能にする程の深刻な不利
点をもたらすのである。接地電位供給の役割を果す導電
ストリップの迅速な電流変化時に、電圧が当該導電スト
リップに誘起されて、その電圧が半導体チップにおける
接地電位を瞬間的に上昇させる。その上昇は、回路での
スイッチ動作のスレショルド値を越える程度のものであ
ることもあり得るのであって、その結果、入力信号には
何の変化も起こらないのに、出力端子に接続されている
導電ストリップにあっては、一方の有意の信号レベル
（低レベル）からもう一方の有意の信号レベル（高レベ
ル）への遷移が誘発されてしまうことがある。このこと
が、より高速度のものへと増大してゆくスイッチ動作速
度の利用について、限界を与えているのである。
をもって非常に広範囲に用いられている。特に、コンピ
ュータ技術は、現今の集積回路の開発なくしてはおよそ
想像も及ばないところであろう。集積回路がCMOS技術や
バイポーラ技術の面で開発されてきて、それらの技術の
助けを借りることで、実行可能なスイッチ動作の速度が
恒常的に増大してゆくようなコンピュータ技術の分野に
関しては、まさにその通りである。スイッチ動作時間、
すなわち遷移時間とは、その時間に或る回路の出力端子
における信号が一方の二進値からもう一方の二進値へと
切り換るための時間を言うのであるが、この時間はナノ
秒あるいはそれ以下の桁の大きさで達成されていて、相
応する高速コンピュータを実現可能にしてきた。しかし
ながら、非常に短いスイッチ動作時間を実現させるその
ような集積回路の開発にあっては、限界に達してきてい
るが、その限界は、半導体チップにおける電子回路の実
施にあたって用いられる技術に由来するのではなくて、
現在、通常的に用いられているパッケージあるいはケー
スの形状に由来するものである。半導体チップ上の電気
回路と部外回路との間の電気的接続は導電ストリップを
介して確立されるが、その導電ストリップは、或る幾何
学的長さを有するものであり、その結果それらは高周波
においては、スイッチ動作速度の高速化に逆らうものと
してインダクタンスのようにふるまう。導電ストリップ
のラインインダクタンスの存在は無視し得るものではな
く、かかるインダクタンスの存在は、半導体技術によ
り、半導体チップの電子回路で既に達成され得た高いス
イッチ動作速度を殆ど利用不可能にする程の深刻な不利
点をもたらすのである。接地電位供給の役割を果す導電
ストリップの迅速な電流変化時に、電圧が当該導電スト
リップに誘起されて、その電圧が半導体チップにおける
接地電位を瞬間的に上昇させる。その上昇は、回路での
スイッチ動作のスレショルド値を越える程度のものであ
ることもあり得るのであって、その結果、入力信号には
何の変化も起こらないのに、出力端子に接続されている
導電ストリップにあっては、一方の有意の信号レベル
（低レベル）からもう一方の有意の信号レベル（高レベ
ル）への遷移が誘発されてしまうことがある。このこと
が、より高速度のものへと増大してゆくスイッチ動作速
度の利用について、限界を与えているのである。
＜発明が解決しようとする問題点＞ 高いスイッチ動作速度における接地電位の上昇の問題
は、半導体チップ上の電子回路を大地電位により確実に
固定するという目的に沿って、４個の接地端子を有する
集積回路の開発へと繋った。そのような解決の一実例
は、マルタ エム バインシュタイン（Martha M. Wein
stein）他著の“EPIC:（Enhanced Performance Implant
ed）CMOSとACL:（Advance CMOS Logic）”と題するテキ
サス インスツルメンツ社1896年刊行の小冊子中に発表
されている。疑う余地もなく、この解決はすでに或る種
の改良を提供している。すなわち、接地電位をそれ程大
きく増加させることなく、できるだけ大きなスイッチ動
作速度を広範囲に利用可能とするものである。しかしな
がら、ここで実現されうる大きなスイッチ動作速度の完
全利用を図ってみても、未だに問題の完全解決が可能な
わけではない。ラインインダクタンスが尚存在するから
である。
は、半導体チップ上の電子回路を大地電位により確実に
固定するという目的に沿って、４個の接地端子を有する
集積回路の開発へと繋った。そのような解決の一実例
は、マルタ エム バインシュタイン（Martha M. Wein
stein）他著の“EPIC:（Enhanced Performance Implant
ed）CMOSとACL:（Advance CMOS Logic）”と題するテキ
サス インスツルメンツ社1896年刊行の小冊子中に発表
されている。疑う余地もなく、この解決はすでに或る種
の改良を提供している。すなわち、接地電位をそれ程大
きく増加させることなく、できるだけ大きなスイッチ動
作速度を広範囲に利用可能とするものである。しかしな
がら、ここで実現されうる大きなスイッチ動作速度の完
全利用を図ってみても、未だに問題の完全解決が可能な
わけではない。ラインインダクタンスが尚存在するから
である。
本発明は、冒頭に概説したタイプの集積回路を提供す
るという課題に基づくものであり、そこでの半導体チッ
プ上に含まれる電子回路の半導体技術により可能になる
高いスイッチ動作速度を実質的に完璧に利用可能にした
ものである。
るという課題に基づくものであり、そこでの半導体チッ
プ上に含まれる電子回路の半導体技術により可能になる
高いスイッチ動作速度を実質的に完璧に利用可能にした
ものである。
＜問題点を解決するための手段＞ 本発明によれば、各々の出力トランジスタのベースと
少なくとも一個の接地端子との間に、ベース電圧依存で
制御される電流源を挿入することで、上記課題が解決さ
れる。
少なくとも一個の接地端子との間に、ベース電圧依存で
制御される電流源を挿入することで、上記課題が解決さ
れる。
本発明による集積回路においては、出力トランジスタ
からの出力信号の二進値が切り換えられるべきである場
合には、当該出力トランジスタのベース電圧が変えられ
る。このベース電圧の変化は、ベースに結合されている
電流源に影響を与えるが、この場合、該電流源に関して
は、ベース電流の一部がそこに分岐され、その結果とし
て、当該ベース電圧の変化の期間中には、出力トランジ
スタの出力電圧もまた減少させられるような形態でベー
スに接続されている。単位時間あたりの電流変化の減少
は結果として、出力トランジスタの接地端子とトランジ
スタそれ自体との間の配線、すなわち、導電ストリップ
のインダクタンスに誘起される電圧の減少となり、結局
のところ、接地電位の不所望の上昇が相当に抑制され
る。“ベース電圧依存”の電流源により達成できる効果
は、ネガティブフィードバック効果であるが、それは、
電圧変化が起っている期間中、出力トランジスタの出力
回路の電流増加に対して、非常な速応性をもって、これ
に逆うように作用するものである。
からの出力信号の二進値が切り換えられるべきである場
合には、当該出力トランジスタのベース電圧が変えられ
る。このベース電圧の変化は、ベースに結合されている
電流源に影響を与えるが、この場合、該電流源に関して
は、ベース電流の一部がそこに分岐され、その結果とし
て、当該ベース電圧の変化の期間中には、出力トランジ
スタの出力電圧もまた減少させられるような形態でベー
スに接続されている。単位時間あたりの電流変化の減少
は結果として、出力トランジスタの接地端子とトランジ
スタそれ自体との間の配線、すなわち、導電ストリップ
のインダクタンスに誘起される電圧の減少となり、結局
のところ、接地電位の不所望の上昇が相当に抑制され
る。“ベース電圧依存”の電流源により達成できる効果
は、ネガティブフィードバック効果であるが、それは、
電圧変化が起っている期間中、出力トランジスタの出力
回路の電流増加に対して、非常な速応性をもって、これ
に逆うように作用するものである。
本発明の有利なる他の開発事項は、付記としての列挙
項目で開示してある。接地端子を複数個に分割すること
により、付記第２項による更に展開した開発事項は、一
つもしくはそれ以上の出力トランジスタが「オン」状態
に移行する際の、接地電位の上昇を更に減少させること
である。付記第３項で特徴付けしたところの更に展開し
た開発事項は、各々の出力トランジスタのベースにおい
て、そのベース電圧の変化に対して、強い度合で応答し
て、その電流が変化する電流源を備えていて、その結果
本発明による回路の所望の効果を一層顕著に達成するこ
とである。
項目で開示してある。接地端子を複数個に分割すること
により、付記第２項による更に展開した開発事項は、一
つもしくはそれ以上の出力トランジスタが「オン」状態
に移行する際の、接地電位の上昇を更に減少させること
である。付記第３項で特徴付けしたところの更に展開し
た開発事項は、各々の出力トランジスタのベースにおい
て、そのベース電圧の変化に対して、強い度合で応答し
て、その電流が変化する電流源を備えていて、その結果
本発明による回路の所望の効果を一層顕著に達成するこ
とである。
本発明に関し、添付図に相まって実施例により以下に
説明する。
説明する。
＜実施例＞ 第１図に例示する従前の回路構成は、複数個の出力ト
ランジスタT1、T2、....Tnを含む集積回路を、極めて概
略的な形で表示したものである。各出力トランジスタを
それぞれ駆動する、本回路のその部分は、電流源S1、S
2、....Snとしてシンボリックに表示されている。本回
路は入力端子E1、E2、....En並びに出力端子A1、A
2、....Anを有する。更に、本回路は接地端子Ｍを有し
ており、さらに同様に設けられる電源供給端子は、以降
の説明には重要でないので、第１図の概略回路図には示
していない。
ランジスタT1、T2、....Tnを含む集積回路を、極めて概
略的な形で表示したものである。各出力トランジスタを
それぞれ駆動する、本回路のその部分は、電流源S1、S
2、....Snとしてシンボリックに表示されている。本回
路は入力端子E1、E2、....En並びに出力端子A1、A
2、....Anを有する。更に、本回路は接地端子Ｍを有し
ており、さらに同様に設けられる電源供給端子は、以降
の説明には重要でないので、第１図の概略回路図には示
していない。
各出力端子A1、A2、....Anにおける負荷として、それ
ぞれのコンデンサC1、C2、....Cnが示されている。トラ
ンジスタT1、T2、....Tnの共通接続されたエミッタと接
地端子Ｍとの間に延在するインダクタンスL1は、外部接
地端子Ｍと集積回路の半導体チップ上のエミッタ接点と
の間のラインインダクタンスを表わす。
ぞれのコンデンサC1、C2、....Cnが示されている。トラ
ンジスタT1、T2、....Tnの共通接続されたエミッタと接
地端子Ｍとの間に延在するインダクタンスL1は、外部接
地端子Ｍと集積回路の半導体チップ上のエミッタ接点と
の間のラインインダクタンスを表わす。
このタイプの回路は出力部において二進値のいづれか
の値の信号を、例えば、高（Ｈ）レベルか低（Ｌ）レベ
ルのいずれかを有する信号を生成するのに用いられる。
一般に、低（Ｌ）レベルは接地電位である。ラインイン
ダクタンスL1は、このような回路では問題を作り出す。
というのは、そのインダクタンスL1を通って、変化する
電流が流れると、それが電圧を誘起し、その結果とし
て、接地電位の上昇を伴うからである。しかしながら、
かかる接地電位の上昇は、低（Ｌ）レベルをも上方移動
させるが、その上昇度合は、ときには、低（Ｌ）レベル
の高（Ｈ）レベルとの間のスイッチ動作のスレショルド
値を越える程になることもある。例えば、ラインインダ
クタンスL1のインダクタンス値が15nHであり、200mAの
電流変化が2.5ナノ秒間で起ったと仮定すれば、ライン
インダクタンスL1は、下記の式で表わされる電圧Ｕを誘
起することになる。
の値の信号を、例えば、高（Ｈ）レベルか低（Ｌ）レベ
ルのいずれかを有する信号を生成するのに用いられる。
一般に、低（Ｌ）レベルは接地電位である。ラインイン
ダクタンスL1は、このような回路では問題を作り出す。
というのは、そのインダクタンスL1を通って、変化する
電流が流れると、それが電圧を誘起し、その結果とし
て、接地電位の上昇を伴うからである。しかしながら、
かかる接地電位の上昇は、低（Ｌ）レベルをも上方移動
させるが、その上昇度合は、ときには、低（Ｌ）レベル
の高（Ｈ）レベルとの間のスイッチ動作のスレショルド
値を越える程になることもある。例えば、ラインインダ
クタンスL1のインダクタンス値が15nHであり、200mAの
電流変化が2.5ナノ秒間で起ったと仮定すれば、ライン
インダクタンスL1は、下記の式で表わされる電圧Ｕを誘
起することになる。
この1.2Vという電圧値は、正に、スイッチ動作のスレ
ショルド値の領域、すなわち、低（Ｌ）レベルと高
（Ｈ）レベル間の遷移領域中の値を占める。
ショルド値の領域、すなわち、低（Ｌ）レベルと高
（Ｈ）レベル間の遷移領域中の値を占める。
留意しなければならないことは、ラインインダクタン
スL1を通って流れる電流は、考察対象の特定時点におい
て、その「オン」「オフ」状態がたまたま切り換わろう
としている出力トランジスタの数に対して直接的に比例
するということである。すでに概説したこの問題は、信
号状態の遷移が高（Ｈ）レベルの出力信号から低（Ｌ）
レベルの出力信号に向けて起こる際に特に深刻である。
というのは、この場合には、負荷として働くコンデンサ
が極めて迅速に、例えば、約２乃至３ナノ秒以内に放電
するからである。このことは、（ベース電流の供給に制
約がない限り、）トランジスタの非常に“強い”「オ
ン」状態をもたらし、それに相応して、インダクタンス
L1に高い電圧を誘起させる。
スL1を通って流れる電流は、考察対象の特定時点におい
て、その「オン」「オフ」状態がたまたま切り換わろう
としている出力トランジスタの数に対して直接的に比例
するということである。すでに概説したこの問題は、信
号状態の遷移が高（Ｈ）レベルの出力信号から低（Ｌ）
レベルの出力信号に向けて起こる際に特に深刻である。
というのは、この場合には、負荷として働くコンデンサ
が極めて迅速に、例えば、約２乃至３ナノ秒以内に放電
するからである。このことは、（ベース電流の供給に制
約がない限り、）トランジスタの非常に“強い”「オ
ン」状態をもたらし、それに相応して、インダクタンス
L1に高い電圧を誘起させる。
第２図の回路構成では、出力トランジスタのこの“強
い”「オン」状態、すなわち、導通移行を弱めるための
措置がとられており、その結果ラインインダクタンスL1
に誘起される電圧が実質的に、より小さなものとなる。
第２図の回路構成では、この効果を得るために、出力ト
ランジスタT1、T2、....Tnのそれぞれについて、そのベ
ースと直流接地のために接続されている箇所（この場合
は接地）との間に、抵抗器R1とダイオードD1とから成る
直列回路が接続される。ダイオードD1と接地との間のイ
ンダクタンスL2は、半導体チップ上のダイオードD1のア
ノード接点と外部接地端子M1との間のラインインダクタ
ンスを表わす。以下に示すように、抵抗器とダイオード
から成り、トランジスタT1、T2、....Tnの各ベース端子
に接続されているところの各直列回路は、その電流がベ
ース電圧に依存する電流源のようにふるまう。
い”「オン」状態、すなわち、導通移行を弱めるための
措置がとられており、その結果ラインインダクタンスL1
に誘起される電圧が実質的に、より小さなものとなる。
第２図の回路構成では、この効果を得るために、出力ト
ランジスタT1、T2、....Tnのそれぞれについて、そのベ
ースと直流接地のために接続されている箇所（この場合
は接地）との間に、抵抗器R1とダイオードD1とから成る
直列回路が接続される。ダイオードD1と接地との間のイ
ンダクタンスL2は、半導体チップ上のダイオードD1のア
ノード接点と外部接地端子M1との間のラインインダクタ
ンスを表わす。以下に示すように、抵抗器とダイオード
から成り、トランジスタT1、T2、....Tnの各ベース端子
に接続されているところの各直列回路は、その電流がベ
ース電圧に依存する電流源のようにふるまう。
第２図に示してある実施例では、接地端子Ｍから離れ
ている集積回路が、少なくとも、更に一本別の共通接地
接続線を有していて、接地端子M1、M2、....Mnがそれに
接続されているものである。
ている集積回路が、少なくとも、更に一本別の共通接地
接続線を有していて、接地端子M1、M2、....Mnがそれに
接続されているものである。
以下の記述で留意すべきは、次の事項である。すなわ
ち、ラインインダクタンスL1において、出力トランジス
タT1、T2、....Tnの「オン」状態移行に生成される電流
変化は、そのようなスイッチ動作でラインインダクタン
スL2に生起する電流変化より数桁大きい値であり、その
理由は、トランジスタのコレクタ電流がラインインダク
タンスL1を通って流れるのに対してベース電流の一部分
だけがラインインダクタンスL2を通って流れうるに過ぎ
ないからである。導通状態では、出力トランジスタの電
流に関し、下記の式で表わされる電流が抵抗器R1とダイ
オードD1の直列回路を通って流れる。
ち、ラインインダクタンスL1において、出力トランジス
タT1、T2、....Tnの「オン」状態移行に生成される電流
変化は、そのようなスイッチ動作でラインインダクタン
スL2に生起する電流変化より数桁大きい値であり、その
理由は、トランジスタのコレクタ電流がラインインダク
タンスL1を通って流れるのに対してベース電流の一部分
だけがラインインダクタンスL2を通って流れうるに過ぎ
ないからである。導通状態では、出力トランジスタの電
流に関し、下記の式で表わされる電流が抵抗器R1とダイ
オードD1の直列回路を通って流れる。
但しここで、 UBET1＝0.75V（トランジスタT1のベース−エミッタ電
圧） USD1 ＝0.55V（ダイオードD1の順方向電圧） R1 ＝500Ω（R1の抵抗値） この0.4mAという電流は、その時点でスイッチ動作し
ている出力トランジスタのベース電流の一部分である。
圧） USD1 ＝0.55V（ダイオードD1の順方向電圧） R1 ＝500Ω（R1の抵抗値） この0.4mAという電流は、その時点でスイッチ動作し
ている出力トランジスタのベース電流の一部分である。
各々の出力トランジスタが大振幅動作でスイッチング
されるならば、トランジスタのエミッタ電圧とベース電
圧は、共にラインインダクタンスL1における電圧降下分
だけ上昇する。ラインインダクタンスL2における電圧
は、ラインインダクタンスL1における電圧との対照で
は、無視し得る程小さな値に保たれる。結果として、抵
抗器R1における電圧降下分は、ラインインダクタンスL1
における電圧分だけ大きくなり、このことは、スイッチ
動作中の特定のトランジスタT1、T2、....Tnのベース電
流のより大きな部分が接地に向けて分流されることを意
味する。そうであるから、該当するトランジスタは、こ
の場合、一層ゆっくりと「オン」状態に移行し、かくし
てラインインダクタンスL1における電圧降下も減少す
る。結局、下記の方程式が成立する。
されるならば、トランジスタのエミッタ電圧とベース電
圧は、共にラインインダクタンスL1における電圧降下分
だけ上昇する。ラインインダクタンスL2における電圧
は、ラインインダクタンスL1における電圧との対照で
は、無視し得る程小さな値に保たれる。結果として、抵
抗器R1における電圧降下分は、ラインインダクタンスL1
における電圧分だけ大きくなり、このことは、スイッチ
動作中の特定のトランジスタT1、T2、....Tnのベース電
流のより大きな部分が接地に向けて分流されることを意
味する。そうであるから、該当するトランジスタは、こ
の場合、一層ゆっくりと「オン」状態に移行し、かくし
てラインインダクタンスL1における電圧降下も減少す
る。結局、下記の方程式が成立する。
ここで更に、 UBET1＝0.75V（トランジスタT1のベース−エミッタ電
圧） USDI ＝0.55V（ダイオード１の順方向電圧） R1 ＝500Ω（R1の抵抗値） UL1 ＝0.7V（L1端子間電圧） UL2 ＝0.1V（L2端子間電圧） 上記方程式をあてはめると、抵抗器R1とダイオードD1
との直列回路を通って結果的に流れる電流は1.6mAであ
る。このことが示すのは、抵抗器R1とダイオードD1との
直列回路を通って流れる電流が、スイッチ動作中の特定
の出力トランジスタのベース電流から抜き取られている
のであり、そのことの結果としてラインインダクタンス
L1を通って流れる電流も同様にスイッチ動作中に減少す
るということである。従って、この場合、ラインインダ
クタンスL1には、より低い電圧が誘起され、その結果、
接地電位に関し、不所望とされる上昇が起らない。接地
電位が0.7V以上に上昇しないことを実際の実験で示すこ
とができた。
圧） USDI ＝0.55V（ダイオード１の順方向電圧） R1 ＝500Ω（R1の抵抗値） UL1 ＝0.7V（L1端子間電圧） UL2 ＝0.1V（L2端子間電圧） 上記方程式をあてはめると、抵抗器R1とダイオードD1
との直列回路を通って結果的に流れる電流は1.6mAであ
る。このことが示すのは、抵抗器R1とダイオードD1との
直列回路を通って流れる電流が、スイッチ動作中の特定
の出力トランジスタのベース電流から抜き取られている
のであり、そのことの結果としてラインインダクタンス
L1を通って流れる電流も同様にスイッチ動作中に減少す
るということである。従って、この場合、ラインインダ
クタンスL1には、より低い電圧が誘起され、その結果、
接地電位に関し、不所望とされる上昇が起らない。接地
電位が0.7V以上に上昇しないことを実際の実験で示すこ
とができた。
当該出力トランジスタのベースと接地との間にダイオ
ードを接続して用いることにより、抵抗器だけがベース
と接地との間に挿入されている場合のようにベースから
接地へ向けて流出する電流がベース電圧に比例して増加
するのではなく、この場合には、接地へと向けられるベ
ース電流がベース電圧に対して比例関係以上の度合で増
加する。このことは以下の例で示すことができる。
ードを接続して用いることにより、抵抗器だけがベース
と接地との間に挿入されている場合のようにベースから
接地へ向けて流出する電流がベース電圧に比例して増加
するのではなく、この場合には、接地へと向けられるベ
ース電流がベース電圧に対して比例関係以上の度合で増
加する。このことは以下の例で示すことができる。
電流がダイオードD1を通って流れる場合には、0.55V
一定の順方向電圧が常にダイオードD1に印加されてい
る。トランジスタT1のベース電圧の上昇時に、抵抗器R1
の端子間電圧は、かくて、0.20Vから0.40Vに増加し、こ
のことは、すなわち、抵抗器R1の端子間電圧が倍増され
るということである。結果としてベースから接地へと分
流する電流もまた、２倍に大きくなるのであるが、この
場合、ベースにおける電圧は26％だけ増加するに過ぎな
い。このことは、各々の出力トランジスタT1、T2、....
Tnのベースにおける抵抗器R1とダイオードD1の直列回路
がベース電圧依存で制御される電流源とみなされて、し
かもこれが当該ベース電圧に依存する電流を接地へと導
く理由でもある。
一定の順方向電圧が常にダイオードD1に印加されてい
る。トランジスタT1のベース電圧の上昇時に、抵抗器R1
の端子間電圧は、かくて、0.20Vから0.40Vに増加し、こ
のことは、すなわち、抵抗器R1の端子間電圧が倍増され
るということである。結果としてベースから接地へと分
流する電流もまた、２倍に大きくなるのであるが、この
場合、ベースにおける電圧は26％だけ増加するに過ぎな
い。このことは、各々の出力トランジスタT1、T2、....
Tnのベースにおける抵抗器R1とダイオードD1の直列回路
がベース電圧依存で制御される電流源とみなされて、し
かもこれが当該ベース電圧に依存する電流を接地へと導
く理由でもある。
既述したように、第２図の回路構成では、各々の出力
トランジスタT1、T2、....Tnのベースにおいて抵抗器R1
とダイオードD1とからそれぞれ成る直列回路が、それ自
身の接地端子M1、M2、....Mnに接続され、当該接地端子
全部が共通に接続されて、独自の導電体を通じて集積回
路のパッケージ外に導かれている。
トランジスタT1、T2、....Tnのベースにおいて抵抗器R1
とダイオードD1とからそれぞれ成る直列回路が、それ自
身の接地端子M1、M2、....Mnに接続され、当該接地端子
全部が共通に接続されて、独自の導電体を通じて集積回
路のパッケージ外に導かれている。
しかしながら、一個の接地端子のみを有する集積回路
にあっても、付属出力トランジスタが、「オン」状態に
移行している時に、接地電位の上昇を防止するという目
的で、ベース電流を流出させるための抵抗器R1とダイオ
ードD1との直列回路を用いることができる。この場合に
は、ダイオードD1全部のアノードが、出力トランジスタ
T1、T2、....Tnのエミッタ全部を共通接続するラインに
対して接続される。つまり、第２図において、各接地端
子M1、M2、....Mnが出力トランジスタT1、T2、....Tnの
各エミッタに共通接続された回路上のポイント“1"に対
して共通接続されて成る回路構成である。この回路構成
では、ベース電流は抵抗器R1とダイオードD1とのそれぞ
れの直列回路を通じてこの共通接続ラインに導通され、
この共通接続ラインはラインインダクタンスL1を介して
接地端子Ｍに接続される。
にあっても、付属出力トランジスタが、「オン」状態に
移行している時に、接地電位の上昇を防止するという目
的で、ベース電流を流出させるための抵抗器R1とダイオ
ードD1との直列回路を用いることができる。この場合に
は、ダイオードD1全部のアノードが、出力トランジスタ
T1、T2、....Tnのエミッタ全部を共通接続するラインに
対して接続される。つまり、第２図において、各接地端
子M1、M2、....Mnが出力トランジスタT1、T2、....Tnの
各エミッタに共通接続された回路上のポイント“1"に対
して共通接続されて成る回路構成である。この回路構成
では、ベース電流は抵抗器R1とダイオードD1とのそれぞ
れの直列回路を通じてこの共通接続ラインに導通され、
この共通接続ラインはラインインダクタンスL1を介して
接地端子Ｍに接続される。
第３図は、第２図に例示する回路構成の動作態様を説
明する図である。第3a図は、高信号値から低信号値へ
の、すなわち高（Ｈ）レベルから低（Ｌ）レベルへの出
力信号の遷移時の回路出力端子A1における電流を示すも
のである。第3b図は、回路上のポイント“1"における接
地電位を示すものであり、回路上のポイント“1"は、出
力トランジスタT1、T2、....Tnのすべてのエミッタが共
通接続されている内部接地点のことである。第3b図から
明らかなことは、出力信号の遷移の時点において、すな
わちそれぞれの出力トランジスタが「オン」状態に移行
している時に、回路上のポイント“1"における接地電位
の上昇が起るということである。各々の出力トランジス
タのベースにおいて抵抗器R1とダイオードD1からそれぞ
れ成る直列回路を用いたことにより、接地電位の上昇
は、むしろ非常に小さいので、悪影響はなく、とりわ
け、接地電位が、低（Ｌ）レベルと高（Ｈ）レベル間の
遷移のスレショルド値として規定されているレベルに接
近する程度に上昇することはあり得ない。実際には、接
地電位の上昇は0.7V以下に留まっている。第3c図はライ
ンインダクタンスL2.1に起因する回路上のポイント“2"
における接地電位の上昇を示しているが、ラインインダ
クタンスL2.1を通って流れる電流も非常に小さな値であ
るので、当該接地電位は上昇は非常に小さな値に保たれ
る。第3d図は抵抗器R1.1を通って流れる電流IR1のプロ
ファイルを示す。
明する図である。第3a図は、高信号値から低信号値へ
の、すなわち高（Ｈ）レベルから低（Ｌ）レベルへの出
力信号の遷移時の回路出力端子A1における電流を示すも
のである。第3b図は、回路上のポイント“1"における接
地電位を示すものであり、回路上のポイント“1"は、出
力トランジスタT1、T2、....Tnのすべてのエミッタが共
通接続されている内部接地点のことである。第3b図から
明らかなことは、出力信号の遷移の時点において、すな
わちそれぞれの出力トランジスタが「オン」状態に移行
している時に、回路上のポイント“1"における接地電位
の上昇が起るということである。各々の出力トランジス
タのベースにおいて抵抗器R1とダイオードD1からそれぞ
れ成る直列回路を用いたことにより、接地電位の上昇
は、むしろ非常に小さいので、悪影響はなく、とりわ
け、接地電位が、低（Ｌ）レベルと高（Ｈ）レベル間の
遷移のスレショルド値として規定されているレベルに接
近する程度に上昇することはあり得ない。実際には、接
地電位の上昇は0.7V以下に留まっている。第3c図はライ
ンインダクタンスL2.1に起因する回路上のポイント“2"
における接地電位の上昇を示しているが、ラインインダ
クタンスL2.1を通って流れる電流も非常に小さな値であ
るので、当該接地電位は上昇は非常に小さな値に保たれ
る。第3d図は抵抗器R1.1を通って流れる電流IR1のプロ
ファイルを示す。
本発明を要約するに、付属出力端子（A1、A2、....A
n）に二進信号を出力する、複数個の出力トランジスタ
（T1、T2、....Tn）を含む集積回路に関するものであ
る。この集積回路は更に、少なくとも一個の接地端子
（M;M1、M2、....Mn）を含んでいる。各々のトランジス
タ（T1、T2、....Tn）のベースと少なくとも一個の接地
端子（M;M1、M2、....Mn）との間には、ベース電圧依存
で制御される電流源（R1、D1）が挿入されている。
n）に二進信号を出力する、複数個の出力トランジスタ
（T1、T2、....Tn）を含む集積回路に関するものであ
る。この集積回路は更に、少なくとも一個の接地端子
（M;M1、M2、....Mn）を含んでいる。各々のトランジス
タ（T1、T2、....Tn）のベースと少なくとも一個の接地
端子（M;M1、M2、....Mn）との間には、ベース電圧依存
で制御される電流源（R1、D1）が挿入されている。
＜その他の開示事項＞ 以上の説明に付加して、更に次の各項を開示する。
（１）付属出力端子に二進信号を発する複数個の出力ト
ランジスタから成り且つ少なくとも一個の接地端子を有
する集積回路にして、 各々の出力トンランジスタ（T1、T2、....Tn）のベー
スと少なくとも一個の接地端子との間にベース電圧によ
って制御される電流源（R1、D1）が挿入されていること
を特徴とする集積回路。
ランジスタから成り且つ少なくとも一個の接地端子を有
する集積回路にして、 各々の出力トンランジスタ（T1、T2、....Tn）のベー
スと少なくとも一個の接地端子との間にベース電圧によ
って制御される電流源（R1、D1）が挿入されていること
を特徴とする集積回路。
（２）複数個の別個の接地端子（M;M1、M2、....Mn）を
備えており、 出力トランジスタ（T1、T2、....Tn）のエミッタは接
地端子の一つ（Ｍ）に接続され且つ電流源（R1、D1）は
他の接地端子（M1、M2、....Mn）の一つに接続されてい
ることを特徴とする付記第１項による集積回路。
備えており、 出力トランジスタ（T1、T2、....Tn）のエミッタは接
地端子の一つ（Ｍ）に接続され且つ電流源（R1、D1）は
他の接地端子（M1、M2、....Mn）の一つに接続されてい
ることを特徴とする付記第１項による集積回路。
（３）電流源（R1、D1）は低抵抗の抵抗器（R1）と電流
を少なくとも一個の接地端子（M;M1、M2、....Mn）の方
向に向けて導通させるダイオード（D1）との直列回路に
より形成されることを特徴とする付記第１項もしくは第
２項による集積回路。
を少なくとも一個の接地端子（M;M1、M2、....Mn）の方
向に向けて導通させるダイオード（D1）との直列回路に
より形成されることを特徴とする付記第１項もしくは第
２項による集積回路。
第１図は先行技術による集積回路の一部を模式的に示す
等価回路図である。 第２図は本発明による集積回路を第１図同様に模式的に
示す等価回路図である。 第3a図ないし第3d図は第２図の回路上の種々の点におけ
る信号のプロファイルを示す波形図である。図中の表示
は次の通りである。 T1、T2、....Tn……出力トランジスタ M;M1、M2、....Mn……接地端子 R1、R2、....Rn……抵抗器 D1、D2、....Dn……ダイオード
等価回路図である。 第２図は本発明による集積回路を第１図同様に模式的に
示す等価回路図である。 第3a図ないし第3d図は第２図の回路上の種々の点におけ
る信号のプロファイルを示す波形図である。図中の表示
は次の通りである。 T1、T2、....Tn……出力トランジスタ M;M1、M2、....Mn……接地端子 R1、R2、....Rn……抵抗器 D1、D2、....Dn……ダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−128（ＪＰ，Ａ) 特開 昭53−133358（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/62
Claims (3)
- 【請求項１】複数個の出力トランジスタ（T1,T2,…Tn）
を有する集積回路であって、 関連した複数の出力端子（A1,A2,…An）に二進信号を発
生し、かつ 少なくとも第一の接地端子（Ｍ）を有し、この接地端子
と前記複数個の出力トランジスタとの間に一つのライン
インダクタンス（L1）が接続されていて、それより前記
複数個の出力トランジスタの各々の対応エミッタが前記
第一の接地端子に接続されていて前記複数の出力端子か
らの電流を前記第一接地端子に流すようにした集積回路
であって、 第１の電流源（S1,S2,…Sn）が、前記複数個の出力トラ
ンジスタの各々の対応ベースに接続され、この第一の電
流源は対応の入力端子（E1,E2,…En）への信号に応答し
て、所定値のベース電流を供給することができ、かつ 第二の電流源（R1,D1）が、前記複数個の出力トランジ
スタの各々のベースと第二の接地端子（M1）との間に接
続され、この第二の電流源は、前記ラインインダクタン
スに誘起された電圧によって生ずる前記対応出力トラン
ジスタのベース電圧の増加に応じて、前記所定値のベー
ス電流を分流し、前記誘起された電圧を所定のスイッチ
動作のスレシヨルド値以下に制限するようにした、 集積回路。 - 【請求項２】第二の接地端子（M1）が第一の接地端子
（Ｍ）に接続されている請求項１の集積回路。 - 【請求項３】第二の電流源（R1,D1）が、低抵抗（R1）
と、接地端子の方に流れる向きのショットキイ・ダイオ
ードの直列回路よりなる集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3739872.5 | 1987-11-25 | ||
| DE19873739872 DE3739872A1 (de) | 1987-11-25 | 1987-11-25 | Integrierte schaltung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01162361A JPH01162361A (ja) | 1989-06-26 |
| JP2775787B2 true JP2775787B2 (ja) | 1998-07-16 |
Family
ID=6341191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298015A Expired - Lifetime JP2775787B2 (ja) | 1987-11-25 | 1988-11-25 | 集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4920283A (ja) |
| JP (1) | JP2775787B2 (ja) |
| DE (1) | DE3739872A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049763A (en) * | 1989-03-22 | 1991-09-17 | National Semiconductor Corporation | Anti-noise circuits |
| US5089721A (en) * | 1990-04-20 | 1992-02-18 | National Semiconductor Corp. | Ground bounce isolation and high speed output circuit |
| US5332938A (en) * | 1992-04-06 | 1994-07-26 | Regents Of The University Of California | High voltage MOSFET switching circuit |
| DE19835392A1 (de) * | 1998-08-06 | 2000-02-10 | Mannesmann Vdo Ag | Ansteuerschaltung für Leuchtdioden |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3999080A (en) * | 1974-12-23 | 1976-12-21 | Texas Instruments Inc. | Transistor coupled logic circuit |
| JPS53133358A (en) * | 1977-04-26 | 1978-11-21 | Matsushita Electric Ind Co Ltd | Switch circuit |
| JPS5416126A (en) * | 1977-07-07 | 1979-02-06 | Seiko Epson Corp | Driving integrated-circuit for display body |
| NL8400523A (nl) * | 1984-02-20 | 1985-09-16 | Philips Nv | Geintegreerde logische bufferschakeling. |
| JPS62128A (ja) * | 1985-06-26 | 1987-01-06 | Toshiba Corp | ２値信号出力回路 |
| JPH0767074B2 (ja) * | 1986-04-25 | 1995-07-19 | 株式会社東芝 | 出力電流駆動回路 |
| NL8601558A (nl) * | 1986-06-17 | 1988-01-18 | Philips Nv | Geintegreerde logische schakeling voorzien van een uitgangsschakeling voor het opwekken van een in de tijd begrensd toenemende uitgangsstroom. |
| US4777389A (en) * | 1987-08-13 | 1988-10-11 | Advanced Micro Devices, Inc. | Output buffer circuits for reducing ground bounce noise |
| US4825099A (en) * | 1987-12-04 | 1989-04-25 | Ford Microelectronics | Feedback-controlled current output driver having reduced current surge |
-
1987
- 1987-11-25 DE DE19873739872 patent/DE3739872A1/de active Granted
-
1988
- 1988-11-16 US US07/272,157 patent/US4920283A/en not_active Expired - Lifetime
- 1988-11-25 JP JP63298015A patent/JP2775787B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4920283A (en) | 1990-04-24 |
| DE3739872C2 (ja) | 1989-11-09 |
| DE3739872A1 (de) | 1989-06-08 |
| JPH01162361A (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4605870A (en) | High speed low power current controlled gate circuit | |
| JPH0216588B2 (ja) | ||
| EP0487917A2 (en) | High-speed low-power ECL/NTL circuits | |
| JP2775787B2 (ja) | 集積回路 | |
| US4458162A (en) | TTL Logic gate | |
| EP0438953A1 (en) | High speed push-pull driver having current mirror pull-down | |
| EP0305482B1 (en) | Low-noise transmission line termination circuitry | |
| JPS6010815A (ja) | 論理回路 | |
| EP0424589B1 (en) | Self-referenced current switch logic circuit with a push-pull output buffer | |
| KR0165986B1 (ko) | BiCMOS 논리 회로 | |
| US5408136A (en) | Circuit for providing fast logic transitions | |
| US5120998A (en) | Source terminated transmission line driver | |
| US5023478A (en) | Complementary emitter follower drivers | |
| US4975603A (en) | Method and circuitry for compensating for negative internal ground voltage glitches | |
| EP0147635A2 (en) | Gate having reduced miller capacitance | |
| JPS6281120A (ja) | 半導体装置 | |
| US4920286A (en) | Method and circuitry for compensating for negative internal ground voltage glitches | |
| US4947058A (en) | TTL current sinking circuit with transient performance enhancement during output transition from high to low | |
| JPS60247327A (ja) | トランジスタ回路 | |
| EP0496277B1 (en) | Output stage for a digital circuit | |
| US5616971A (en) | Power switching circuit | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| US4912341A (en) | TTL buffer circuit with active turn-off | |
| KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
| JPS63164712A (ja) | 回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080501 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |