JP2773633B2 - Focus voltage variable circuit - Google Patents
Focus voltage variable circuitInfo
- Publication number
- JP2773633B2 JP2773633B2 JP5332194A JP5332194A JP2773633B2 JP 2773633 B2 JP2773633 B2 JP 2773633B2 JP 5332194 A JP5332194 A JP 5332194A JP 5332194 A JP5332194 A JP 5332194A JP 2773633 B2 JP2773633 B2 JP 2773633B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- resistor
- collector
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【0001】[0001]
【0001】[0001]
【0002】[0002]
【産業上の利用分野】本発明は、陰極線管(CRT)を
用いたテレビジョン受像機,ディスプレイ装置等におい
て使用されるフォーカス電圧可変回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable focus voltage circuit used in a television receiver, a display device and the like using a cathode ray tube (CRT).
【0003】[0003]
【0002】[0002]
【0004】[0004]
【従来の技術】図6は従来のフォーカス電圧可変回路の
一例を示す回路図である。図6において、1次巻線L
1,2次巻線L2を備えた高圧トランス1の高圧(2次
巻線L2)側には整流ダイオードD1及び平滑コンデン
サC1よりなる整流平滑回路が接続されて直流電圧Va
が得られる。直流電圧Vaが取り出される高圧端子と接
地間には、抵抗R1,R2,R3,R4よりなる直列回
路が接続されている。抵抗R2,R3の接続端子はNP
NトランジスタQ1のコレクタに接続され、抵抗R3,
R4の接続端子はオペアンプOP1の非反転入力端子に
接続されている。2. Description of the Related Art FIG. 6 is a circuit diagram showing an example of a conventional focus voltage variable circuit. In FIG. 6, the primary winding L
A rectifying / smoothing circuit including a rectifying diode D1 and a smoothing capacitor C1 is connected to a high voltage (secondary winding L2) side of the high voltage transformer 1 having the primary and secondary windings L2, and a DC voltage Va
Is obtained. A series circuit including resistors R1, R2, R3, and R4 is connected between the high voltage terminal from which the DC voltage Va is extracted and the ground. The connection terminal of the resistors R2 and R3 is NP
Connected to the collector of the N-transistor Q1,
The connection terminal of R4 is connected to the non-inverting input terminal of the operational amplifier OP1.
【0005】[0005]
【0003】オペアンプOP1の反転入力端子には基準
電圧Vzが印加されており、その出力端子はトランジス
タQ1のベースに接続されている。トランジスタQ1の
エミッタは抵抗R6を介して接地されている。なお、抵
抗R3,オペアンプOP1,トランジスタQ1は閉ルー
プを構成している。そして、このような構成において、
抵抗R1,R2の接続点の電圧が後述の如くフォーカス
電圧Vfとして取り出される。A reference voltage Vz is applied to the inverting input terminal of the operational amplifier OP1, and the output terminal is connected to the base of the transistor Q1. The emitter of the transistor Q1 is grounded via the resistor R6. The resistor R3, the operational amplifier OP1, and the transistor Q1 form a closed loop. And in such a configuration,
The voltage at the connection point between the resistors R1 and R2 is extracted as a focus voltage Vf as described later.
【0006】[0006]
【0004】ここで、基準電圧Vzを可変することによ
り、フォーカス電圧Vfが制御されることを説明する。
抵抗R3,R4の接続端子の電圧V1が基準電圧Vzに
比べて大きい場合、トランジスタQ1のベースの電圧が
上がってコレクタ電圧Vcが下がり、電圧V1が下が
る。逆に電圧V1が基準電圧Vzに比べて小さい場合
は、トランジスタQ1のベースの電圧が下がってコレク
タ電圧Vcが上がり、電圧V1が上がる。よって、電圧
V1が基準電圧Vzに等しくなるよう安定する。Here, a description will be given of how the focus voltage Vf is controlled by varying the reference voltage Vz.
When the voltage V1 at the connection terminals of the resistors R3 and R4 is higher than the reference voltage Vz, the voltage at the base of the transistor Q1 increases, the collector voltage Vc decreases, and the voltage V1 decreases. Conversely, when the voltage V1 is smaller than the reference voltage Vz, the voltage at the base of the transistor Q1 decreases, the collector voltage Vc increases, and the voltage V1 increases. Therefore, the voltage V1 is stabilized so as to be equal to the reference voltage Vz.
【0007】[0007]
【0005】即ち、Vc×R4/(R4+R3)=Vz
となり、 Vf=Va×R2/(R1+R2)+Vc×R1/(R1+R2) …(1) となるから、 Vf=Va×R2/(R1+R2)+(R3+R4)×R1×Vz/{(R1 +R2)/R4} …(2) となり、基準電圧Vzを可変することにより、フォーカ
ス電圧Vfが制御されることとなる。なお、図6に示す
従来のフォーカス電圧可変回路は、本出願人が平成6年
2月22日に出願した「フォーカス電圧可変回路」(整
理番号405001267)に記載のものである。That is, Vc × R4 / (R4 + R3) = Vz
Vf = Va × R2 / (R1 + R2) + Vc × R1 / (R1 + R2) (1) Since Vf = Va × R2 / (R1 + R2) + (R3 + R4) × R1 × Vz / {(R1 + R2) / R4} (2), and the focus voltage Vf is controlled by varying the reference voltage Vz. The conventional focus voltage variable circuit shown in FIG. 6 is the one described in “Focus Voltage Variable Circuit” filed on Feb. 22, 1994 by the applicant of the present invention (reference number 405012267).
【0008】[0008]
【0006】図7は従来のフォーカス電圧可変回路の他
の例を示す回路図である。この従来例は高圧巻線の中間
より電圧を取り出すように構成したものである。巻線L
21〜L24及びダイオードD21〜D23を交互に直
列に接続した高圧巻線(図6の2次巻線L2に相当)に
おいて、巻線L22とダイオードD22との接続点と接
地間に抵抗R1〜R4よりなる直列回路を接続する。そ
して、図6と同様に抵抗R1,R2の接続点よりフォー
カス電圧Vfを可変して取り出す。FIG. 7 is a circuit diagram showing another example of a conventional focus voltage variable circuit. This conventional example is configured to take out a voltage from the middle of a high voltage winding. Winding L
In a high-voltage winding (corresponding to the secondary winding L2 in FIG. 6) in which 21 to L24 and diodes D21 to D23 are alternately connected in series, the resistors R1 to R4 are connected between the connection point between the winding L22 and the diode D22 and ground. Connected in series. Then, similarly to FIG. 6, the focus voltage Vf is variably extracted from the connection point of the resistors R1 and R2.
【0009】[0009]
【0007】[0007]
【0010】[0010]
【発明が解決しようとする課題】このような図6,図7
に示すフォーカス電圧可変回路は、機械的な可変抵抗を
調整することによってフォーカス電圧Vfを可変するよ
うにしたものと比較し、フォーカス電圧Vfを低い直流
電圧で制御できフォーカス電圧Vfの自動調整化が容易
となり、信頼性にも優れる等の特長を有するものである
が、次のような問題点を有している。FIG. 6 and FIG. 7 described above.
The focus voltage variable circuit shown in (1) can control the focus voltage Vf with a low DC voltage compared to a circuit in which the focus voltage Vf is varied by adjusting a mechanical variable resistor, and the focus voltage Vf can be automatically adjusted. Although it has features such as being easy and excellent in reliability, it has the following problems.
【0011】[0011]
【0008】上述した図6に示す従来のフォーカス電圧
可変回路においては、トランジスタQ1がオフの状態で
コレクタ電圧Vcが、 Vc=Va×(R3+R4)/(R1+R2+R3+R
4) となって最大となる。フォーカス電圧Vfは上記した
(1)式で表されるから、フォーカス電圧Vfの可変範
囲を大きくとろうとすると、コレクタ電圧Vcを大きく
する必要がある。ところが、トランジスタの最大耐圧は
大きいものでも2kVであり、コレクタ電圧Vcが2k
Vまで可変しても、そのままそれがフォーカス電圧Vf
の可変範囲とはならない。フォーカス電圧Vfの中心電
圧は直流電圧Vaの20〜30%であるので、R1/
(R1+R2)の値は0.8〜0.7であり、1.5k
V程度が可変範囲となる。従って、図6に示すものは、
フォーカス電圧Vfの可変範囲を大きくとることができ
ないという問題点がある。In the above-described conventional focus voltage variable circuit shown in FIG. 6, when the transistor Q1 is off, the collector voltage Vc becomes: Vc = Va × (R3 + R4) / (R1 + R2 + R3 + R
4) It becomes the maximum. Since the focus voltage Vf is represented by the above equation (1), it is necessary to increase the collector voltage Vc in order to increase the variable range of the focus voltage Vf. However, the maximum withstand voltage of the transistor is 2 kV even if it is large, and the collector voltage Vc is 2 kV.
Even if it varies up to V, it is the focus voltage Vf
Does not become the variable range. Since the center voltage of the focus voltage Vf is 20 to 30% of the DC voltage Va, R1 /
The value of (R1 + R2) is 0.8 to 0.7, and 1.5 k
About V is a variable range. Therefore, what is shown in FIG.
There is a problem that the variable range of the focus voltage Vf cannot be made large.
【0012】[0012]
【0009】また、上述した図7に示す従来のフォーカ
ス電圧可変回路においても、直流電圧Vaの40%を中
心電圧とした時、R1/(R1+R2)の値は0.25
程度となり、コレクタ電圧Vcが2kVまで可変して
も、500V程度が可変範囲となる。従って、図7に示
すものも、フォーカス電圧Vfの可変範囲を大きくとる
ことができないという問題点がある。Also, in the conventional focus voltage variable circuit shown in FIG. 7, the value of R1 / (R1 + R2) is 0.25 when the center voltage is 40% of the DC voltage Va.
Even if the collector voltage Vc varies up to 2 kV, the variable range is about 500 V. Therefore, the one shown in FIG. 7 also has a problem that the variable range of the focus voltage Vf cannot be made large.
【0013】[0013]
【0010】本発明はこのような問題点に鑑みなされた
ものであり、フォーカス電圧の可変範囲を大きくとるこ
とができるフォーカス電圧可変回路を提供することを目
的とする。The present invention has been made in view of the above problems, and has as its object to provide a focus voltage variable circuit capable of increasing a variable range of a focus voltage.
【0014】[0014]
【0011】[0011]
【0015】[0015]
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、(1)高圧トランスを備
え、この高圧トランスの高圧端子よりフォーカス電圧を
可変して取り出すフォーカス電圧可変回路において、前
記高圧トランスの高圧端子に第1〜第3の抵抗よりなる
直列回路を接続して、この第1及び第2の抵抗の接続点
よりフォーカス電圧を取り出すと共に前記第2及び第3
の抵抗の接続点に第1のトランジスタのコレクタを接続
し、前記第1のトランジスタのエミッタを第4の抵抗を
介して前記第3の抵抗のもう一方の端子と第2のトラン
ジスタのコレクタとに接続すると共にベースに第5の抵
抗を介して電源を接続し、前記第2のトランジスタのコ
レクタを第6の抵抗を介して前記第1のトランジスタの
ベースに接続すると共にエミッタを第7の抵抗を介して
接地し、前記第1のトランジスタのコレクタ電圧あるい
は前記第2のトランジスタのコレクタ電圧を抵抗分割し
た電圧と基準電圧とを比較するオペアンプの出力端子を
前記第2のトランジスタのベースに接続して構成し、前
記基準電圧を可変することにより前記フォーカス電圧を
可変することを特徴とするフォーカス電圧可変回路を提
供し、(2)高圧トランスを備え、この高圧トランスの
高圧巻線あるいは高圧端子よりフォーカス電圧を可変し
て取り出すフォーカス電圧可変回路において、前記高圧
トランスの高圧巻線の中間点あるいは高圧端子より電圧
を取り出して第1のトランジスタのコレクタに接続し、
前記第1のトランジスタのエミッタを第1の抵抗を介し
て前記コレクタに接続すると共にそのベースを第2の抵
抗を介してトランスの一方の巻線の一方の端子に接続
し、前記トランスのもう一方の端子を前記第1のトラン
ジスタのエミッタに接続し、前記トランスのもう一方の
巻線の一方の端子に第2のトランジスタのエミッタを接
続すると共にもう一方の端子を第3の抵抗を介して接地
し、前記第2のトランジスタのベースをダイオードのア
ノードに接続し、前記第1のトランジスタのエミッタ電
圧を抵抗分割した電圧と基準電圧とを比較するオペアン
プの出力端子を前記ダイオードのカソードに接続し、前
記高圧トランスの別巻線より得られたパルスを第4の抵
抗を介して前記第2のトランジスタのベースに印加して
構成し、前記基準電圧を可変することにより前記フォー
カス電圧を可変することを特徴とするフォーカス電圧可
変回路を提供するものである。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems of the prior art, the present invention provides: (1) a high-voltage transformer, and a variable focus voltage which is obtained by changing a focus voltage from a high-voltage terminal of the high-voltage transformer. In the circuit, a high-voltage terminal of the high-voltage transformer is connected to a series circuit including first to third resistors, a focus voltage is taken out from a connection point between the first and second resistors, and the second and third resistors are connected.
The collector of the first transistor is connected to the connection point of the first resistor and the emitter of the first transistor is connected to the other terminal of the third resistor and the collector of the second transistor via the fourth resistor. A power supply is connected to a base via a fifth resistor, a collector of the second transistor is connected to a base of the first transistor via a sixth resistor, and an emitter is connected to a seventh resistor. And an output terminal of an operational amplifier for comparing the reference voltage with a collector voltage of the first transistor or a voltage obtained by dividing the collector voltage of the second transistor by a resistor, and connecting the output terminal of the operational amplifier to the base of the second transistor. A focus voltage variable circuit configured to vary the focus voltage by varying the reference voltage; In a focus voltage variable circuit provided with a lance and variably extracting a focus voltage from a high voltage winding or a high voltage terminal of the high voltage transformer, a first transistor is provided by extracting a voltage from an intermediate point or a high voltage terminal of the high voltage winding of the high voltage transformer. Connected to the collector of
The emitter of the first transistor is connected to the collector via a first resistor, and the base is connected to one terminal of one winding of a transformer via a second resistor, and the other end of the transformer is connected to the other end of the transformer. Is connected to the emitter of the first transistor, the other terminal of the other winding of the transformer is connected to the emitter of the second transistor, and the other terminal is grounded via a third resistor. Connecting the base of the second transistor to the anode of a diode, connecting the output terminal of an operational amplifier for comparing a voltage obtained by dividing the emitter voltage of the first transistor by resistance with a reference voltage to the cathode of the diode, A pulse obtained from another winding of the high-voltage transformer is applied to the base of the second transistor via a fourth resistor, and The it is to provide a focus voltage varying circuit, characterized by varying the focus voltage by varying.
【0016】[0016]
【0012】[0012]
【0017】[0017]
【実施例】以下、本発明のフォーカス電圧可変回路につ
いて、添付図面を参照して説明する。図1は本発明のフ
ォーカス電圧可変回路の第1実施例を示す回路図、図2
は本発明のフォーカス電圧可変回路の第2実施例を示す
回路図、図3は本発明のフォーカス電圧可変回路の第3
実施例を示す回路図、図4は本発明のフォーカス電圧可
変回路の第4実施例を示す回路図、図5は本発明のフォ
ーカス電圧可変回路の第3実施例の動作を説明するため
の図である。なお、図1〜図4において、図6,図7と
同一部分には同一符号を付し、同一部分における説明を
省略することがある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a variable focus voltage circuit according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a circuit diagram showing a first embodiment of a focus voltage variable circuit according to the present invention, and FIG.
FIG. 3 is a circuit diagram showing a second embodiment of the focus voltage variable circuit of the present invention, and FIG.
FIG. 4 is a circuit diagram showing a fourth embodiment of the focus voltage variable circuit of the present invention, and FIG. 5 is a diagram for explaining the operation of the third embodiment of the focus voltage variable circuit of the present invention. It is. 1 to 4, the same parts as those in FIGS. 6 and 7 are denoted by the same reference numerals, and the description of the same parts may be omitted.
【0018】[0018]
【0013】まず、第1実施例について説明する。図1
において、1次巻線L1,2次巻線L2を備えた高圧ト
ランス1の高圧(2次巻線L2)側には整流ダイオード
D1及び平滑コンデンサC1よりなる整流平滑回路が接
続されて直流電圧Vaが得られる。直流電圧Vaが取り
出される高圧端子と接地間には、抵抗R1,R2,R
3,R4,R5よりなる直列回路が接続されている。抵
抗R2,R3の接続端子はNPNトランジスタQ2のコ
レクタに接続され、抵抗R3,R4の接続端子はNPN
トランジスタQ1のコレクタに接続されると共に、抵抗
R7を介してトランジスタQ2のエミッタに、抵抗R8
を介してトランジスタQ2のベースに接続されている。
また、トランジスタQ2のベースは抵抗R9を介して高
圧トランス1の2次側の別巻線L3,ダイオードD2,
コンデンサC2よりなる直流電源に接続されている。First, a first embodiment will be described. FIG.
A rectifying / smoothing circuit including a rectifying diode D1 and a smoothing capacitor C1 is connected to the high voltage (secondary winding L2) side of the high voltage transformer 1 having the primary winding L1 and the secondary winding L2, and the DC voltage Va Is obtained. Resistances R1, R2, R
3, a series circuit composed of R4 and R5 is connected. The connection terminals of the resistors R2 and R3 are connected to the collector of the NPN transistor Q2, and the connection terminals of the resistors R3 and R4 are connected to the NPN transistor Q2.
The resistor R8 is connected to the collector of the transistor Q1 and to the emitter of the transistor Q2 via the resistor R7.
Is connected to the base of the transistor Q2.
The base of the transistor Q2 is connected via a resistor R9 to another winding L3 on the secondary side of the high voltage transformer 1 and a diode D2.
It is connected to a DC power supply composed of a capacitor C2.
【0019】[0019]
【0014】さらに、トランジスタQ1のエミッタは抵
抗R6を介して接地され、ベースはオペアンプOP1の
出力端子が接続されている。このオペアンプOP1の反
転入力端子には基準電圧Vzが印加されており、非反転
入力端子にはトランジスタQ1のコレクタ電圧Vc1を抵
抗R4,R5で分割した電圧が印加されており、オペア
ンプOP1は基準電圧Vzとコレクタ電圧Vc1を分割し
た電圧とを比較する。なお、抵抗R4,オペアンプOP
1,トランジスタQ1は閉ループを構成している。そし
て、このような構成において、抵抗R1,R2の接続点
の電圧が後述の如くフォーカス電圧Vfとして取り出さ
れる。Further, the emitter of the transistor Q1 is grounded via the resistor R6, and the base is connected to the output terminal of the operational amplifier OP1. A reference voltage Vz is applied to the inverting input terminal of the operational amplifier OP1, a voltage obtained by dividing the collector voltage Vc1 of the transistor Q1 by the resistors R4 and R5 is applied to the non-inverting input terminal. Vz is compared with a voltage obtained by dividing the collector voltage Vc1. Note that the resistor R4 and the operational amplifier OP
1. The transistor Q1 forms a closed loop. In such a configuration, the voltage at the connection point between the resistors R1 and R2 is extracted as a focus voltage Vf as described later.
【0020】[0020]
【0015】ここで、基準電圧Vzを可変することによ
り、フォーカス電圧Vfが制御されることを説明する。
オペアンプOP1及びトランジスタQ1の動作は図6と
同様である。基準電圧VzとトランジスタQ1のコレク
タ電圧Vc1を抵抗分割した電圧とが等しくなるように上
記した閉ループが動作するため、 Vc1=Vz×(R4+R5)/R5 …(3) となる。別巻線L3,ダイオードD2,コンデンサC2
よりなる直流電源で得られる電圧をVoとし、トランジ
スタQ2のベースに流れる電流は十分小さいとすると、
抵抗R9に流れる電流IR9は、 IR9=(Vo−Vc1)/(R8+R9) …(4) となる。Here, a description will be given of how the focus voltage Vf is controlled by varying the reference voltage Vz.
The operations of the operational amplifier OP1 and the transistor Q1 are the same as those in FIG. Since the above-described closed loop operates so that the reference voltage Vz and the voltage obtained by dividing the collector voltage Vc1 of the transistor Q1 by resistance are equal, Vc1 = Vz × (R4 + R5) / R5 (3) Separate winding L3, diode D2, capacitor C2
Assuming that the voltage obtained from the DC power supply is Vo and the current flowing through the base of the transistor Q2 is sufficiently small,
The current IR9 flowing through the resistor R9 is as follows: IR9 = (Vo−Vc1) / (R8 + R9) (4)
【0021】[0021]
【0016】また、トランジスタQ2のコレクタ電流I
Q2は、トランジスタQ2のベース・エミッタ電圧Vbe
が、IQ2×R7+Vbe=IR9×R8、IQ2×R7>>V
beの時、 IQ2=IR9×R8/R7 …(5) となる。The collector current I of the transistor Q2 is
Q2 is the base-emitter voltage Vbe of transistor Q2
Is IQ2 × R7 + Vbe = IR9 × R8, IQ2 × R7 >> V
In the case of be, IQ2 = IR9 × R8 / R7 (5)
【0022】[0022]
【0017】ここで、抵抗R7,R8をトランジスタQ
1のコレクタ電圧Vc1が0になった時にトランジスタQ
2のコレクタ電圧Vc2が0になるように設定する。トラ
ンジスタQ1のコレクタ電圧Vc1が0の時、抵抗R1,
R2を流れる電流は、Va/(R1+R2)となり、こ
れが電流IQ2と等しくなった時に抵抗R3を流れる電流
が0となり、コレクタ電圧Vc1〜Vc2間の電圧も0とな
る。Here, the resistors R7 and R8 are connected to the transistor Q
When the collector voltage Vc1 of 1 becomes 0, the transistor Q
2 is set so that the collector voltage Vc2 becomes zero. When the collector voltage Vc1 of the transistor Q1 is 0, the resistance R1,
The current flowing through R2 is Va / (R1 + R2). When the current becomes equal to the current IQ2, the current flowing through the resistor R3 becomes 0, and the voltage between the collector voltages Vc1 and Vc2 also becomes 0.
【0023】Va/(R1+R2)はおよそ(Vo−V
c1)×(R8/R7)/(R8+R9)となり、コレク
タ電圧Vc1が最大の時(即ち、Voの時)、電流IR9は
0であり、電流IQ2も0となる。この時、コレクタ電圧
Vc2を約2Voとなるように抵抗R3を設定する。Va / (R1 + R2) is approximately (Vo-V
c1) × (R8 / R7) / (R8 + R9), and when the collector voltage Vc1 is the maximum (that is, when Vo), the current IR9 is 0 and the current IQ2 is also 0. At this time, the resistor R3 is set so that the collector voltage Vc2 becomes approximately 2 Vo.
【0024】[0024]
【0018】以上のように設定すると、トランジスタQ
2のコレクタ電圧Vc2とトランジスタQ1のコレクタ電
圧Vc1とはおよそ、Vc2=2Vc1となり、また、フォー
カス電圧Vfは、 Vf=Va×R2/(R1+R2)+Vc2×R1/(R1+R2) =Va×R2/(R1+R2)+2Vz×(R4+R5)/R5×{R1 /(R1+R2)} …(6) となり、基準電圧Vzを可変することにより、フォーカ
ス電圧Vfが制御されることとなる。With the above setting, the transistor Q
2 and the collector voltage Vc1 of the transistor Q1 are approximately Vc2 = 2Vc1, and the focus voltage Vf is: Vf = Va * R2 / (R1 + R2) + Vc2 * R1 / (R1 + R2) = Va * R2 / ( R1 + R2) + 2Vz × (R4 + R5) / R5 × {R1 / (R1 + R2)} (6) The focus voltage Vf is controlled by varying the reference voltage Vz.
【0025】[0025]
【0019】この実施例においては、上記のようにVc2
=2Vc1の関係があるため、トランジスタQ1,Q2の
耐圧が2kVであれば、トランジスタQ1のコレクタ電
圧Vc1は2kVとなり、トランジスタQ2のコレクタ電
圧Vc2はその約2倍の4kVまで可変可能となる。In this embodiment, as described above, Vc2
Therefore, if the breakdown voltage of the transistors Q1 and Q2 is 2 kV, the collector voltage Vc1 of the transistor Q1 becomes 2 kV, and the collector voltage Vc2 of the transistor Q2 can be changed to about 2 times 4 kV.
【0026】[0026]
【0020】図2に示す第2実施例の構成は、抵抗R4
が抵抗R2,R3の接続点に接続されている点でのみ異
なる。そして、第2実施例の動作原理は図1に示す第1
実施例と同様である。The configuration of the second embodiment shown in FIG.
Is connected to the connection point of the resistors R2 and R3. The operation principle of the second embodiment is the same as that of the first embodiment shown in FIG.
This is the same as the embodiment.
【0027】[0027]
【0021】次に、図3に示す第3実施例について説明
する。図3において、巻線L21〜L24及びダイオー
ドD21〜D23を交互に直列に接続した高圧巻線の中
間点(巻線L22とダイオードD22との接続点)より
電圧を取り出し、NPNトランジスタQ3のコレクタに
接続する。上記の中間点と接地間には抵抗R11,R1
2,R13よりなる直列回路が、また、コンデンサC3
が接続されている。トランジスタQ3のエミッタは抵抗
R11,R12の接続点に接続され、ベースは抵抗R1
4を介してトランスT1の一方の巻線(2次側)の一方
の端子に接続されている。このトランスT1のもう一方
の端子はトランジスタQ3のエミッタに接続されてい
る。Next, a third embodiment shown in FIG. 3 will be described. In FIG. 3, a voltage is taken out from an intermediate point (connection point between the winding L22 and the diode D22) of the high voltage winding in which the windings L21 to L24 and the diodes D21 to D23 are alternately connected in series, and the voltage is taken out to the collector of the NPN transistor Q3. Connecting. The resistors R11 and R1 are connected between the intermediate point and the ground.
2 and R13, and a capacitor C3
Is connected. The emitter of the transistor Q3 is connected to the connection point between the resistors R11 and R12, and the base is connected to the resistor R1.
4 is connected to one terminal of one winding (secondary side) of the transformer T1. The other terminal of the transformer T1 is connected to the emitter of the transistor Q3.
【0028】[0028]
【0022】さらに、トランスT1のもう一方の巻線
(1次側)の一方の端子はNPNトランジスタQ4のエ
ミッタに接続され、もう一方の端子は抵抗R15を介し
て接地されている。トランジスタQ4のコレクタは低電
圧源(12V)に接続され、ベースはダイオードD3の
アノードに接続されている。ダイオードD3のカソード
はオペアンプOP2の出力端子に接続されている。この
オペアンプOP2の非反転入力端子には基準電圧Vzが
印加されており、反転入力端子にはトランジスタQ3の
エミッタ電圧を抵抗R12,R13で分割した電圧V1
が印加されており、オペアンプOP2は基準電圧Vzと
電圧V1を分割した電圧とを比較する。なお、抵抗R1
2,R13の接続点には一端を接地したコンデンサC4
が接続されている。また、トランジスタQ4のベースに
は高圧トランス1の別巻線L3より得られたパルスが抵
抗R16を介して印加されている。そして、このような
構成において、トランジスタQ3のエミッタ電圧が後述
の如くフォーカス電圧Vfとして取り出される。Further, one terminal of the other winding (primary side) of the transformer T1 is connected to the emitter of the NPN transistor Q4, and the other terminal is grounded via a resistor R15. The collector of the transistor Q4 is connected to a low voltage source (12 V), and the base is connected to the anode of the diode D3. The cathode of the diode D3 is connected to the output terminal of the operational amplifier OP2. A reference voltage Vz is applied to a non-inverting input terminal of the operational amplifier OP2, and a voltage V1 obtained by dividing the emitter voltage of the transistor Q3 by the resistors R12 and R13 is applied to the inverting input terminal.
Is applied, and the operational amplifier OP2 compares the reference voltage Vz with a voltage obtained by dividing the voltage V1. Note that the resistor R1
A capacitor C4 having one end grounded at the connection point between R2 and R13.
Is connected. A pulse obtained from another winding L3 of the high-voltage transformer 1 is applied to the base of the transistor Q4 via a resistor R16. Then, in such a configuration, the emitter voltage of the transistor Q3 is extracted as the focus voltage Vf as described later.
【0029】[0029]
【0023】ここで、基準電圧Vzを可変することによ
り、フォーカス電圧Vfが制御されることを説明する。
初めに、トランスT1の働きについて説明する。オペア
ンプOP2の出力電圧をVopとすると、図5(A)に示
す別巻線L3のパルスがダイオードD3によってクリッ
プされ、図5(B)に示すような電圧Vopを高さとする
パルスとなる。このパルスがトランジスタQ4を通して
トランスT1の1次側に供給され、2次側のa点には図
5(C)に示すような波形が得られる。この図5(C)
に示すパルスが抵抗R14を介してトランジスタQ3の
ベースに供給されてトランジスタQ3はドライブされ
る。Here, a description will be given of how the focus voltage Vf is controlled by varying the reference voltage Vz.
First, the operation of the transformer T1 will be described. Assuming that the output voltage of the operational amplifier OP2 is Vop, the pulse of the other winding L3 shown in FIG. 5A is clipped by the diode D3, and becomes a pulse having the voltage Vop as shown in FIG. 5B. This pulse is supplied to the primary side of the transformer T1 through the transistor Q4, and a waveform as shown in FIG. 5C is obtained at point a on the secondary side. This FIG. 5 (C)
Is supplied to the base of the transistor Q3 via the resistor R14, and the transistor Q3 is driven.
【0030】[0030]
【0024】オペアンプOP2の出力電圧Vopが増大す
ると、トランスT1の1次側のパルスも増大し、2次側
のパルスも増大する。この時、a点に誘起されるパルス
も増大するため、図5(C)に示す電圧V0も増大し、
トランジスタQ3のコレクタ電流が増大して抵抗R11
に流れる電流が減少する。このため、トランジスタQ3
のエミッタ電圧も増大し、フォーカス電圧Vfが上昇す
ることとなる。When the output voltage Vop of the operational amplifier OP2 increases, the pulse on the primary side of the transformer T1 also increases, and the pulse on the secondary side also increases. At this time, since the pulse induced at the point a also increases, the voltage V0 shown in FIG.
The collector current of the transistor Q3 increases and the resistance R11
The current flowing through is reduced. Therefore, the transistor Q3
, The focus voltage Vf also increases.
【0031】[0031]
【0025】さらに、オペアンプOP2を含めた閉ルー
プについて説明する。抵抗R12,R13で分割された
電圧V1が基準電圧Vzより小さい時、オペアンプOP
2の出力電圧Vopが大きくなり、図5(C)に示す電圧
V0も大きくなる。この時、トランジスタQ3のコレク
タ電流も増大し、抵抗R11に流れる電流が減少してト
ランジスタQ3のエミッタ電圧を増大させる。逆に、抵
抗R12,R13で分割された電圧V1が基準電圧Vz
より大きい時は、トランジスタQ3のエミッタ電圧を減
少させ、抵抗R12,R13で分割された電圧V1と基
準電圧Vzとが等しくなるよう安定する。Further, a closed loop including the operational amplifier OP2 will be described. When the voltage V1 divided by the resistors R12 and R13 is smaller than the reference voltage Vz, the operational amplifier OP
2 increases, and the voltage V0 shown in FIG. 5C also increases. At this time, the collector current of the transistor Q3 also increases, the current flowing through the resistor R11 decreases, and the emitter voltage of the transistor Q3 increases. Conversely, the voltage V1 divided by the resistors R12 and R13 is equal to the reference voltage Vz.
When it is larger, the emitter voltage of the transistor Q3 is reduced, and the voltage V1 divided by the resistors R12 and R13 is stabilized so as to be equal to the reference voltage Vz.
【0032】[0032]
【0026】従って、Vf×R13/(R12+R1
3)=Vz、即ち、 Vf={(R12+R13)/R13}×Vz …(7) となり、基準電圧Vzを可変することにより、フォーカ
ス電圧Vfが制御されることとなる。そして、この実施
例ではフォーカス電圧Vfの可変範囲を従来のものと比
較して大きくとることができる。また、高圧巻線の中間
点より電圧を取り出すこの実施例においては、高圧端子
より電圧を取り出す構成と比較して消費電力を小さくす
ることができ、高圧に対する絶縁に係わる設計が容易に
なる。Therefore, Vf × R13 / (R12 + R1
3) = Vz, that is, Vf = {(R12 + R13) / R13} × Vz (7), and the focus voltage Vf is controlled by varying the reference voltage Vz. In this embodiment, the variable range of the focus voltage Vf can be made larger than that of the conventional one. Further, in this embodiment, the voltage is taken out from the intermediate point of the high voltage winding, the power consumption can be reduced as compared with the configuration in which the voltage is taken out from the high voltage terminal, and the design relating to insulation against high voltage is facilitated.
【0033】[0033]
【0027】図4に示す第4実施例は、トランス1の高
圧端子と接地間に抵抗R1〜R4よりなる直列回路を接
続し、抵抗R1,R2の接続点をトランジスタQ3のコ
レクタに接続し、抵抗R2,R3の接続点をトランジス
タQ3のエミッタに接続したものである。そして、第4
実施例の動作原理は図3に示す第3実施例と同様であ
る。In the fourth embodiment shown in FIG. 4, a series circuit comprising resistors R1 to R4 is connected between the high voltage terminal of the transformer 1 and the ground, and the connection point of the resistors R1 and R2 is connected to the collector of the transistor Q3. The connection point between the resistors R2 and R3 is connected to the emitter of the transistor Q3. And the fourth
The operation principle of this embodiment is the same as that of the third embodiment shown in FIG.
【0034】[0034]
【0028】[0028]
【0035】[0035]
【発明の効果】以上詳細に説明したように、本発明のフ
ォーカス電圧可変回路は、上述した構成により、フォー
カス電圧を低い直流電圧で制御できフォーカス電圧の自
動調整化が容易となり、信頼性にも優れるという特長に
加え、従来のフォーカス電圧可変回路と比較してフォー
カス電圧の可変範囲を大きくとることができる特長を有
する。As described above in detail, the focus voltage variable circuit according to the present invention can control the focus voltage with a low DC voltage and can easily adjust the focus voltage automatically with the above-described configuration. In addition to its superiority, it has the advantage that the variable range of the focus voltage can be made larger than that of the conventional focus voltage variable circuit.
【図1】本発明の第1実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】本発明の第2実施例を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図3】本発明の第3実施例を示す回路図である。FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
【図4】本発明の第4実施例を示す回路図である。FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention.
【図5】本発明の第3実施例を説明するための波形図で
ある。FIG. 5 is a waveform chart for explaining a third embodiment of the present invention.
【図6】従来例を示す回路図である。FIG. 6 is a circuit diagram showing a conventional example.
【図7】他の従来例を示す回路図である。FIG. 7 is a circuit diagram showing another conventional example.
1 高圧トランス C1〜C4 コンデンサ D1〜D3,D21〜D23 ダイオード L1〜L3,L21〜L24 巻線 OP1,OP2 オペアンプ Q1〜Q4 NPNトランジスタ R1〜R9,R11〜R16 抵抗 T1 トランス Vz 基準電圧 1 High voltage transformer C1 to C4 Capacitor D1 to D3, D21 to D23 Diode L1 to L3, L21 to L24 Winding OP1, OP2 Operational amplifier Q1 to Q4 NPN transistor R1 to R9, R11 to R16 Resistance T1 Transformer Vz Reference voltage
Claims (2)
高圧端子よりフォーカス電圧を可変して取り出すフォー
カス電圧可変回路において、 前記高圧トランスの高圧端子に第1〜第3の抵抗よりな
る直列回路を接続して、この第1及び第2の抵抗の接続
点よりフォーカス電圧を取り出すと共に前記第2及び第
3の抵抗の接続点に第1のトランジスタのコレクタを接
続し、 前記第1のトランジスタのエミッタを第4の抵抗を介し
て前記第3の抵抗のもう一方の端子と第2のトランジス
タのコレクタとに接続すると共にベースに第5の抵抗を
介して電源を接続し、 前記第2のトランジスタのコレクタを第6の抵抗を介し
て前記第1のトランジスタのベースに接続すると共にエ
ミッタを第7の抵抗を介して接地し、 前記第1のトランジスタのコレクタ電圧あるいは前記第
2のトランジスタのコレクタ電圧を抵抗分割した電圧と
基準電圧とを比較するオペアンプの出力端子を前記第2
のトランジスタのベースに接続して構成し、 前記基準電圧を可変することにより前記フォーカス電圧
を可変することを特徴とするフォーカス電圧可変回路。1. A focus voltage variable circuit comprising a high-voltage transformer, wherein a focus voltage is variably extracted from a high-voltage terminal of the high-voltage transformer. A series circuit including first to third resistors is connected to the high-voltage terminal of the high-voltage transformer. Then, the focus voltage is taken out from the connection point of the first and second resistors, and the collector of the first transistor is connected to the connection point of the second and third resistors. A power supply connected to the other terminal of the third resistor via a fourth resistor and a collector of the second transistor via a fifth resistor, and a collector connected to the base of the second transistor; Is connected to the base of the first transistor via a sixth resistor, and the emitter is grounded via a seventh resistor. An output terminal of an operational amplifier for comparing a reference voltage with a voltage obtained by dividing a collector voltage or a collector voltage of the second transistor by resistance is connected to the second terminal.
A focus voltage varying circuit configured to be connected to a base of the transistor, and varying the focus voltage by varying the reference voltage.
高圧巻線あるいは高圧端子よりフォーカス電圧を可変し
て取り出すフォーカス電圧可変回路において、 前記高圧トランスの高圧巻線の中間点あるいは高圧端子
より電圧を取り出して第1のトランジスタのコレクタに
接続し、 前記第1のトランジスタのエミッタを第1の抵抗を介し
て前記コレクタに接続すると共にそのベースを第2の抵
抗を介してトランスの一方の巻線の一方の端子に接続
し、 前記トランスのもう一方の端子を前記第1のトランジス
タのエミッタに接続し、 前記トランスのもう一方の巻線の一方の端子に第2のト
ランジスタのエミッタを接続すると共にもう一方の端子
を第3の抵抗を介して接地し、 前記第2のトランジスタのベースをダイオードのアノー
ドに接続し、 前記第1のトランジスタのエミッタ電圧を抵抗分割した
電圧と基準電圧とを比較するオペアンプの出力端子を前
記ダイオードのカソードに接続し、 前記高圧トランスの別巻線より得られたパルスを第4の
抵抗を介して前記第2のトランジスタのベースに印加し
て構成し、 前記基準電圧を可変することにより前記フォーカス電圧
を可変することを特徴とするフォーカス電圧可変回路。2. A focus voltage variable circuit comprising a high-voltage transformer, wherein a focus voltage is variably extracted from a high-voltage winding or a high-voltage terminal of the high-voltage transformer. And the collector of the first transistor is connected to the collector of the first transistor. The emitter of the first transistor is connected to the collector via a first resistor, and the base is connected to one of the windings of a transformer via a second resistor. Connected to one terminal, the other terminal of the transformer is connected to the emitter of the first transistor, and the other terminal of the other winding of the transformer is connected to the emitter of the second transistor. One terminal is grounded via a third resistor, and the base of the second transistor is connected to the anode of a diode. An output terminal of an operational amplifier for comparing a voltage obtained by dividing the emitter voltage of the first transistor by resistance and a reference voltage is connected to a cathode of the diode, and a pulse obtained from another winding of the high voltage transformer is connected to a fourth resistor. A focus voltage varying circuit configured to apply the voltage to a base of the second transistor via the first transistor, and vary the focus voltage by varying the reference voltage.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5332194A JP2773633B2 (en) | 1994-02-25 | 1994-02-25 | Focus voltage variable circuit |
KR1019950003407A KR0178820B1 (en) | 1994-02-22 | 1995-02-22 | Focusing voltage adjusting circuit and flyback transformer installing the same |
US08/392,167 US5633581A (en) | 1994-02-22 | 1995-02-22 | Focusing voltage adjusting circuit and flyback transformer installing the same |
TW084101755A TW327264B (en) | 1994-02-22 | 1995-02-23 | Focusing voltage adjusting circuit and flyback transformer installing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5332194A JP2773633B2 (en) | 1994-02-25 | 1994-02-25 | Focus voltage variable circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07240850A JPH07240850A (en) | 1995-09-12 |
JP2773633B2 true JP2773633B2 (en) | 1998-07-09 |
Family
ID=12939465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5332194A Expired - Lifetime JP2773633B2 (en) | 1994-02-22 | 1994-02-25 | Focus voltage variable circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2773633B2 (en) |
-
1994
- 1994-02-25 JP JP5332194A patent/JP2773633B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07240850A (en) | 1995-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0631923B2 (en) | Deflection circuit for video signal display system | |
JP2773633B2 (en) | Focus voltage variable circuit | |
US11171567B1 (en) | Power supply device for eliminating ringing effect | |
JPS61134182A (en) | Focusing voltage generator | |
KR100294733B1 (en) | Deflection Current/High Voltage Integration Type Power Supply | |
JPH0433193B2 (en) | ||
KR0178820B1 (en) | Focusing voltage adjusting circuit and flyback transformer installing the same | |
US4283663A (en) | Horizontal deflection circuit in a television device | |
EP0905972A2 (en) | Flyback transformer | |
US4176302A (en) | Vertical deflection output circuit | |
KR830000203B1 (en) | Regulated deflection circuit | |
GB2158307A (en) | High voltage dc generator with reduced ringing and voltage fluctuation | |
US6262898B1 (en) | Circuit for driving a switching transistor | |
JPH01286577A (en) | Television receiver electric source | |
JP3776129B2 (en) | Deflection circuit with damping impedance compensation | |
JP3456586B2 (en) | Deflection device | |
JP3339294B2 (en) | Horizontal deflection high voltage generation circuit | |
KR970067524A (en) | Horizontal deflection output circuit | |
KR820001669B1 (en) | Switched-mode voltage converter | |
JPH06233148A (en) | High voltage stabilizing circuit | |
JPH0728774Y2 (en) | Power supply circuit for multi-scan display | |
JPS5816291Y2 (en) | Dengen Cairo | |
JPH0523017Y2 (en) | ||
JP2003110873A (en) | Dynamic linearity correction in horizontal direction | |
JP2000013633A (en) | High-voltage circuit |