JP2769723B2 - Film carrier - Google Patents
Film carrierInfo
- Publication number
- JP2769723B2 JP2769723B2 JP1202369A JP20236989A JP2769723B2 JP 2769723 B2 JP2769723 B2 JP 2769723B2 JP 1202369 A JP1202369 A JP 1202369A JP 20236989 A JP20236989 A JP 20236989A JP 2769723 B2 JP2769723 B2 JP 2769723B2
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- inner lead
- device hole
- electronic component
- conductor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子部品を実装するために使用されるフィ
ルムキャリアに関し、特に基材のディバイス孔に向けて
突出するインナーリードを有するフィルムキャリアに関
する。Description: TECHNICAL FIELD The present invention relates to a film carrier used for mounting electronic components, and more particularly to a film carrier having inner leads projecting toward device holes of a base material. .
（従来の技術） 従来から、第16図〜第18図に示すようなフィルムキャ
リア（200）、つまり電子部品（50）を実装するための
ディバイス孔（11）を有する基材（10）上に導体回路
（20）を形成し、この導体回路（20）を前記ディバイス
孔（11）に突出させてインナーリード（30）とし、この
インナーリード（30）と前記ディバイス孔（11）内に挿
入される電子部品（50）とを電気的に接続するフィルム
キャリア（200）は広く知られている。この種のフィル
ムキャリア（200）に電子部品（50）を実装するには、
第17図及び第18図に示すように、電子部品（50）の接続
端子（51）又はインナーリード（30）にバンプ（60）を
形成しておき、このバンプ（60）を介してインナーリー
ド（30）と電子部品（50）とを接続するのである。(Prior Art) Conventionally, a film carrier (200) as shown in FIGS. 16 to 18, that is, a substrate (10) having a device hole (11) for mounting an electronic component (50) is mounted on a substrate (10). A conductor circuit (20) is formed, and the conductor circuit (20) is protruded into the device hole (11) to form an inner lead (30). The inner circuit is inserted into the inner lead (30) and the device hole (11). The film carrier (200) for electrically connecting the electronic component (50) to the electronic component (50) is widely known. To mount electronic components (50) on this type of film carrier (200),
As shown in FIGS. 17 and 18, bumps (60) are formed on the connection terminals (51) or the inner leads (30) of the electronic component (50), and the inner leads are inserted through the bumps (60). (30) and the electronic component (50) are connected.
そして、近年の電子部品の高密度化にともない、この
ようなフィルムキャリア（200）についても、その導体
回路及びインナーリードの高密度化が要求されてきてい
る。In addition, with the recent increase in the density of electronic components, such a film carrier (200) is also required to have a higher density of conductor circuits and inner leads.
（発明が解決しようとする課題） しかしながら、前述のような構造を持った従来のフィ
ルムキャリア（200）では、導体回路（20）及びインナ
ーリード（30）の高密度化は困難であり、また、接続信
頼性の点においても問題がある。(Problems to be Solved by the Invention) However, in the conventional film carrier (200) having the above-described structure, it is difficult to increase the density of the conductor circuit (20) and the inner lead (30). There is also a problem in connection reliability.
理由として、所定面積内で電気的特性の優れた導体回
路（20）を形成するにはエッチング精度等の制約から一
定の限度があり、また、高密度化されたインナーリード
（30）は、必然的に細くなって曲がり易く、隣接するイ
ンナーリード（30）同士がショートしたりするからであ
る。The reason is that there is a certain limit to the formation of a conductor circuit (20) having excellent electrical characteristics within a predetermined area due to restrictions on etching accuracy and the like, and a high-density inner lead (30) is inevitable. This is because the inner leads (30) adjacent to each other are likely to bend and bend easily, and the adjacent inner leads (30) are short-circuited.
本発明は、以上のような実情に鑑みてなされたもので
あり、その目的とするところは、導体回路及びインナー
リードの高密度化が容易で、かつ接続信頼性の高いフィ
ルムキャリアを提供することにある。The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a film carrier that can easily increase the density of conductor circuits and inner leads and has high connection reliability. It is in.
（課題を解決するための手段） 以上の課題を解決するために、本発明の採った手段
は、実施例に対応する第１図及び第９図を参照して説明
すると、 「電子部品（50）を実装するためのディバイス孔（1
1）を有する基材（10）上に導体回路（21）（22）を形
成し、この導体回路（21）（22）の一端を前記ディバイ
ス孔（11）に向けて突出させることにより、この突出部
分を前記ディバイス孔（11）内に挿入される電子部品
（50）との電気的接続を行うインナーリード（31）（3
2）としたフィルムキャリア（100）において、 前記導体回路（21）（22）及びインナーリード（31）
（32）を多層構造としたことを特徴とするフィルムキャ
リア（100）」 である。(Means for Solving the Problems) In order to solve the above problems, the means adopted by the present invention will be described with reference to FIGS. 1 and 9 corresponding to the embodiment. Device holes (1) for mounting
A conductor circuit (21) (22) is formed on a base material (10) having 1), and one end of the conductor circuit (21) (22) is protruded toward the device hole (11). Inner leads (31) (3) for electrically connecting the protruding portion to an electronic component (50) inserted into the device hole (11).
2) In the film carrier (100), the conductor circuits (21) and (22) and the inner leads (31)
(32) is a film carrier (100) having a multilayer structure.
すなわち、基材（10）上に形成さた導体回路を下層導
体回路（21）及び上層導体回路（22）と、基材（10）の
ディバイス孔（11）から突出するインナーリードを下層
インナーリード（31）及び上層インナーリード（32）と
いうように二層以上の多層構造に形成して、各インナー
リード（31）（32）と電子部品（50）の接続端子（51）
とをバンプ（60）を介して電気的に接続するようにした
のである。That is, the conductive circuit formed on the base material (10) is connected to the lower conductive circuit (21) and the upper conductive circuit (22), and the inner lead projecting from the device hole (11) of the base material (10) is connected to the lower inner lead. (31) and upper inner lead (32) are formed into a multilayer structure of two or more layers, and each inner lead (31) (32) is connected to an electronic component (50) by a connection terminal (51).
Are electrically connected via the bumps (60).
なお、第１図に示す第１実施例にあっては、接続信頼
性を高めるために、上層インナーリード（32）の先端部
（32a）を下方に垂下させて、その先端と電子部品（5
0）の接続端子（51）とをバンプ（60）を介して電気的
に接続するようにしているが、第９図に示す第２実施例
のように、上層インナーリード（32）をディバイス孔
（11）から突出する状態に形成し、電子部品（50）を実
装する際に下方に多少曲がるようにしても良い。In the first embodiment shown in FIG. 1, the tip (32a) of the upper inner lead (32) is hung downward so that the connection between the tip and the electronic component (5) is improved.
0) is electrically connected to the connection terminal (51) via the bump (60). However, as in the second embodiment shown in FIG. 9, the upper inner lead (32) is connected to the device hole. It may be formed so as to protrude from (11) and bend slightly downward when mounting the electronic component (50).
また、本発明においては、基材（10）及び導体回路
（21）（22）の材質等はなんら限定されるものではな
く、さらに各導体（21）（22）及びインナーリード（3
1）（32）は多層構造であれば何層であっても良く、こ
の場合、層数が多ければ多いほどより高密度なものとな
ることは言うまでもない。Further, in the present invention, the materials and the like of the base material (10) and the conductor circuits (21) and (22) are not limited at all, and the conductors (21) and (22) and the inner leads (3
1) (32) may have any number of layers as long as it has a multilayer structure. In this case, it goes without saying that the higher the number of layers, the higher the density.
（発明の作用） 本発明は上記のような構成により、以下のような作用
がある。(Operation of the Invention) The present invention has the following operation with the above configuration.
すなわち、インナーリード（31）（32）については、
その構造を多層とすることにより、従来の単層構造のも
のと比べて剛性が多角なり、容易に曲がったり、ショー
トしたりすることがなく、このためインナーリード（3
1）（32）を細くすることができ、高密度化が可能とな
っている。That is, for the inner leads (31) and (32),
By using a multi-layer structure, the rigidity is diversified compared to that of the conventional single-layer structure, and it is not easily bent or short-circuited.
1) (32) can be made thinner, enabling higher density.
また、導体回路（21）（22）についても、多層構造と
することにより、従来の単層構造のものと比べてパター
ン設計の自由度が増し、従って、インナーリード（31）
（32）の高密度化に対応可能となっている。Also, the conductor circuits (21) and (22) have a multi-layer structure, which increases the degree of freedom in pattern design as compared with the conventional single-layer structure.
It is possible to cope with the high density of (32).
（実施例） 次に、本発明に係るフィルムキャリア（100）の具体
的な実施例を図面にしたがって説明する。(Example) Next, a specific example of the film carrier (100) according to the present invention will be described with reference to the drawings.
実施例１ 第１実施例に係るフィルムキャリア（100）の断面図
を第１図に示す。以下、このフィルムキャリア（100）
を第２図から第８図に示す製造工程図に基づいて説明す
る。Example 1 FIG. 1 shows a cross-sectional view of a film carrier (100) according to a first example. Below, this film carrier (100)
Will be described with reference to manufacturing process diagrams shown in FIGS. 2 to 8.
先ず、第２図に示すようにポリイミド等の可撓性絶縁
材からなる基材（10）に打ち抜き加工等によりディバイ
ス孔（11）となる方形状の開口を形成し、その後、この
ディバイス孔（11）を塞ぐように銅箔（23）をラミネー
トする。First, as shown in FIG. 2, a rectangular opening that becomes a device hole (11) is formed in a base material (10) made of a flexible insulating material such as polyimide by punching or the like, and then the device hole (11) is formed. Laminate copper foil (23) to cover 11).
次に、第３図に示すように、エッチングレジスト（図
示せず）を塗布又はラミネートしてパターン形成し、そ
の後、露光→現像→エッチング→剥膜の各工程を経て下
層導体回路（21）及び下層インナーリード（31）を形成
する。Next, as shown in FIG. 3, an etching resist (not shown) is applied or laminated to form a pattern, and then, through the steps of exposure → development → etching → stripping, the lower conductor circuit (21) and The lower inner lead (31) is formed.
次いで、第４図に示すように、基材（10）の裏面にデ
ィバイス孔（11）をも塞ぐようにエッチングレジスト
（40）を塗布し、その後、第５図に示すように下層導体
回路（21）及び下層インナーリード（31）の表面、並び
に、下層インナーリード（31）の先端面（31a）にポリ
イミド等の絶縁剤をコーティングして絶縁層（41）を形
成する。Next, as shown in FIG. 4, an etching resist (40) is applied to the back surface of the base material (10) so as to also cover the device hole (11), and thereafter, as shown in FIG. An insulating layer (41) is formed by coating an insulating agent such as polyimide on the surface of the lower inner lead (31) and the front surface (31a) of the lower inner lead (31).
次いで、第６図に示すように、絶縁層（41）の表面及
びその先端面（41a）に化学銅メッキ（24）、あるいは
化学銅メッキ（24）と電気銅メッキ（図示せず）を施こ
す。Next, as shown in FIG. 6, the surface of the insulating layer (41) and its tip surface (41a) are subjected to chemical copper plating (24), or chemical copper plating (24) and electrolytic copper plating (not shown). Rub
次いで、第７図に示すように液体レジスト（42）を化
学銅メッキ（24）の表面及びディバイス孔（11）の部分
に塗布してレジスト膜（42）を形成し、このレジスト膜
（42）を露光・現像してパターン形成を行う。Next, as shown in FIG. 7, a liquid resist (42) is applied to the surface of the chemical copper plating (24) and the portion of the device hole (11) to form a resist film (42). Is exposed and developed to form a pattern.
最後に、第８図に示すように、エッチング加工を施し
て上層導体回路（22）及び上層インナーリード（32）を
形成し、レジスト膜（42）及び基材（10）裏面のフィル
ム（40）を剥離して、本実施例に係るフィルムキャリア
（100）を得る。Finally, as shown in FIG. 8, the upper conductor circuit (22) and the upper inner lead (32) are formed by etching, and the resist film (42) and the film (40) on the back surface of the substrate (10) are formed. Is peeled off to obtain a film carrier (100) according to the present example.
この実施例に係るフィルムキャリア（100）にあって
は、上層インナーリード（32）の先端部（32a）が、絶
縁層（41）の先端面（41a）を這うよう下方に垂下して
いるため、第１図に示すように、電子部品（50）を実装
した際の接続信頼性がより高いものとなる。In the film carrier (100) according to this embodiment, the leading end (32a) of the upper inner lead (32) hangs down along the leading end surface (41a) of the insulating layer (41). As shown in FIG. 1, the connection reliability when the electronic component (50) is mounted is higher.
実施例２ 第２実施例に係るフィルムキャリア（100）の断面図
を第９図に示す。以下、このフィルムキャリア（100）
を第10図〜第15図に示す製造工程図に基づいて説明す
る。Example 2 FIG. 9 shows a sectional view of a film carrier (100) according to a second example. Below, this film carrier (100)
Will be described with reference to manufacturing process diagrams shown in FIGS. 10 to 15.
先ず、第10図に示すようにポリイミド等の可撓性絶縁
材からなる基材（10）に打ち抜き加工等によりディバイ
ス孔（11）となる開口を形成し、その後、このディバイ
ス孔（11）を塞ぐように銅箔（23）をラミネートする。First, as shown in FIG. 10, an opening serving as a device hole (11) is formed in a base material (10) made of a flexible insulating material such as polyimide by punching or the like, and then the device hole (11) is formed. Laminate the copper foil (23) to cover it.
次に、第11図及び第12図に示すように、表裏面にエッ
チングレジスト（40）を塗布し、その後、露光→現像→
エッチング→剥膜の各工程を経て下層導体回路（21）及
び下層インナーリード（31）を形成する。Next, as shown in FIGS. 11 and 12, an etching resist (40) is applied to the front and back surfaces, and then, exposure → development →
The lower conductor circuit (21) and the lower inner lead (31) are formed through the steps of etching and stripping.
その後、第13図に示すように下層導体回路（21）及び
下層インナーリード（31）の表面にポリイミド等の絶縁
剤をコーティングして絶縁層（41）を形成する。また、
ディバイス孔（11）の部分に液体レジスト（80）を施
す。Thereafter, as shown in FIG. 13, an insulating agent such as polyimide is coated on the surfaces of the lower conductive circuit (21) and the lower inner lead (31) to form an insulating layer (41). Also,
A liquid resist (80) is applied to the device hole (11).
次いで、第14図に示すように、絶縁層（41）の表面に
上層銅箔（25）をラミネートし、その後、この表面にド
ライフィルム（図示せず）をラミネートする。そして、
このドライフィルムを露光・現像してパターン形成を行
う。Next, as shown in FIG. 14, an upper copper foil (25) is laminated on the surface of the insulating layer (41), and then a dry film (not shown) is laminated on this surface. And
The dry film is exposed and developed to form a pattern.
最後に、第15図に示すように、エッチング加工を施し
て上層導体回路（22）及び上層インナーリード（32）を
形成し、ドライフィルム（43）及び基材（10）の裏面の
エッチングレジスト（40）並びに液体レジスト（80）を
剥離して、本実施例に係るフィルムキャリア（100）を
得る。Finally, as shown in FIG. 15, an etching process is performed to form an upper conductor circuit (22) and an upper inner lead (32), and the dry resist (43) and the etching resist ( 40) and the liquid resist (80) are peeled off to obtain a film carrier (100) according to the present example.
この実施例に係るフィルムキャリア（100）は、第９
図に示すように、電子部品（50）を実装する際に上層イ
ンナーリード（32）の先端部（32a）が多少下方に曲げ
られた状態で接続されるものである。The film carrier (100) according to this embodiment is a ninth embodiment.
As shown in the figure, when the electronic component (50) is mounted, the connection is made with the tip (32a) of the upper inner lead (32) bent slightly downward.
（発明の効果） 以上詳述した通り、本発明に係るフィルムキャリア
は、「電子部品を実装するためのディバイス孔を有する
基材上に導体回路を形成し、この導体回路の一端を前記
ディバイス孔に向けて突出させることにより、この突出
部分を前記ディバイス孔内に挿入される電子部品との電
気的接続を行うインナーリードとしたフィルムキャリア
において、前記導体回路及びインナーリードを多層構造
としたこと」をその構成上の特徴としている。(Effects of the Invention) As described in detail above, the film carrier according to the present invention is configured such that “a conductor circuit is formed on a substrate having a device hole for mounting electronic components, and one end of the conductor circuit is connected to the device hole. In the film carrier in which the projecting portion is formed as an inner lead for making an electrical connection with an electronic component inserted into the device hole, the conductor circuit and the inner lead have a multilayer structure. Is a feature of the configuration.
従って、本発明に係るフィルムキャリアによれば、イ
ンナーリードの多層化により、インナーリードの剛性が
従来の単層構造のものと比較して高くなり、容易に曲が
ったり、ショートしたりすることがなく、このためイン
ナーリードをより細くすることが可能となって、高密度
化を容易に図ることができ、また、接続信頼性をも高め
ることが出来る。さらに、導体回路についても、多層構
造とすることにより、従来の単層構造のものと比べてパ
ターン設計の自由度が増すため、インナーリードの高密
度化に容易に対応することができる。Therefore, according to the film carrier according to the present invention, the inner leads are multilayered, so that the rigidity of the inner leads is higher than that of the conventional single-layer structure, so that the inner leads are not easily bent or short-circuited. Therefore, the inner leads can be made thinner, so that the density can be easily increased, and the connection reliability can be improved. Furthermore, since the conductor circuit has a multi-layer structure, the degree of freedom in pattern design is increased as compared with a conventional single-layer structure, so that it is possible to easily cope with a higher density of inner leads.
第１図は本発明に係るフィルムキャリアの第１実施例を
示す断面図、第２図〜第８図は第１実施例に係るフィル
ムキャリアの製造工程を順を追って説明する各断面図、
第９図は本発明に係るフィルムキャリアの第２実施例を
示す断面図、第10図〜第15図は第２実施例に係るフィル
ムキャリアの製造工程を順を追って説明する各断面図、
第16図は従来のフィルムキャリアを示す平面図、第17図
及び第18図は従来のフィルムキャリアに電子部品を実装
する際の各断面図である。 符号の説明 100…フィルムキャリア、10…基材、11…ディバイス
孔、20…導体回路、21…下層導体回路、22…上層導体回
路、23…銅箔、24…化学銅メッキ、25…上層銅箔、30…
インナーリード、31…下層インナーリード、31a…下層
インナーリードの先端面、32…上層インナーリード、32
a…上層インナーリードの先端部、40…エッチングレジ
スト、41…絶縁層、41a…絶縁層の先端面、42…レジス
ト膜（液体レジスト）、50…電子部品、51…接続端子、
60…バンプ、200…従来のフィルムキャリア、80…液体
レジスト。FIG. 1 is a cross-sectional view showing a first embodiment of a film carrier according to the present invention. FIGS. 2 to 8 are cross-sectional views for explaining the steps of manufacturing the film carrier according to the first embodiment in order.
FIG. 9 is a cross-sectional view showing a second embodiment of the film carrier according to the present invention. FIGS. 10 to 15 are cross-sectional views for explaining the manufacturing steps of the film carrier according to the second embodiment in order.
FIG. 16 is a plan view showing a conventional film carrier, and FIGS. 17 and 18 are cross-sectional views when electronic components are mounted on the conventional film carrier. DESCRIPTION OF SYMBOLS 100: film carrier, 10: base material, 11: device hole, 20: conductor circuit, 21: lower conductor circuit, 22: upper conductor circuit, 23: copper foil, 24: chemical copper plating, 25: upper copper Foil, 30…
Inner lead, 31: Lower inner lead, 31a: Tip surface of lower inner lead, 32: Upper inner lead, 32
a: tip of upper inner lead, 40: etching resist, 41: insulating layer, 41a: tip of insulating layer, 42: resist film (liquid resist), 50: electronic component, 51: connection terminal,
60: bump, 200: conventional film carrier, 80: liquid resist.
フロントページの続き (72)発明者 堀場 保宏 岐阜県大垣市青柳町300番地 イビデン 株式会社青柳工場内 (56)参考文献 特開 昭55−85051（ＪＰ，Ａ) 特開 昭62−239597（ＪＰ，Ａ) 特開 昭63−114239（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46 H05K 13/00 - 13/04Continuation of the front page (72) Inventor Yasuhiro Horiba 300 Aoyagi-cho, Ogaki-shi, Gifu IBIDEN Inside Aoyagi Plant (56) References JP-A-55-85051 (JP, A) JP-A-62-239597 (JP, A) JP-A-63-114239 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H05K 3/46 H05K 13/00-13/04
Claims (1)
有する基材上に導体回路を形成し、この導体回路の一端
を前記ディバイス孔に向けて突出させることにより、こ
の突出部分を前記ディバイス孔内に挿入される電子部品
との電気的接続を行うインナーリードとしたフィルムキ
ャリアにおいて、 前記導体回路及びインナーリードを多層構造としたこと
を特徴とするフィルムキャリア。1. A conductive circuit is formed on a substrate having a device hole for mounting an electronic component, and one end of the conductive circuit is protruded toward the device hole so that the projecting portion is formed in the device hole. A film carrier having an inner lead for making an electrical connection with an electronic component inserted therein, wherein the conductive circuit and the inner lead have a multilayer structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202369A JP2769723B2 (en) | 1989-08-03 | 1989-08-03 | Film carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202369A JP2769723B2 (en) | 1989-08-03 | 1989-08-03 | Film carrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0366199A JPH0366199A (en) | 1991-03-20 |
| JP2769723B2 true JP2769723B2 (en) | 1998-06-25 |
Family
ID=16456364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1202369A Expired - Lifetime JP2769723B2 (en) | 1989-08-03 | 1989-08-03 | Film carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769723B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100363807C (en) | 2000-06-15 | 2008-01-23 | 夏普株式会社 | Method and device for controlling the illumination of a liquid crystal display device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585051A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Preparation of multilayer wiring structure |
| JPS62239597A (en) * | 1986-04-11 | 1987-10-20 | オ−ケ−プリント配線株式会社 | Electronic parts attaching plate |
| JPH0746713B2 (en) * | 1986-10-31 | 1995-05-17 | イビデン株式会社 | Semiconductor mounting board |
-
1989
- 1989-08-03 JP JP1202369A patent/JP2769723B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0366199A (en) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3015712B2 (en) | Film carrier and semiconductor device using the same | |
| KR20110003453A (en) | Structure of circuit board and method for fabricating the same | |
| WO2000049655A1 (en) | Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device | |
| KR920007120B1 (en) | Manufacturing method of wiring substrate for surface mounting | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
| JPH11233531A (en) | Structure and method for packaging electronic part | |
| JP2769723B2 (en) | Film carrier | |
| US5981311A (en) | Process for using a removeable plating bus layer for high density substrates | |
| JP2925609B2 (en) | Method for manufacturing semiconductor device | |
| JPH0143473B2 (en) | ||
| JPH01135099A (en) | Electronic circuit package | |
| JPH1079568A (en) | Manufacturing method of printed circuit board | |
| JP2000114412A (en) | Manufacture of circuit board | |
| JPH0695591B2 (en) | Flexible circuit board for mounting IC and manufacturing method thereof | |
| JP2774183B2 (en) | Manufacturing method of electromagnetically shielded printed circuit board | |
| JP2787230B2 (en) | Substrate for mounting electronic components | |
| JPS6293993A (en) | Electronic circuit device and mounting of the same | |
| JP3777687B2 (en) | Chip carrier | |
| JP2795475B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP2790124B2 (en) | Wiring board pad structure | |
| JPH10135629A (en) | Printed wiring board | |
| KR20030086221A (en) | Method of forming connections on a conductor pattern of a printed circuit board | |
| JPH03255691A (en) | Printed wiring board | |
| JPH0669634A (en) | Manufacture of printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080417 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |