JP2767042B2 - Multiplexed power supply - Google Patents
Multiplexed power supplyInfo
- Publication number
- JP2767042B2 JP2767042B2 JP63225240A JP22524088A JP2767042B2 JP 2767042 B2 JP2767042 B2 JP 2767042B2 JP 63225240 A JP63225240 A JP 63225240A JP 22524088 A JP22524088 A JP 22524088A JP 2767042 B2 JP2767042 B2 JP 2767042B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- signal
- power supply
- low signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔概要〕 同一極性の複数電源をそれぞれ並列に接続し、この複
数系統の電源を使用して負荷に電流供給する多重化電源
装置に関し、多重化電源装置による安定な電流供給と前
記複数の電源を接続する回路の高寿命化と小なる電圧降
下による電源効率の向上を図ることを目的とし、 並列配置された各直流電源（１〜ｎ）の出力が、それ
ぞれ対応するトランジスタ回路（11〜1n）のエミッタに
接続され、各トランジスタ回路のコレクタは共通に出力
端子に接続される多重化電源装置において、 上記各トランジスタ回路（11〜1n）のエミッタとコレ
クタとの間の電圧極性の監視を行い、正のときはハイ信
号を、負のときはロウ信号を出力する極性監視手段（21
〜2n）と、 各直流電源からの出力が総て正常の場合ロウ信号を、
直流電源の少なくとも何れか１つが障害の場合ハイ信号
を出力する共通の論理手段（41）と、 ハイ信号とロウ信号とを交互に出力する共通の発振器
（42）と、 共通の論理手段（41）からのロウ信号と共通の発振器
（42）からの交互の信号とが入力された場合、その組合
せに応じてハイ信号またはロウ信号を各トランジスタ回
路対応に出力すると共に、論理手段（41）からハイ信号
が出力された場合総てロウ信号を出力するオン・オフ制
御手段（43）と、 極性監視手段（21〜2n）からのハイ信号によってオン
準備状態となり、ロウ信号によってオフ状態となり、各
トランジスタ回路対応に出力するオン・オフ制御手段
（43）からのロウ信号によってオン状態となり、対応す
るトランジスタ回路をオン状態とする制御手段（31〜3
n）とを備えるように構成する。DETAILED DESCRIPTION OF THE INVENTION [Summary] A multiplexed power supply in which a plurality of power supplies having the same polarity are connected in parallel, and a current is supplied to a load using the plurality of power supplies, and a stable current is supplied by the multiplexed power supply. The output of each of the DC power supplies (1 to n) arranged in parallel corresponds to the purpose of improving the power supply efficiency by extending the life of the supply and the circuit connecting the plurality of power supplies and reducing the voltage drop. In a multiplexed power supply device, wherein the emitters of the transistor circuits (11 to 1n) are connected to the emitters of the transistor circuits (11 to 1n), and the collectors of the transistor circuits are commonly connected to the output terminal. Polarity monitoring means (21) that monitors voltage polarity and outputs a high signal when positive and outputs a low signal when negative.
~ 2n) and a low signal when the output from each DC power supply is normal
A common logic means (41) for outputting a high signal when at least one of the DC power supplies has a fault, a common oscillator (42) for alternately outputting a high signal and a low signal, and a common logic means (41) ) And an alternate signal from the common oscillator (42), a high signal or a low signal is output for each transistor circuit according to the combination, and the logic means (41) outputs The on / off control means (43) for outputting a low signal when a high signal is output, and the high signal from the polarity monitoring means (21 to 2n) are turned on, and the low signal is turned off. The control means (31 to 3) which is turned on by a low signal from the on / off control means (43) output corresponding to the transistor circuit and turns on the corresponding transistor circuit.
n).
本発明は、複数の直流電源をそれぞれ並列に接続し、
この複数系統の直流電源を使用して負荷に電流を供給す
る多重化電源装置に関する。The present invention connects a plurality of DC power supplies in parallel,
The present invention relates to a multiplexed power supply that supplies a current to a load using a plurality of DC power supplies.
架内に現用と予備の２系統以上の複数の直流電源を持
ち、この架内に実装したユニット等負荷にこれらの複数
系統の直流電源を使用して電流供給する場合電源装置の
容量の向上と寿命を伸ばすようにすることが望まれる。When two or more DC power supplies for working and spare are installed in the rack and current is supplied to loads such as units mounted in the rack using these multiple DC power sources, the capacity of the power supply unit must be improved. It is desired to extend the life.
本発明は、この複数の直流電源をそれぞれ並列に接続
し、この複数系統の直流電源を用いて負荷に供給する多
重化電源値において、安定な電流供給と、電源装置内の
回路の長寿命化と、小なる電圧降下による電源効率の向
上を図るものである。According to the present invention, a plurality of DC power supplies are connected in parallel, and a multiplexed power supply value to be supplied to a load by using the plurality of DC power supplies provides a stable current supply and a longer life of a circuit in the power supply device. The power supply efficiency is improved by a small voltage drop.
第４図は従来例としての多重化電源装置の構成を示
す。図中１〜ｎは並列に接続された直流電源、D1〜Dnは
第１直流電源１〜第Ｎ直流電源ｎに対応してそれぞれ直
列に接続された結合ダイオードである。FIG. 4 shows the configuration of a multiplexed power supply as a conventional example. In the figure, 1 to n are DC power supplies connected in parallel, and D 1 to D n are coupling diodes connected in series corresponding to the first to Nth DC power supplies n.
従来例は架内に２系統以上の第１直流電源１〜第Ｎ直
流電源ｎの配線を行い、それぞれの直流電源の出力に結
合ダイオードD1〜Dnを接続して出力電力の合成をしてい
る。In the conventional example, two or more systems of a first DC power supply 1 to an N-th DC power supply n are wired in a frame, and coupling diodes D 1 to D n are connected to outputs of the respective DC power supplies to synthesize output power. ing.
なお結合ダイオードD1〜Dnは図示の如く接続すること
によって、いずれか一方の直流電源から他の直流電源は
逆電流が流れ込む現象を阻止するためのダイオードで、
その通常の動作時の電圧低下は約0.5〜1.2Vである。Note the coupling diode D 1 to D n by connected as shown, other DC power from either the DC power source is a diode for preventing a phenomenon in which the reverse current flows,
The voltage drop during normal operation is about 0.5-1.2V.
上記したような従来例としてのの多重化電源装置は、
負荷としての集積回路（IC）へ約＋5v程度の直流電圧を
供給するが、その場合結合ダイオードD1〜Dnの電圧降下
は通常は約0.5v〜1.2v程度となり、このことは約＋5vの
10〜20％にも相当し、直流電源能率を低下させる原因と
なっている。The multiplexed power supply as a conventional example as described above is
Supplying an integrated circuit (IC) to about + 5 v approximately DC voltage as the load, a voltage drop in this case the coupling diode D 1 to D n is normally becomes about 0.5V～1.2V, for this is about + 5 v
This is equivalent to 10 to 20%, which causes a decrease in DC power supply efficiency.
本発明は前記複数の直流電源を使用する多重化電源装
置による安定にして効率的な電流供給を可能とすること
を目的とする。An object of the present invention is to enable stable and efficient current supply by a multiplexed power supply using the plurality of DC power supplies.
上記目的は本発明により第１図の原理図に示す如く、 並列配置された各直流電源（１〜ｎ）の出力が、それぞ
れ対応するトランジスタ回路（11〜1n）のエミッタに接
続され、各トランジスタ回路のコレクタは共通に出力端
子に接続される多重化電源装置において、 上記各トランジスタ回路（11〜1n）のエミッタとコレ
クタとの間の電圧極性の監視を行い、正のときはハイ信
号を、負のときはロウ信号を出力する極性監視手段（21
〜2n）と、 各直流電源からの出力が総て正常の場合ロウ信号を、
直流電源の少なくとも何れか１つが障害の場合ハイ信号
を出力する共通の論理手段（41）と、 ハイ信号とロウ信号とを交互に出力する共通の発振器
（42）と、 共通の論理手段（41）からのロウ信号と共通の発振器
（42）からの交互の信号とが入力された場合、その組合
せに応じてハイ信号またはロウ信号を各トランジスタ回
路対応に出力すると共に、論理手段（41）からハイ信号
が出力された場合総てロウ信号を出力するオン・オフ制
御手段（43）と、 極性監視手段（21〜2n）からのハイ信号によってオン
準備状態となり、ロウ信号によってオフ状態となり、各
トランジスタ回路対応に出力するオン・オフ制御手段
（43）からのロウ信号によってオン状態となり、対応す
るトランジスタ回路をオン状態とする制御手段（31〜3
n）とを備えることを特徴とする多重化電源装置によっ
て達成される。According to the present invention, the outputs of the DC power supplies (1 to n) arranged in parallel are connected to the emitters of the corresponding transistor circuits (11 to 1n), as shown in the principle diagram of FIG. In the multiplexed power supply device in which the collector of the circuit is commonly connected to the output terminal, the voltage polarity between the emitter and the collector of each of the transistor circuits (11 to 1n) is monitored. When negative, the polarity monitoring means that outputs a low signal (21
~ 2n) and a low signal when the output from each DC power supply is normal
A common logic means (41) for outputting a high signal when at least one of the DC power supplies has a fault, a common oscillator (42) for alternately outputting a high signal and a low signal, and a common logic means (41) ) And an alternate signal from the common oscillator (42), a high signal or a low signal is output for each transistor circuit according to the combination, and the logic means (41) outputs The on / off control means (43) for outputting a low signal when a high signal is output, and the high signal from the polarity monitoring means (21 to 2n) are turned on, and the low signal is turned off. The control means (31 to 3) which is turned on by a low signal from the on / off control means (43) output corresponding to the transistor circuit and turns on the corresponding transistor circuit.
n), which is achieved by a multiplexed power supply device.
本発明では各直流電源からの電流は対応するトランジ
スタ回路のエミッタ，コレクタ及び共通の出力端子を介
して負荷に供給される。In the present invention, the current from each DC power supply is supplied to the load via the emitter and collector of the corresponding transistor circuit and the common output terminal.
この場合各トランジスタ回路におけるエミッタとコレ
クタとの間の電圧降下は最高が約0.2V位で済むので、従
来例での結合ダイオードの使用の場合における電圧降下
が0.5〜1.2Vであって電力損失が10〜20％となるのに比
較して、各トランジスタ回路における電力損失は２〜４
％に減少する。In this case, the maximum voltage drop between the emitter and the collector in each transistor circuit is about 0.2 V, so the voltage drop in the case of using the coupling diode in the conventional example is 0.5 to 1.2 V, and the power loss is reduced. Compared to 10 to 20%, the power loss in each transistor circuit is 2 to 4
%.
また本発明では全部の直流電源が正常状態にあるか、
または少なくともその一部に障害が発生しているかの検
出は共通の論理手段で行い、総ての直流電源が正常の場
合には、論理手段からはロウ信号が出力され、一方少な
くとも直流電源の１つでも障害があると、論理手段から
はハイ信号が出力される。In the present invention, whether all DC power supplies are in a normal state,
Or, whether or not at least a part of the DC power supply has failed is detected by a common logic means. When all DC power supplies are normal, a low signal is output from the logic means, while at least one of the DC power supplies is output. If there is any fault, a high signal is output from the logic means.
また各直流電源についてそれぞれが正常か障害状態に
あるかは、直流電源に対応するトランジスタ回路のエミ
ッタとコレクタとについての極性を極性監視手段で監視
するようにして判定し、正常の時はハイ信号を、障害の
時はロウ信号を出力するようにしている。Whether each DC power supply is normal or faulty is determined by monitoring the polarities of the emitter and collector of the transistor circuit corresponding to the DC power supply with the polarity monitoring means. At the time of failure, a low signal is output.
そして総ての直流電源が正常で、論理手段からの出力
がロウ信号の場合、発振器からの交互のハイ信号，ロウ
信号に関係して、オン・オフ制御手段からハイ信号，ロ
ウ信号の交互出力となり、制御手段はオン・オフ動作を
なし、その制御によってトランジスタ回路はオン・オフ
の交互動作をする。When all the DC power supplies are normal and the output from the logic means is a low signal, the high and low signals are alternately output from the on / off control means in relation to the alternating high and low signals from the oscillator. The control means performs an on / off operation, and the transistor circuit performs an on / off alternate operation by the control.
従って総ての直流電源が正常の場合、論理回路，発振
器，オン・オフ制御手段及び制御手段との組合せ機能に
よって各トランジスタ回路は時分割的に電流を供給する
ことになり、直流電源が２個の場合各トランジスタ回路
での電流供給機能は50％ですみ、トランジスタ回路の温
度上昇は低下され、その寿命は著しく延びる結果とな
る。Therefore, when all the DC power supplies are normal, each transistor circuit supplies current in a time-sharing manner by a combination of the logic circuit, the oscillator, the on / off control means, and the control means. In this case, the current supply function of each transistor circuit is only 50%, the temperature rise of the transistor circuit is reduced, and the life of the transistor circuit is significantly extended.
一方何れかの直流電源の障害の場合、論理手段からは
ハイ信号が出力され、正常な直流電源に対応するトラン
ジスタ回路での極性監視回路からはハイ信号が出力され
るが、障害の直流電源に対応するトランジスタ回路での
極性監視回路からはロウ信号が出力される。On the other hand, in the case of a failure of any one of the DC power supplies, a high signal is output from the logic means, and a high signal is output from the polarity monitoring circuit in the transistor circuit corresponding to the normal DC power supply. A low signal is output from the polarity monitoring circuit in the corresponding transistor circuit.
これによって正常な直流電源に対応するトランジスタ
回路は定格通りの100％の連続動作となり負荷に継続的
に電流を供給するが、障害の発生した直流電源に対応す
るトランジスタ回路では、極性監視手段からのロウ信号
による制御手段のオフ状態により阻止状態にあるので、
電流供給は行われず、また従来例における結合ダイオー
ドの機能と同様に逆電流の流れ込み現象をも阻止する。As a result, the transistor circuit corresponding to the normal DC power supply becomes 100% continuous operation as rated and continuously supplies current to the load, but the transistor circuit corresponding to the failed DC power supply receives the current from the polarity monitoring means. Since it is in the blocking state due to the off state of the control means by the row signal,
No current is supplied, and the reverse current is prevented from flowing, as in the function of the conventional coupling diode.
第２図は本発明の一実施例を示す回路ブロック図であ
り、２つの直流電源を並列に接続して負荷に電力を供給
するものである。FIG. 2 is a circuit block diagram showing an embodiment of the present invention, in which two DC power supplies are connected in parallel to supply power to a load.
図中、第１直流電源に対し、11は第１トランジスタ回
路としての第１トランジスタ、21は第１極性監視手段と
しての第１オペアンプ、31は第１制御手段としての第１
制御トランジスタである。同様に、第２直流電源に対
し、12は第２トランジスタ回路としての第２トランジス
タ、22は第２極性監視手段としての第２オペアンプ、32
は第２制御手段としての第２制御トランジスタである。In the figure, 11 is a first transistor as a first transistor circuit, 21 is a first operational amplifier as a first polarity monitoring means, and 31 is a first operational amplifier as a first control means with respect to a first DC power supply.
It is a control transistor. Similarly, for the second DC power supply, 12 is a second transistor as a second transistor circuit, 22 is a second operational amplifier as second polarity monitoring means, 32
Denotes a second control transistor as a second control means.
入力する電力を制御した第１直流電源の出力は第１ト
ランジスタ11のエミッタに接続されており、第２直流電
源の出力は第２トランジスタ12のエミッタに接続され
る。また第１トランジスタ11のコレクタと第２トランジ
タ12のコレクタとは共通に出力端子に接続される。The output of the first DC power supply whose input power is controlled is connected to the emitter of the first transistor 11, and the output of the second DC power supply is connected to the emitter of the second transistor 12. The collector of the first transistor 11 and the collector of the second transistor 12 are commonly connected to an output terminal.
第１オペアンプ21は第１トランジスタ11のコレクタと
エミッタ間の電圧極性を監視している。また同様に第２
オペアンプ22は第２トランジスタ12のコレクタとエミッ
タ間の電圧極性を監視している。The first operational amplifier 21 monitors the voltage polarity between the collector and the emitter of the first transistor 11. Also the second
The operational amplifier 22 monitors the voltage polarity between the collector and the emitter of the second transistor 12.
そして第１トランジスタ11、第２トランジスタ12にお
いてエミッタ電圧の方がコレクタ電圧より高い正規の状
態では、第１オペアンプ21,第２オペアンプ22からはハ
イ信号が出力され、この信号によって第１制御トランジ
スタ31及び第２制御トランジスタ32はいずれもオン準備
状態となる。In a normal state where the emitter voltage of the first transistor 11 and the second transistor 12 is higher than the collector voltage, a high signal is output from the first operational amplifier 21 and the second operational amplifier 22, and this signal causes the first control transistor 31 to output a high signal. The second control transistor 32 and the second control transistor 32 are both turned on.
また41はEORで、論理手段を構成し、直流電源の総て
が正常の場合ロウ信号を出力し、何れか１つでも障害が
あるとハイ信号を出力する。Reference numeral 41 denotes an EOR, which constitutes a logic means, and outputs a low signal when all the DC power supplies are normal, and outputs a high signal when any one of the DC power supplies has a fault.
431,432はNOR、433はNOTであり、オン・オフ制御手段
を構成する。431 and 432 are NOR, and 433 is NOT, which constitutes on / off control means.
また42は発振手段としての発振器である。 Reference numeral 42 denotes an oscillator as an oscillating means.
そして第１直流電源と第２直流電源の出力を論理手段
としてのEOR41に加え、EOR41の出力をNOR431とNOR432に
入力する。Then, the outputs of the first DC power supply and the second DC power supply are applied to EOR41 as a logic means, and the output of EOR41 is input to NOR431 and NOR432.
またH41,H42,R41,R42,C41の回路は発振器42を構成し
ており、該発振器42からはハイ信号とロウ信号とを交互
に出力する。The circuit of H41, H42, R41, R42, and C41 forms an oscillator 42, and the oscillator 42 outputs a high signal and a low signal alternately.
この発振器42の出力はそのまま直接NOR432に、またNO
T433で極性を反転しNOR431に加える。The output of this oscillator 42 is directly sent to NOR 432,
Invert the polarity with T433 and add to NOR431.
このようにして、前記EOR41からのロウ信号またはハ
イ信号と発振器42からの交互のロウ信号とハイ信号を、
NOR431とNOR432にそれぞれ入力して第１制御トランジス
タ31を第２制御トランジスタ32を制御する。In this manner, the low signal or high signal from the EOR 41 and the alternate low signal and high signal from the oscillator 42 are
The first control transistor 31 and the second control transistor 32 are input to NOR431 and NOR432, respectively.
かかる第２図の回路において第1,第２直流電源がいづ
れも正常で第１トランジスタ11及び第２トランジスタ12
を介して負荷へ電力供給を行なう場合論理手段としての
EOR41からはロウ信号が出力され、オン・オフ制御手段
を構成するNOR431と432に入力される。In the circuit of FIG. 2, both the first and second DC power supplies are normal and the first transistor 11 and the second transistor 12
When power is supplied to the load via the
A low signal is output from the EOR 41, and is input to the NORs 431 and 432 constituting on / off control means.
またこの場合第１トランジスタ11及び第２トランジス
タ12は共に正常状態となっているので、極性監視手段と
しての第１オペアンプ21及び第２オペアンプ22からは共
にハイ信号が出力され、制御手段としての第１制御トラ
ンジスタ31,第２制御トランジスタ32のベース電極に入
力され、それぞれをオン準備状態とする。In this case, since both the first transistor 11 and the second transistor 12 are in a normal state, a high signal is output from both the first operational amplifier 21 and the second operational amplifier 22 as the polarity monitoring means, and the second signal as the control means. The signals are input to the base electrodes of the first control transistor 31 and the second control transistor 32, and each of them is brought into the ON preparation state.
一方発振器42は交互にハイ信号とロウ信号とを出力す
るので、オン・オフ制御手段としてのNOR431,432からは
それぞれ交互にハイ信号とロウ信号を出力する。On the other hand, since the oscillator 42 alternately outputs the high signal and the low signal, the NOR 431 and 432 as the on / off control means alternately output the high signal and the low signal, respectively.
即ち発振器からロウ信号が出力されると、NOR432では
このロウ信号をEOR41からのロウ信号とによってハイ信
号が出力され、第２制御トランジスタ32のエミッタに与
えられるので、この第２制御トランジスタはそれまでオ
ン準備状態であっても、オフ状態となり、これによって
第２トランジスタ12はオフ状態で、出力端子を介する負
荷への電流供給は行なわない。That is, when a low signal is output from the oscillator, the NOR432 outputs a high signal in response to the low signal from the EOR41 and supplies the high signal to the emitter of the second control transistor 32. Even in the on-ready state, the transistor is turned off, whereby the second transistor 12 is in the off state, and no current is supplied to the load via the output terminal.
一方NOR431に対してNOT433を介してハイ信号が与えら
れるので、EOR41からのロウ信号とによって、ロウ信号
を出力し、第１制御トランジスタ31のエミッタに与えら
れ、これによってオン準備状態にあるこの第１制御トラ
ンジスタ31はオン状態となり、このトランジスタの制御
によって第１トランジスタ11はオン状態となり出力端子
を介して負荷に電流を供給する。On the other hand, since a high signal is applied to the NOR 431 via the NOT 433, a low signal is output in response to the low signal from the EOR 41 and is applied to the emitter of the first control transistor 31. The first control transistor 31 is turned on, and the control of this transistor turns on the first transistor 11 to supply current to the load via the output terminal.
次に発振器42からハイ信号が出力された場合にはNOR4
32からロウ信号が出力され、第２制御トランジスタ32を
オン状態とし、このトランジスタの制御によって第２ト
ランジスタ12はオン状態となり、出力端子を介する負荷
への電流供給を行なう。Next, when a high signal is output from the oscillator 42, NOR4
A low signal is output from the second control transistor 32 to turn on the second control transistor 32. By controlling this transistor, the second transistor 12 is turned on to supply current to the load via the output terminal.
一方NOR431ではハイ信号が出力されるため第１制御ト
ランジスタ31はオフ状態となり、従って第１トランジス
タ11もオフ状態となり、電流供給は行なわない。On the other hand, since a high signal is output from the NOR 431, the first control transistor 31 is turned off, so that the first transistor 11 is also turned off, and no current is supplied.
即ち第１、第２直流電源が何れも正常の場合、第1,第
２オペアンプ21,22は共にハイ信号を出力し、共通の論
理手段としてのEOR41がロウ信号を出力している状態で
は、発振器42からの交互のハイ信号，ロウ信号の出力に
応じて、NOR431,432は共に交互にロウ信号，ハイ信号を
出力することにより、第１制御トランジスタ31、第２ト
ランジスタ32を介する制御によって第１トランジスタ11
と第２トランジスタ12は交互にオン状態，オフ状態とな
り、出力端子を介して負荷に交互に電力を供給する。That is, when both the first and second DC power supplies are normal, both the first and second operational amplifiers 21 and 22 output a high signal, and in a state where the EOR 41 as a common logic unit outputs a low signal, In response to the alternate output of the high signal and the low signal from the oscillator 42, the NORs 431 and 432 alternately output the low signal and the high signal, and the NOR 431 and 432 output the low signal and the high signal. 1 transistor 11
And the second transistor 12 are alternately turned on and off, and alternately supply power to the load via the output terminal.
即ち第1,第２トランジスタ11,12は常時電力供給を50
％づつ負担すれば済むことになる。That is, the first and second transistors 11 and 12 always supply 50
You only have to pay in%.
かかる交互の電流供給の状態を第３図に示す。図にお
いて、（ａ）は第１トランジスタ11の出力電圧を示し、
（ｂ）は第２トランジスタ12の出力電圧を示す。FIG. 3 shows such an alternate current supply state. In the figure, (a) shows the output voltage of the first transistor 11,
(B) shows the output voltage of the second transistor 12.
そして（ｃ）は第１トランジスタ11と第２トランジス
タ12の各々の出力を合成した電圧を示す。(C) shows a voltage obtained by combining the outputs of the first transistor 11 and the second transistor 12.
図では第１制御トランジスタ31及び第２制御トランジ
スタ32がロジカルに矩形波により交互に切り換えを行な
った場合を示すが、この場合ロジカルに電流を断続する
事になるため、大電流のとき電源母線から他の配線に誘
導等が生じ、雑音発生源となることがある。The figure shows a case where the first control transistor 31 and the second control transistor 32 are logically alternately switched by a rectangular wave. In this case, however, the current is logically interrupted. Induction or the like may occur in other wiring, which may be a noise generation source.
これは第３図の（ｄ），（ｅ）に示すように、第１ト
ランジスタ11及び第２トランジスタ12のベース電流をア
ナログ的に制御し、（ｄ）と（ｅ）に示すように電流の
立ち上がり、立ち下がりを滑らかにすることによって防
止される。そしてこの場合も（ｆ）に示すように平滑さ
れた出力が得られる。This controls the base currents of the first transistor 11 and the second transistor 12 in an analog manner as shown in FIGS. 3 (d) and (e), and as shown in FIGS. 3 (d) and (e). It is prevented by making the rising and falling smooth. Also in this case, a smoothed output is obtained as shown in FIG.
また直流電源のいづれか、例えば第２直流電源に障害
の生じた場合論理手段としてのEOR41からはこれまでの
ロウ信号の代わりにハイ信号が出力され、さらに極性監
視手段としての第２オペアンプ22からはロウ信号が出力
される。In addition, when a failure occurs in any one of the DC power supplies, for example, when a failure occurs in the second DC power supply, a high signal is output from the EOR 41 as the logic means instead of the low signal so far, and further from the second operational amplifier 22 as the polarity monitoring means. A row signal is output.
この第２オペアンプ22からのロウ信号によって第２制
御トランジスタ32は、NOR432からの出力に無関係にオフ
状態となる。またEOR41からのハイ信号がNOR431及び432
に入力されることによって、これらオン・オフ制御手段
としてのNORは発振器42からの交互のハイ信号，ロウ信
号にかかわらずロウ信号を出力する。The second control transistor 32 is turned off by the low signal from the second operational amplifier 22 irrespective of the output from the NOR 432. Also, the high signal from EOR41 is NOR431 and 432
The NOR as these ON / OFF control means outputs a low signal irrespective of the alternating high signal and low signal from the oscillator 42.
これによってNOR431からの継続的ロウ信号のため、第
１制御トランジスタ31は同様に継続的にオン状態とな
る。このため第１トランジスタ11は出力端子を介する負
荷への電流供給を連続して行なうことになる。This causes the first control transistor 31 to be continuously turned on similarly due to the continuous low signal from the NOR 431. Therefore, the first transistor 11 continuously supplies current to the load via the output terminal.
一方NOR432からの継続的ロウ信号の出力によっても第
２制御トランジスタ32はオフ状態にあり、このため第２
トランジスタ12はオフ状態を続け、出力端子を介する負
荷への電流供給は不可能となる。On the other hand, the output of the continuous low signal from the NOR 432 also causes the second control transistor 32 to be in the off state.
Transistor 12 continues to be off, and it becomes impossible to supply current to the load via the output terminal.
そしてかかる第２トランジスタ12のオフ状態によっ
て、このトランジスタを介する逆電流の流入も阻止され
る。The off state of the second transistor 12 also prevents the reverse current from flowing through this transistor.
即ち直流電源のいづれかが障害となった場合、他の直
流電源から継続的に電流供給が行なわれることになる。That is, when one of the DC power supplies causes a failure, current is continuously supplied from another DC power supply.
上記の如く本発明によれば、同一極性の複数直流電源
をそれぞれ並列に接続して負荷に電流供給する多重化電
源装置では、直流電源に対し直列接続となって負荷に電
流を供給するトランジスタ回路における電圧降下は著し
く減少し、給電効率は高まり、また各トランジスタ回路
は負荷への電流供給を時分割的に負担すればよいので長
寿命となり、さらに直流電源のいづれかに障害が発生し
た場合正常な直流電源から電流供給が継続的に行なわれ
るため、負荷に対し何等の影響も与えることなく、しか
も障害直流電源に対応するトランジスタ回路のオフ状態
によってこのトランジスタ回路を介する逆電流の流入は
阻止される。As described above, according to the present invention, in a multiplexed power supply device in which a plurality of DC power supplies of the same polarity are connected in parallel to supply current to a load, a transistor circuit that is connected in series to a DC power supply and supplies current to a load Voltage drop significantly decreases, the power supply efficiency increases, and each transistor circuit has a long life because it only has to bear the current supply to the load in a time-sharing manner. Since the current is continuously supplied from the DC power supply, there is no influence on the load, and the inflow of the reverse current through the transistor circuit is prevented by the OFF state of the transistor circuit corresponding to the faulty DC power supply. .
第１図は本発明の原理構成を示し、第２図は実施例の回
路を示し、第３図は本発明の交互動作のタイミングを示
し、第４図は従来例の構成を示す。 なお図において、 １〜ｎは第１直流電源〜第Ｎ直流電源、11〜1nは第１ト
ランジスタ回路〜第Ｎトランジスタ回路、21〜2nは第１
極性監視手段〜第Ｎ極性監視手段、31〜3nは第１制御手
段〜第Ｎ制御手段、41は論理手段、42は発振器、43はオ
ン・オフ制御手段を示す。FIG. 1 shows the principle configuration of the present invention, FIG. 2 shows the circuit of the embodiment, FIG. 3 shows the timing of the alternating operation of the present invention, and FIG. 4 shows the configuration of the conventional example. In the figures, 1 to n are first to Nth DC power supplies, 11 to 1n are first to Nth transistor circuits, and 21 to 2n are first DC power supplies.
Polarity monitoring means to Nth polarity monitoring means, 31 to 3n denote first control means to Nth control means, 41 denotes logic means, 42 denotes an oscillator, and 43 denotes on / off control means.
Claims (1)
力は、それぞれ対応するトランジスタ回路（11〜1n）の
エミッタに接続され、各トランジスタ回路のコレクタは
共通に出力端子に接続される多重化電源装置において、 上記各トランジスタ回路（11〜1n）のエミッタとコレク
タとの間の電圧極性の監視を行い、正のときはハイ信号
を、負のときはロウ信号を出力する極性監視手段（21〜
2n）と、 各直流電源からの出力が総て正常の場合ロウ信号を、直
流電源の少なくとも何れか１つが障害の場合ハイ信号を
出力する共通の論理手段（41）と、 ハイ信号とロウ信号とを交互に出力する共通の発振器
（42）と、 共通の論理手段（41）からのロウ信号と共通の発振器
（42）からの交互の信号とが入力された場合、その組合
せに応じてハイ信号またはロウ信号を各トランジスタ回
路対応に出力すると共に、論理手段（41）からハイ信号
が出力された場合総てロウ信号を出力するオン・オフ制
御手段（43）と、 極性監視手段（21〜2n）からのハイ信号によってオン準
備状態となり、ロウ信号によってオフ状態となり、各ト
ランジスタ回路対応に出力するオン・オフ制御手段（4
3）からのロウ信号によってオン状態となり、対応する
トランジスタ回路をオン状態とする制御手段（31〜3n）
とを備えることを特徴とする多重化電源装置An output of each DC power supply (1 to n) arranged in parallel is connected to an emitter of a corresponding transistor circuit (11 to 1n), and a collector of each transistor circuit is commonly connected to an output terminal. In the multiplexed power supply device, the polarity of the voltage between the emitter and the collector of each of the transistor circuits (11 to 1n) is monitored, and a high signal is output when the voltage is positive, and a low signal is output when the voltage is negative. Means (21 ~
2n), common logic means (41) for outputting a low signal when the outputs from the respective DC power supplies are all normal, and outputting a high signal when at least one of the DC power supplies is faulty; When a low signal from the common logic means (41) and an alternate signal from the common oscillator (42) are input, a high signal is output according to the combination. An on / off control means (43) for outputting a signal or a low signal corresponding to each transistor circuit and outputting a low signal when a high signal is output from the logic means (41); 2n) is turned on by a high signal and turned off by a low signal.
Control means (31-3n) which is turned on by the row signal from 3) and turns on the corresponding transistor circuit
Multiplexed power supply device characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225240A JP2767042B2 (en) | 1988-09-07 | 1988-09-07 | Multiplexed power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225240A JP2767042B2 (en) | 1988-09-07 | 1988-09-07 | Multiplexed power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272420A JPH0272420A (en) | 1990-03-12 |
| JP2767042B2 true JP2767042B2 (en) | 1998-06-18 |
Family
ID=16826193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225240A Expired - Fee Related JP2767042B2 (en) | 1988-09-07 | 1988-09-07 | Multiplexed power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2767042B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230242U (en) * | 1988-08-15 | 1990-02-26 |
-
1988
- 1988-09-07 JP JP63225240A patent/JP2767042B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0272420A (en) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100289846B1 (en) | Low power consumption voltage controller | |
| US6608403B2 (en) | Power supply system with AC redundant power sources and DC redundant power supplies | |
| US4609828A (en) | Single wire current share paralleling of power supplies | |
| JPH0799792A (en) | Half-bridge turn-off slewing-rate controller using single capacitor | |
| JP4463369B2 (en) | DC-DC converter control circuit and DC-DC converter | |
| JP3459692B2 (en) | Power supply | |
| JPH11265224A (en) | Variable output power source device | |
| JP2767042B2 (en) | Multiplexed power supply | |
| JP2000358370A (en) | Multi-output stabilized dc power supply | |
| JP2008158612A (en) | Power unit and power system | |
| JP3582230B2 (en) | Control system | |
| JP3448873B2 (en) | Reset circuit | |
| JPH0619313Y2 (en) | Power supply for parallel connection and power supply using the same | |
| JPS63175906A (en) | Multichip hybrid ic with power source monitoring circuit | |
| JP2006279363A (en) | Multiplex circuit | |
| JPH0568197B2 (en) | ||
| JPH10285802A (en) | Power device | |
| JPH06141535A (en) | Dc-dc converter | |
| JP2564637Y2 (en) | Protection circuit for load drive circuit | |
| JP2855759B2 (en) | Parallel operation power supply control circuit | |
| JPH03134575A (en) | Abnormality detection apparatus of load drive circuit | |
| JP3395883B2 (en) | Operation control device for air conditioner | |
| JP2910207B2 (en) | Power supply | |
| JPS6111778Y2 (en) | ||
| JPH02250631A (en) | Current balance control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |