JP2765622B2 - 選択シリコンエピタキシャル膜の成長方法 - Google Patents
選択シリコンエピタキシャル膜の成長方法Info
- Publication number
- JP2765622B2 JP2765622B2 JP7214738A JP21473895A JP2765622B2 JP 2765622 B2 JP2765622 B2 JP 2765622B2 JP 7214738 A JP7214738 A JP 7214738A JP 21473895 A JP21473895 A JP 21473895A JP 2765622 B2 JP2765622 B2 JP 2765622B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial film
- silicon epitaxial
- selective silicon
- growing
- filament
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 94
- 229910052710 silicon Inorganic materials 0.000 title claims description 94
- 239000010703 silicon Substances 0.000 title claims description 94
- 238000000034 method Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 51
- 239000007789 gas Substances 0.000 claims description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 33
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 20
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 claims description 17
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 11
- 229910000077 silane Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、シランあるいはジ
シラン等のシラン系ガスを原料として用いる選択シリコ
ンエピタキシャル膜の成長方法に関し、特に、選択シリ
コンエピタキシャル膜側壁部の形状を制御する方法に関
する。
シラン等のシラン系ガスを原料として用いる選択シリコ
ンエピタキシャル膜の成長方法に関し、特に、選択シリ
コンエピタキシャル膜側壁部の形状を制御する方法に関
する。
【0002】
【従来の技術】まず、この種の成長方法に用いられる装
置について概説する。
置について概説する。
【0003】図9はシランあるいはジシラン等のシラン
系ガスを原料として、シリコン基板上に選択シリコンエ
ピタキシャル膜を成長する際に用いられる装置の一例で
ある。
系ガスを原料として、シリコン基板上に選択シリコンエ
ピタキシャル膜を成長する際に用いられる装置の一例で
ある。
【0004】一般に、この種の選択シリコンエピタキシ
ャル成長装置は、成長室2、基板加熱ヒータ4が配置さ
れたヒータ室3、シリコン基板1を支持するためのサセ
プター5、及び成長室2とヒータ室3とを差動排気する
ためのターボ分子ポンプ6を備えており、図示のよう
に、成長室2及びヒータ室3はシリコン基板1によって
分割された状態にある。
ャル成長装置は、成長室2、基板加熱ヒータ4が配置さ
れたヒータ室3、シリコン基板1を支持するためのサセ
プター5、及び成長室2とヒータ室3とを差動排気する
ためのターボ分子ポンプ6を備えており、図示のよう
に、成長室2及びヒータ室3はシリコン基板1によって
分割された状態にある。
【0005】この装置では、基板加熱ヒータ4によって
シリコン基板1のみが加熱され、ステンレス製の成長室
2は加熱されない。従って、ガスノズル9より成長室2
内部へ導入されたシラン系原料ガス(例えば、シラン、
ジシラン、ジボランガス)は気相中では分解せず、シリ
コン基板1のシリコン上で熱解離および吸着し、余分な
水素原子を放出してシリコンを析出することになる。
シリコン基板1のみが加熱され、ステンレス製の成長室
2は加熱されない。従って、ガスノズル9より成長室2
内部へ導入されたシラン系原料ガス(例えば、シラン、
ジシラン、ジボランガス)は気相中では分解せず、シリ
コン基板1のシリコン上で熱解離および吸着し、余分な
水素原子を放出してシリコンを析出することになる。
【0006】一方、原料ガスは気相中で化学的に活性な
中間生成物を作らずにそのままシリコン基板1上に到達
するので酸化膜等の絶縁膜上には吸着が起こりにくくま
た吸着してもすぐ脱離するのでシリコンは成長しづらく
なる。その結果、基板温度、原料ガス流量で決定される
酸化膜上にシリコン形成が開始されるまでの潜伏時間に
おいてはシリコン上にのみにシリコンが選択成長する。
中間生成物を作らずにそのままシリコン基板1上に到達
するので酸化膜等の絶縁膜上には吸着が起こりにくくま
た吸着してもすぐ脱離するのでシリコンは成長しづらく
なる。その結果、基板温度、原料ガス流量で決定される
酸化膜上にシリコン形成が開始されるまでの潜伏時間に
おいてはシリコン上にのみにシリコンが選択成長する。
【0007】この際、例えば、特開平4−74415号
公報に記載されているように、基板温度を低く、原料ガ
ス流量を多くした成長条件では、選択成長したシリコン
エピタキシャル膜側壁部(絶縁膜との接触部)はファセ
ットを形成しにくくなる。一方、基板温度を高く、原料
ガス流量を少なくした成長条件ではファセットを形成し
やすくなる。
公報に記載されているように、基板温度を低く、原料ガ
ス流量を多くした成長条件では、選択成長したシリコン
エピタキシャル膜側壁部(絶縁膜との接触部)はファセ
ットを形成しにくくなる。一方、基板温度を高く、原料
ガス流量を少なくした成長条件ではファセットを形成し
やすくなる。
【0008】このファセットはJounal of C
rystal Growth 136(1994)p.
349−354に記載されているように、シリコン結晶
の面方位により表面自由エネルギーが異なり、例えば、
(100)シリコン基板上では、シリコン成長初期に
(100)面のみでなく、表面自由エネルギーの小さい
(111)あるいは(311)面が形成される。そし
て、この形状(状態)を保持したまま成長が進行する結
果、ファセットが形成されることになる。このように、
表面自由エネルギーの小さい面が形成されるのは結晶シ
リコンの析出に伴う自由エネルギー増加を最小に抑制し
ようとする理由による。
rystal Growth 136(1994)p.
349−354に記載されているように、シリコン結晶
の面方位により表面自由エネルギーが異なり、例えば、
(100)シリコン基板上では、シリコン成長初期に
(100)面のみでなく、表面自由エネルギーの小さい
(111)あるいは(311)面が形成される。そし
て、この形状(状態)を保持したまま成長が進行する結
果、ファセットが形成されることになる。このように、
表面自由エネルギーの小さい面が形成されるのは結晶シ
リコンの析出に伴う自由エネルギー増加を最小に抑制し
ようとする理由による。
【0009】この際、基板温度を低く、原料ガス、例え
ば、ジシラン流量を多くすることにより、ファセットが
形成されにくくなるのは、以下の理由による。
ば、ジシラン流量を多くすることにより、ファセットが
形成されにくくなるのは、以下の理由による。
【0010】ジシランから解離した水素原子は基板温度
が低いほどシリコン表面に吸着しやすく、またジシラン
流量が多いほどその吸着量は多い。この吸着した水素原
子によりターミネートされたシリコン表面は表面自由エ
ネルギーが大幅に低下し、結果的に表面自由エネルギー
の面方位依存性は解消され、ファセット形成は起こりに
くくなる。
が低いほどシリコン表面に吸着しやすく、またジシラン
流量が多いほどその吸着量は多い。この吸着した水素原
子によりターミネートされたシリコン表面は表面自由エ
ネルギーが大幅に低下し、結果的に表面自由エネルギー
の面方位依存性は解消され、ファセット形成は起こりに
くくなる。
【0011】逆に、基板温度を高く、原料ガス、例え
ば、ジシラン流量を少なくすることにより、ファセット
が形成されやすくなるのは、水素原子は基板温度が高い
ほどシリコン表面に吸着しにくく、また、ジシラン流量
が少ないほど水素原子の吸着量は少ないため、水素原子
による表面自由エネルギーのシリコン結晶面方位依存性
低減効果が抑制されるためである。
ば、ジシラン流量を少なくすることにより、ファセット
が形成されやすくなるのは、水素原子は基板温度が高い
ほどシリコン表面に吸着しにくく、また、ジシラン流量
が少ないほど水素原子の吸着量は少ないため、水素原子
による表面自由エネルギーのシリコン結晶面方位依存性
低減効果が抑制されるためである。
【0012】選択シリコンエピタキシャル膜の重要なア
プリケーションの一つとして、0.1μmルールレベル
の微細なMOSトランジスタにおけるソース/ドレイン
部のせり上げ構造への適用がある。
プリケーションの一つとして、0.1μmルールレベル
の微細なMOSトランジスタにおけるソース/ドレイン
部のせり上げ構造への適用がある。
【0013】このMOSトランジスタでは、シリコン基
板に素子分離酸化膜及びゲートを形成した後、短チャネ
ル効果の抑制を目的としてPN接合深さの浅いソース/
ドレインを形成するために、ソース/ドレインとなるべ
きシリコン上にのみ、選択的にシリコンエピタキシャル
膜を成長する。その後、ソース/ドレイン形成のための
イオン注入を行う。この際、前述のようにエピタキシャ
ル膜の側壁部にファセットがあると、ファセットのある
所では膜厚が薄いため、結局、側壁部に近くなるほどイ
オン注入後のPN接合深さが深くなってしまう。その結
果、短チャネル効果の抑制効果がなくなってしまう。
板に素子分離酸化膜及びゲートを形成した後、短チャネ
ル効果の抑制を目的としてPN接合深さの浅いソース/
ドレインを形成するために、ソース/ドレインとなるべ
きシリコン上にのみ、選択的にシリコンエピタキシャル
膜を成長する。その後、ソース/ドレイン形成のための
イオン注入を行う。この際、前述のようにエピタキシャ
ル膜の側壁部にファセットがあると、ファセットのある
所では膜厚が薄いため、結局、側壁部に近くなるほどイ
オン注入後のPN接合深さが深くなってしまう。その結
果、短チャネル効果の抑制効果がなくなってしまう。
【0014】上述の理由から側壁部にファセットが形成
されない選択シリコンエピタキシャル膜の成長方法が要
求される。前述の特開平4−74415号公報において
は、成長条件の違いによりファセット形成の有無が左右
されることに注目して、ファセットが形成されない選択
シリコンエピタキシャル膜の成長方法として、基板温度
を低く、原料ガス流量を多くした成長条件による選択シ
リコンエピタキシャル成長法を提供している。
されない選択シリコンエピタキシャル膜の成長方法が要
求される。前述の特開平4−74415号公報において
は、成長条件の違いによりファセット形成の有無が左右
されることに注目して、ファセットが形成されない選択
シリコンエピタキシャル膜の成長方法として、基板温度
を低く、原料ガス流量を多くした成長条件による選択シ
リコンエピタキシャル成長法を提供している。
【0015】図6は、ジシランを原料ガスとして、酸化
膜を部分的に開孔したシリコン基板上への選択成長が可
能な限界エピタキシャル膜厚を示しているが、図6から
基板温度を低く、さらに原料ガス流量を多くした成長条
件では、酸化膜等の絶縁膜上に、シリコンが析出しない
選択成長条件で成長できるシリコンエピタキシャル膜厚
は薄いことがわかる。
膜を部分的に開孔したシリコン基板上への選択成長が可
能な限界エピタキシャル膜厚を示しているが、図6から
基板温度を低く、さらに原料ガス流量を多くした成長条
件では、酸化膜等の絶縁膜上に、シリコンが析出しない
選択成長条件で成長できるシリコンエピタキシャル膜厚
は薄いことがわかる。
【0016】上述したような微細MOSトランジスタの
ソース/ドレイン部のせり上げ構造に選択シリコンエピ
タキシャル膜を適用しようとすると、1000オングス
トローム程度の膜厚が要求されることを考慮すると、こ
のような場合には、特開平4−74415号公報に記載
された方法は適用できないことになり、1000オング
ストローム程度の選択シリコンエピタキシャル膜を形成
する際には、成長条件を基板温度650℃以上、ジシラ
ン流量4sccm以下として成長が行われることにな
る。
ソース/ドレイン部のせり上げ構造に選択シリコンエピ
タキシャル膜を適用しようとすると、1000オングス
トローム程度の膜厚が要求されることを考慮すると、こ
のような場合には、特開平4−74415号公報に記載
された方法は適用できないことになり、1000オング
ストローム程度の選択シリコンエピタキシャル膜を形成
する際には、成長条件を基板温度650℃以上、ジシラ
ン流量4sccm以下として成長が行われることにな
る。
【0017】
【発明が解決しようとする課題】上述のように、微細M
OSトランジスタのソース/ドレイン部のせり上げ構造
に選択シリコンエピタキシャル膜を適用しようとする
と、1000オングストローム程度の膜厚が要求される
が、そのためには、特開平4−74415号公報に記載
の方法が適用できず、成長条件は基板温度650℃以
上、ジシラン流量4sccm以下とされることになる。
しかしながら、この成長条件では前述したように選択シ
リコンエピタキシャル膜側壁部にファセットが形成され
てしまうという問題点がある。
OSトランジスタのソース/ドレイン部のせり上げ構造
に選択シリコンエピタキシャル膜を適用しようとする
と、1000オングストローム程度の膜厚が要求される
が、そのためには、特開平4−74415号公報に記載
の方法が適用できず、成長条件は基板温度650℃以
上、ジシラン流量4sccm以下とされることになる。
しかしながら、この成長条件では前述したように選択シ
リコンエピタキシャル膜側壁部にファセットが形成され
てしまうという問題点がある。
【0018】本発明の目的は選択シリコンエピタキシャ
ル膜側壁部にファセットが形成されることなく1000
オングストローム程度の膜厚を有する選択シリコンエピ
タキシャル膜を成長させることのできる選択シリコンエ
ピタキシャル膜の成長方法を提供することにある。
ル膜側壁部にファセットが形成されることなく1000
オングストローム程度の膜厚を有する選択シリコンエピ
タキシャル膜を成長させることのできる選択シリコンエ
ピタキシャル膜の成長方法を提供することにある。
【0019】
【課題を解決するための手段】本発明の選択シリコンエ
ピタキシャル膜の成長方法は、シランあるいはジシラン
等のシラン系ガスを原料ガスとした選択シリコンエピタ
キシャル膜の成長時に、基板温度が高くかつ前記原料ガ
ス流量が小さい成長条件において、前記原料ガスと同時
に原子状水素を導入することによって、選択シリコンエ
ピタキシャル膜側壁部の形状を制御することを特徴とし
ている。
ピタキシャル膜の成長方法は、シランあるいはジシラン
等のシラン系ガスを原料ガスとした選択シリコンエピタ
キシャル膜の成長時に、基板温度が高くかつ前記原料ガ
ス流量が小さい成長条件において、前記原料ガスと同時
に原子状水素を導入することによって、選択シリコンエ
ピタキシャル膜側壁部の形状を制御することを特徴とし
ている。
【0020】上記の原子状水素を生成する際には、高温
に加熱されたフィラメントにより水素ガスを分解するこ
とにより原子状水素を生成する。さらに、高温に加熱さ
れたフィラメントとその近傍に配置された電極との間に
フィラメント側が負で、電極側が正になるように電位差
を与えることによってフィラメント側から電極側へ熱電
子を引き出し、熱電子及び高温に加熱されたフィラメン
トにより水素ガスを分解して原子状水素を生成するよう
にしてもよい。
に加熱されたフィラメントにより水素ガスを分解するこ
とにより原子状水素を生成する。さらに、高温に加熱さ
れたフィラメントとその近傍に配置された電極との間に
フィラメント側が負で、電極側が正になるように電位差
を与えることによってフィラメント側から電極側へ熱電
子を引き出し、熱電子及び高温に加熱されたフィラメン
トにより水素ガスを分解して原子状水素を生成するよう
にしてもよい。
【0021】前記原子状水素は、シリコン表面に吸着
し、シリコンの表面自由エネルギーを大幅に低下させる
ために前記シリコン表面自由エネルギーの結晶面方位依
存性低減効果がある。従って、前記基板温度が高く、か
つ前記原料ガス流量が小さい成長条件において、前記原
子状水素を前記原料ガスと同時に流すことは、前記選択
シリコンエピタキシャル膜の側壁部(絶縁膜との接触
部)におけるファセット形成を抑制する。
し、シリコンの表面自由エネルギーを大幅に低下させる
ために前記シリコン表面自由エネルギーの結晶面方位依
存性低減効果がある。従って、前記基板温度が高く、か
つ前記原料ガス流量が小さい成長条件において、前記原
子状水素を前記原料ガスと同時に流すことは、前記選択
シリコンエピタキシャル膜の側壁部(絶縁膜との接触
部)におけるファセット形成を抑制する。
【0022】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【0023】図1は本発明による選択シリコンエピタキ
シャル膜の成長方法の第1の実施例で用いられる選択シ
リコンエピタキシャル成長装置である。図示の装置で
は、図9に示す選択シリコンエピタキシャル成長装置と
同一の構成要素については同一の参照番号が付されてい
る。つまり、図示の選択シリコンエピタキシャル成長装
置は、成長室2、基板加熱ヒータ4が配置されたヒータ
室3、シリコン基板1を支持するためのサセプター5、
及び成長室2とヒータ室3とを差動排気するためのター
ボ分子ポンプ6を備えており、さらに、原子状水素を成
長室2内に導入するためのWフィラメント7、フィラメ
ント用電源8、及び水素ガス配管10を備えている。
シャル膜の成長方法の第1の実施例で用いられる選択シ
リコンエピタキシャル成長装置である。図示の装置で
は、図9に示す選択シリコンエピタキシャル成長装置と
同一の構成要素については同一の参照番号が付されてい
る。つまり、図示の選択シリコンエピタキシャル成長装
置は、成長室2、基板加熱ヒータ4が配置されたヒータ
室3、シリコン基板1を支持するためのサセプター5、
及び成長室2とヒータ室3とを差動排気するためのター
ボ分子ポンプ6を備えており、さらに、原子状水素を成
長室2内に導入するためのWフィラメント7、フィラメ
ント用電源8、及び水素ガス配管10を備えている。
【0024】水素ガスはフィラメント用電源8により高
温に加熱されたWフィラメント7を通過する際に、その
5%程度が原子状水素に解離する。基板温度が高く原料
ガス流量が少ない成長条件においても、原子状水素の導
入によって、基板温度が低く原料ガス流量が多い成長条
件のように、シリコン表面上の高い水素被覆率が可能と
なる。これによって、表面自由エネルギーの結晶面方位
依存性が低減されるため、エピタキシャル膜側壁部のフ
ァセット形成を抑制されることになる。
温に加熱されたWフィラメント7を通過する際に、その
5%程度が原子状水素に解離する。基板温度が高く原料
ガス流量が少ない成長条件においても、原子状水素の導
入によって、基板温度が低く原料ガス流量が多い成長条
件のように、シリコン表面上の高い水素被覆率が可能と
なる。これによって、表面自由エネルギーの結晶面方位
依存性が低減されるため、エピタキシャル膜側壁部のフ
ァセット形成を抑制されることになる。
【0025】以下、実際に酸化膜を部分的に開孔したシ
リコン基板上にジシランを原料ガスとして選択シリコン
エピタキシャル成長を行った例について説明する。
リコン基板上にジシランを原料ガスとして選択シリコン
エピタキシャル成長を行った例について説明する。
【0026】まず、(100)面を有する直径150m
mのシリコン基板を1000℃の温度でウエット酸化
し、表面に2000オングストロームの熱酸化膜を形成
した。次に、この基板をフォトリソグラフィー、約17
%のバッファードフッ酸を用いたウエットエッチングに
より開孔パターンを形成した。酸化膜の開孔パターン部
の割合は基板全面積の10%とした。
mのシリコン基板を1000℃の温度でウエット酸化
し、表面に2000オングストロームの熱酸化膜を形成
した。次に、この基板をフォトリソグラフィー、約17
%のバッファードフッ酸を用いたウエットエッチングに
より開孔パターンを形成した。酸化膜の開孔パターン部
の割合は基板全面積の10%とした。
【0027】次に、この基板をアンモニア/過酸化水素
/純水(組成比1:5:20)からなる薬液により、7
0℃で10分洗浄して基板表面の有機物、パーティクル
を除去した後、10分間純水で水洗した。続けて、0.
5%の希フッ酸に1分間浸すことにより、基板表面に形
成された自然酸化膜を除去した後、水洗を2分間行い、
最後に、リンサドライヤーにより乾燥した。そして、こ
の基板を図1に示す成長装置にセットした。このときの
成長室2における圧力は1×10-9torrであった。
/純水(組成比1:5:20)からなる薬液により、7
0℃で10分洗浄して基板表面の有機物、パーティクル
を除去した後、10分間純水で水洗した。続けて、0.
5%の希フッ酸に1分間浸すことにより、基板表面に形
成された自然酸化膜を除去した後、水洗を2分間行い、
最後に、リンサドライヤーにより乾燥した。そして、こ
の基板を図1に示す成長装置にセットした。このときの
成長室2における圧力は1×10-9torrであった。
【0028】この基板1を基板加熱ヒータ4により、7
00℃まで加熱し、基板温度が安定化するまで保持し
た。その後、ジシランガスを流量1sccmで成長室2
に導入するとともに、2000℃に加熱したWフィラメ
ント7を通して成長室2に水素ガスを0〜5sccm流
し、1000オングストロームの選択シリコンエピタキ
シャル膜を成長した。このときのジシランガス分圧は
2.5×10-5torr、水素ガス分圧は0〜1.2×
10-4torrであった。
00℃まで加熱し、基板温度が安定化するまで保持し
た。その後、ジシランガスを流量1sccmで成長室2
に導入するとともに、2000℃に加熱したWフィラメ
ント7を通して成長室2に水素ガスを0〜5sccm流
し、1000オングストロームの選択シリコンエピタキ
シャル膜を成長した。このときのジシランガス分圧は
2.5×10-5torr、水素ガス分圧は0〜1.2×
10-4torrであった。
【0029】図2〜5はそれぞれ水素ガス流量5、4、
1、0sccmの際における選択シリコンエピタキシャ
ル成長後の断面形状の模式図である。図5に示すよう
に、水素ガスを全く流さない場合、シリコンエピタキシ
ャル膜12と酸化膜11の接触部には大きなファセット
が形成されることがわかる。
1、0sccmの際における選択シリコンエピタキシャ
ル成長後の断面形状の模式図である。図5に示すよう
に、水素ガスを全く流さない場合、シリコンエピタキシ
ャル膜12と酸化膜11の接触部には大きなファセット
が形成されることがわかる。
【0030】このファセット部の横幅をW、高さをDと
すると、Wは2000オングストローム、Dは1000
オングストロームであった。
すると、Wは2000オングストローム、Dは1000
オングストロームであった。
【0031】図4に示すように、水素ガス流量を1sc
cmとした場合には、ファセットは水素ガスをまったく
流さない場合に比べ、縮小し、Wは1000オングスト
ローム、Dは500オングストロームであった。さらに
図3及び図2に示すように、水素ガス流量をそれぞれ4
及び5sccmとした場合には、ファセット形成は大幅
に抑制され、Wの値は共に200オングストローム、D
の値は共に100オングストロームであった。
cmとした場合には、ファセットは水素ガスをまったく
流さない場合に比べ、縮小し、Wは1000オングスト
ローム、Dは500オングストロームであった。さらに
図3及び図2に示すように、水素ガス流量をそれぞれ4
及び5sccmとした場合には、ファセット形成は大幅
に抑制され、Wの値は共に200オングストローム、D
の値は共に100オングストロームであった。
【0032】次に、図8にファセット長Wの水素ガス流
量依存性を示す。図8から明らかなように、水素ガス流
量を増加させることにより、大幅にファセット形成を抑
制できる。これは水素ガスがフィラメント用電源8によ
り高温に加熱されたWフィラメント7を通過する際に、
その一部が原子状水素に解離し、原子状水素は、基板温
度が高く、原料ガス流量が少ない成長条件においても、
基板温度が低く、原料ガス流量が多い成長条件時のよう
に、シリコン表面上の高い水素被覆率を可能とする。こ
のために、表面自由エネルギーの結晶面方位依存性が低
減され、エピタキシャル膜側壁部のファセット形成を抑
制されることになる。
量依存性を示す。図8から明らかなように、水素ガス流
量を増加させることにより、大幅にファセット形成を抑
制できる。これは水素ガスがフィラメント用電源8によ
り高温に加熱されたWフィラメント7を通過する際に、
その一部が原子状水素に解離し、原子状水素は、基板温
度が高く、原料ガス流量が少ない成長条件においても、
基板温度が低く、原料ガス流量が多い成長条件時のよう
に、シリコン表面上の高い水素被覆率を可能とする。こ
のために、表面自由エネルギーの結晶面方位依存性が低
減され、エピタキシャル膜側壁部のファセット形成を抑
制されることになる。
【0033】次に本発明の第2の実施例について説明す
る。
る。
【0034】図7は、本発明による選択シリコンエピタ
キシャル膜の成長方法の第2の実施例において用いられ
る水素ガス導入部を模式的に示す図である。水素ガス導
入部以外の構成は図1に示す装置と同様である。
キシャル膜の成長方法の第2の実施例において用いられ
る水素ガス導入部を模式的に示す図である。水素ガス導
入部以外の構成は図1に示す装置と同様である。
【0035】図7を参照して、この装置では、フィラメ
ント用電源8によって高温に加熱されたWフィラメント
7において発生した熱電子を引き出すための熱電子引き
出し用電極11が備えられている。
ント用電源8によって高温に加熱されたWフィラメント
7において発生した熱電子を引き出すための熱電子引き
出し用電極11が備えられている。
【0036】ここでは、Wフィラメント7が負、熱電子
引き出し用電極11が正になるように、電圧を印加し
た。以下に、この装置を用いて、実際に選択シリコンエ
ピタキシャル成長した例について説明する。
引き出し用電極11が正になるように、電圧を印加し
た。以下に、この装置を用いて、実際に選択シリコンエ
ピタキシャル成長した例について説明する。
【0037】シリコン基板及びその前処理は第1の実施
例と同一とした。そして、この基板を図7に示す水素ガ
ス導入部を有する成長装置にセットした。この基板1を
第1の実施例のときと同じように基板加熱ヒータ4によ
り700℃まで加熱し、基板温度が安定化するまで保持
した。その後、ジシランガスを成長室2に1sccm流
し、同時に、2000℃に加熱したWフィラメント7を
接地し、熱電子引き出し用電極11に1.5kVの電圧
を印加して、水素ガスを0〜5sccm流して、100
0オングストロームの選択シリコンエピタキシャル膜を
成長形成した。このときのジシランガス分圧は2.5×
10-5torr、水素ガス分圧は0〜1.2×10-4t
orrであった。
例と同一とした。そして、この基板を図7に示す水素ガ
ス導入部を有する成長装置にセットした。この基板1を
第1の実施例のときと同じように基板加熱ヒータ4によ
り700℃まで加熱し、基板温度が安定化するまで保持
した。その後、ジシランガスを成長室2に1sccm流
し、同時に、2000℃に加熱したWフィラメント7を
接地し、熱電子引き出し用電極11に1.5kVの電圧
を印加して、水素ガスを0〜5sccm流して、100
0オングストロームの選択シリコンエピタキシャル膜を
成長形成した。このときのジシランガス分圧は2.5×
10-5torr、水素ガス分圧は0〜1.2×10-4t
orrであった。
【0038】このようにして形成されたエピタキシャル
膜のファセット長Wの水素ガス流量依存性を図8に示
す。図8から容易にわかるように、この実施例において
は、第1の実施例に比べ、より少ない水素ガス流量でフ
ァセット長Wを200オングストローム程度まで減少さ
せることができた。これは、Wフィラメントを高温に加
熱しただけでなく、熱電子を電極11に引き出したこと
により、水素ガスがフィラメントの熱のみでなく、加速
された熱電子との衝突によっても原子状水素に分解し、
結果として、原子状水素の生成効率が上述の第1の実施
例、すなわちWフィラメントの熱のみで水素を分解した
場合に比べて、約2倍に上昇したためである。
膜のファセット長Wの水素ガス流量依存性を図8に示
す。図8から容易にわかるように、この実施例において
は、第1の実施例に比べ、より少ない水素ガス流量でフ
ァセット長Wを200オングストローム程度まで減少さ
せることができた。これは、Wフィラメントを高温に加
熱しただけでなく、熱電子を電極11に引き出したこと
により、水素ガスがフィラメントの熱のみでなく、加速
された熱電子との衝突によっても原子状水素に分解し、
結果として、原子状水素の生成効率が上述の第1の実施
例、すなわちWフィラメントの熱のみで水素を分解した
場合に比べて、約2倍に上昇したためである。
【0039】上述の実施例では、選択シリコンエピタキ
シャル膜のMOSトランジスタのソース/ドレインせり
上げ構造への適用を例として説明してきたが、もちろん
MOSトランジスタのチャネル部に選択シリコンエピタ
キシャル膜を適用する場合においても、本発明を適用す
ることができる。
シャル膜のMOSトランジスタのソース/ドレインせり
上げ構造への適用を例として説明してきたが、もちろん
MOSトランジスタのチャネル部に選択シリコンエピタ
キシャル膜を適用する場合においても、本発明を適用す
ることができる。
【0040】
【発明の効果】以上説明したように、本発明によれば、
シランあるいはジシラン等のシラン系ガスを原料とした
選択シリコンエピタキシャル膜の成長時に、選択成長可
能な膜厚をより厚くすることができる、基板温度が高
く、かつ原料ガス流量が小さい成長条件において、原料
ガスと同時に原子状水素を流すことにより、選択シリコ
ンエピタキシャル膜側壁部のファセット形成を制御する
ことができるという効果がある。そして、ファセット形
成を抑制することにより、0.1μmレベルの微細なM
OSトランジスタにおけるソース/ドレイン部のせり上
げ構造を形成することが可能となる。
シランあるいはジシラン等のシラン系ガスを原料とした
選択シリコンエピタキシャル膜の成長時に、選択成長可
能な膜厚をより厚くすることができる、基板温度が高
く、かつ原料ガス流量が小さい成長条件において、原料
ガスと同時に原子状水素を流すことにより、選択シリコ
ンエピタキシャル膜側壁部のファセット形成を制御する
ことができるという効果がある。そして、ファセット形
成を抑制することにより、0.1μmレベルの微細なM
OSトランジスタにおけるソース/ドレイン部のせり上
げ構造を形成することが可能となる。
【図1】本発明による選択シリコンエピタキシャル膜の
成長方法に用いられる成長装置の一実施例(第1の実施
例)を示す図である。
成長方法に用いられる成長装置の一実施例(第1の実施
例)を示す図である。
【図2】図1に示す装置において、水素ガス流量を5s
ccmとした際の選択シリコンエピタキシャル膜の模式
図である。
ccmとした際の選択シリコンエピタキシャル膜の模式
図である。
【図3】水素ガス流量を4sccmとした際の選択シリ
コンエピタキシャル膜の模式図である。
コンエピタキシャル膜の模式図である。
【図4】図1に示す装置において、水素ガス流量を1s
ccmとした際の選択シリコンエピタキシャル膜の模式
図である。
ccmとした際の選択シリコンエピタキシャル膜の模式
図である。
【図5】従来の選択シリコンエピタキシャル膜の成長方
法による選択シリコンエピタキシャル膜の模式図であ
る。
法による選択シリコンエピタキシャル膜の模式図であ
る。
【図6】従来の選択シリコンエピタキシャル膜の成長方
法を用いて成長した選択シリコンエピタキシャル膜の選
択成長可能な膜厚を示す図である。
法を用いて成長した選択シリコンエピタキシャル膜の選
択成長可能な膜厚を示す図である。
【図7】本発明による選択シリコンエピタキシャル膜の
成長方法に用いられる成長装置の他の実施例(第2の実
施例)に用いられる水素ガス導入部の模式図である。
成長方法に用いられる成長装置の他の実施例(第2の実
施例)に用いられる水素ガス導入部の模式図である。
【図8】本発明による選択シリコンエピタキシャル膜の
成長方法を用いて成長した選択シリコンエピタキシャル
膜のファセット長Wの水素ガス流量依存性を示す図であ
る。
成長方法を用いて成長した選択シリコンエピタキシャル
膜のファセット長Wの水素ガス流量依存性を示す図であ
る。
【図9】従来の選択シリコンエピタキシャル成長装置の
模式図である。
模式図である。
1 シリコン基板 2 成長室 3 ヒータ室 4 基板加熱ヒータ 5 サセプター 6 ターボ分子ポンプ 7 Wフィラメント 8 フィラメント用電源 9 ガスノズル 10 水素ガス配管 11 熱電子引き出し用電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/205 C30B 25/14 H01L 21/76 H01L 29/78
Claims (5)
- 【請求項1】 シラン系ガスを原料ガスとしてシリコン
基板上に選択シリコンエピタキシャル膜を成長する際に
用いられ、前記成長の際、前記原料ガスとともに原子状
水素を導入するようにしたことを特徴する選択シリコン
エピタキシャル膜の成長方法。 - 【請求項2】 請求項1に記載された選択シリコンエピ
タキシャル膜の成長方法において、前記原料ガスはジシ
ランであり、前記選択シリコンエピタキシャル膜の成長
条件は、前記シリコン基板の基板温度が650℃以上で
あり、かつ前記ジシランの流量が4sccm以下である
ことを特徴とする選択シリコンエピタキシャル膜の成長
方法。 - 【請求項3】 請求項1又は2に記載された選択シリコ
ンエピタキシャル膜の成長方法において、水素ガスを高
温に加熱されたフィラメントによって分解して前記原子
状水素を生成するようにしたことを特徴とする選択シリ
コンエピタキシャル膜の成長方法。 - 【請求項4】 請求項1又は2に記載された選択シリコ
ンエピタキシャル膜の成長方法において、高温に加熱さ
れたフィラメント及び熱電子によって水素ガスを分解し
て前記原子状水素を生成するようにしたことを特徴とす
る選択シリコンエピタキシャル膜の成長方法。 - 【請求項5】 請求項4に記載された選択シリコンエピ
タキシャル膜の成長方法において、前記フィラメントと
該フィラメントの近傍に配置された電極との間に前記フ
ィラメントが負で、前記電極が正とになるように電位差
を与えて、前記フィラメント側から前記電極側へ熱電子
を引き出し、該熱電子および前記フィラメントにより水
素ガスを分解して前記原子状水素を生成するようにした
ことを特徴とする選択シリコンエピタキシャル膜の成長
方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7214738A JP2765622B2 (ja) | 1995-08-23 | 1995-08-23 | 選択シリコンエピタキシャル膜の成長方法 |
US08/694,936 US5861059A (en) | 1995-08-23 | 1996-08-09 | Method for selective growth of silicon epitaxial film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7214738A JP2765622B2 (ja) | 1995-08-23 | 1995-08-23 | 選択シリコンエピタキシャル膜の成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0963964A JPH0963964A (ja) | 1997-03-07 |
JP2765622B2 true JP2765622B2 (ja) | 1998-06-18 |
Family
ID=16660785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7214738A Expired - Fee Related JP2765622B2 (ja) | 1995-08-23 | 1995-08-23 | 選択シリコンエピタキシャル膜の成長方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5861059A (ja) |
JP (1) | JP2765622B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2950272B2 (ja) * | 1997-01-24 | 1999-09-20 | 日本電気株式会社 | 半導体薄膜の製造方法 |
DE69941164D1 (de) | 1998-03-31 | 2009-09-03 | Samsung Electronics Co Ltd | Turboenkoder/dekoder und von der Servicequalität (QoS) abhängiges Rahmenverarbeitungsverfahren |
KR100480904B1 (ko) | 1998-12-24 | 2005-08-30 | 주식회사 하이닉스반도체 | 반응로및이를이용한단결정실리콘층형성방법 |
KR100301246B1 (ko) * | 1999-06-30 | 2001-11-01 | 박종섭 | 반도체 소자의 제조 방법 |
KR100398041B1 (ko) * | 2000-06-30 | 2003-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 에피 채널 형성 방법 |
JP2002057331A (ja) * | 2000-08-11 | 2002-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
DE60124674T2 (de) * | 2000-09-14 | 2007-09-13 | Japan As Represented By President Of Japan Advanced Institute Of Science And Technology | Heizelement für einen cvd-apparat |
US6887773B2 (en) * | 2002-06-19 | 2005-05-03 | Luxtera, Inc. | Methods of incorporating germanium within CMOS process |
JP4510707B2 (ja) * | 2004-09-08 | 2010-07-28 | 三星電子株式会社 | エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法 |
JP2007311376A (ja) * | 2006-05-16 | 2007-11-29 | Sony Corp | 半導体装置の製造方法 |
US20080029197A1 (en) * | 2006-07-04 | 2008-02-07 | Matsushita Electric Industrial Co., Ltd. | Surface treating apparatus using atomic hydrogen |
JP2008277777A (ja) * | 2007-04-02 | 2008-11-13 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
US20140034632A1 (en) * | 2012-08-01 | 2014-02-06 | Heng Pan | Apparatus and method for selective oxidation at lower temperature using remote plasma source |
TWI693656B (zh) * | 2019-04-25 | 2020-05-11 | 晨碩國際有限公司 | 離子佈植機用之供氣系統 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4361461A (en) * | 1981-03-13 | 1982-11-30 | Bell Telephone Laboratories, Incorporated | Hydrogen etching of semiconductors and oxides |
JPH01313395A (ja) * | 1988-06-09 | 1989-12-18 | Nec Corp | シリコンの気相成長方法 |
JP2638261B2 (ja) * | 1990-07-17 | 1997-08-06 | 日本電気株式会社 | シリコンの選択エピタキシヤル成長方法 |
-
1995
- 1995-08-23 JP JP7214738A patent/JP2765622B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-09 US US08/694,936 patent/US5861059A/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
電子情報通信学会技術研究報告 Vol.94 No.366 PP.57−62 (1994年) |
Also Published As
Publication number | Publication date |
---|---|
US5861059A (en) | 1999-01-19 |
JPH0963964A (ja) | 1997-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2765622B2 (ja) | 選択シリコンエピタキシャル膜の成長方法 | |
EP0757379B1 (en) | Method for manufacturing an oxide film on the surface of a semiconductor substrate | |
JP2701803B2 (ja) | 半導体装置の製造方法 | |
US5120394A (en) | Epitaxial growth process and growing apparatus | |
JP4279176B2 (ja) | シリコン窒化膜の形成方法 | |
JPH04246161A (ja) | 基板表面を酸化処理するための方法及び半導体の構造 | |
JPH09190979A (ja) | 選択シリコンエピタキシャル成長方法及び成長装置 | |
JPH05211127A (ja) | プラズマ強化化学気相成長法 | |
JPH1083988A (ja) | 薄膜作成方法及び薄膜作成装置並びに半導体−絶縁体接合構造を有する半導体デバイス | |
JPH08306646A (ja) | 半導体装置の製造方法 | |
KR101321424B1 (ko) | 반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치 | |
JPH07176627A (ja) | 半導体装置の製造方法 | |
Leach et al. | Thermal desorption effects in chemical vapor deposition of silicon nanoparticles | |
JPH10511507A (ja) | 選択的に堆積された半導体領域を有する半導体装置の製造 | |
JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
JP2663518B2 (ja) | シリコン基板の清浄化方法 | |
JP3294439B2 (ja) | 多結晶シリコン薄膜の形成方法 | |
JP3917282B2 (ja) | 半導体基板表面の絶縁膜の形成方法 | |
KR100329745B1 (ko) | 알루미나를 사용한 게이트 절연막 형성방법 | |
JPH097909A (ja) | 半導体装置の製造方法 | |
JPH08306642A (ja) | 半導体素子のポリシリコン層形成方法 | |
JPH08227994A (ja) | 半導体装置の製造方法 | |
JPH0869994A (ja) | 半導体装置の製造方法 | |
JPH1197439A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080403 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |