JP2760655B2 - 電荷転送装置の駆動回路 - Google Patents
電荷転送装置の駆動回路Info
- Publication number
- JP2760655B2 JP2760655B2 JP2315889A JP31588990A JP2760655B2 JP 2760655 B2 JP2760655 B2 JP 2760655B2 JP 2315889 A JP2315889 A JP 2315889A JP 31588990 A JP31588990 A JP 31588990A JP 2760655 B2 JP2760655 B2 JP 2760655B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- charge transfer
- transfer device
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、電荷転送装置の駆動回路に関し、特に、段
数の多い電荷転送装置を高周波動作させても良好な周波
数特性を有し、精度の高い遅延時間を持つ電荷転送装置
の駆動回路に関する。
数の多い電荷転送装置を高周波動作させても良好な周波
数特性を有し、精度の高い遅延時間を持つ電荷転送装置
の駆動回路に関する。
（従来の技術） 第５図に従来の電荷転送装置の駆動回路を示す。同図
は従来の電荷転送装置の駆動回路の回路図を示したもの
である。同図において、２は電荷転送素子（以下CCDと
略す）、３は出力信号処理回路、４は信号出力端子、５
はクロックバッファ、６はクロックロジック回路、８は
クロック入力端子である。
は従来の電荷転送装置の駆動回路の回路図を示したもの
である。同図において、２は電荷転送素子（以下CCDと
略す）、３は出力信号処理回路、４は信号出力端子、５
はクロックバッファ、６はクロックロジック回路、８は
クロック入力端子である。
この従来の電荷転送装置の駆動回路では、クロック入
力端子８よりCCD2を駆動するための基本クロック（例え
ば、4fsc＝14.3MHzSine波）を入力し、クロックロジッ
ク６を用いて、波形整形し、そして必要なタイミングを
生成して、これをクロックバッファ回路５に入力し、ク
ロックバッファ回路５から供給されるクロックを用いて
CCD2の電荷転送を行なうものである。また一方、信号入
力手段により入力された信号がCCD2の入力部で電荷信号
に変換され、CCD2の出力部まで転送され、電気信号に変
換され、信号処理回路３により処理されて出力端子４に
出力される。
力端子８よりCCD2を駆動するための基本クロック（例え
ば、4fsc＝14.3MHzSine波）を入力し、クロックロジッ
ク６を用いて、波形整形し、そして必要なタイミングを
生成して、これをクロックバッファ回路５に入力し、ク
ロックバッファ回路５から供給されるクロックを用いて
CCD2の電荷転送を行なうものである。また一方、信号入
力手段により入力された信号がCCD2の入力部で電荷信号
に変換され、CCD2の出力部まで転送され、電気信号に変
換され、信号処理回路３により処理されて出力端子４に
出力される。
従来、クロック周波数4fsc＝14.3MHzでNTSC方式で1H
（１水平走査期間＝63.5μsec）を遅延させるためのCCD
の段数は約910段程度である。ところがPAL方式の2H遅延
を実現しようとすると、クロック周波数4fsc＝17.7MHz
の時CCDの段数は約2270段程度となる。更に広帯域化を
狙い長い遅延線を実現しようとすると、CCDの段数は更
に増加することになる。
（１水平走査期間＝63.5μsec）を遅延させるためのCCD
の段数は約910段程度である。ところがPAL方式の2H遅延
を実現しようとすると、クロック周波数4fsc＝17.7MHz
の時CCDの段数は約2270段程度となる。更に広帯域化を
狙い長い遅延線を実現しようとすると、CCDの段数は更
に増加することになる。
こうした条件下では、クロックバッファ５の負荷容量
は増加し、その前後のクロックロジック回路６も増加す
る。従って所望の周波数特性を得ようとして、バッファ
のサイズ（MOSBufferの場合はチャネル幅）を増やして
も速度飽和状態に陥り、良好な特性が実現できない。
は増加し、その前後のクロックロジック回路６も増加す
る。従って所望の周波数特性を得ようとして、バッファ
のサイズ（MOSBufferの場合はチャネル幅）を増やして
も速度飽和状態に陥り、良好な特性が実現できない。
（発明が解決しようとする課題） 以上の様に、従来の電荷転送装置の駆動回路では、段
数の多い電荷転送装置を高周波で動作させ、良好な周波
数特性を実現しようとした場合、電荷転送装置の駆動回
路に対する負荷容量が増大し、駆動回路が速度飽和状態
となり駆動能力が飽和する領域となる。その結果として
良好な特性が実現できないという欠点があった。
数の多い電荷転送装置を高周波で動作させ、良好な周波
数特性を実現しようとした場合、電荷転送装置の駆動回
路に対する負荷容量が増大し、駆動回路が速度飽和状態
となり駆動能力が飽和する領域となる。その結果として
良好な特性が実現できないという欠点があった。
本発明は、上記問題点を解決するもので、その目的
は、多段の電荷転送装置を高周波で動作させても良好な
周波数特性を実現し、且つより精度の高い遅延時間を得
ることのできる電荷転送装置の駆動回路を提供すること
である。
は、多段の電荷転送装置を高周波で動作させても良好な
周波数特性を実現し、且つより精度の高い遅延時間を得
ることのできる電荷転送装置の駆動回路を提供すること
である。
［発明の構成］ （課題を解決するための手段） 前記課題を解決するために、本発明の第１の特徴は、
第１図に示す如く、信号入力する手段を備える電荷転送
素子２と、前記電荷転送素子２より出力される信号を処
理する信号処理回路３と、前記信号処理回路３の出力を
外部に出力する信号出力端子４とを備える電荷転送装置
を駆動する駆動回路において、前記電荷転送素子２にク
ロックを供給して駆動する複数のクロックバッファ５−
１〜５−ｎと、クロックのタイミングを制御して前記ク
ロックバッファ５−１〜５−ｎに出力する複数の第１ク
ロックロジック回路６−１〜６−ｎと、タイミングを制
御して前記第１クロックロジック回路６−１〜６−ｎに
出力する第２クロックロジック回路７と、前記第２クロ
ックロジック回路７に基本クロックを供給するクロック
入力端子８とを具備することである。
第１図に示す如く、信号入力する手段を備える電荷転送
素子２と、前記電荷転送素子２より出力される信号を処
理する信号処理回路３と、前記信号処理回路３の出力を
外部に出力する信号出力端子４とを備える電荷転送装置
を駆動する駆動回路において、前記電荷転送素子２にク
ロックを供給して駆動する複数のクロックバッファ５−
１〜５−ｎと、クロックのタイミングを制御して前記ク
ロックバッファ５−１〜５−ｎに出力する複数の第１ク
ロックロジック回路６−１〜６−ｎと、タイミングを制
御して前記第１クロックロジック回路６−１〜６−ｎに
出力する第２クロックロジック回路７と、前記第２クロ
ックロジック回路７に基本クロックを供給するクロック
入力端子８とを具備することである。
また、本発明の第２の特徴は、第２図に示す如く、請
求項１に記載の電荷転送装置の駆動回路において、前記
電荷転送素子２を駆動する複数のクロックの内、初段と
最終段に供給されるクロックが同一のクロックバッファ
から出力されるクロックであることである。
求項１に記載の電荷転送装置の駆動回路において、前記
電荷転送素子２を駆動する複数のクロックの内、初段と
最終段に供給されるクロックが同一のクロックバッファ
から出力されるクロックであることである。
また、本発明の第３の特徴は、第３図に示す如く、信
号入力する手段を備える電荷転送素子２と、前記電荷転
送素子２より出力される信号を処理する信号処理回路３
と、前記信号処理回路３の出力を外部に出力する信号出
力端子４とを備える電荷転送装置を駆動する駆動回路に
おいて、前記電荷転送素子２にクロックを供給して駆動
する複数のクロックバッファ５−１〜５−ｎと、クロッ
クのタイミングを制御して前記クロックバッファ５−１
〜５−ｎに出力する複数の第１クロックロジック回路６
−１〜６−ｎと、前記各々のクロックロジック回路６−
１〜６−ｎに基本クロックを供給するクロック入力端子
８とを具備することである。
号入力する手段を備える電荷転送素子２と、前記電荷転
送素子２より出力される信号を処理する信号処理回路３
と、前記信号処理回路３の出力を外部に出力する信号出
力端子４とを備える電荷転送装置を駆動する駆動回路に
おいて、前記電荷転送素子２にクロックを供給して駆動
する複数のクロックバッファ５−１〜５−ｎと、クロッ
クのタイミングを制御して前記クロックバッファ５−１
〜５−ｎに出力する複数の第１クロックロジック回路６
−１〜６−ｎと、前記各々のクロックロジック回路６−
１〜６−ｎに基本クロックを供給するクロック入力端子
８とを具備することである。
更に、本発明の第４の特徴は、第４図に示す如く、請
求項３に記載の電荷転送装置の駆動回路において、前記
電荷転送素子２を駆動する複数のクロックの内、初段と
最終段に供給されるクロックが同一のクロックバッファ
から出力されるクロックであることである。
求項３に記載の電荷転送装置の駆動回路において、前記
電荷転送素子２を駆動する複数のクロックの内、初段と
最終段に供給されるクロックが同一のクロックバッファ
から出力されるクロックであることである。
（作用） 本発明の電荷転送装置の駆動回路は、クロック入力端
子８より電荷転送素子２を駆動するための基本クロック
を第２クロックロジック回路７に入力し、この出力をｎ
個の第１クロックロジック６−１〜６−ｎを用いて、波
形整形し、そして必要なタイミングを生成して、これを
ｎ個のクロックバッファ回路５−１〜５−ｎに入力し、
これを用いて電荷転送素子２の電荷転送を行なう。また
一方、信号入力手段により入力された信号が電荷転送素
子２の入力部で電荷信号に変換され、電荷転送素子２の
出力部まで転送され、電気信号変換され、信号処理回路
３により処理されて出力端子４に出力される。
子８より電荷転送素子２を駆動するための基本クロック
を第２クロックロジック回路７に入力し、この出力をｎ
個の第１クロックロジック６−１〜６−ｎを用いて、波
形整形し、そして必要なタイミングを生成して、これを
ｎ個のクロックバッファ回路５−１〜５−ｎに入力し、
これを用いて電荷転送素子２の電荷転送を行なう。また
一方、信号入力手段により入力された信号が電荷転送素
子２の入力部で電荷信号に変換され、電荷転送素子２の
出力部まで転送され、電気信号変換され、信号処理回路
３により処理されて出力端子４に出力される。
（実施例） 以下、本発明に係る実施例を図面に基づて説明する。
第１図に本発明の第１の実施例を示す。同図は本発明
の第１の実施例に係る電荷転送装置の駆動回路の回路図
を示したものである。第１図において、第５図（従来
例）と重複する部分には同一の符号を附して説明を省略
する。尚、本実施例は、同図に示すように、従来例にお
けるクロックバッファ５をｎ個の並列のクロックバッフ
ァ５−１〜５−ｎとし、クロックロジック回路６をｎ個
の並列の第１クロックロジック回路６−１〜６−ｎと第
２クロックロジック回路７の２段構成として構成されて
いる。
の第１の実施例に係る電荷転送装置の駆動回路の回路図
を示したものである。第１図において、第５図（従来
例）と重複する部分には同一の符号を附して説明を省略
する。尚、本実施例は、同図に示すように、従来例にお
けるクロックバッファ５をｎ個の並列のクロックバッフ
ァ５−１〜５−ｎとし、クロックロジック回路６をｎ個
の並列の第１クロックロジック回路６−１〜６−ｎと第
２クロックロジック回路７の２段構成として構成されて
いる。
本実施例の電荷転送装置の駆動回路は、クロック入力
端子８よりCCD2を駆動するための基本クロックを第２ク
ロックロジック回路７に入力し、この出力をｎ個の第１
クロックロジック６−１〜６−ｎを用いて、波形整形
し、そして必要なタイミングを生成して、これをｎ個の
クロックバッファ回路５−１〜５−ｎに入力し、ｎ個の
クロックバッファ回路５−１〜５−ｎから供給されるク
ロックを用いてCCD2の電荷転送を行なうものである。ま
た一方、信号入力手段により入力された信号がCCD2の入
力部で電荷信号に変換され、CCD2の出力部まで転送さ
れ、電気信号に変換され、信号処理回路３により処理さ
れて出力端子４に出力される。
端子８よりCCD2を駆動するための基本クロックを第２ク
ロックロジック回路７に入力し、この出力をｎ個の第１
クロックロジック６−１〜６−ｎを用いて、波形整形
し、そして必要なタイミングを生成して、これをｎ個の
クロックバッファ回路５−１〜５−ｎに入力し、ｎ個の
クロックバッファ回路５−１〜５−ｎから供給されるク
ロックを用いてCCD2の電荷転送を行なうものである。ま
た一方、信号入力手段により入力された信号がCCD2の入
力部で電荷信号に変換され、CCD2の出力部まで転送さ
れ、電気信号に変換され、信号処理回路３により処理さ
れて出力端子４に出力される。
第２図に本発明の第２の実施例を示す。同図は本発明
の第２の実施例に係る電荷転送装置の駆動回路の回路図
を示したものである。
の第２の実施例に係る電荷転送装置の駆動回路の回路図
を示したものである。
本実施例の電荷転送装置の駆動回路は、第１の実施例
と対比して、CCD2を駆動するｎ個のクロックパルスの
内、CCD2の初段と最終段が同一のクロックバッファ５−
１の出力によって駆動されているものである。本実施例
によれば、仮に、クロックパルスの立ち上がり、立ち下
がり時間が大きくなったとしても、CCD2での遅延時間を
一定に保つことが可能である。
と対比して、CCD2を駆動するｎ個のクロックパルスの
内、CCD2の初段と最終段が同一のクロックバッファ５−
１の出力によって駆動されているものである。本実施例
によれば、仮に、クロックパルスの立ち上がり、立ち下
がり時間が大きくなったとしても、CCD2での遅延時間を
一定に保つことが可能である。
次に、第３図に本発明の第３の実施例を示す。同図は
本発明の第３の実施例に係る電荷転送装置の駆動回路の
回路図を示したものである。
本発明の第３の実施例に係る電荷転送装置の駆動回路の
回路図を示したものである。
本実施例の電荷転送装置の駆動回路では、第１の実施
例と対比して、CCD2を駆動するための基本クロックが、
直接ｎ個の第１クロックロジック回路６−１〜６−ｎに
入力されている。この場合、第１クロックロジック回路
６−１〜６−ｎのみで、ｎ個のクロックバッファ回路５
−１〜５−ｎを十分ドライブできることが必要となる。
例と対比して、CCD2を駆動するための基本クロックが、
直接ｎ個の第１クロックロジック回路６−１〜６−ｎに
入力されている。この場合、第１クロックロジック回路
６−１〜６−ｎのみで、ｎ個のクロックバッファ回路５
−１〜５−ｎを十分ドライブできることが必要となる。
次に、第４図に本発明の第４の実施例を示す。同図は
本発明の第４の実施例に係る電荷転送装置の駆動回路の
回路図を示したものである。
本発明の第４の実施例に係る電荷転送装置の駆動回路の
回路図を示したものである。
本実施例の電荷転送装置の駆動回路では、第２の実施
例と対比して、CCD2を駆動するための基本クロックが、
直接ｎ個の第１クロックロジック回路６−１〜６−ｎに
入力されている。この場合、第１クロックロジック回路
６−１〜６−ｎのみで、ｎ個のクロックバッファ回路５
−１〜５−ｎを十分ドライブできることが必要となる。
例と対比して、CCD2を駆動するための基本クロックが、
直接ｎ個の第１クロックロジック回路６−１〜６−ｎに
入力されている。この場合、第１クロックロジック回路
６−１〜６−ｎのみで、ｎ個のクロックバッファ回路５
−１〜５−ｎを十分ドライブできることが必要となる。
尚、本発明の信号入力手段は、電気信号を電荷に変換
するやり方でも、光信号を電荷に変換するやり方でもよ
く、どちらかに限定されるものではない。また、電荷転
送方式は、単相、２相、３相、４相等様々なものが対象
となる。
するやり方でも、光信号を電荷に変換するやり方でもよ
く、どちらかに限定されるものではない。また、電荷転
送方式は、単相、２相、３相、４相等様々なものが対象
となる。
［発明の効果］ 以上の様に本発明によれば、必要に応じて電荷転送装
置を駆動するクロックバッファを分割し、更にこのバッ
ファを駆動するクロックロジック回路も分割して、速度
飽和状態に陥るのを避けることとしたので、多段の電荷
転送装置を高周波で動作させても良好な周波数特性を有
する電荷転送装置の駆動回路を実現することができる。
置を駆動するクロックバッファを分割し、更にこのバッ
ファを駆動するクロックロジック回路も分割して、速度
飽和状態に陥るのを避けることとしたので、多段の電荷
転送装置を高周波で動作させても良好な周波数特性を有
する電荷転送装置の駆動回路を実現することができる。
また、電荷転送装置の初段と最終段を同一のクロック
バッファの出力で駆動することにより、クロックの遅延
時間のバラツキ要素を排除することとしたので、電荷転
送装置での遅延時間を一定に保つことができ、精度の高
い遅延を有する電荷転送装置の駆動回路を実現すること
ができる。
バッファの出力で駆動することにより、クロックの遅延
時間のバラツキ要素を排除することとしたので、電荷転
送装置での遅延時間を一定に保つことができ、精度の高
い遅延を有する電荷転送装置の駆動回路を実現すること
ができる。
第１図は本発明の第１の実施例に係る電荷転送装置の駆
動回路の回路図、 第２図は本発明の第２の実施例に係る電荷転送装置の駆
動回路の回路図、 第３図は本発明の第３の実施例に係る電荷転送装置の駆
動回路の回路図、 第４図は本発明の第４の実施例に係る電荷転送装置の駆
動回路の回路図、 第５図は従来の電荷転送装置の駆動回路の回路図であ
る。 ２……電荷転送装置 ３……出力信号処理回路 ４……信号出力端子 ５、５−１〜５−ｎ……クロックバッファ ６……クロックロジック回路 ６−１〜６−ｎ……第１クロックロジック回路 ７……第２クロックロジック回路 ８……クロック入力端子
動回路の回路図、 第２図は本発明の第２の実施例に係る電荷転送装置の駆
動回路の回路図、 第３図は本発明の第３の実施例に係る電荷転送装置の駆
動回路の回路図、 第４図は本発明の第４の実施例に係る電荷転送装置の駆
動回路の回路図、 第５図は従来の電荷転送装置の駆動回路の回路図であ
る。 ２……電荷転送装置 ３……出力信号処理回路 ４……信号出力端子 ５、５−１〜５−ｎ……クロックバッファ ６……クロックロジック回路 ６−１〜６−ｎ……第１クロックロジック回路 ７……第２クロックロジック回路 ８……クロック入力端子
Claims (4)
- 【請求項１】信号入力する手段を備える電荷転送素子
と、前記電荷転送素子より出力される信号を処理する信
号処理回路と、前記信号処理回路の出力を外部に出力す
る信号出力端子とを備える電荷転送装置を駆動する駆動
回路において、前記電荷転送素子にクロックを供給して
駆動する複数のクロックバッファと、クロックのタイミ
ングを制御して前記クロックバッファに出力する複数の
第１クロックロジック回路と、タイミングを制御して前
記第１クロックロジック回路に出力する第２クロックロ
ジック回路と、前記第２クロックロジック回路に基本ク
ロックを供給するクロック入力端子とを有することを特
徴とする電荷転送装置の駆動回路。 - 【請求項２】前記電荷転送素子を駆動する複数のクロッ
クの内、初段と最終段に供給されるクロックが同一のク
ロックバッファから出力されるクロックであることを特
徴とする請求項１に記載の電荷転送装置の駆動回路。 - 【請求項３】信号入力する手段を備える電荷転送素子
と、前記電荷転送素子より出力される信号を処理する信
号処理回路と、前記信号処理回路の出力を外部に出力す
る信号出力端子とを備える電荷転送装置を駆動する駆動
回路において、前記電荷転送素子にクロックを供給して
駆動する複数のクロックバッファと、クロックのタイミ
ングを制御して前記クロックバッファに出力する複数の
クロックロジック回路と、前記各々のクロックロジック
回路に基本クロックを供給するクロック入力端子とを有
することを特徴とする電荷転送装置の駆動回路。 - 【請求項４】前記電荷転送素子を駆動する複数のクロッ
クの内、初段と最終段に供給されるクロックが同一のク
ロックバッファから出力されるクロックであることを特
徴とする請求項３に記載の電荷転送装置の駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315889A JP2760655B2 (ja) | 1990-11-22 | 1990-11-22 | 電荷転送装置の駆動回路 |
| US07/795,396 US5239565A (en) | 1990-11-22 | 1991-11-21 | Driving circuit for a charge transfer apparatus |
| KR1019910020790A KR950014883B1 (ko) | 1990-11-22 | 1991-11-21 | 전하전송장치의 구동회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315889A JP2760655B2 (ja) | 1990-11-22 | 1990-11-22 | 電荷転送装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04188969A JPH04188969A (ja) | 1992-07-07 |
| JP2760655B2 true JP2760655B2 (ja) | 1998-06-04 |
Family
ID=18070827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2315889A Expired - Fee Related JP2760655B2 (ja) | 1990-11-22 | 1990-11-22 | 電荷転送装置の駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5239565A (ja) |
| JP (1) | JP2760655B2 (ja) |
| KR (1) | KR950014883B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628868A (ja) * | 1992-04-07 | 1994-02-04 | Takayama:Kk | メモリーデバイス |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3999171A (en) * | 1975-11-17 | 1976-12-21 | Texas Instruments Incorporated | Analog signal storage using recirculating CCD shift register with loss compensation |
| JPS5275134A (en) * | 1975-12-19 | 1977-06-23 | Hitachi Ltd | Electric charge transfer device |
| US4648072A (en) * | 1985-05-06 | 1987-03-03 | Tektronix, Inc. | High speed data acquisition utilizing multiplex charge transfer devices |
-
1990
- 1990-11-22 JP JP2315889A patent/JP2760655B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-21 KR KR1019910020790A patent/KR950014883B1/ko not_active IP Right Cessation
- 1991-11-21 US US07/795,396 patent/US5239565A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950014883B1 (ko) | 1995-12-16 |
| US5239565A (en) | 1993-08-24 |
| JPH04188969A (ja) | 1992-07-07 |
| KR920010939A (ko) | 1992-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760655B2 (ja) | 電荷転送装置の駆動回路 | |
| JPH0683439B2 (ja) | ディジタル・サンプル周波数の低減装置 | |
| JP2519444Y2 (ja) | Ｉｄーｔｖのダブルスキャン回路 | |
| JPH10257398A (ja) | 固体撮像素子駆動タイミング信号発生装置 | |
| JPH053198B2 (ja) | ||
| JP2890861B2 (ja) | 位相調整装置 | |
| JP4643802B2 (ja) | 固体撮像素子の駆動装置 | |
| JPH066708A (ja) | 画面表示装置 | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JPS59187270U (ja) | 信号処理回路 | |
| JPH08275025A (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| KR970011537B1 (ko) | 영상입력기 | |
| JPS60153672A (ja) | 映像信号制御装置 | |
| SU1213499A1 (ru) | Устройство дл отображени графической информации на экране телевизионного индикатора | |
| JPH11284896A (ja) | 撮像装置および画像記録再生装置 | |
| JPS63144617A (ja) | チヨツパ型コンパレ−タ | |
| JPH07193747A (ja) | 画像表示装置 | |
| JP3018710B2 (ja) | Ｃｃｄ遅延線装置 | |
| JP2000184274A (ja) | デジタルカメラ装置及びデジタル画素加算方法 | |
| JPH0645893A (ja) | 遅延回路 | |
| JPH06291934A (ja) | イメージセンサ | |
| JPH0630299A (ja) | ペデスタルレベル付加装置 | |
| JPH01302971A (ja) | 子画面枠信号発生回路 | |
| JPH01228210A (ja) | パルス発生回路 | |
| JPH0576030A (ja) | 半導体遅延線装置とその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |