JP2760078B2 - Data processing device - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、輝度成分データと色成分データとから任意
の形式のカラー・ビデオ・データを形成するデータ処理
装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing apparatus for forming color video data of any format from luminance component data and color component data.

［従来の技術］ スチル・ビデオ・フロッピーと呼ばれる磁気ディスク
では、静止画像を、輝度信号と線順次色差信号を個別に
FM変調した後に周波数多重して当該磁気ディスクに記録
していた。従って、その再生装置において、例えばNTSC
方式に準拠した標準ビデオ信号を得るためには、周波数
多重されたFM変調信号を輝度成分と色差成分とに分離し
て夫々FM復調し、線順次色差信号を線同時化し、しかる
後に上記標準方式のビデオ信号に変換するという処理が
必要であった。[Prior Art] On a magnetic disk called a still video floppy, a still image is divided into a luminance signal and a line-sequential color difference signal separately.
After FM modulation, frequency multiplexing was performed and recorded on the magnetic disk. Therefore, in the playback device, for example, NTSC
In order to obtain a standard video signal compliant with the standard, the frequency-multiplexed FM modulation signal is separated into a luminance component and a chrominance component and FM demodulation is performed respectively. It was necessary to convert the video signal into a video signal.

近年、ディジタル画像処理技術の向上により、再生信
号を一旦フレーム・メモリに格納し、当該フレーム・メ
モリ上で各種の画像信号処理、例えば線順次色差信号の
線同時化や、標準テレビジョン信号への変換処理を行な
う構成が提案されている。例えば、第１フィールドでは
再生輝度信号をフレーム・メモリに格納し、第２フィー
ルドで再生色差信号（線順次）を当該フレーム・メモリ
に格納し、当該フレーム・メモリの記憶データをディジ
タル信号処理して輝度データと２つの色差データを形成
し、それぞれをアナログ化してNTSCエンコーダにより標
準ビデオ信号を形成する構成、また、フレーム・メモリ
に格納された輝度データ及び線順次色差データからリア
ル・タイムに表示用のディジタル・ビデオ信号を形成
し、それをアナログ化して出力する構成が提案されてい
る。In recent years, with the improvement of digital image processing technology, a reproduced signal is temporarily stored in a frame memory, and various kinds of image signal processing are performed on the frame memory, for example, line synchronization of line-sequential color difference signals, and conversion to a standard television signal. A configuration for performing a conversion process has been proposed. For example, in the first field, the reproduced luminance signal is stored in the frame memory, in the second field, the reproduced color difference signal (line-sequential) is stored in the frame memory, and the data stored in the frame memory is subjected to digital signal processing. A structure that forms luminance data and two color difference data, converts each to analog and forms a standard video signal with an NTSC encoder, and displays in real time from the luminance data and line-sequential color difference data stored in the frame memory Has been proposed in which a digital video signal is formed and converted to analog.

［発明が解決しようとする課題］ しかし、従来例では、１枚の画像を構成する輝度デー
タ及び線順次色差データの全てをフレーム・メモリに格
納しなければならず、フレーム・メモリのメモリ容量が
膨大なものになってしまう。また、単位時間に読み出す
データ量も多くなって、高速なメモリ、若しくはデータ
幅の広いデータ・バスが必要になり、低価格化の妨げに
なっていた。[Problems to be Solved by the Invention] However, in the conventional example, all of the luminance data and line-sequential chrominance data constituting one image must be stored in the frame memory, and the memory capacity of the frame memory is limited. It will be huge. In addition, the amount of data read per unit time has increased, and a high-speed memory or a data bus having a wide data width has been required, which has hindered cost reduction.

更には、前者の構成では、３チャンネルのD/A変換器
及びアナログ式の例えばNTSCエンコーダが必要であり、
部品点数が多くなり、コスト低減、小型化、消費電力低
減の妨げになっている。後者の構成では、リアルタイム
で例えばNTSC化するために非常に高速のディジタル演算
処理回路が必要になり、非常に高価についていた。Furthermore, the former configuration requires a three-channel D / A converter and an analog type, for example, an NTSC encoder.
The increase in the number of parts hinders cost reduction, miniaturization, and power consumption reduction. In the latter configuration, a very high-speed digital arithmetic processing circuit is required for real-time conversion to, for example, NTSC, which is very expensive.

このような問題は上述のスチル・ビデオに限らず、他
の種々の再生方式でも同様に発生する問題である。Such a problem is not limited to the above-described still video, but also occurs in other various playback systems.

そこで本発明は、輝度成分データと色成分データとか
ら任意の形式のカラー・ビデオ・データを形成する装置
を、記憶容量が少なく、データの書き込み速度や読み出
し速度が遅いメモリ素子を用いて、安価に構成すること
ができるデータ処理装置を提示することを目的とする。Therefore, the present invention provides an apparatus for forming color video data of an arbitrary format from luminance component data and color component data by using a memory element having a small storage capacity and a low data writing speed and a low reading speed. An object of the present invention is to present a data processing device that can be configured as described above.

［課題を解決するための手段］ 本発明に係るデータ処理装置は、輝度成分データと色
成分データとを所定の期間毎に交互に入力する為の入力
手段と、輝度成分データと色成分データとを所定期間毎
に順次記憶可能な画像メモリ手段と、前記入力手段によ
り入力されたデータを所定期間毎に順次前記画像メモリ
手段に格納しつつ、当該画像メモリ手段に格納されてい
る輝度成分データ及び色成分データの一方のデータと、
前記入力手段により入力される輝度成分データ及び色成
分データの他方のデータとから任意の形式のカラー・ビ
デオ・データを形成するディジタル演算処理手段とを具
備することを特徴とする。[Means for Solving the Problems] A data processing device according to the present invention comprises: an input unit for alternately inputting luminance component data and color component data at predetermined intervals; Image memory means capable of sequentially storing the image data every predetermined period, and while the data inputted by the input means are sequentially stored in the image memory means every predetermined period, the luminance component data stored in the image memory means and One of the color component data;
Digital data processing means for forming color video data of any format from the other of the luminance component data and the color component data input by the input means.

［作用］ 上述の構成により、記憶容量が小さく、データの書き
込み速度や読み出し速度が遅いメモリ素子を使用するこ
とができる。[Operation] With the above configuration, it is possible to use a memory element having a small storage capacity and a low data writing speed or data reading speed.

［実施例］ 以下、図面を参照して本発明の実施例を説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.

第１図は本発明の一実施例の構成ブロック図を示す。
10はスチル・ビデオ・フロッピーと呼ばれる磁気ディス
ク、12は再生ヘッド、14はY/C分離回路、16は再生信号
の輝度成分をFM復調する復調回路、18は再生信号の線順
次色差成分をFM復調する復調回路、20は復調回路16,18
の出力を選択する選択スイッチ、22はA/D変換器、24は
メモリ、26は、メモリ24を制御すると共に、A/D変換器2
2の出力及びメモリ24の記憶データからNTSCビデオ信号
を形成するディジタル信号処理及びメモリ制御回路、28
はD/A変換器、30は不要な帯域成分を除去するローパス
フィルタ（LPF）、32は全体を制御するシステム制御回
路である。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
10 is a magnetic disk called a still video floppy, 12 is a reproducing head, 14 is a Y / C separation circuit, 16 is a demodulation circuit for FM demodulation of the luminance component of the reproduction signal, and 18 is an FM for the line-sequential color difference component of the reproduction signal. Demodulation circuit for demodulation, 20 is demodulation circuits 16, 18
A selection switch for selecting the output of the A / D converter, 22 is an A / D converter, 24 is a memory, 26 is a memory that controls the memory 24, and the A / D converter 2
A digital signal processing and memory control circuit for forming an NTSC video signal from the output of
Is a D / A converter, 30 is a low-pass filter (LPF) for removing unnecessary band components, and 32 is a system control circuit for controlling the whole.

本実施例では、磁気ディスク10の目的の画像が記録さ
れているトラックを複数回再生し、それぞれの再生信号
から、後述するように輝度データ及び線順次色差データ
をメモリ24に取り込み、また線同時化やNTSC化の処理を
行なう。In this embodiment, the track on which the target image is recorded on the magnetic disk 10 is reproduced a plurality of times, and from each reproduced signal, luminance data and line-sequential color difference data are fetched into the memory 24 as described later, And NTSC conversion.

先ず、第１フィールド期間ではスイッチ20をａ接点側
に接続し、復調回路16の出力（輝度成分）をA/D変換器2
2に印加し、メモリ24に記憶する。A/D変換器22のサンプ
リング・レートを4f_SCとすると、第２図に示すように、
１画素のメモリ24への書込みを約70nsecで行なわなけれ
ばならないが、これは一般的な汎用DRAMでページモード
やスタティックカラムモードを使用すれば容易に実現で
きる速度である。第３図はメモリ24のブロック構成を示
す。本実施例では、４×25Kbitの1Mbit汎用DRAM（スタ
ティックカラムモード用）を２チップ使用している。こ
のような構成で、データ・バスを８ビットにすれば、第
２図に示すように、８ビットのデータをメモリ24に70ns
ecで連続的に書き込める。First, in the first field period, the switch 20 is connected to the contact a, and the output (luminance component) of the demodulation circuit 16 is output to the A / D converter 2.
2 and stored in the memory 24. Assuming that the sampling rate of the A / D converter 22 is 4f _SC , as shown in FIG.
Writing of one pixel to the memory 24 must be performed in about 70 nsec, which is a speed that can be easily realized by using a page mode or a static column mode in a general-purpose DRAM. FIG. 3 shows a block configuration of the memory 24. In this embodiment, 2 chips of 4 × 25 Kbit 1Mbit general-purpose DRAM (for static column mode) are used. In such a configuration, if the data bus is made to be 8 bits, as shown in FIG.
You can write continuously with ec.

なお、リフレッシュは映像ブランキング期間に行なえ
ばよく、このようなリフレッシュ方式は周知であるの
で、詳細な説明は省略する。The refreshing may be performed during the video blanking period, and such a refreshing method is well-known, and thus detailed description is omitted.

このようにして第１フィールド期間に再生輝度データ
をメモリ24に取り込んだ後、第２フィールド期間に、ス
イッチ20をｂ接点側に接続して、復調回路18の出力（再
生された線順次色差信号）をA/D変換器22に印加し、デ
ィジタル化する。ディジタル信号処理及びメモリ制御回
路26は、再生線順次色差信号のA/D変換と同時に、メモ
リ24から輝度データを読み出し、当該輝度データと線順
次色差データの加減算を行ない、NTSC化する。第４図は
そのための、ディジダル信号処理及びメモリ制御回路26
に含まれるディジタルNTSCエンコーダの回路構成を示
す。40は加算のときにはバッファ、減算のときにはイン
バータとして機能する回路であり、42はアダー、44はア
ドレス・カウンタである。After the read luminance data is fetched into the memory 24 in the first field period in this manner, the switch 20 is connected to the contact b during the second field period, and the output of the demodulation circuit 18 (reproduced line sequential color difference signal ) Is applied to the A / D converter 22 and digitized. The digital signal processing and memory control circuit 26 reads the luminance data from the memory 24 at the same time as the A / D conversion of the reproduced line-sequential color difference signal, performs addition and subtraction of the luminance data and the line-sequential color difference data, and performs NTSC. FIG. 4 shows a digital signal processing and memory control circuit 26 for that purpose.
1 shows a circuit configuration of a digital NTSC encoder included in the above. A circuit 40 functions as a buffer for addition and an inverter for subtraction, 42 is an adder, and 44 is an address counter.

第４図の回路で加算又は減算された結果は、メモリ24
の同じアドレスに書き込まれる。即ち、ページモード又
はスタティックカラムモードのリード・モディファイ・
ライトを行なうことになる。通常の汎用DRAMでリード又
はライト・サイクルが60〜70nsecのものでは、リード・
モディファイ・ライト・サイクルは120〜130nsec程度に
なるので、これを全ての輝度データについて行なうこと
は不可能であるが、スチル・ビデオ・フロッピーのフォ
ーマットでは、色差信号が線順次記録されているので、
１画素おきに行なえばよいことになる。何故なら、１画
素/70nsecのサンプリングでは、直交変調はＲ−Y,B−Y,
−（Ｒ−Ｙ）、−（Ｂ−Ｙ）の順になり、線順次記録で
Ｒ−Ｙしかない場合には、Ｂ−Ｙの画素に変調を行なう
ことはできないからである。またこのとき、直交変調の
性質から輝度データと色差データとの演算は、加算と減
算を交互に行なうことになる。The result of addition or subtraction by the circuit of FIG.
At the same address. That is, read-modify / read-in of page mode or static column mode.
Write will be performed. If the general-purpose DRAM has a read or write cycle of 60 to 70 nsec,
Since the modify write cycle is about 120 to 130 nsec, it is impossible to perform this for all luminance data.However, in the still video floppy format, since the color difference signal is recorded line-sequentially,
That is, it is only necessary to perform the processing every other pixel. Because, at the sampling of 1 pixel / 70 nsec, the quadrature modulation is RY, BY,
This is because modulation is performed in the order of-(RY) and-(BY), and if there is only RY in line-sequential recording, the BY pixel cannot be modulated. At this time, the calculation of the luminance data and the chrominance data is performed alternately by addition and subtraction due to the nature of the orthogonal modulation.

このようにして、第２フィールド期間での処理が終了
すると、メモリ24には第５図に示すようなデータが展開
格納されている。Thus, when the processing in the second field period is completed, data as shown in FIG. 5 is expanded and stored in the memory 24.

次の第３フィールド期間では、第２フィールド期間で
の処理と比べて、走査線の位置とメモリ24のアドレスの
縦位置とを１だけずらすようにする。その結果、第２フ
ィールド期間でＲ−Ｙの変調のみを行なったラインに対
してＢ−Ｙの変調を、第２フィールド期間でＢ−Ｙの変
調のみを行なったラインに対してＲ−Ｙの変調を行なえ
る。このようにして、第３フィールド期間の処理が終了
した時点では、第６図に示すような情報がメモリ24に格
納されている。In the next third field period, the position of the scanning line and the vertical position of the address of the memory 24 are shifted by 1 as compared with the processing in the second field period. As a result, BY modulation is performed on the line on which only RY modulation is performed in the second field period, and RY modulation is performed on the line on which only BY modulation is performed in the second field period. Modulation can be performed. Thus, when the processing in the third field period is completed, information as shown in FIG. 6 is stored in the memory 24.

第４フィールド期間以降では、ただメモリ24の記憶デ
ータを連続的に読み出して、D/A変換器28に印加するだ
けである。D/A変換器28はメモリ24から読み出されたデ
ータをアナログ化し、LPF30が不要帯域を除去する。こ
れにより、アナログNTSC信号が得られる。必要な信号は
全てメモリ24に格納されているので、磁気ディスク10の
回転を停止させ、分離回路14、復調回路16,18及びA/D変
換器22への電力供給を遮断してもよい。After the fourth field period, the data stored in the memory 24 is simply read continuously and applied to the D / A converter 28. The D / A converter 28 converts the data read from the memory 24 into an analog signal, and the LPF 30 removes an unnecessary band. As a result, an analog NTSC signal is obtained. Since all the necessary signals are stored in the memory 24, the rotation of the magnetic disk 10 may be stopped, and the power supply to the separation circuit 14, the demodulation circuits 16, 18 and the A / D converter 22 may be cut off.

以上では、4f_SCでサンプリングした場合を説明した
が、3f_SCでも原理的には同じである。但し、その場合、
加算・減算の単純な切換えだけではだめで、第７図に示
すような演算が必要になる。ここで、３^1/2/2は１−2^-3
−2^-7で近似すればよく、4f_SCの場合と比べて著しく困
難になるわけではない。In the above, the case of sampling at 4f _SC has been described, but the same applies to 3f _SC in principle. However, in that case,
It is not enough to simply switch between addition and subtraction, and an operation as shown in FIG. 7 is required. Here, 3 ^1/2/2 is 1-2 ^-3
An approximation of −2 ⁻⁷ is sufficient, and it is not significantly difficult as compared with the case of 4f _SC .

本実施例によれば、長時間再生時に、単位時間当たり
にメモリから読み出すビット数が少なくて済むので、低
速のメモリを使用できる。これらにより、価格を下げ、
消費電力を少なくできる。According to this embodiment, at the time of long-time reproduction, the number of bits read from the memory per unit time can be small, so that a low-speed memory can be used. With these, we lower prices,
Power consumption can be reduced.

本実施例では再生輝度信号を先に処理してメモリに格
納し、次いで再生色差信号を処理する際に再生輝度信号
をメモリから読み出して処理するようにしたが、これに
限らず、再生色差信号を先にメモリに格納するようにし
てもよい。これはメモリの読出し／書込みの速度を向上
させることによって実施できる。また、本実施例ではメ
モリにNTSCエンコードした画像信号を書き込むようにし
たが、本発明においてはこれに限らず、別のメモリに書
き込むようにしてもよい。In the present embodiment, the reproduced luminance signal is first processed and stored in the memory, and then when the reproduced color difference signal is processed, the reproduced luminance signal is read from the memory and processed. However, the present invention is not limited to this. May be stored in the memory first. This can be done by increasing the read / write speed of the memory. Further, in the present embodiment, the NTSC-encoded image signal is written in the memory, but the present invention is not limited to this, and it may be written in another memory.

［発明の効果］ 以上の説明から容易に理解できるように、本発明によ
れば、記憶容量が小さく、データの書き込み速度や読み
出し速度が遅いメモリ素子を使用して、輝度成分データ
と色成分データとから任意の形式のカラー・ビデオ・デ
ータを形成できる。[Effects of the Invention] As can be easily understood from the above description, according to the present invention, the luminance component data and the color component data can be obtained by using a memory element having a small storage capacity and a low data write speed or low read speed. And can form any type of color video data.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の一実施例の構成ブロック図、第２図は
輝度データのメモリ24への取り込みタイミングの説明
図、第３図はメモリ24のブロックこうせいず、第４図は
ディジタル信号処理及びメモリ制御回路26に含まれるNT
SCエンコーダの回路構成図、第５図は第２フィールド期
間での演算結果の説明図、第６図は第３フィールド期間
での演算結果の説明図、第７図は3f_SCサンプリング時の
メモリ24上のデータ配置図である。 10:磁気ディスク、12:再生ヘッド、14:Y/C分離回路、1
6,18:復調回路、22:A/D変換器、24:メモリ、26:ディジ
タル信号処理及びメモリ制御回路、28:D/A変換器、30:L
PF、32:システム制御回路FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a diagram for explaining the timing of taking in luminance data into the memory 24, FIG. 3 is a block diagram of the memory 24, and FIG. And NT included in the memory control circuit 26
FIG. 5 is an explanatory diagram of the operation result in the second field period, FIG. 6 is an explanatory diagram of the operation result in the third field period, and FIG. 7 is a memory 24 for 3f _SC sampling. It is an upper data arrangement diagram. 10: magnetic disk, 12: playback head, 14: Y / C separation circuit, 1
6, 18: demodulation circuit, 22: A / D converter, 24: memory, 26: digital signal processing and memory control circuit, 28: D / A converter, 30: L
PF, 32: System control circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】輝度成分データと色成分データとを所定の
期間毎に交互に入力する為の入力手段と、 輝度成分データと色成分データとを所定期間毎に順次記
憶可能な画像メモリ手段と、 前記入力手段により入力されたデータを所定期間毎に順
次前記画像メモリ手段に格納しつつ、当該画像メモリ手
段に格納されている輝度成分データ及び色成分データの
一方のデータと、前記入力手段により入力される輝度成
分データ及び色成分データの他方のデータとから任意の
形式のカラー・ビデオ・データを形成するディジタル演
算処理手段 とを具備することを特徴とするデータ処理装置。1. An input means for alternately inputting luminance component data and color component data at predetermined intervals, and an image memory means capable of sequentially storing luminance component data and color component data at predetermined intervals. While the data input by the input means are sequentially stored in the image memory means at predetermined time intervals, and one of the luminance component data and the color component data stored in the image memory means, Digital processing means for forming color video data of any format from the other of the input luminance component data and color component data.