JP2757787B2 - 受信装置 - Google Patents
受信装置Info
- Publication number
- JP2757787B2 JP2757787B2 JP6246395A JP24639594A JP2757787B2 JP 2757787 B2 JP2757787 B2 JP 2757787B2 JP 6246395 A JP6246395 A JP 6246395A JP 24639594 A JP24639594 A JP 24639594A JP 2757787 B2 JP2757787 B2 JP 2757787B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- sampling
- time
- signal
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Description
ウレベルとハイレベルとの間で変化する通信信号を、通
信線を介して受信する受信装置に関する。
してデジタルデータのシリアル通信を行う多重通信シス
テムが知られている。そして、この種の多重通信システ
ムにおいては、通信線の2つの電圧レベル(ロウレベル
及びハイレベル)が予め「0」と「1」のどちらかの論
理に対応付けされており、図7(a)に例示するよう
に、送信装置が、通信線の電圧レベルを、送信データの
各ビットに応じてロウレベルからハイレベルへ或いはハ
イレベルからロウレベルへと変化させることにより、送
信データに対応した通信信号を送信するようにしてい
る。
変化したこと、即ち通信信号にエッジが発生したことを
検出して、図7(a)に例示するように、その検出時点
からデータの1ビット分よりも短い所定時間Ts後に通
信信号をサンプリングし、その後、通信信号に次のエッ
ジが発生するまでの間は、データの1ビット分に相当す
る時間を計時する度に通信信号をサンプリングして、送
信されたデータを順次取得するようにしている。つま
り、受信装置は、通信信号のエッジを基準として、常に
通信信号の各ビットにおける所定のポイントでデータを
サンプリングするように構成されている。
に混在したノイズ成分を除去すると共に通信信号を矩形
状の信号に波形整形するためのフィルタ回路が設けられ
る。そしてこの場合、受信装置は、そのフィルタ回路の
出力信号に基づいて、通信信号のエッジ検出及びデータ
のサンプリングを行うように構成されるため、実際の通
信信号がレベル変化を開始してからフィルタ回路でのフ
ィルタ時間だけ遅れてエッジを検出することとなる。
ジを検出すると、図7(b)に例示するように、受信装
置でのサンプリングタイミングが、予め設定された許容
範囲(図7において点線の範囲)よりもフィルタ回路の
フィルタ時間(図7においてTf1,Tf2)だけ遅れ
てしまい、この結果、データを正確にサンプリングする
ことができなくなってしまう可能性がある。
ず、この種の多重通信システムにおいて、送信装置と受
信装置は、夫々、各自に備えた基本クロックに基づい
て、データの1ビット長を始めとする全ての時間を計時
しているため、送信装置と受信装置とで夫々計時される
時間には誤差が発生する。よって、送信データのビット
が同じ論理で連続し、通信信号にエッジが発生しない状
態が続くと、送信データの各ビットに対する受信装置で
のサンプリングタイミングが次第にずれていく。
受信装置のクロック周波数の方が大きい場合には、送信
データに対する受信装置でのサンプリングタイミングが
早くなり、送信データのビットが同じ論理で連続する
と、実際に送信されたビット数よりも受信データのビッ
ト数が多くなってしまう。また逆に、送信装置のクロッ
ク周波数よりも受信装置のクロック周波数の方が小さい
場合には、受信装置でのサンプリングタイミングが遅く
なり、送信データのビットが同じ論理で連続すると、実
際に送信されたビット数よりも、受信データのビット数
が少なくなってしまう。
しても各ビットを正確にサンプリングすることができる
ように、例えば各ビットの中央位置でサンプリングする
といった具合いに、送信データに対するサンプリングタ
イミングが予め設定されているのであるが、フィルタ回
路のフィルタ時間によってサンプリングタイミングが設
定値からずれてしまうと、上述したような誤サンプリン
グの可能性が大きくなってしまうのである。
定した許容範囲を超えないようにフィルタ回路のフィル
タ時間を小さく設定することも考えられるが、これでは
フィルタ回路を設ける意味が薄れてしまうため、従来の
受信装置では、エッジを検出してから最初にサンプリン
グを行うまでの時間Tsを、サンプリングタイミングが
許容範囲に収まるようにフィルタ時間に応じて設定する
ようにしていた。
リングタイミングの許容範囲が送信データ(通信信号)
のエッジから100μs±5μsに設定されており、フ
ィルタ回路のフィルタ時間Tf1が20μsであった場
合には、エッジを検出してからサンプリングするまでの
時間Ts1を80μsに設定するようにしていた。
タ回路を特にアナログ回路によって形成した場合には、
通信信号にロウレベルからハイレベルへの立ち上がりエ
ッジが発生した場合と、ハイレベルからロウレベルへの
立ち下がりエッジが発生した場合とで、フィルタ時間が
大きく異なることがある。そしてこのような場合、従来
の受信装置では、どちらか一方のエッジ発生時には、適
切なサンプリングを行うことができなくなってしまう。
ィルタ回路の立ち上がりエッジに対するフィルタ時間T
f1が20μsであり、立ち下がりエッジに対するフィ
ルタ時間Tf2が35μsである場合に、エッジを検出
してからサンプリングを行うまでの時間Ts1を80μ
sに設定すると、通信信号に立ち上がりエッジが発生し
た場合にはサンプリングタイミングを許容範囲内に収め
ることができるものの、通信信号に立ち下がりエッジが
発生した場合には、サンプリングタイミングが通信信号
の実際のエッジから115μsとなってしまい、許容範
囲に収めることができなくなってしまう。
ジを検出してからサンプリングを行うまでの時間Ts2
を65μsに設定すると、通信信号に立ち下がりエッジ
が発生した場合にはサンプリングタイミングを許容範囲
内に収めることができるものの、通信信号に立ち上がり
エッジが発生した場合には、サンプリングタイミングが
通信信号の実際のエッジから85μsとなってしまい、
許容範囲に収めることができなくなってしまう。
適なサンプリングタイミングを設定することができない
ため、結局、フィルタ回路のフィルタ時間を小さく設定
してフィルタ能力を下げなければならなかったのであ
る。そして、上述したような問題は、同一論理のビット
を連続しては送信しないようなシステムでも同様に発生
する。
側からハイレベルの信号を送信すると受信側が所定の制
御対象を駆動し、逆に送信側からロウレベルの信号を送
信すると受信側が制御対象の駆動を停止するといったシ
ステムにおいても使用することができる。そして、この
ようなシステムにおいても、受信装置に設けたフィルタ
回路のフィルタ時間がエッジの種別によって異なると、
送信側からの信号に対する制御対象の駆動及び停止タイ
ミングが異なってしまうため、制御対象を正確に制御す
ることができなくなってしまうのである。
のであり、常に最適なサンプリングタイミングを設定す
ることのできる受信装置を提供することを目的とする。
めになされた請求項1に記載の本発明は、図1に例示す
る如く、通信線を介して伝送されてきた、所定のロウレ
ベルとハイレベルとの間で変化する通信信号を受信し、
該受信信号を波形整形して出力する波形整形手段と、該
波形整形手段にて波形整形された前記受信信号のエッジ
を検出するエッジ検出手段と、該エッジ検出手段により
前記受信信号のエッジが検出されると、予め設定された
所定時間を計時する計時手段と、該計時手段により前記
所定時間の計時が終了すると、前記受信信号をサンプリ
ングするサンプリング手段と、を備えた受信装置におい
て、前記エッジ検出手段により検出された前記受信信号
のエッジの種別が、ロウレベルからハイレベルへの立ち
上がりエッジ及びハイレベルからロウレベルへの立ち下
がりエッジのうち何れの種別であるかを判定するエッジ
種別判定手段と、前記計時手段が計時すべき前記所定時
間を、前記受信信号のエッジの種別に夫々対応して予め
少なくとも2つ格納する格納手段と、前記エッジ種別判
定手段の判定結果に応じて、前記格納手段に格納された
所定時間のうち何れか1つを選択し、当該選択した所定
時間を前記計時手段に計時させる時間設定手段と、を備
えたことを特徴とする受信装置を要旨としている。
1に記載の受信装置において、前記サンプリング手段に
より前記受信信号のサンプリングが行われた後、前記エ
ッジ検出手段により再び前記受信信号のエッジが検出さ
れるまでの間、予め設定された前記通信信号の1ビット
分の時間が経過する度に、前記受信信号をサンプリング
する第2のサンプリング手段を備えたこと、を特徴とす
る受信装置を要旨としている。
2に記載の受信装置において、前記第2のサンプリング
手段は、前記サンプリング手段によりエッジ検出後の最
初のサンプリングが行われた後、前記エッジ検出手段に
より再び前記受信信号のエッジが検出されるまでの間、
予め設定された前記通信信号の1ビット分の時間を計時
する度に、前記サンプリング手段に、前記受信信号をサ
ンプリングさせる第2の計時手段からなり、更に、少な
くとも前記計時手段,サンプリング手段,格納手段,時
間設定手段,及び第2の計時手段は、シングルチップマ
イクロコンピュータによって構成されると共に、前記サ
ンプリング手段は、当該シングルチップマイクロコンピ
ュータの内部にてハードウェアによって形成されたこ
と、を特徴とする受信装置を要旨としている。
項1ないし請求項3の何れかに記載の受信装置におい
て、前記波形整形手段はアナログフィルタからなるこ
と、を特徴とする受信装置を要旨としている。
1に記載の受信装置においては、波形整形手段が、通信
線を介して伝送されてきた、所定のロウレベルとハイレ
ベルとの間で変化する通信信号を受信し、その受信信号
を波形整形して出力する。よって、通信信号の電圧レベ
ルがロウレベルからハイレベルへ或いはハイレベルから
ロウレベルへ変化すると、波形整形手段から出力される
受信信号にエッジが発生し、そのエッジをエッジ検出手
段が検出する。
のエッジが検出されると、計時手段が、予め設定された
所定時間を計時し、この計時手段によって前記所定時間
の計時が終了すると、サンプリング手段が、波形整形手
段からの受信信号をサンプリングする。
格納手段に、計時手段が計時すべき所定時間が受信信号
のエッジの種別に夫々対応して予め少なくとも2つ格納
されており、また、エッジ種別判定手段が、エッジ検出
手段により検出された受信信号のエッジの種別が、ロウ
レベルからハイレベルへの立ち上がりエッジ及びハイレ
ベルからロウレベルへの立ち下がりエッジのうち何れの
種別であるかを判定する。
手段の判定結果に応じて、格納手段に格納された所定時
間のうち何れか1つを選択し、その選択した所定時間を
計時手段に計時させる。つまり、請求項1に記載の受信
装置では、波形整形後の受信信号にエッジが発生したこ
とを検出してから受信信号のサンプリングを行うまでの
計時時間を、予め格納手段に少なくとも2つ格納してお
き、受信信号に発生したエッジの種別に応じて、実際に
計時する時間を切り換えるようにしている。
ば、通信信号がロウレベルからハイレベルへ変化を開始
してから、波形整形手段からの受信信号に立ち上がりエ
ッジが発生してサンプリング手段によりサンプリングが
行われるまで時間と、通信信号がハイレベルからロウレ
ベルへ変化を開始してから、波形整形手段からの受信信
号に立ち下がりエッジが発生してサンプリング手段によ
りサンプリングが行われるまでの時間とが、共に等しく
なるように、計時手段が計時すべき所定時間を格納手段
に予め格納しておくことにより、通信信号のエッジの種
別に関わらず最適なサンプリングタイミングを設定する
ことができる。
求項1に記載の受信装置において、更に第2のサンプリ
ング手段を備えており、この第2のサンプリング手段
は、既述したサンプリング手段によって受信信号のサン
プリングが行われた後、エッジ検出手段によって再び受
信信号のエッジが検出されるまでの間、予め設定された
通信信号の1ビット分の時間が経過する度に、受信信号
をサンプリングする。
ては、エッジ検出後の最初のサンプリングを行った後、
次のエッジを検出するまでの間は、データ1ビット分の
時間が経過する度に受信信号をサンプリングするように
している。そして、既述したように請求項1に記載の受
信装置によれば、通信信号にレベル変化が発生してから
受信信号のサンプリングを行うまでの時間を、エッジの
種別に関わらず等しく設定することができるため、請求
項2に記載の受信装置によれば、更に、同一論理のビッ
トが連続する通信信号が伝送されてきた場合でも、常に
通信信号における各ビットの所定ポイントで、受信信号
のサンプリングを行うことができ、延いては誤サンプリ
ングを防ぐことができる。
ンプリングとしては、サンプリング手段のサンプリング
によって取得したエッジ検出後の最初のデータと同じデ
ータを内部に取り込むといった簡易な処理でもよいし、
また、受信信号の信号レベルをその都度実際に検出して
データを内部に取り込むようにしてもよい。
第2の計時手段が、サンプリング手段によりエッジ検出
後の最初のサンプリングが行われた後、エッジ検出手段
により再び受信信号のエッジが検出されるまでの間、予
め設定された通信信号の1ビット分の時間を計時する度
に、サンプリング手段に、受信信号をサンプリングさせ
るようにしており、この構成によって、上記後者の例の
ように、第2のサンプリング手段が受信信号の信号レベ
ルを実際に検出するようにした場合の構成を簡単にでき
るようにしている。
は、少なくとも計時手段,サンプリング手段,格納手
段,時間設定手段,及び第2の計時手段が、シングルチ
ップマイクロコンピュータによって構成されると共に、
特にサンプリング手段を、当該シングルチップマイクロ
コンピュータの内部にてハードウェアによって形成する
ようにしている。
OM,RAMを始めタイマや比較用レジスタ(コンペア
レジスタ)等を内蔵すると共に、タイマと比較用レジス
タの値が一致するとCPUに対して割込要求が行われる
といった、シングルチップマイクロコンピュータを主要
部として構成することが考えられる。即ち、ROMに上
記各時間を計時するための値を予め格納しておくと共
に、その値を比較用レジスタにセットして、タイマと比
較用レジスタの値が一致した時にCPUで実行される割
込処理(割込プログラム)によって、受信信号のサンプ
リングを行う、といった構成を採ることが考えられる。
尚、この場合には、ROMが格納手段に対応し、タイマ
と比較用レジスタが計時手段及び第2の計時手段に対応
し、比較用レジスタに値をセットする処理が時間設定手
段に対応することとなる。
一致してから(CPUに割込要求が行われてから)割込
プログラム内のサンプリング処理部分が実行されるまで
には、遅れ時間が発生し、しかも、その遅れ時間は割込
処理の優先順位やそのとき実行中のプログラム内容によ
って一定ではないため、受信信号をサンプリングするタ
イミングがずれてしまう可能性がある。
では、サンプリング手段が、シングルチップマイクロコ
ンピュータ内でソフトウェアではなくCPUとは別のハ
ードウェアによって形成されているため、計時手段及び
第2の計時手段(上記例では、タイマ及び比較用レジス
タ)によって所定時間が計時されると、即座に受信信号
のサンプリングを行うことができ、延いては、より正確
に受信信号をサンプリングすることができる。
求項1ないし請求項3の何れかに記載の受信装置におい
て、波形整形手段がアナログフィルタによって構成され
ている。そして、この場合には、通信信号がロウレベル
からハイレベルへ変化し始めてから波形整形後の信号に
立ち上がりエッジが発生するまでの時間(即ち通信信号
の立ち上がりエッジに対するフィルタ時間)と、通信信
号がハイレベルからロウレベルへ変化し始めてから波形
整形後の信号に立ち下がりエッジが発生するまでの時間
(即ち通信信号の立ち下がりエッジに対するフィルタ時
間)と、が大きく異なることがあるが、本発明の受信装
置によれば、既述したように上記各フィルタ時間に応じ
た最適なサンプリングタイミングを設定することができ
るため、フィルタ機能を簡単に付加することができると
いうアナログフィルタの利点を十分に生かすことができ
る。
重通信システムについて、図面を参照して説明する。
尚、本実施例の車両用多重通信システムは、車両の運転
席,助手席,左後席,右後席の4つのドアに夫々設けら
れたパワーウインドモータ及びドアロックモータや、ワ
イパモータ等を制御するものである。
ステムの構成を表す構成図である。図2に示すように、
本実施例の多重通信システムは、運転席ドア内に設けら
れて運転席パワーウインドモータ1及び運転席ドアロッ
クモータ3を駆動制御する運転席ECU5と、助手席ド
ア内に設けられて助手席パワーウインドモータ7を駆動
制御する助手席ECU9と、車室(ボディ)内に設けら
れて左後席パワーウインドモータ11,右後席パワーウ
インドモータ13,助手席ドアロックモータ15,左後
席ドアロックモータ17,右後席ドアロックモータ1
9,及びワイパモータ21を駆動制御するボディECU
23と、から構成されており、3つのECU5,9,2
3は、通信線25を介して互いに接続されている。
に設けられたマスタスイッチ27が接続されており、こ
のマスタスイッチ27には、各パワーウインドモータ
1,7,11,13を夫々正転又は逆転させるために操
作される4つのパワーウインドスイッチS1〜S4と、
各ドアロックモータ3,15,17,19を一斉に正転
又は逆転させるために操作される1つのドアロックスイ
ッチS5とが、集合して配設されている。
1〜S5は、1つの共通端子に対して短絡する端子を2
つ備えた所謂双投形のスイッチであり、通常は中立(開
放)状態となっている。そして、共通端子が接地される
と共に他の2つの端子が夫々運転席ECU5に接続され
ており、運転席ECU5側の一方の接点がモータの正転
に対応し、他方の接点がモータの逆転に対応している。
1〜S5における上記接点の電圧を検出することによっ
て各スイッチS1〜S5の操作状態を検出する。そし
て、運転席ECU5は、パワーウインドスイッチS1の
操作状態に応じて運転席パワーウインドモータ1を正転
又は逆転させることにより、運転席ドアのウインドを開
閉制御し、また、ドアロックスイッチS5の操作状態に
応じて運転席ドアロックモータ3を正転又は逆転させる
ことにより、運転席ドアのロックとアンロックとを制御
する。
ワーウインドモータ7,左後席パワーウインドモータ1
1,及び右後席パワーウインドモータ13に夫々対応す
るパワーウインドスイッチS2,S3,S4とドアロッ
クスイッチS5の操作状態を表すシリアルデータを生成
し、その各ビットに応じて通信線25の電圧レベルをロ
ウレベルからハイレベルへ或いはハイレベルからロウレ
ベルへと変化させることにより、生成したシリアルデー
タを助手席ECU9及びボディECU23へ送信する。
ットからなり、その各ビットは、1ビット目と2ビット
目がパワーウインドスイッチS2の正転側と逆転側に夫
々対応し、3ビット目と4ビット目がパワーウインドス
イッチS3の正転側と逆転側に夫々対応するといった具
合いに、先頭のビットから順に各スイッチS2〜S5の
操作状態を表している。よって、例えばマスタスイッチ
27においてパワーウインドスイッチS2だけが正転側
に押された場合には、「10000000」といったシ
リアルデータが通信線25に送信され、パワーウインド
スイッチS3だけが逆転側に押された場合には、「00
010000」といったシリアルデータが通信線25に
送信される。
チS1〜S5と同様の構成を有すると共に助手席ドアに
設けられたパワーウインドスイッチ29が接続されてい
る。そして、助手席ECU9は、運転席ECU5から送
信されたシリアルデータを通信線25を介して受信し、
そのシリアルデータにてパワーウインドスイッチS2に
対応する1ビット目と2ビット目のデータ、或いはパワ
ーウインドスイッチ29の操作状態に応じて、助手席パ
ワーウインドモータ7を正転又は逆転させ、これによっ
て助手席ドアのウインドを開閉制御する。
は、運転席側のパワーウインドスイッチS2、或いは助
手席側のパワーウインドスイッチ29を操作することに
よって作動されるように構成されている。そして次に、
ボディECU23には、ワイパを操作するためのワイパ
スイッチ31と、左後席ドアに設けられたパワーウイン
ドスイッチ33と、右後席ドアに設けられたパワーウイ
ンドスイッチ35と、が接続されている。尚、各パワー
ウインドスイッチ33,35は、助手席ECU9に接続
されたパワーウインドスイッチ29と同様のものであ
る。
ッチ31と各パワーウインドスイッチ33,35の操作
状態を検出すると共に、運転席ECU5から送信された
シリアルデータを通信線25を介して受信し、それら各
情報に基づいて、左後席パワーウインドモータ11,右
後席パワーウインドモータ13,助手席ドアロックモー
タ15,左後席ドアロックモータ17,右後席ドアロッ
クモータ19,及びワイパモータ21を駆動制御する。
アルデータにてパワーウインドスイッチS3に対応する
3ビット目と4ビット目のデータ、或いは左後席ドアに
設けられたパワーウインドスイッチ33の操作状態に応
じて、左後席パワーウインドモータ11を正転又は逆転
させることにより、左後席ドアのウインドを開閉制御
し、また、受信したシリアルデータにてパワーウインド
スイッチS4に対応する5ビット目と6ビット目のデー
タ、或いは右後席ドアに設けられたパワーウインドスイ
ッチ35の操作状態に応じて、右後席パワーウインドモ
ータ13を正転又は逆転させることにより、右後席ドア
のウインドを開閉制御する。
シリアルデータにてドアロックスイッチS5に対応する
7ビット目と8ビット目のデータに応じて、助手席ドア
ロックモータ15,左後席ドアロックモータ17,及び
右後席ドアロックモータ19を正転又は逆転させること
により、助手席ドア及び左右後席ドアのロックとアンロ
ックとを制御する。そして、ボディECU23は、ワイ
パスイッチの操作状態だけに応じてワイパモータ21を
駆動制御する。
タ21は通信に関わらず制御するのであるが、助手席及
び左右後席のドアロックモータ15,17,19は、運
転席ECU5からのシリアルデータに応じて制御するよ
うにしている。また、左右後席のパワーウインドモータ
11,13に関しては、左右の後席に夫々設けられたパ
ワーウインドスイッチ33,35の操作状態、或いは運
転席ECU5からのシリアルデータに応じて制御するよ
うにしており、これによって、左右後席のパワーウイン
ドモータ11,13については、運転席側のパワーウイ
ンドスイッチS3,S4、或いは各後席のパワーウイン
ドスイッチ33,35を操作することによって作動させ
ることができるようにしている。
ウインドスイッチS2と助手席側のパワーウインドスイ
ッチ29とが相反する方向に操作された場合、運転席側
のパワーウインドスイッチS3と左後席側のパワーウイ
ンドスイッチ33とが相反する方向に操作された場合、
及び運転席側のパワーウインドスイッチS4と右後席側
のパワーウインドスイッチ35とが相反する方向に操作
された場合には、助手席ECU9及びボディECU23
は、該当するパワーウインドモータの駆動を停止するよ
うに構成されている。
ステムにおいては、助手席ECU9とボディECU23
とが、運転席ECU5から送信されたシリアルデータ
(以下、送信データともいう)に基づいて、パワーウイ
ンドモータやドアロックモータを駆動制御するように構
成されている。
CU23において運転席ECU5からの送信データを受
信する部分について、ボディECU23の場合を例に挙
げて説明する。まず、図3は、ボディECU23の内部
構成を表すブロック図である。図3に示すように、ボデ
ィECU23は、通信線25を介して伝送されてきた通
信信号を受信し、その受信信号を波形整形して出力する
波形整形手段としての受信ドライバ回路37と、受信ド
ライバ回路37から出力された受信信号を入力して後述
する各種受信動作を行うと共に、受信したデータに基づ
いてパワーウインドモータ11,13、ドアロックモー
タ15,17,19、及びワイパモータ21の駆動制御
を行うマイクロコンピュータ39と、マイクロコンピュ
ータ39からの指令に応じて上記各モータ11〜21を
駆動する駆動回路41と、ワイパスイッチ31及び左右
後席に夫々設けられたパワーウインドスイッチ33,3
5からのスイッチ信号をマイクロコンピュータ39へ入
力するための入力回路43と、を備えている。
運転席ECU5に設けられた送信ドライバ回路と併せて
説明する。図4に示すように、受信ドライバ回路37
は、バッテリのプラス側にアノード側が接続されたダイ
オードD1と、ダイオードD1のカソードと通信線25
との間に接続されて、通信線25をバッテリ電圧(通常
12V)VBにプルアップする抵抗器R1と、抵抗器R
1と通信線25との接続点にカソード側が接続されたダ
イオードD2と、ダイオードD2のアノード側をマイク
ロコンピュータ39へ供給される所定の電源電圧(例え
ば5V)VDにプルアップする抵抗器R2と、コンパレ
ータIC1と、コンパレータIC1のプラス側端子とダ
イオードD2のアノードとの間に直列に接続された抵抗
器R3と、上記電源電圧VDを所定の基準電圧に分圧す
ると共に該基準電圧をコンパレータIC1のマイナス側
端子に入力させる抵抗器R4及び抵抗器R5と、抵抗器
R5の抵抗器R4とは反対側と接地点との間に順方向に
接続されたダイオードD3と、コンパレータIC1の出
力端子を上記電源電圧VDにプルアップする抵抗器R6
と、コンパレータIC1のプラス側端子とマイナス側端
子との間に接続されたコンデンサC1と、から構成され
ている。
れた際に各部を保護するために設けられており、ダイオ
ードD2は、バッテリ電圧VBが電源電圧VD側へ回り
込むことを防止するために設けられている。また、ダイ
オードD3は、温度によって変化するダイオードD2で
の電圧降下を補正するために設けられている。
ドライバ回路TXは、コレクタが通信線25に接続され
ると共にエミッタが接地されたNPN形トランジスタT
R1と、トランジスタTR1のベースとエミッタとの間
に接続されたベースバイアス用の抵抗器R8と、トラン
ジスタTR1のベースに接続されたベース電流制限用の
抵抗器R9と、トランジスタTR1のコレクタとエミッ
タとの間に接続されたトランジスタ保護用のツェナーダ
イオードZD1と、トランジスタTR1のコレクタとベ
ースとの間に接続され、トランジスタTR1のスイッチ
ング動作を緩やかにして通信線25からの放射ノイズを
低減するコンデンサC2と、運転席ECU5が送信する
送信データの論理を反転して抵抗器9に出力するインバ
ータINVと、から構成されている。
X及び受信ドライバ回路37において、送信ドライバ回
路TXのトランジスタTR1は、送信データに応じてス
イッチング駆動される。よって、通信線25の電圧レベ
ルは、送信データが「1」のときにはトランジスタTR
1がオフしてバッテリ電圧VB(ハイレベル)となり、
送信データが「0」のときにはトランジスタTR1がオ
ンして接地点の電圧レベル(ロウレベル)となる。
は、受信ドライバ回路37のコンパレータIC1におい
て、プラス側端子の電圧がほぼ電源電圧VDとなってマ
イナス側端子の基準電圧よりも大きくなるため、コンパ
レータIC1からハイレベルの信号が受信信号として出
力される。また逆に、通信線25がロウレベルの場合に
は、受信ドライバ回路37のコンパレータIC1におい
て、プラス側端子の電圧がほぼ0.8V(ダイオードD
2とトランジスタTR1での電圧降下分)となってマイ
ナス側端子の基準電圧よりも小さくなるため、コンパレ
ータIC1からロウレベルの信号が受信信号として出力
される。
スタTR1がオン状態からオフ状態に変化して、通信線
25の電圧レベルがロウレベルからハイレベルへ変化す
る場合には、受信ドライバ回路37において、コンデン
サC1が、電源電圧VDにより抵抗器R2及び抵抗器R
3を介して充電されることとなる。よって、この充電時
間に応じた遅れ時間を伴って、受信信号はロウレベルか
らハイレベルへ変化することとなる。
タTR1がオフ状態からオン状態に変化して、通信線2
5の電圧レベルがハイレベルからロウレベルへ変化した
場合には、受信ドライバ回路37において、コンデンサ
C1に充電された電荷が抵抗器R3,ダイオードD2,
及びトランジスタTR1を介して放電されることとな
る。よって、この放電時間に応じた遅れ時間を伴って、
受信信号はハイレベルからロウレベルへ変化することと
なる。
5の電圧レベルが変化してもコンデンサC1が充放電さ
れるまでは受信信号の電圧レベルが変化しないように構
成されており、これによって、通信線25の電圧がノイ
ズ等によって変動しても、受信信号に影響が現れないよ
うにしている。つまり、受信ドライバ回路37では、図
4において抵抗器R2,R3及びコンデンサC1からな
る点線の部分がフィルタの機能を果たしている。
線25の電圧レベルがロウレベルからハイレベルへ変化
した場合と、通信線25の電圧レベルがハイレベルから
ロウレベルへ変化した場合とでは、受信信号のレベルが
変化するまでの時間に差が発生することとなり、換言す
るならば、立ち上がりエッジに対するフィルタ時間と立
ち下がりエッジに対するフィルタ時間とが異なってい
る。
グルチップマイクロコンピュータによって構成されてお
り、図示しないクロック発生器により発生される基本ク
ロックに基づいて動作するものであり、基本クロックを
4分周した動作クロック(例えば1MHz)に応じて各
種制御プログラムを順次実行するCPU45と、CPU
45が実行する制御プログラムや後述する各レジスタに
セットされる値を予め格納する格納手段としてのROM
47と、CPU45の演算結果等を一時記憶するRAM
49と、上記動作クロックに応じて常時カウント動作を
行うカウンタ51と、カウンタ51のカウント値と比較
される値がCPU45によってセットされる第1コンペ
アレジスタ53と、カウンタ51のカウント値と比較さ
れる値がCPU45によってセットされる第2コンペア
レジスタ55と、カウンタ51のカウント値と第1コン
ペアレジスタ53にセットされた値とを比較し、両値が
一致すると、カウンタ51をクリアすると共にCPU4
5に後述するデータ区切り検出時の割込処理を実行させ
るための割込要求信号IP1を出力する第1比較部57
と、カウンタ51のカウント値と第2コンペアレジスタ
55にセットされた値とを比較し、両値が一致すると、
CPU45に後述するサンプリング時の割込処理を実行
させるための割込要求信号IP2を出力する第2比較部
59と、受信ドライバ回路37からの受信信号を基本ク
ロックを2分周したクロック毎にサンプリングすると共
に、過去3回の多数決の結果を出力する多数決フィルタ
(マジョリティフィルタ)61と、多数決フィルタ61
からの受信信号にエッジが発生したか否かを検出し、エ
ッジが発生したことを検出すると、カウンタ51をクリ
アすると共にCPU45に後述するエッジ検出時の割込
処理を実行させるための割込要求信号IP0を出力す
る、エッジ検出手段としてのエッジ検出部63と、第2
比較部から割込要求信号IP2が出力されると、多数決
フィルタ61からの受信信号をサンプリングして出力す
る、サンプリング手段としてのサンプリング部65と、
駆動回路41に駆動信号を出力すると共に、入力回路4
3からのスイッチ信号を入力するI/Oポート67と、
上記各部を接続するデータバス69と、を備えている。
第2コンペアレジスタ55と第2比較部59とが計時手
段に相当している。そして、このように構成されたマイ
クロコンピュータ39は、後述する受信処理を実行する
ことにより、受信ドライバ回路37から出力された波形
整形後の受信信号をサンプリングして、運転席ECU5
から送信された送信データの各ビットを内部に取り込
む。
コンピュータ39が実行する受信処理について、図5に
示すフローチャートを用いて説明する。尚、この受信処
理は、カウンタ51,第1コンペアレジスタ53,第2
コンペアレジスタ55,第1比較部57,第2比較部5
9,エッジ検出部63,及びサンプリング部65からな
るハードウェアが実行する処理と、CPU45が実行す
る前記3つの割込処理(図5において一点鎖線で示す部
分)と、によって構成されている。そして、図5におい
ては、説明の便宜上、両者を区別することなくステップ
ナンバー(以下、単にSと記す)を付している。
れかの割込要求が同時に発生した場合には、エッジ検出
部63からの割込要求信号IP0に応じたエッジ検出時
の割込処理(IP0割込処理)を最優先に実行し、次に
第1比較部57からの割込要求信号IP1に応じたデー
タ区切り検出時の割込処理(IP1割込処理)を優先的
に実行し、その次に第2比較部59からの割込要求信号
IP2に応じたサンプリング時の割込処理(IP2割込
処理)を実行するようになっている。
5におけるS110,S120,及びS130の判定が
常時並行して実行されている。即ち、S110では、エ
ッジ検出部63が、多数決フィルタ61を介して入力さ
れた受信ドライバ回路37からの受信信号を常時監視し
て、受信信号にエッジが発生したか否かを判定し、S1
20では、第1比較部57が、常時カウントアップされ
ているカウンタ51のカウント値と第1コンペアレジス
タ53にセットされた値とを比較して、両値が一致する
と送信データの1ビット分の時間が経過したと判定し、
S130では、第2比較部59が、カウンタ51のカウ
ント値と第2コンペアレジスタ55にセットされた値と
を比較して、両値が一致すると受信信号をサンプリング
するサンプリングタイミングが到来したと判定する。
て共に否定判定されている場合には、そのままの状態が
継続するが、受信信号にエッジが発生すると、まずS1
10にて肯定判定される。つまり、エッジ検出部63
が、受信信号にエッジが発生したことを検出して割込要
求信号IP0を出力する。すると、S140に示すよう
にカウンタ51がクリアされ、これと同時に、CPU4
5がエッジ検出時の割込処理を実行する。
されると、CPU45は、まずS150にて、前回サン
プリングしたデータが「1」であるか否かを判定し、
「1」ではない、即ち「0」であると判定した場合に
は、受信信号のエッジが立ち上がりエッジであるとして
S160に進む。そしてS160にて、予めROM47
に格納された値である(T1−Tfu)を第1コンペア
レジスタ53にセットすると共に、同じく予めROM4
7に格納された値である(T2−Tfu)を第2コンペ
アレジスタ55にセットする。
れたデータが「1」であると判定した場合には、受信信
号のエッジが立ち下がりエッジであるとしてS170に
移行する。そしてS170にて、予めROM47に格納
された値である(T1−Tfd)を第1コンペアレジス
タ53にセットすると共に、同じく予めROM47に格
納された値である(T2−Tfd)を第2コンペアレジ
スタ55にセットする。
0の実行後、当該エッジ検出時の割込処理を終了する。
尚、本実施例では、S150の処理がエッジ種別判定手
段に相当しており、S160及びS170の処理が時間
設定手段に相当している。ここで、T1,T2,Tf
u,Tfdの各値について説明する。
1ビット長に対応した値であり、カウンタ51がその値
だけカウントすると送信データの1ビット分に相当する
時間が経過するという値に設定されている。そして、T
2は、送信データにおける各ビットの区切り(始め)か
らサンプリングを行うまでの時間に対応した値であり、
本実施例ではT1の半分に設定されている。尚、図6に
おける逆三角形の印は、本多重通信システムにおいて予
め設定された送信データに対する受信側でのサンプリン
グポイントを示している。
μsであり、カウンタ51の動作クロックが1MHzで
ある場合には、T1は200に設定され、T2は100
に設定される。一方、Tfuは、通信信号(通信線25
の電圧レベル)がロウレベルからハイレベルへ変化を開
始してから受信ドライバ回路37からの受信信号が立ち
上がるまでの遅れ時間、即ち受信ドライバ回路37の立
ち上がりエッジに対するフィルタ時間に対応した値であ
り、カウンタ51がその値だけカウントすると、受信ド
ライバ回路37の立ち上がりエッジに対するフィルタ時
間が経過するという値に設定されている。そして同様
に、Tfdは、通信信号がハイレベルからロウレベルへ
変化を開始してから受信ドライバ回路37からの受信信
号が立ち下がるまでの遅れ時間、即ち受信ドライバ回路
37の立ち下がりエッジに対するフィルタ時間に対応し
た値であり、カウンタ51がその値だけカウントする
と、受信ドライバ回路37の立ち下がりエッジに対する
フィルタ時間が経過するという値に設定されている。
検出されてカウンタ51がクリアされ、その後カウンタ
51がカウントアップされて、そのカウント値が第2コ
ンペアレジスタにセットされた値、即ち(T2−Tf
u)又は(T2−Tfd)に等しくなると、S130に
て肯定判定される。つまり、第2比較部59が、カウン
タ51のカウント値と第2コンペアレジスタ55にセッ
トされた値との一致を検出して、割込要求信号IP2を
出力する。
グ部65が受信信号をサンプリングし、これと同時に、
CPU45がサンプリング時の割込処理を実行する。こ
のサンプリング時の割込処理の実行が開始されると、C
PU45は、まずS190にて、サンプリング部65に
よってサンプリングされたデータを、データバス69を
介して読み込む。そして続くS200にて、S190で
読み込んだデータを、上述したS150で参照する前回
のサンプリングデータとしてRAM49に格納した後、
当該サンプリング時の割込処理を終了する。尚、ここで
格納されたデータは、受信データとしてパワーウインド
モータやドアロックモータの制御処理に用いられる。
トアップされて、そのカウント値が第1コンペアレジス
タ53にセットされた値、即ち(T1−Tfu)又は
(T1−Tfd)に等しくなると、S120にて肯定判
定される。つまり、第1比較部57が、カウンタ51の
カウント値と第1コンペアレジスタ53にセットされた
値との一致を検出して、割込要求信号IP1を出力す
る。
1が再びクリアされ、これと同時に、CPU45がデー
タ区切り検出時の割込処理を実行する。このデータ区切
り検出時の割込処理の実行が開始されると、CPU45
は、S220にて、予めROM47に格納された値であ
るT1を第1コンペアレジスタ53にセットすると共
に、同じく予めROM47に格納された値であるT2を
第2コンペアレジスタ55にセットする。そして、この
S220の実行後、当該データ区切り検出時の割込処理
を終了する。
て、図6を用いて説明する。尚、図6は、運転席ECU
5から「0111001…」といったシリアルデータが
送信された場合を例示している。まず、送信データが0
から1に変化して通信信号がロウレベルからハイレベル
へ変化すると、受信ドライバ回路37の立ち上がりエッ
ジに対するフィルタ時間だけ遅れて受信信号に立ち上が
りエッジが発生する。
号IP0が出力されて、カウンタ51がクリアされると
共に、第1コンペアレジスタ53に、エッジ発生後の1
ビット目が終了するまでの時間を計時するための値とし
て(T1−Tfu)がセットされ、また、第2コンペア
レジスタ55に、上記1ビット目をサンプリングするま
での時間を計時するための値として(T2−Tfu)が
セットされる(S110:YES,S140〜S16
0)。
2−Tfu)になると、第2比較部59から割込要求信
号IP2が出力されて、エッジ発生後の1ビット目のサ
ンプリングが行われ(S130:YES,S180〜S
220)、更にその後、カウンタ51のカウント値が
(T1−Tfu)になると、第1比較部57から割込要
求信号IP1が出力されて、カウンタ51がクリアされ
ると共に、今度は、第1コンペアレジスタ53に、エッ
ジ発生後の2ビット目が終了するまでの時間を計時する
ための値としてT1がセットされ、また、第2コンペア
レジスタ55に、上記2ビット目をサンプリングするま
での時間を計時するための値としてT2がセットされる
(S120:YES,S210,S220)。
Tfu)になってデータのサンプリングが行われる時点
は、逆三角形の印で示す本来のサンプリングポイントに
一致し、また、カウンタ51の値が(T1−Tfu)に
なった時点は、送信データの立ち上がりエッジ発生後の
1ビット目が終了した時点と一致する。
がT2になると、第2比較部59から再び割込要求信号
IP2が出力されて、エッジ発生後の2ビット目のサン
プリングが行われ(S130:YES,S180〜S2
20)、更にその後、カウンタ51のカウント値がT1
になると、第1比較部57から再び割込要求信号IP1
が出力されて、カウンタ51がクリアされると共に、第
1コンペアレジスタ53に、エッジ発生後の3ビット目
が終了するまでの時間を計時するための値としてT1が
再びセットされ、また、第2コンペアレジスタ55に、
上記3ビット目をサンプリングするまでの時間を計時す
るための値としてT2が再びセットされる(S120:
YES,S210,S220)。
2になる毎にS180〜S200の処理が実行され、カ
ウンタ51のカウント値がT1になる毎にS210,S
220の処理が実行されて、「1」で連続した各ビット
のサンプリングが実行されていく。
通信信号がハイレベルからロウレベルへ変化すると、受
信ドライバ回路37の立ち下がりエッジに対するフィル
タ時間だけ遅れて受信信号に立ち下がりエッジが発生す
る。すると、エッジ検出部63から再び割込要求信号I
P0が出力されて、カウンタ51がクリアされると共
に、第1コンペアレジスタ53に、エッジ発生後の1ビ
ット目が終了するまでの時間を計時するための値として
(T1−Tfd)がセットされ、また、第2コンペアレ
ジスタ55に、上記1ビット目をサンプリングするまで
の時間を計時するための値として(T2−Tfd)がセ
ットされる(S110:YES,S140,S150,
S170)。
2−Tfd)になると、第2比較部59から割込要求信
号IP2が出力されて、エッジ発生後の1ビット目のサ
ンプリングが行われ(S130:YES,S180〜S
220)、更にその後、カウンタ51のカウント値が
(T1−Tfd)になると、第1比較部57から割込要
求信号IP1が出力されて、カウンタ51がクリアされ
ると共に、今度は、第1コンペアレジスタ53に、エッ
ジ発生後の2ビット目が終了するまでの時間を計時する
ための値としてT1がセットされ、また、第2コンペア
レジスタ55に、上記2ビット目をサンプリングするま
での時間を計時するための値としてT2がセットされる
(S120:YES,S210,S220)。
値が(T2−Tfd)になってデータのサンプリングが
行われる時点は、逆三角形の印で示す本来のサンプリン
グポイントに一致し、また、カウンタ51の値が(T1
−Tfd)になった時点は、送信データの立ち下がりエ
ッジ発生後の1ビット目が終了した時点と一致する。そ
して、その後の動作は、受信信号に立ち上がりエッジが
発生した場合と同様である。
行される受信処理では、受信ドライバ回路37からの受
信信号にエッジが発生すると、カウンタ51をクリアす
ると共に第2コンペアレジスタに値をセットして所定時
間を計時し、その時間の経過後にエッジ発生後の1ビッ
ト目のサンプリングを行うようにしており、その後、受
信信号に次のエッジが発生するまでの間は、データの1
ビット分に相当する時間(カウンタ51のクロック周期
×T1)が経過する度に受信信号をサンプリングして、
送信されたデータを順次取得するようにしている。
51,第1コンペアレジスタ53,及び第1比較部57
の計時動作によって、送信データにおける各ビットの区
切りを検出し、各ビットの区切りを検出する度に第2コ
ンペアレジスタ55へT2をセットするようにしてい
る。即ち、図6に示すように、エッジ発生後の2ビット
目以降については、各ビットの区切りを基準としてサン
プリングタイミングを設定するようにしており、本実施
例においては、受信処理のS140〜S170以外の処
理によって第2のサンプリング手段としての処理が実行
され、その中で、S120,S130,S210,S2
20の処理によって第2の計時手段としての処理が実行
されている。
に示すように、エッジ発生後の1ビット目のサンプリン
グを行った後は、データの1ビット分に相当する時間が
経過する度にサンプリングが行われることとなり、本実
施例のように構成すれば、他の処理にてビットの区切り
を認識する必要がある場合に有効である。よって、例え
ばビットの区切りを特に検出する必要が無い場合には、
エッジ発生後の1ビット目のサンプリングを行った後
に、カウンタ51をクリアすると共に第2コンペアレジ
スタ55にT1をセットし、その後は、カウンタ51の
カウント値がT1となってサンプリング部65によりサ
ンプリングが行われる毎にカウンタ51をリセットす
る、といった具合いに構成すればよい。
時に第2コンペアレジスタ55へセットする値として、
受信信号の立ち上がりエッジに対応した(T2−Tf
u)と立ち下がりエッジに対応した(T2−Tfd)と
を予めROM47に格納している。そして、受信処理の
S150にて、エッジ検出部63により検出された受信
信号のエッジの種別を判定し、立ち上がりエッジである
場合には、受信処理のS160にて、第2コンペアレジ
スタ55に(T2−Tfu)をセットし、立ち下がりエ
ッジである場合には、受信処理のS170にて、第2コ
ンペアレジスタ55に(T2−Tfd)をセットするよ
うにしている。即ち、受信信号にエッジが発生したこと
を検出してから最初にサンプリングを行うまでの時間
を、発生したエッジの種別に応じて夫々設定するように
している。
いては、受信ドライバ回路37が図4に示したようにア
ナログ回路(アナログフィルタ)で構成されており、立
ち上がりエッジに対するフィルタ時間と立ち下がりエッ
ジに対するフィルタ時間とが異なっているのであるが、
通信信号がロウレベルからハイレベルへ変化を開始して
からサンプリングが行われるまでの時間と、通信信号が
ハイレベルからロウレベルへ変化を開始してからサンプ
リングが行われるまでの時間とが、共に等しくなるよう
に、第2コンペアレジスタ55にセットされる値(T2
−Tfu),(T2−Tfd)をROM47に予め格納
しておくことにより、受信ドライバ回路37でのエッジ
種別に対するフィルタ時間の相違に関わらず、常に最適
なサンプリングタイミングを設定することができる。
ッジ検出後の1ビット目のサンプリングタイミングを、
エッジ種別に対するフィルタ時間の相違に関わらず正確
に設定することができるため、運転席ECU5側から同
一論理のビットが連続する通信信号が伝送されてきた場
合でも、常に各ビットの所定ポイントで、受信信号のサ
ンプリングを行うことができ、延いては送信側と受信側
との基本クロックのずれによる誤サンプリングを防ぐこ
とができる。
ピュータ39の内部に、サンプリング手段としてのサン
プリング部65をハードウェアによって形成するように
している。よって、本実施例のマイクロコンピュータ3
9によれば、カウンタ51のカウント値が第2コンペア
レジスタ55の値と一致した時に、即座にサンプリング
を行うことができ、延いては受信信号のサンプリングを
より正確なタイミングで行うことができる。
ペアレジスタ55にセットする値(T2−Tfu),
(T2−Tfd)を、夫々、通信信号(通信線25の電
圧レベル)が変化を開始してからサンプリングが行われ
るまで時間が、立ち上がりエッジの場合と立ち下がりエ
ッジの場合とで等しくなるように設定したが、(T2−
Tfu),(T2−Tfd)を、送信ドライバ回路TX
の出力特性及び通信線25での遅延特性をも考慮して、
運転席ECU5側での送信データ自体が「0」から
「1」へ或いは「1」から「0」へ変化してから受信側
でサンプリングが行われるまでの時間が、共に等しくな
るように設定してもよい。
37でのフィルタ特性だけではなく、通信系の全ての伝
搬遅延特性に応じて、最適なサンプリングタイミングを
設定することができる。また、上記実施例においてボデ
ィECU23は、通信線25からのデータを受信するだ
けのものであったが、本実施例の構成は、通信線25に
データを送信する送信ドライバ回路をも備えた双方向通
信を行う装置についても当然適用することができる。
でシリアルデータ通信を行うものであったが、受信ドラ
イバ回路37及びマイクロコンピュータ39を中心とし
た構成は、例えば、送信側からハイレベルの信号を送信
すると受信側が所定の制御対象を駆動し、逆に送信側か
らロウレベルの信号を送信すると受信側が制御対象の駆
動を停止するといったシステムにおいても使用すること
ができる。そして、この場合には、受信ドライバ回路の
フィルタ時間がエッジの種別によって異なっていても、
送信側からの信号に対する受信側での制御対象の駆動及
び停止タイミングを一致させることができ、制御対象を
より正確に制御することができるようになる。
す構成図である。
ボディECUの内部構成を表すブロック図である。
を表す回路図である。
ータにて実行される受信処理を表すフローチャートであ
る。
ある。
ィECU 25…通信線 37…受信ドライバ回路 39…マ
イクロコンピュータ 45…CPU 47…ROM 49…RAM 5
1…カウンタ 53…第1コンペアレジスタ 55…第2コンペアレ
ジスタ 57…第1比較部 59…第2比較部 63…エッ
ジ検出部 65…サンプリング部
Claims (4)
- 【請求項1】 通信線を介して伝送されてきた、所定の
ロウレベルとハイレベルとの間で変化する通信信号を受
信し、該受信信号を波形整形して出力する波形整形手段
と、 該波形整形手段にて波形整形された前記受信信号のエッ
ジを検出するエッジ検出手段と、 該エッジ検出手段により前記受信信号のエッジが検出さ
れると、予め設定された所定時間を計時する計時手段
と、 該計時手段により前記所定時間の計時が終了すると、前
記受信信号をサンプリングするサンプリング手段と、 を備えた受信装置において、 前記エッジ検出手段により検出された前記受信信号のエ
ッジの種別が、ロウレベルからハイレベルへの立ち上が
りエッジ及びハイレベルからロウレベルへの立ち下がり
エッジのうち何れの種別であるかを判定するエッジ種別
判定手段と、 前記計時手段が計時すべき前記所定時間を、前記受信信
号のエッジの種別に夫々対応して予め少なくとも2つ格
納する格納手段と、 前記エッジ種別判定手段の判定結果に応じて、前記格納
手段に格納された所定時間のうち何れか1つを選択し、
当該選択した所定時間を前記計時手段に計時させる時間
設定手段と、 を備えたことを特徴とする受信装置。 - 【請求項2】 請求項1に記載の受信装置において、 前記サンプリング手段により前記受信信号のサンプリン
グが行われた後、前記エッジ検出手段により再び前記受
信信号のエッジが検出されるまでの間、予め設定された
前記通信信号の1ビット分の時間が経過する度に、前記
受信信号をサンプリングする第2のサンプリング手段を
備えたこと、 を特徴とする受信装置。 - 【請求項3】 請求項2に記載の受信装置において、 前記第2のサンプリング手段は、前記サンプリング手段
によりエッジ検出後の最初のサンプリングが行われた
後、前記エッジ検出手段により再び前記受信信号のエッ
ジが検出されるまでの間、予め設定された前記通信信号
の1ビット分の時間を計時する度に、前記サンプリング
手段に、前記受信信号をサンプリングさせる第2の計時
手段からなり、 更に、少なくとも前記計時手段,サンプリング手段,格
納手段,時間設定手段,及び第2の計時手段は、シング
ルチップマイクロコンピュータによって構成されると共
に、 前記サンプリング手段は、当該シングルチップマイクロ
コンピュータの内部にてハードウェアによって形成され
たこと、 を特徴とする受信装置。 - 【請求項4】 請求項1ないし請求項3の何れかに記載
の受信装置において、 前記波形整形手段はアナログフィルタからなること、 を特徴とする受信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6246395A JP2757787B2 (ja) | 1994-10-12 | 1994-10-12 | 受信装置 |
US08/542,303 US5684838A (en) | 1994-10-12 | 1995-10-12 | Receiving device for sampling data bits at a preferred time |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6246395A JP2757787B2 (ja) | 1994-10-12 | 1994-10-12 | 受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08111695A JPH08111695A (ja) | 1996-04-30 |
JP2757787B2 true JP2757787B2 (ja) | 1998-05-25 |
Family
ID=17147884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6246395A Expired - Lifetime JP2757787B2 (ja) | 1994-10-12 | 1994-10-12 | 受信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5684838A (ja) |
JP (1) | JP2757787B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2707981B2 (ja) * | 1994-10-21 | 1998-02-04 | 株式会社デンソー | 通信制御装置 |
US6031348A (en) * | 1998-08-12 | 2000-02-29 | Motorola, Inc. | Automatic automotive power window system and method of controlling an automatic automotive power window system |
JP4599777B2 (ja) * | 2001-08-31 | 2010-12-15 | 株式会社デンソー | 電子キーシステム |
DE102005037263A1 (de) * | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Decodieren eines Signals |
KR20160041147A (ko) * | 2014-10-06 | 2016-04-18 | 삼성전자주식회사 | 제어 방법 및 그 방법을 처리하는 전자장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4543530A (en) * | 1982-08-11 | 1985-09-24 | Del Norte Technology, Inc. | Methods of and means for determining the time-center of pulses |
JPS6139666A (ja) * | 1984-07-30 | 1986-02-25 | Mitsubishi Electric Corp | デ−タ入力装置 |
JPH0777384B2 (ja) * | 1988-06-07 | 1995-08-16 | 山武ハネウエル株式会社 | 回線シミュレータ |
JP2532625B2 (ja) * | 1988-12-01 | 1996-09-11 | 株式会社デジタル | ディスプレイを具えた端末情報処理回路へのデ―タ伝送方式 |
DE3914006C1 (ja) * | 1989-04-27 | 1990-06-28 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
JPH04204067A (ja) * | 1990-11-30 | 1992-07-24 | Hitachi Commun Syst Inc | 可変形フイルタ付ロジックテスタ |
JPH0553703A (ja) * | 1991-08-27 | 1993-03-05 | Nec Corp | チヤタリング除去回路 |
JP2903798B2 (ja) * | 1991-08-29 | 1999-06-14 | 株式会社デンソー | 車両内シリアルデータ通信方式 |
JP3136742B2 (ja) * | 1992-02-14 | 2001-02-19 | 日産自動車株式会社 | 通信装置 |
JP2597342B2 (ja) * | 1992-11-27 | 1997-04-02 | 東光株式会社 | コンパレータ回路 |
JPH06216778A (ja) * | 1993-01-14 | 1994-08-05 | Mitsubishi Electric Corp | 通信制御装置の復調回路 |
-
1994
- 1994-10-12 JP JP6246395A patent/JP2757787B2/ja not_active Expired - Lifetime
-
1995
- 1995-10-12 US US08/542,303 patent/US5684838A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5684838A (en) | 1997-11-04 |
JPH08111695A (ja) | 1996-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0744322B1 (en) | Car electronic control system and method for controlling the same | |
CA1213084A (en) | Multiplex bus system | |
US20040145500A1 (en) | Method and device for waking users of a bus system, and corresponding users | |
JP3505882B2 (ja) | 車両用発電装置 | |
US6691056B2 (en) | Circuit arrangement for error recognition of a two-wire data bus | |
JPH0524512A (ja) | 自動車用簡易型車速感応ワイパ装置 | |
JP2757787B2 (ja) | 受信装置 | |
JP2707981B2 (ja) | 通信制御装置 | |
JP3404219B2 (ja) | 電子制御装置 | |
US5977735A (en) | Tracking detection system of electrical servomotors | |
EP0620665B1 (en) | Data transmission system for automotive vehicle | |
US5670934A (en) | Anti-theft device having minimal power consumption characteristics | |
US10948891B2 (en) | Motor driver with multipurpose pin | |
US7124005B2 (en) | Electronic control unit having hold circuit and method therefor | |
JP2541725B2 (ja) | エンジンの自動始動装置 | |
JP2751488B2 (ja) | パルス入力処理方法 | |
JPS60117843A (ja) | デ−タ伝送システムの信号出力方式 | |
JP3746267B2 (ja) | 無線装置で操作される電子制御装置 | |
CN118144721A (zh) | 一种车辆防盗方法、电动车门控制器及车辆 | |
JP3163646B2 (ja) | 車載用ドアロック装置 | |
JPH0537563Y2 (ja) | ||
JPH08314513A (ja) | シリアル通信装置 | |
JPH09137767A (ja) | 車両用エンジン始動装置 | |
JPS6226343A (ja) | オ−トマチツクトランスミツシヨンの変速位置検出装置 | |
JPH0550773B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 16 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |