JP2754090B2 - Solid-state imaging device - Google Patents
Solid-state imaging deviceInfo
- Publication number
- JP2754090B2 JP2754090B2 JP2299930A JP29993090A JP2754090B2 JP 2754090 B2 JP2754090 B2 JP 2754090B2 JP 2299930 A JP2299930 A JP 2299930A JP 29993090 A JP29993090 A JP 29993090A JP 2754090 B2 JP2754090 B2 JP 2754090B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- pulse
- solid
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、固体撮像装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a solid-state imaging device.
従来、水平画素列を順次選択することによって画像信
号を得る型式の撮像素子としては種々のものが知られて
いる。最近、この型式として、FGA型(FLOATING-GATE-A
RRAY)と呼ばれる増幅型撮像素子が提案されている。2. Description of the Related Art Conventionally, various types of imaging devices that obtain an image signal by sequentially selecting horizontal pixel rows are known. Recently, FGA type (FLOATING-GATE-A
RRAY) has been proposed.
以下、この従来例について第2図,第3図および第5
図を用いて説明する。Hereinafter, FIGS. 2, 3, and
This will be described with reference to the drawings.
第5図は前記FGA型増幅型撮像素子(以下FGA型素子と
いう)の基本的構成図、第2図は第5図のFGA型素子の
駆動タイミングチャートである。FIG. 5 is a basic configuration diagram of the FGA-type amplification type image pickup device (hereinafter referred to as FGA-type device), and FIG. 2 is a drive timing chart of the FGA-type device of FIG.
第5図において、J−FET1とキャパシタ2で構成され
た感光画素3は2次元的に複数個が配置された感光部
(図示せず)の1画素を形成している。そして、垂直の
アドレス線によって選択された1水平ラインにはVHパ
ルスが加えられ読み出される。残りの水平ラインにはV
Lパルスが加えられる。また、第2図において、(a)
は水平ブランキング、(b)はアドレス、(c)はセン
ス線バイアス、(d)はリセットパルスVH、(e)は
VL、(f)はクランプパルスφCL、(g)はサンプル
ホールドパルスφSH、(h)はφS1,φS2のそれぞれ
のパルス駆動のタイミングを示している。In FIG. 5, a photosensitive pixel 3 composed of a J-FET 1 and a capacitor 2 forms one pixel of a photosensitive section (not shown) in which a plurality of photosensitive pixels are two-dimensionally arranged. Then, a VH pulse is applied to one horizontal line selected by the vertical address line and read. V for the remaining horizontal lines
An L pulse is applied. In FIG. 2, (a)
Is a horizontal blanking, (b) is an address, (c) is a sense line bias, (d) is a reset pulse V H , (e) is VL , (f) is a clamp pulse φCL, and (g) is a sample hold pulse. φSH and (h) indicate the respective pulse drive timings of φS 1 and φS 2 .
次にこの従来例の動作を第2図を中心にして説明す
る。Next, the operation of this conventional example will be described with reference to FIG.
第2図において、水平ブランキング期間に入ると(第
2図)(a)101)センス線バイアスがオン((c)10
2)して読み出し可能状態となる。それと同時に、読み
出し選択用のアドレス信号がその選択ライン(ADR=
K)を示す((b)103)。選択されない他の水平ライ
ンにはVLパルスがオフして((e)104)他の水平ライ
ンの画素はオフする。次にクランプパルスφCLがオンし
((f)105)、サンプルホールドパルスφSHがオンし
て((g)106)サンプルホールドキャパシタCSH(第
5図)がリセットされる。次にリセットパルス((d)
107)がオンして電荷が消去される。そののち、サンプ
ルホールドパルスφSHが再びオンして((g)108)そ
の値がCSHに貯えられる。次にアドレス信号は電子シャ
ッタを実現すべく他のアドレスライン(SDR=L)を示
す((b)109)。そして、そのラインの電荷をリセッ
トパルス((d)110)によって消去する。水平ブラン
キング期間が終ると((a)111)シフトレジスタが駆
動され((h)112)1水平信号として読み出される。In FIG. 2, when the horizontal blanking period starts (FIG. 2) (a) 101, the sense line bias is turned on ((c) 10).
2) Then, it becomes a readable state. At the same time, the read selection address signal is applied to the selected line (ADR =
K) ((b) 103). The VL pulse is turned off for other horizontal lines that are not selected ((e) 104), and the pixels of the other horizontal lines are turned off. Next, the clamp pulse φ CL is turned on ((f) 105), the sample hold pulse φ SH is turned on ((g) 106), and the sample hold capacitor C SH (FIG. 5) is reset. Next, the reset pulse ((d)
107) turns on and the charge is erased. Thereafter, the sample hold pulse φSH is turned on again ((g) 108) the value is stored in C SH. Next, the address signal indicates another address line (SDR = L) to realize an electronic shutter ((b) 109). Then, the charge on the line is erased by the reset pulse ((d) 110). When the horizontal blanking period ends ((a) 111), the shift register is driven ((h) 112), and the signal is read as one horizontal signal.
また、電子シャッタの時間制御は第4図に示すように
アドレス信号の選択、即ち、読み出しアドレス(l)と
リセットアドレス(m)の差分のとり方によって行われ
る。Further, as shown in FIG. 4, the time control of the electronic shutter is performed by selecting an address signal, that is, by obtaining a difference between the read address (l) and the reset address (m).
以上述べたような特性を持つ従来例の撮像素子をNTSC
方式のビデオカメラに適用した場合、一般的に最長の蓄
積時間は1/60秒であり、その場合の駆動パルスとしては
第3図に示すような方法があった。すなわち、第2図の
パルスのうち、アドレスパルスのみをアドレス(2)に
変更し、読み出しが終了した後にただちにもう一度、同
一画素列をリセットするものである。The conventional image sensor with the characteristics described above is replaced with NTSC
In general, when applied to a video camera of the system, the longest accumulation time is 1/60 second, and there is a method as shown in FIG. 3 as a drive pulse in that case. That is, of the pulses in FIG. 2, only the address pulse is changed to address (2), and the same pixel column is reset again immediately after reading is completed.
もう1つの方法としては、VHパルスのみをVH(2)
に変更し読み出し動作のためのリセットのみを行い、電
子シャッタのためのリセットパルスは発生させないとい
う方法である。Another method is to apply only the V H pulse to V H (2)
And resetting only for a read operation is performed, and a reset pulse for an electronic shutter is not generated.
このいずれの方法でも蓄積時間を1/60秒とすることが
できる。Either of these methods can reduce the accumulation time to 1/60 second.
一方、電子シャッタは絞りと組み合されて露光制御を
つかさどるが、1/60秒は種々の光量の中でも低照度下で
設定される場合が多い。On the other hand, the electronic shutter controls the exposure control in combination with the aperture, but 1/60 second is often set under low illuminance among various light amounts.
FGA型素子のみならず、フォトトランジスタを感光セ
ルに用いた素子の欠点として画素のリセットむらの問題
があることはよく知られている。そして、そのリセット
むらは低照度下でF.P.N(固定パターンノイズ)となっ
てあらわれ、画質を著しくそこねるという問題点があっ
た。It is well known that not only FGA elements but also elements using a phototransistor in a photosensitive cell have a problem of pixel reset unevenness. Then, the reset unevenness appears as FPN (fixed pattern noise) under low illuminance, and there is a problem that the image quality is remarkably degraded.
最近、種々検討した結果、リセットむらは画素のリセ
ット時間によって左右され、概して長いリセット時間の
方がよりリセットむらが少ないという結果が得られてい
る。Recently, as a result of various studies, reset unevenness is affected by the reset time of the pixel, and a result is shown that reset unevenness is generally smaller with a longer reset time.
しかし、前述のようなリセットタイミングにおいて
は、いかなる照度下においてもリセット時間は変化して
おらず、リセットむらに対して有効な手段を講じること
ができずにいたという問題点があった。However, at the above-described reset timing, the reset time does not change under any illuminance, and there has been a problem that effective measures against reset unevenness cannot be taken.
この発明は上記のような問題点を解消するためになさ
れたもので、何らのハード的付与を加えることなく、低
照度下でのリセットむらのない固体撮像装置を得ること
を目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to obtain a solid-state imaging device without reset unevenness under low illuminance without adding any hardware.
このため、本発明は、複数の画素を順次選択すること
によって画素信号を得る固体撮像素子を有する固体撮像
装置であって、照度の低下に伴って感光画素のリセット
パルスのパルス幅を長くするように制御するリセットパ
ルス幅制御手段を備えることによって、低照度下におけ
るリセットむらを低減した固体撮像装置により、前記目
的を達成しようとするものである。For this reason, the present invention is a solid-state imaging device having a solid-state imaging device that obtains a pixel signal by sequentially selecting a plurality of pixels, wherein a pulse width of a reset pulse of a photosensitive pixel is increased with a decrease in illuminance. It is an object of the present invention to achieve the above object by providing a solid-state imaging device in which reset unevenness is reduced under low illuminance by providing reset pulse width control means for controlling the reset pulse width.
以下、この発明の一実施例を図面に基づいて説明す
る。Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第1図はこの発明の一実施例の駆動を示すタイミング
チャートである。図中、前記従来例におけると同一、も
しくは相当構成要素は同一符号で表わし、重複説明は省
略する。FIG. 1 is a timing chart showing the driving of one embodiment of the present invention. In the figure, the same or corresponding components as those in the above-mentioned conventional example are denoted by the same reference numerals, and redundant description will be omitted.
次にこの実施例を第1図を用いて説明する。 Next, this embodiment will be described with reference to FIG.
第1図において、Aはリセットパルスタイミング変更
手段(以下タイミング変更手段という)であり、V
H(d)のリセットパルス107aで構成され、照度に応じ
て、感光画素のリセットパルスタイミングの変更を行う
手段(詳細後述)である。In FIG. 1, reference symbol A denotes reset pulse timing changing means (hereinafter referred to as timing changing means).
H (d) is a means (configured later) for changing the reset pulse timing of the photosensitive pixel in accordance with the illuminance.
この実施例と前記従来例の相違点は、前記のこの発明
のタイミング変更手段Aであるこの実施例のVHパルス1
07aのパルス幅tRS1は前記従来例第2図のVH(d)のパ
ルス幅tRSの約3倍の時間を得ている点であり、その他
の構成は前記従来例と同様である。The difference between this embodiment and the conventional example is that the V H pulse 1 of this embodiment, which is the timing changing means A of the present invention, is used.
Pulse width tRS 1 of 07a is a point that obtain about 3 times the pulse width tRS the V H of the prior art Figure 2 (d), other components are similar to those of the prior art.
この実施例においては、低照度の場合、前記のように
リセット時間tRS1を従来のtRSの3倍に長くして、画素
のリセット動作を確実に行い、リセットむらをなくして
いる。In this embodiment, the case of low illuminance, the reset time tRS 1 as described above was longer three times the conventional tRS, reliably perform a reset operation of pixels, eliminating the reset unevenness.
また、特に1/60秒蓄積時間において、電子シャッタ用
のリセットパルスの時間幅を利用して読み出しリセット
パルスの幅を伸長してリセット動作を確実にしている。In addition, particularly during the 1/60 second accumulation time, the width of the read reset pulse is extended by using the time width of the reset pulse for the electronic shutter to ensure the reset operation.
なお、この実施例では、1/60秒の場合のみリセットパ
ルス幅を伸長したが、それ以外の場合でも照度に応じて
変化させてもよい。ただし、その場合、電子シャッタ用
リセットパルスが存在するために1/60秒程の伸長は望め
なくなる。In this embodiment, the reset pulse width is extended only in the case of 1/60 second, but may be changed in other cases in accordance with the illuminance. However, in this case, the extension of about 1/60 second cannot be expected due to the presence of the reset pulse for the electronic shutter.
また、この実施例では、1水平信号線を得るのに1つ
の水平画素列からのみ行う方式を示したが、2つ以上の
水平画素列を同時に選択して1水平信号線を得る方式
(複数ライン同時読み出し方式)の場合にも適用できる
のは言うまでもない。この場合、限られた水平ブランキ
ング時間を有効利用できるため、より高い効果が望め
る。Further, in this embodiment, a method has been described in which one horizontal signal line is obtained from only one horizontal pixel column. However, a method in which two or more horizontal pixel columns are simultaneously selected to obtain one horizontal signal line (a plurality of horizontal pixel lines). Needless to say, the present invention can also be applied to the case of the simultaneous line reading method). In this case, since a limited horizontal blanking time can be effectively used, a higher effect can be expected.
また、この実施例では、FGA型素子を用いて説明した
が、他の型式にも適用できるのは言うまでもない。In this embodiment, an FGA type device has been described. However, it is needless to say that the present invention can be applied to other types.
この発明によれば、何らのハード的付与を加えること
なく、低照度下でのリセットむらのない固体撮像装置を
得ることができる効果がある。According to the present invention, there is an effect that a solid-state imaging device without reset unevenness under low illuminance can be obtained without adding any hardware.
第1図はこの発明の一実施例の駆動タイミングチャー
ト、第2図は従来例のFGA型素子のタイミングチャー
ト、第3図は従来例のFGA型素子のタイミングチャー
ト、第4図は従来例の電子シャッタの駆動の説明図、第
5図は従来例のFGA型素子の基本的構成図である。 A……タイミング変更手段 Y……FGA型素子 1……J−FET 2……キャパシタ 3……感光画素FIG. 1 is a drive timing chart of one embodiment of the present invention, FIG. 2 is a timing chart of a conventional FGA element, FIG. 3 is a timing chart of a conventional FGA element, and FIG. FIG. 5 is an explanatory diagram of driving of an electronic shutter, and FIG. 5 is a basic configuration diagram of a conventional FGA type element. A: Timing changing means Y: FGA type device 1: J-FET 2: Capacitor 3: Photosensitive pixel
Claims (1)
素信号を得る固体撮像素子を有する固体撮像装置であっ
て、 照度の低下に伴って感光画素のリセットパルスのパルス
幅を長くするように制御するリセットパルス幅制御手段
を備えることによって、低照度下におけるリセットむら
を低減したことを特徴とする固体撮像装置。1. A solid-state imaging device having a solid-state imaging device that obtains a pixel signal by sequentially selecting a plurality of pixels, wherein a control is performed such that a pulse width of a reset pulse of a photosensitive pixel is increased with a decrease in illuminance. A solid-state imaging device characterized by having reset pulse width control means for reducing reset unevenness under low illuminance.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2299930A JP2754090B2 (en) | 1990-11-07 | 1990-11-07 | Solid-state imaging device |
US08/393,883 US5576762A (en) | 1990-11-07 | 1995-02-22 | Solid-state image pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2299930A JP2754090B2 (en) | 1990-11-07 | 1990-11-07 | Solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04172880A JPH04172880A (en) | 1992-06-19 |
JP2754090B2 true JP2754090B2 (en) | 1998-05-20 |
Family
ID=17878651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2299930A Expired - Fee Related JP2754090B2 (en) | 1990-11-07 | 1990-11-07 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2754090B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004228874A (en) | 2003-01-22 | 2004-08-12 | Seiko Epson Corp | Image processor, image processing method and solid-state imaging apparatus |
JP2004228872A (en) | 2003-01-22 | 2004-08-12 | Seiko Epson Corp | Image processor, image processing method and solid-state imaging apparatus |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2515749B2 (en) * | 1986-08-01 | 1996-07-10 | 株式会社日立製作所 | Imaging device |
-
1990
- 1990-11-07 JP JP2299930A patent/JP2754090B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04172880A (en) | 1992-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180176444A1 (en) | Image sensor with transfer gate control signal lines | |
KR101340112B1 (en) | Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus | |
JP3408045B2 (en) | Photoelectric conversion device | |
JP4961982B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
US20110063483A1 (en) | Image sensor with wide dynamic range | |
JP5317591B2 (en) | Imaging device | |
JP2002010276A (en) | Imaging apparatus | |
JPH09247547A (en) | Digital video camera | |
JP2003244712A (en) | Imaging apparatus and system | |
JPH09162381A (en) | Linear sensor | |
US7154542B1 (en) | Image pickup apparatus having an exposure control circuit | |
JP2003264844A5 (en) | ||
JP2008042298A (en) | Solid-state image pickup device | |
JP2006129418A (en) | Method for driving charge-transfer type solid-state image pick-up device and image pick-up method and apparatus | |
JP2010028434A (en) | Solid-state imaging device | |
JP2001245213A (en) | Image pickup device | |
JP2754090B2 (en) | Solid-state imaging device | |
JP2006033381A (en) | Imaging device and control method | |
JP2002057943A (en) | Image pickup device | |
JPH08242408A (en) | Image pickup device | |
JPH04207589A (en) | Image pickup device | |
JPH0575931A (en) | Image pickup device | |
JP4602541B2 (en) | Imaging device | |
JP2002185861A (en) | Imaging device | |
US20080137985A1 (en) | Method, apparatus and system providing column shading correction for image sensor arrays |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100306 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |