JP2753140B2 - 半導体用回路基板 - Google Patents
半導体用回路基板Info
- Publication number
- JP2753140B2 JP2753140B2 JP2320430A JP32043090A JP2753140B2 JP 2753140 B2 JP2753140 B2 JP 2753140B2 JP 2320430 A JP2320430 A JP 2320430A JP 32043090 A JP32043090 A JP 32043090A JP 2753140 B2 JP2753140 B2 JP 2753140B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor
- solder
- groove
- copper pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は大電力用トランジスタモジュール（Module）
などに利用する回路基板に関し、特に回路基板と半導体
素子の固着に使用する半田に発生する巣によって起る不
良対策に好適するものである。
などに利用する回路基板に関し、特に回路基板と半導体
素子の固着に使用する半田に発生する巣によって起る不
良対策に好適するものである。
（従来の技術） 動作中発熱量の大きいジャイアントトランジスタ即ち
電力用トランジスタを取付ける絶縁基板はいわゆるオン
抵抗の観点からも検討が加えられると共に、放熱性に関
しても技術的な配慮が払われてきたが、Al2O3やAlNから
成るセラミックに形成した亜酸化銅を主体とする層を高
温で加熱することにより形成されるパターンを備えた回
路基板いわゆるDBC（Direct Bond Cupper）基板（今後
記載する半導体用回路基板はこれと同意語である）が開
発されかつ多用されているが現状である。一方、例えば
シリコンなどから成る半導体基板にモノリシック（Mono
lythic）に形成することができないＬ成分などをいわゆ
るハイブリッド（Hybrid）方式により形成して所定の電
子回路を設置したモジュール製品も各分野に利用されて
いる。
電力用トランジスタを取付ける絶縁基板はいわゆるオン
抵抗の観点からも検討が加えられると共に、放熱性に関
しても技術的な配慮が払われてきたが、Al2O3やAlNから
成るセラミックに形成した亜酸化銅を主体とする層を高
温で加熱することにより形成されるパターンを備えた回
路基板いわゆるDBC（Direct Bond Cupper）基板（今後
記載する半導体用回路基板はこれと同意語である）が開
発されかつ多用されているが現状である。一方、例えば
シリコンなどから成る半導体基板にモノリシック（Mono
lythic）に形成することができないＬ成分などをいわゆ
るハイブリッド（Hybrid）方式により形成して所定の電
子回路を設置したモジュール製品も各分野に利用されて
いる。
このようなモジュール製品に利用する半導体用回路基
板には電力用トランジスタが取付けられており、その概
要を第１図及び第２図を参照して説明する。第１図ａ、
ｂに半導体用回路基板と半導体素子の半田付けにより固
着した状態を示す上面図及び断面図が示されており、半
田付けにより発生する半田巣の状況を第２図ａの上面図
で、これをＡ−Ａで切断した断面図が第２図ｂで示され
ているが、図では亜酸化銅から銅パターンとセラミック
基板を区別して表示している。即ち、セラミック基板１
の一面または両面に銅パターン２が形成されており、そ
の一方には半田層３を介して半導体素子例えば電力用ト
ランジスタ４を固着しており、半田層３に発生する半田
巣５が第２図ａ、ｂに明らかにされている。セラミック
基板の両面に銅パターンを形成した場合にはトランジス
タを取付けないセラミック板表面にヒートシンクとして
機能する銅系材料から成る放熱板を固着するのが通例で
ある。
板には電力用トランジスタが取付けられており、その概
要を第１図及び第２図を参照して説明する。第１図ａ、
ｂに半導体用回路基板と半導体素子の半田付けにより固
着した状態を示す上面図及び断面図が示されており、半
田付けにより発生する半田巣の状況を第２図ａの上面図
で、これをＡ−Ａで切断した断面図が第２図ｂで示され
ているが、図では亜酸化銅から銅パターンとセラミック
基板を区別して表示している。即ち、セラミック基板１
の一面または両面に銅パターン２が形成されており、そ
の一方には半田層３を介して半導体素子例えば電力用ト
ランジスタ４を固着しており、半田層３に発生する半田
巣５が第２図ａ、ｂに明らかにされている。セラミック
基板の両面に銅パターンを形成した場合にはトランジス
タを取付けないセラミック板表面にヒートシンクとして
機能する銅系材料から成る放熱板を固着するのが通例で
ある。
（発明が解決しようとする課題） 半導体素子を半導体用回路基板に半田付けする際には
第２図に明らかにしたように半田巣５が必ず発生してお
り、半導体素子の動作により生ずる熱を半導体用回路基
板側へ逃がすのを阻害する。このために熱抵抗不良とし
て取除くことが必要になり半田巣の個数や面積などの発
生状況によって製造歩留りを著しく低下させることがあ
る。更に、発生した半田巣を低減させるために半田付け
工程においてはいわゆるスクラブ（Scrub）運動のため
に半導体素子を動かして半田巣を追出している。このた
めに作業時間がその分だけ必要となり製造工程能力の阻
害要因になっている。
第２図に明らかにしたように半田巣５が必ず発生してお
り、半導体素子の動作により生ずる熱を半導体用回路基
板側へ逃がすのを阻害する。このために熱抵抗不良とし
て取除くことが必要になり半田巣の個数や面積などの発
生状況によって製造歩留りを著しく低下させることがあ
る。更に、発生した半田巣を低減させるために半田付け
工程においてはいわゆるスクラブ（Scrub）運動のため
に半導体素子を動かして半田巣を追出している。このた
めに作業時間がその分だけ必要となり製造工程能力の阻
害要因になっている。
本発明はこのような事情により成されたもので、特
に、半導体素子の半田付け工程で発生する巣を変形させ
ることによって熱抵抗を改善することを目的とするもの
である。
に、半導体素子の半田付け工程で発生する巣を変形させ
ることによって熱抵抗を改善することを目的とするもの
である。
［発明の構成］ （課題を解決するための手段） セラミックから成る絶縁基板と，前記絶縁基板に隣接
して固着する銅パターンと，前記銅パターンに形成する
複数の溝に本発明に係わる半導体用回路基板の特徴があ
る。
して固着する銅パターンと，前記銅パターンに形成する
複数の溝に本発明に係わる半導体用回路基板の特徴があ
る。
（作用） 半導体素子を半田付けする銅パターンに溝を設ける
と、発生する巣を閉じ込めることができるとの知見を基
に本発明は完成され、更に半導体素子の熱抵抗不良を改
善したものである。即ち、半導体用回路基板にトランジ
スタなどの半導体素子の半田付け工程により発生する半
田巣はほぼ円形状をしており、熱抵抗不良はこの半田巣
径が一定値を越えると発生する。しかも、半導体素子の
動作中に発生する発熱により前記のように半田巣の径が
一定値を越えると半田巣のほぼ中央位置に対応する半導
体素子の発熱を半田層を介しての熱放散、言替えると半
導体用回路基板への熱伝導が不十分になって、熱抵抗不
良が発生することが判明している。一方、従来から行わ
れていた半導体素子のスクラブ運動は半田巣を細かく分
断して径を小さくするのに有効な手段である。
と、発生する巣を閉じ込めることができるとの知見を基
に本発明は完成され、更に半導体素子の熱抵抗不良を改
善したものである。即ち、半導体用回路基板にトランジ
スタなどの半導体素子の半田付け工程により発生する半
田巣はほぼ円形状をしており、熱抵抗不良はこの半田巣
径が一定値を越えると発生する。しかも、半導体素子の
動作中に発生する発熱により前記のように半田巣の径が
一定値を越えると半田巣のほぼ中央位置に対応する半導
体素子の発熱を半田層を介しての熱放散、言替えると半
導体用回路基板への熱伝導が不十分になって、熱抵抗不
良が発生することが判明している。一方、従来から行わ
れていた半導体素子のスクラブ運動は半田巣を細かく分
断して径を小さくするのに有効な手段である。
これに対して本発明で半導体用回路基板詳しくは銅パ
ターンに形成する溝は半田巣の面積そのものを減少させ
るのでなく、発生した巣そのものを溝の中に閉込める手
法が採られており、従来と同一の面積を持った半田巣で
も第６図ｃに明らかなように細長い半田巣を発生させる
ようにしたものである。従って溝の幅は熱抵抗不良を起
こす半田巣の径よりも小さくしているので完全に閉込め
られて熱の逃げが不十分になることがない。
ターンに形成する溝は半田巣の面積そのものを減少させ
るのでなく、発生した巣そのものを溝の中に閉込める手
法が採られており、従来と同一の面積を持った半田巣で
も第６図ｃに明らかなように細長い半田巣を発生させる
ようにしたものである。従って溝の幅は熱抵抗不良を起
こす半田巣の径よりも小さくしているので完全に閉込め
られて熱の逃げが不十分になることがない。
（実施例） 本発明に係わる実施例を説明するのに参照する第３図
ａ、ｂ、ｃ乃至第６図では理解を助けるために従来技術
と同一の部品にも新番号を付ける。第３図ａ、ｂ、ｃに
は銅パターン11を形成した半導体用回路基板10の上面図
が、これをＢ−Ｂ線で切断した断面図を第３図ｂ更に第
３図ｃに比較用として従来の溝のない半導体用回路基板
が示されている。第３図ａ、ｂに示したように本発明に
係わる半導体用回路基板には銅パターンが形成されてい
る。即ち、AlNまたはAl2O3のセラミックから成る絶縁基
板10には従来技術欄に記載したのと同様な手法により銅
パターン11を形成する。これに対して本発明に係わる半
導体用回路基板では銅パターン11に適当なマスクを利用
する等方性エッチング処理を施して第３図ａ、ｂに示す
ような溝12を形成する。形成手段としては等方性エッチ
ングに限定されるものでなく、プレス工程や異方性エッ
チング工程も適用できるし、溝の形状はいわゆる蟻溝
（開口面の面積より底部の面積を大きくした溝）であつ
ても差支えない。また断面図では判然としていないが、
溝の深さを銅パターン11の厚さの中間位置に止どめ、更
に溝の形成位置は第３図ａに明らかなように電力用トラ
ンジスタ13の設置予定位置をカバーすることが不可欠で
ある。この溝に関連する寸法例を第４図に示したが、表
示したｔ即ち銅パターン厚さ0.3mmまたは0.5mmである。
従って溝12の深さは0.6〜0.75mm×0.3mmか0.5mmから計
算して0.18、0.3mm〜0.23、0.38mmに形成する。溝の幅
については0.8×0.3か0.5＝0.24mm〜0.4mmで、溝のピッ
チは４×0.3か0.5から1.2〜2.mmとなるように形成す
る。このようにして本発明に係わる半導体用回路基板が
形成される。
ａ、ｂ、ｃ乃至第６図では理解を助けるために従来技術
と同一の部品にも新番号を付ける。第３図ａ、ｂ、ｃに
は銅パターン11を形成した半導体用回路基板10の上面図
が、これをＢ−Ｂ線で切断した断面図を第３図ｂ更に第
３図ｃに比較用として従来の溝のない半導体用回路基板
が示されている。第３図ａ、ｂに示したように本発明に
係わる半導体用回路基板には銅パターンが形成されてい
る。即ち、AlNまたはAl2O3のセラミックから成る絶縁基
板10には従来技術欄に記載したのと同様な手法により銅
パターン11を形成する。これに対して本発明に係わる半
導体用回路基板では銅パターン11に適当なマスクを利用
する等方性エッチング処理を施して第３図ａ、ｂに示す
ような溝12を形成する。形成手段としては等方性エッチ
ングに限定されるものでなく、プレス工程や異方性エッ
チング工程も適用できるし、溝の形状はいわゆる蟻溝
（開口面の面積より底部の面積を大きくした溝）であつ
ても差支えない。また断面図では判然としていないが、
溝の深さを銅パターン11の厚さの中間位置に止どめ、更
に溝の形成位置は第３図ａに明らかなように電力用トラ
ンジスタ13の設置予定位置をカバーすることが不可欠で
ある。この溝に関連する寸法例を第４図に示したが、表
示したｔ即ち銅パターン厚さ0.3mmまたは0.5mmである。
従って溝12の深さは0.6〜0.75mm×0.3mmか0.5mmから計
算して0.18、0.3mm〜0.23、0.38mmに形成する。溝の幅
については0.8×0.3か0.5＝0.24mm〜0.4mmで、溝のピッ
チは４×0.3か0.5から1.2〜2.mmとなるように形成す
る。このようにして本発明に係わる半導体用回路基板が
形成される。
次に銅パターン11には第３図ｃに示すように電力用ト
ランジスタ13を高融点半田Pb−Sn（3.5W′ｔ％）−Ag
（1.5W′ｔ％）14を使用して固着する。半田付けにより
発生する巣に関しては定格電流が10A以上の電力用トラ
ンジスタ13が本発明の対象になる。と言うのは半田付け
するトランジスタの定格電流が小さい場合には例え巣が
発生しても悪影響が起らないからである。このように定
格電流が10A以上の電力用トランジスタ13を銅パターン1
1に前記半田により固着して0.5mm以上の例えば0.6mm〜
0.7mmの半田巣15（第６図参照）が発生しても本発明に
係わる半導体用回路基板では溝12に閉込めることができ
る。なお第３図ｄは裏面側からみた図面である。
ランジスタ13を高融点半田Pb−Sn（3.5W′ｔ％）−Ag
（1.5W′ｔ％）14を使用して固着する。半田付けにより
発生する巣に関しては定格電流が10A以上の電力用トラ
ンジスタ13が本発明の対象になる。と言うのは半田付け
するトランジスタの定格電流が小さい場合には例え巣が
発生しても悪影響が起らないからである。このように定
格電流が10A以上の電力用トランジスタ13を銅パターン1
1に前記半田により固着して0.5mm以上の例えば0.6mm〜
0.7mmの半田巣15（第６図参照）が発生しても本発明に
係わる半導体用回路基板では溝12に閉込めることができ
る。なお第３図ｄは裏面側からみた図面である。
次に第５図ａ、ｂに示した放熱板16を利用する例につ
いて説明する。第５図ａは放熱板16に半導体用回路基板
を取付けた状態を上面からみた図であり、第５図ｂはそ
れをＣ−Ｃ線で切断した断面図を示している。即ち、第
３図に示した例と相違するのは放熱板16を設置する点
と、絶縁基板10の両面に溝12を形成した銅パターン11が
設置されている点、更に電力用トランジスタ13を銅パタ
ーン11に固着するのに適用する高融点半田14に対して、
放熱板16を半導体用回路基板に固着するのは低融点半田
17を利用する点である。
いて説明する。第５図ａは放熱板16に半導体用回路基板
を取付けた状態を上面からみた図であり、第５図ｂはそ
れをＣ−Ｃ線で切断した断面図を示している。即ち、第
３図に示した例と相違するのは放熱板16を設置する点
と、絶縁基板10の両面に溝12を形成した銅パターン11が
設置されている点、更に電力用トランジスタ13を銅パタ
ーン11に固着するのに適用する高融点半田14に対して、
放熱板16を半導体用回路基板に固着するのは低融点半田
17を利用する点である。
この低融点半田17は先に高融点半田14より電力用トラ
ンジスタ13と銅パターン11が一体に形成されている状態
を維持するためである。また低融点半田17による半田付
けにはいわゆるフラックスが利用されているので、これ
の揮散用パスとして絶縁基板10の裏面に形成した銅パタ
ーン11の溝12が利用できる利点が考えられる。
ンジスタ13と銅パターン11が一体に形成されている状態
を維持するためである。また低融点半田17による半田付
けにはいわゆるフラックスが利用されているので、これ
の揮散用パスとして絶縁基板10の裏面に形成した銅パタ
ーン11の溝12が利用できる利点が考えられる。
第５図ａに書かれている二個の孔18はモジュール用支
持基板例えばプリント基板に取付ける時に利用するもの
である。
持基板例えばプリント基板に取付ける時に利用するもの
である。
［発明の効果］ 本発明に係わる半導体用回路基板を利用して定格電流
が10A以上の例えば電力用トランジスタを半田付けして
も、銅パターンに設置した溝12内に巣15が第６図ｃ、ｄ
に示すように細長の状態で閉込められるので、第６図
ａ、ｂに明らかにした従来技術のように熱放散が不十分
になることはない。
が10A以上の例えば電力用トランジスタを半田付けして
も、銅パターンに設置した溝12内に巣15が第６図ｃ、ｄ
に示すように細長の状態で閉込められるので、第６図
ａ、ｂに明らかにした従来技術のように熱放散が不十分
になることはない。
第７図には本願と従来技術における半導体用回路基板
の熱抵抗値の分布図を比較して示した。本発明に係わる
半導体用回路基板では銅パターンの体積が溝により従来
より減少しているために平均値は上がるものの、分布の
バラツキが減少する。この結果熱抵抗不良が１〜10％発
生していたのに対して、0.1％に抑えることができる。
更に絶縁基板を薄くし、銅パターンの厚さを大きくする
などにより平均値を下げることができる。
の熱抵抗値の分布図を比較して示した。本発明に係わる
半導体用回路基板では銅パターンの体積が溝により従来
より減少しているために平均値は上がるものの、分布の
バラツキが減少する。この結果熱抵抗不良が１〜10％発
生していたのに対して、0.1％に抑えることができる。
更に絶縁基板を薄くし、銅パターンの厚さを大きくする
などにより平均値を下げることができる。
他の効果には半田巣を追出すために従来行っていた
スクラブ工程を省略しても溝の中に閉込められて熱抵抗
不良を増加させることなく製造工程能力を30％程度向上
できる。半田巣を追出すためにはスクラブ工程用スペ
ースが半導体用回路基板には必要だったので、半田付け
する半導体素子の大きさに制約があったのに、本願では
銅パターンの大きさギリギリまで大きくすることができ
る。
スクラブ工程を省略しても溝の中に閉込められて熱抵抗
不良を増加させることなく製造工程能力を30％程度向上
できる。半田巣を追出すためにはスクラブ工程用スペ
ースが半導体用回路基板には必要だったので、半田付け
する半導体素子の大きさに制約があったのに、本願では
銅パターンの大きさギリギリまで大きくすることができ
る。
第１図ａ、ｂ及び第２図ａ、ｂは従来の半導体用回路基
板の上面図及び断面図、第３図ａ、ｂ、ｃ、ｄは本願に
係わる実施例の上面図、断面図及び裏面図、第４図は溝
の形成寸法を示す図、第５図ａ、ｂは本願に係わる他の
実施例の上面図及び断面図、第６図ａ、ｂ、ｃ、ｄは本
願に係わる半導体用回路基板に発生する半田巣の状態を
従来例ａ、ｂと比較した図、第７図は従来と本願の熱抵
抗比較図である。 １、10:絶縁基板、２、11:銅パターン、３、14、17:半
田、４、13:半導体素子、12:溝、５、15:半田巣。
板の上面図及び断面図、第３図ａ、ｂ、ｃ、ｄは本願に
係わる実施例の上面図、断面図及び裏面図、第４図は溝
の形成寸法を示す図、第５図ａ、ｂは本願に係わる他の
実施例の上面図及び断面図、第６図ａ、ｂ、ｃ、ｄは本
願に係わる半導体用回路基板に発生する半田巣の状態を
従来例ａ、ｂと比較した図、第７図は従来と本願の熱抵
抗比較図である。 １、10:絶縁基板、２、11:銅パターン、３、14、17:半
田、４、13:半導体素子、12:溝、５、15:半田巣。
Claims (1)
- 【請求項１】セラミックから成る絶縁基板と，前記絶縁
基板に隣接して固着する銅パターンと，前記銅パターン
に形成する複数の溝を具備することを特徴とする半導体
用回路基板
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320430A JP2753140B2 (ja) | 1990-11-22 | 1990-11-22 | 半導体用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320430A JP2753140B2 (ja) | 1990-11-22 | 1990-11-22 | 半導体用回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192340A JPH04192340A (ja) | 1992-07-10 |
| JP2753140B2 true JP2753140B2 (ja) | 1998-05-18 |
Family
ID=18121363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2320430A Expired - Lifetime JP2753140B2 (ja) | 1990-11-22 | 1990-11-22 | 半導体用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2753140B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101409265B (zh) * | 2007-10-10 | 2011-03-16 | 南茂科技股份有限公司 | 用于一半导体封装结构的基板、半导体封装结构及其制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887253A (zh) * | 2012-12-20 | 2014-06-25 | 浙江大学 | 使用齿状铜片的dbc板 |
| EP3940769A1 (de) * | 2020-07-17 | 2022-01-19 | Siemens Aktiengesellschaft | Halbleitermodul mit zumindest einem halbleiterelement und einem substrat |
-
1990
- 1990-11-22 JP JP2320430A patent/JP2753140B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101409265B (zh) * | 2007-10-10 | 2011-03-16 | 南茂科技股份有限公司 | 用于一半导体封装结构的基板、半导体封装结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04192340A (ja) | 1992-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100217528B1 (ko) | 반도체 칩 패키지 및 그의 제조 방법 | |
| EP1995775B1 (en) | Semiconductor device with stress reducing element | |
| JP3157362B2 (ja) | 半導体装置 | |
| US7403395B2 (en) | Power module structure and solid state relay using same | |
| US8076771B2 (en) | Semiconductor device having metal cap divided by slit | |
| JP5572890B2 (ja) | 半導体モジュールおよび半導体装置 | |
| JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
| JP3108856B2 (ja) | 樹脂パッケージ型半導体装置およびこれを実装した電子回路基板 | |
| JP4023971B2 (ja) | チップ型半導体装置 | |
| JP2753140B2 (ja) | 半導体用回路基板 | |
| JP6312527B2 (ja) | 放熱板を備えた電子部品の実装構造 | |
| US20220330447A1 (en) | Electric circuit board and power module | |
| JPH09181253A (ja) | 半導体素子用のパッケージング装置 | |
| JP2007299874A (ja) | 熱伝導性基板及び電気伝導性基板 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH10270830A (ja) | 電子部品用基板 | |
| JP6737306B2 (ja) | 半導体装置 | |
| US20240120253A1 (en) | Integrated substrates and related methods | |
| JP4742964B2 (ja) | 実装基板及びその製造方法 | |
| JP2006229030A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| US6118660A (en) | Circuit module with improved heat transfer | |
| JPS5915386B2 (ja) | 半導体装置用ヘッダの製造方法 | |
| JPH03109755A (ja) | 樹脂封止型ｉｃ | |
| JPH03136354A (ja) | 混成集積回路 | |
| JPH08167762A (ja) | 厚膜混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |